半導体集積回路
【課題】電源回路が発熱により破壊されることを抑制する、電源回路の発熱による破壊を抑制する保護回路を提供する、占有面積の小さい保護回路及び電源回路を得る、作製コストの低い保護回路及び電源回路を得る。
【解決手段】電圧変換回路と、分圧回路及び保護回路を有する制御回路とを有し、保護回路は、温度が上昇するとオフ電流が増大する第１の酸化物半導体トランジスタと、オフ電流を電荷として蓄積する容量素子と、第２の酸化物半導体トランジスタと、非反転入力端子に参照電圧が入力されるオペアンプとを有し、第１の酸化物半導体トランジスタは、電圧変換回路又は制御回路の発熱する素子に隣接して配置される電源回路に関する。
【解決手段】電圧変換回路と、分圧回路及び保護回路を有する制御回路とを有し、保護回路は、温度が上昇するとオフ電流が増大する第１の酸化物半導体トランジスタと、オフ電流を電荷として蓄積する容量素子と、第２の酸化物半導体トランジスタと、非反転入力端子に参照電圧が入力されるオペアンプとを有し、第１の酸化物半導体トランジスタは、電圧変換回路又は制御回路の発熱する素子に隣接して配置される電源回路に関する。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される発明の一態様は、半導体集積回路に関する。
【背景技術】
【０００２】
近年、電気機器の用途や仕様の多様化により、電気機器に使用されるＩＣ等の部品の数及び種類が非常に多くなっている。このような部品を動作させるためには、それぞれの部品に応じた電圧及び電流を供給する電源回路が必要である（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−９６６９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような多くの種類及び多くの数の部品を有する電気機器において、上記電源回路が動作する際に発熱し、発熱によって電源回路さらには電気機器が破壊されることが問題となっている。
【０００５】
以上を鑑みて、開示される発明の一様態では、電源回路が発熱により破壊されることを抑制することを課題の一とする。
【０００６】
開示される発明の一様態は、当該電源回路の発熱による破壊を抑制する保護回路を提供することを課題の一とする。
【課題を解決するための手段】
【０００７】
開示される発明の一様態は、電圧変換回路と、分圧回路及び保護回路を有する制御回路とを有し、当該保護回路は、温度が上昇するとオフ電流が増大する第１の酸化物半導体トランジスタと、当該オフ電流を電荷として蓄積する容量素子と、第２の酸化物半導体トランジスタと、オペアンプとを有し、当該第１の酸化物半導体トランジスタは、当該電圧変換回路又は当該制御回路の発熱する素子の近傍に配置されることを特徴とする半導体集積回路に関する。
【０００８】
当該発熱した素子の近傍に配置された第１の酸化物半導体トランジスタが熱の影響を受け、その温度が上昇すると、第１の酸化物半導体トランジスタのオフ時のリーク電流が増加する（以降、本明細書では、酸化物半導体トランジスタのオフ時のリーク電流をオフ電流と呼ぶ）。当該オフ電流は、容量素子に電荷として蓄えられる。容量素子に電荷が蓄えられると、第１の酸化物半導体トランジスタ、容量素子、及びオペアンプの反転入力端子に電気的に接続されている部分の電圧が上昇する。当該部分の電圧が上昇し、当該部分の電圧がオペアンプの非反転入力端子に入力される第１の参照電圧を上回ると、オペアンプの出力電圧が正にシフトする。これにより、第１の酸化物半導体トランジスタの近傍に配置された素子が、所定の温度に達したことを検知することができる。
【０００９】
以上により発熱した素子の温度を検知することができ、当該発熱した素子の動作を停止することにより、発熱する素子が動作限界温度を超えることを抑制することができる。
【００１０】
このような保護回路を設けることにより、半導体集積回路が発熱により破壊されることを抑制することができる。
【００１１】
開示される発明の一様態において、当該制御回路は、バイアス発生回路、参照電圧発生回路、バンドギャップリファレンス、及び電圧レギュレータ回路を有することを特徴とする。
【００１２】
開示される発明の一様態において、当該電圧変換回路は、ＤＣ−ＤＣコンバータであることを特徴とする。
【００１３】
開示される発明の一様態において、当該電圧変換回路は、ＡＣ−ＤＣコンバータであることを特徴とする。
【発明の効果】
【００１４】
開示される発明の一様態により、電源回路が発熱により破壊されることを抑制することができる。
【００１５】
開示される発明の一様態により、電源回路の発熱による破壊を抑制する保護回路を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】半導体集積回路の回路図。
【図２】半導体集積回路の回路図。
【図３】オフ電流及び温度の関係を表す図。
【図４】酸化物半導体トランジスタの断面図。
【図５】酸化物半導体トランジスタの配置を示す上面図。
【図６】酸化物半導体トランジスタの配置を示す断面図。
【図７】酸化物材料の結晶構造を説明する図。
【図８】酸化物材料の結晶構造を説明する図。
【図９】酸化物材料の結晶構造を説明する図。
【図１０】酸化物材料の結晶構造を説明する図。
【図１１】半導体装置の上面図及び断面図。
【図１２】半導体装置の上面図及び断面図。
【発明を実施するための形態】
【００１７】
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
なお本明細書に開示された発明において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置およびその電気装置を搭載した電子機器をその範疇とする。
【００１９】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、説明を分かりやすくするために、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２０】
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００２１】
［実施の形態１］
＜回路構成＞
図１は電源回路１０１の構成例である。電源回路１０１は、電圧変換回路１０２、電圧変換回路１０２の制御回路１０３を有している。制御回路１０３は、分圧回路１０４及び保護回路１０５を有している。
【００２２】
制御回路１０３から電圧変換回路１０２、より具体的には、制御回路１０３のパルス幅変調出力ドライバ１２３の出力端子から電圧変換回路１０２のトランジスタ１１１のゲートに、パルス幅変調信号ＶＧＳが入力されることにより、電圧変換回路１０２は制御される。
【００２３】
電圧変換回路１０２及び制御回路１０３は、入力電圧ＶＩＮが入力される入力端子ＩＮに電気的に接続されている。電圧変換回路１０２は、出力電圧ＶＯＵＴを出力する出力端子ＯＵＴに電気的に接続されている。分圧回路１０４は、出力電圧ＶＯＵＴの一部を帰還電圧ＶＦＢとして制御回路１０３に帰還させている。
【００２４】
電圧変換回路１０２は、トランジスタ１１１、コイル１１２、ダイオード１１３、及び容量素子１１４を有するＤＣ−ＤＣコンバータである。
【００２５】
ＤＣ−ＤＣコンバータは、直流電圧を、別の直流電圧に変換する回路である。ＤＣ−ＤＣコンバータの変換方式としては、リニア方式やスイッチング方式が代表的であるが、スイッチング方式のＤＣ−ＤＣコンバータは変換効率に優れる。本実施の形態では、スイッチング方式、特にチョッパ方式であり、トランジスタ、コイル、ダイオード、及びコンデンサを有するＤＣ−ＤＣコンバータを電圧変換回路１０２として用いる。
【００２６】
制御回路１０３は、分圧回路１０４、保護回路１０５、三角波発生回路１２１、誤差増幅回路１２２（エラーアンプともいう）、パルス幅変調出力ドライバ１２３、バイアス発生回路１３１、参照電圧発生回路１３２、バンドギャップリファレンス１３３、電圧レギュレータ回路１３４を有している。
【００２７】
分圧回路１０４は、抵抗１２４及び抵抗１２５を有している。分圧回路１０４は、出力端子ＯＵＴから出力される出力電圧ＶＯＵＴを、抵抗１２４及び抵抗１２５の抵抗値に応じて分割する。分圧回路１０４により、出力電圧ＶＯＵＴの一部が帰還電圧ＶＦＢとして分圧回路１０４から出力され、誤差増幅回路１２２の非反転入力端子に入力される。
【００２８】
保護回路１０５は、チャネル形成領域が酸化物半導体膜に形成されるトランジスタである酸化物半導体トランジスタ１５１、オペアンプ１５２、酸化物半導体トランジスタ１５３、容量素子１５４を有している。
【００２９】
酸化物半導体トランジスタ１５１のゲートには、電圧Ｖ１が入力される。電圧Ｖ１がハイレベル電位（ＶＨ）の時、酸化物半導体トランジスタ１５１は導通状態（オン状態ともいう）となり、電圧Ｖ１がローレベル電位（ＶＬ）の時、酸化物半導体トランジスタ１５１は非導通状態（オフ状態ともいう）となる。酸化物半導体トランジスタ１５１のソース又はドレインの一方は、入力電圧ＶＩＮが入力される入力端子ＩＮと電気的に接続されている。酸化物半導体トランジスタ１５１のソース又はドレインの他方は、オペアンプ１５２の反転入力端子、酸化物半導体トランジスタ１５３のソース又はドレインの一方、容量素子１５４の一方の端子に電気的に接続されている。
【００３０】
なお、酸化物半導体トランジスタ１５１のソース又はドレインの他方、酸化物半導体トランジスタ１５３のソース又はドレインの一方、オペアンプ１５２の反転入力端子、容量素子１５４の一方の端子が接続されている部分をノードＭ１とする。
【００３１】
酸化物半導体トランジスタ１５１は、非導通状態（オフ状態）でのリーク電流（オフ電流）を検出するトランジスタである。酸化物半導体トランジスタ１５１のゲートに入力される電圧Ｖ１は酸化物半導体トランジスタ１５１が完全に非導通状態となる０Ｖ以下が望ましい。
【００３２】
酸化物半導体トランジスタ１５１は、例えば、電圧変換回路１０２のトランジスタ１１１又はダイオード１１３等の発熱する素子、あるいは、電圧レギュレータ回路１３４等の発熱する回路を構成する素子の近傍に配置する。当該発熱する素子及び酸化物半導体トランジスタ１５１の配置は、例えば、複数のトランジスタを交互に配置するマルチフィンガー構造となるような配置やコモン・セントロイド配置等を用いればよい。なお、当該発熱する素子及び酸化物半導体トランジスタ１５１は、横（平面）に並べて形成することによって近傍に配置してもよいし、縦（上下）に重畳させることで近傍に配置してもよい。なお、当該発熱する素子及び酸化物半導体トランジスタ１５１の配置については後述する。
【００３３】
図３に、本実施の形態の酸化物半導体トランジスタにおける温度とオフ電流との関係を示す。
【００３４】
図３に用いた酸化物半導体トランジスタは、チャネル長（チャネル形成領域の長さ）Ｌが３μｍ、チャネル幅（チャネル形成領域の幅）Ｗが１０ｃｍ、ゲート電極と重畳していないソース領域及びドレイン領域の長さＬｏｆｆが２μｍである。また図３のオフ電流の値は、測定で得られたオフ電流の値の単位チャネル幅（１μｍ）当たりの値である。
【００３５】
なお図３では、上述のチャネル長Ｌ、チャネル幅Ｗ、長さＬｏｆｆを有する酸化物半導体トランジスタ３個の温度とオフ電流を測定した（当該酸化物半導体トランジスタ３個それぞれの測定結果を、丸（○）、三角（△）、四角（□）で表す）。また図３に示す直線は、上記酸化物半導体トランジスタ３個の測定結果を基に、温度に対してオフ電流が線形に変化すると仮定して計算した計算結果を示す。
【００３６】
図３に示すように、本実施の形態の酸化物半導体トランジスタは、高温になるほどオフ電流が増大する。さらに、８５℃以上１５０℃以下の範囲では、温度に対してオフ電流が線形に増大する。これを用いて酸化物半導体トランジスタ１５１が発熱する素子の温度を検知することができ、当該発熱した素子の動作を停止する。当該発熱した素子の動作を停止することにより、当該発熱した素子が動作限界温度を超えることを抑制することができる。
【００３７】
ただし、本実施の形態の酸化物半導体トランジスタのオフ電流は、高温、例えば１５０℃付近でも、チャネル長１μｍあたり１×１０−２０Ａと極めて小さい。そのため、チャネル幅Ｗを広くしてオフ電流を増やす必要がある。よって酸化物半導体トランジスタ１５１のチャネル幅Ｗは１ｍ以上が好ましい。
【００３８】
表１は、酸化物半導体トランジスタ１５１のチャネル長Ｌを３μｍ、チャネル幅Ｗを１×１０６μｍ（１ｍ）とし、容量素子１５４の容量を１×１０−１０Ｆ、容量素子１５４に蓄えられた電荷をリフレッシュする時間（期間Ｔとする）を５秒としたときの、ノードＭ１の電圧Ｖ３の計算結果である。ただし表１において、オフ電流の値は図３で測定した測定値を用いている。また期間Ｔについての詳細な説明は後述する。
【００３９】
【表１】
【００４０】
表１に示すように、チャネル幅Ｗが１ｍであると、電圧Ｖ３として充分な電圧値を得ることができる。電源回路１０１の動作の詳細については後述するが、電圧Ｖ３として充分な電圧値を得ることにより、オペアンプ１５２を動作させ、電圧Ｖ４をオペアンプ１５２から出力させることができる。これにより、発熱する素子の温度検知及び限界温度検出が可能となる。
【００４１】
しかしながら、酸化物半導体トランジスタ１５１のオフ電流が増大すると、電源回路１０１で使用される消費電流が増えてしまう。そのため、発熱する素子の温度検知及び限界温度検出のために必要なオフ電流及び消費電流との関係を考慮した上で、酸化物半導体トランジスタ１５１のチャネル幅Ｗを決定する必要がある。
【００４２】
なお、酸化物半導体トランジスタ１５１のオフ電流は、チャネル幅Ｗのみならず、ゲート絶縁膜の膜厚、酸化物半導体トランジスタ１５１自体の大きさ等によって変化する。このため、検知したい温度に応じてこれらを決定する必要がある。
【００４３】
オペアンプ１５２の反転入力端子は、酸化物半導体トランジスタ１５１のソース又はドレインの他方、酸化物半導体トランジスタ１５３のソース又はドレインの一方、容量素子１５４一方の端子に電気的に接続されている。オペアンプ１５２の非反転入力端子には、第１の参照電圧ＶＲＥＦ１が入力される。オペアンプ１５２の出力端子からは、出力電圧Ｖ４が外部に出力される。
【００４４】
なお詳細は後述するが、オペアンプ１５２は、反転入力端子に入力される電圧が、非反転入力端子に入力される第１の参照電圧ＶＲＥＦ１を上回ると、出力電圧Ｖ４が正にシフトする。そのためオペアンプ１５２は、コンパレータ（比較器ともいう）であるといえる。
【００４５】
酸化物半導体トランジスタ１５３のゲートには、電圧Ｖ２が入力される。電圧Ｖ２がハイレベル電位（ＶＨ）の時、酸化物半導体トランジスタ１５３は導通状態となり、電圧Ｖ２がローレベル電位（ＶＬ）の時、酸化物半導体トランジスタ１５３は非導通状態となる。酸化物半導体トランジスタ１５３のソース又はドレインの一方は、酸化物半導体トランジスタ１５１のソース又はドレインの他方、オペアンプ１５２の反転入力端子、容量素子１５４一方の端子に電気的に接続されている。酸化物半導体トランジスタ１５３のソース又はドレインの他方には、基準電圧であるローレベル電位（ＶＬ）が入力される。なお、基準電圧であるローレベル電位（ＶＬ）としては、例えば接地電位ＧＮＤが用いられる。
【００４６】
酸化物半導体トランジスタ１５３は、容量素子１５４に蓄えられた電荷を一定時間（期間Ｔ）毎にリフレッシュさせるトランジスタである。酸化物半導体トランジスタ１５３のゲートに、ハイレベル電位（ＶＨ）の電圧Ｖ２が入力されると、酸化物半導体トランジスタ１５３は導通状態となる。酸化物半導体トランジスタ１５３のソース又はドレインの他方は、ローレベル電位（ＶＬ）、例えば接地電位ＧＮＤが入力されるので、酸化物半導体トランジスタ１５３のソース又はドレインの一方の電位も接地電位ＧＮＤとなる。酸化物半導体トランジスタ１５３のソース又はドレインの一方と容量素子１５４の一方の端子は電気的に接続されているので、容量素子１５４に蓄えられた電荷は放出される。
【００４７】
なお、酸化物半導体トランジスタ１５３のチャネル幅が酸化物半導体トランジスタ１５１のチャネル幅よりも長いと、酸化物半導体トランジスタ１５３のオフ電流が酸化物半導体トランジスタ１５１のオフ電流を上回ってしまう。
【００４８】
酸化物半導体トランジスタ１５３のオフ電流が酸化物半導体トランジスタ１５１のオフ電流を上回ってしまうと、容量素子１５４に電荷が蓄積されない。
【００４９】
そのため、酸化物半導体トランジスタ１５１のチャネル幅は酸化物半導体トランジスタ１５３のチャネル幅よりも長い必要がある。
【００５０】
容量素子１５４の一方の端子は、酸化物半導体トランジスタ１５１のソース又はドレインの他方、オペアンプ１５２の反転入力端子、酸化物半導体トランジスタ１５３のソース又はドレインの一方に電気的に接続されている。容量素子１５４の他方の端子には、基準電圧であるローレベル電位（ＶＬ）が入力される。なお、基準電圧であるローレベル電位（ＶＬ）としては、例えば接地電位ＧＮＤが用いられる。
【００５１】
参照電圧発生回路１３２は、第２の参照電圧ＶＲＥＦ２を発生させる回路である。
【００５２】
誤差増幅回路１２２は、参照電圧発生回路１３２で発生した第２の参照電圧ＶＲＥＦ２と帰還電圧ＶＦＢの差を積分し、積分して得られた信号をパルス幅変調出力ドライバ１２３に出力する。三角波発生回路１２１は、第２の参照電圧ＶＲＥＦ２及び第２の参照電圧ＶＲＥＦ２を用いて生成された参照電流から三角波を生成して、生成した三角波をパルス幅変調出力ドライバ１２３に出力する。
【００５３】
パルス幅変調出力ドライバ１２３は、誤差増幅回路１２２からの出力と、三角波発生回路１２１からの三角波とを比較して、パルス幅変調信号ＶＧＳをトランジスタ１１１に出力する。
【００５４】
バイアス発生回路１３１とは、バイアス電圧またはバイアス電流を加えるための回路である。バイアス電圧またはバイアス電流を加えることにより、電流の方向を常に一定にすることができる。
【００５５】
バンドギャップリファレンス１３３は、シリコンのバンドギャップエネルギーを用いて基準となる電圧を発生させる回路である。
【００５６】
電圧レギュレータ回路１３４は、出力電圧を一定に保つために調整する回路である。
【００５７】
保護回路１０５の動作について以下に説明する。
＜動作＞
【００５８】
保護回路１０５の近傍に配置された素子が発熱すると、酸化物半導体トランジスタ１５１の温度も上昇する。酸化物半導体トランジスタ１５１は、上述のように高温になるほどオフ電流が増加する。増加した酸化物半導体トランジスタ１５１のオフ電流は、容量素子１５４に電荷として蓄えられる。期間Ｔ内に容量素子１５４に電荷が蓄えられると、ノードＭ１の電圧Ｖ３が上昇する。ノードＭ１の電圧Ｖ３が上昇し、電圧Ｖ３がオペアンプ１５２の非反転入力端子に入力される第１の参照電圧ＶＲＥＦ１を上回ると、オペアンプ１５２の出力電圧Ｖ４が正にシフトする。これにより、保護回路１０５の近傍に配置された回路あるいは素子が、所定の温度に達したことを検知することができる。
【００５９】
また期間Ｔ内にノードＭ１の電圧Ｖ３がオペアンプ１５２の非反転入力端子に入力される第１の参照電圧ＶＲＥＦ１を上回らない場合は、オペアンプ１５２の出力電圧Ｖ４は変化しない。
【００６０】
またオペアンプ１５２の出力電圧Ｖ４が期間Ｔに合わせて断続的に変化する場合は、制御回路１０３の保護のため、発熱する素子又は電源回路１０１の動作を停止する。
【００６１】
期間Ｔは、酸化物半導体トランジスタ１５１のオフ電流、容量素子１５４の容量値、ノードＭ１の電圧Ｖ３の電圧値によって変化するが、１秒以上１０秒以下が望ましい。
【００６２】
＜回路構成の別の例＞
図２に、図１とは異なる回路構成の電源回路を示す。図２に示す電源回路１０１では、酸化物半導体トランジスタ１５３のソース又はドレインの一方とオペアンプ１５２との間に、オペアンプ１５５が設けられている。
【００６３】
オペアンプ１５５の反転入力端子は、酸化物半導体トランジスタ１５１のソース又はドレインの他方、酸化物半導体トランジスタ１５３のソース又はドレインの一方、容量素子１５４の一方の端子が電気的に接続されている。オペアンプ１５５の非反転入力端子には、第３の参照電圧ＶＲＥＦ３が入力される。オペアンプ１５５の出力端子は、オペアンプ１５２の反転入力端子に電気的に接続されている。
【００６４】
なお、酸化物半導体トランジスタ１５１のソース又はドレインの他方、酸化物半導体トランジスタ１５３のソース又はドレインの一方、容量素子１５４の一方の端子、オペアンプ１５５の反転入力端子が接続されている部分をノードＭ２とする。ノードＭ２の電圧は、ノードＭ１と同様に電圧Ｖ３である。オペアンプ１５５は、電圧Ｖ３を増幅してオペアンプ１５２に出力する機能を有する。
【００６５】
以上説明したように、本実施の形態により、電源回路の発熱による破壊を抑制する保護回路を提供することができる。
【００６６】
＜酸化物半導体トランジスタ＞
本実施の形態の酸化物半導体トランジスタについて以下に説明する。
【００６７】
図４（Ａ）に示す酸化物半導体トランジスタ９０１は、絶縁膜９０２上に形成された、活性層として機能する酸化物半導体層９０３と、酸化物半導体層９０３上に形成されたソース電極９０４及びドレイン電極９０５と、酸化物半導体層９０３、ソース電極９０４及びドレイン電極９０５上のゲート絶縁膜９０６と、ゲート絶縁膜９０６上において酸化物半導体層９０３と重なる位置に設けられたゲート電極９０７とを有する。
【００６８】
図４（Ａ）に示す酸化物半導体トランジスタ９０１は、ゲート電極９０７が酸化物半導体層９０３の上に形成されているトップゲート型であり、なおかつ、ソース電極９０４及びドレイン電極９０５が酸化物半導体層９０３の上に形成されているトップコンタクト型である。そして、酸化物半導体トランジスタ９０１は、ソース電極９０４及びドレイン電極９０５と、ゲート電極９０７とが重なっていない。すなわち、ソース電極９０４及びドレイン電極９０５とゲート電極９０７との間には、ゲート絶縁膜９０６の膜厚よりも大きい間隔が設けられている。よって、酸化物半導体トランジスタ９０１は、ソース電極９０４及びドレイン電極９０５とゲート電極９０７との間に形成される寄生容量を小さく抑えることができるので、高速動作を実現することができる。
【００６９】
また、酸化物半導体層９０３は、ゲート電極９０７が形成された後に酸化物半導体層９０３にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９０８を有する。また、酸化物半導体層９０３のうち、ゲート絶縁膜９０６を間に挟んでゲート電極９０７と重なる領域がチャネル形成領域９０９である。酸化物半導体層９０３では、一対の高濃度領域９０８の間にチャネル形成領域９０９が設けられている。高濃度領域９０８を形成するためのドーパントの添加は、イオン注入法を用いることができる。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、アンチモンなどの５族原子などを用いることができる。
【００７０】
例えば、窒素をドーパントとして用いた場合、高濃度領域９０８中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
【００７１】
ｎ型の導電性を付与するドーパントが添加されている高濃度領域９０８は、酸化物半導体層９０３中の他の領域に比べて導電性が高くなる。よって、高濃度領域９０８を酸化物半導体層９０３に設けることで、ソース電極９０４とドレイン電極９０５の間の抵抗を下げることができる。
【００７２】
また、酸化物半導体層９０３は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で構成されていても良い。酸化物半導体層９０３がＣＡＡＣ−ＯＳで構成されている場合、非晶質の場合に比べて酸化物半導体層９０３の導電率を高めることができるので、ソース電極９０４とドレイン電極９０５の間の抵抗を下げることができる。ＣＡＡＣ−ＯＳについては後述する。
【００７３】
そして、ソース電極９０４とドレイン電極９０５の間の抵抗を下げることで、酸化物半導体トランジスタ９０１の微細化を進めても、高いオン電流と、高速動作を確保することができる。また、酸化物半導体トランジスタ９０１の微細化により、当該トランジスタを用いた記憶素子の占める面積を縮小化し、単位面積あたりの記憶容量を高めることができる。
【００７４】
なお図４（Ａ）に示される酸化物半導体トランジスタ９０１は、ゲート電極９０７の側部に、絶縁膜で形成されたサイドウォールを有していてもよい。当該サイドウォールを用いて、チャネル形成領域９０９及び高濃度領域９０８との間に、低濃度領域を形成してもよい。当該低濃度領域を設けることで、短チャネル効果による閾値電圧のマイナスシフトを軽減することができる。
【００７５】
酸化物半導体トランジスタ９０１は、酸化物半導体トランジスタ１５１又は酸化物半導体トランジスタ１５３、あるいはその両方として用いることができる。またオペアンプ１５２、オペアンプ１５５も酸化物半導体トランジスタ９０１を用いて形成してもよい。
【００７６】
また酸化物半導体トランジスタ９０１は、電圧変換回路１０２のトランジスタ、ダイオード１１３として用いることができる。ダイオード１１３を酸化物半導体トランジスタ９０１を用いて作製するには、酸化物半導体トランジスタ９０１のゲート、並びに、ソース又はドレインの一方を接続（ダイオード接続）すればよい。
【００７７】
さらに、制御回路１０３の三角波発生回路１２１、誤差増幅回路１２２、パルス幅変調出力ドライバ１２３、バイアス発生回路１３１、参照電圧発生回路１３２、バンドギャップリファレンス１３３、電圧レギュレータ回路１３４のそれぞれも、酸化物半導体トランジスタ９０１を用いて形成することができる。
【００７８】
図４（Ｂ）に示す酸化物半導体トランジスタ９１１は、絶縁膜９１２上に形成されたソース電極９１４及びドレイン電極９１５と、ソース電極９１４及びドレイン電極９１５上に形成された活性層として機能する酸化物半導体層９１３と、酸化物半導体層９１３、ソース電極９１４及びドレイン電極９１５上のゲート絶縁膜９１６と、ゲート絶縁膜９１６上において酸化物半導体層９１３と重なる位置に設けられたゲート電極９１７とを有する。
【００７９】
図４（Ｂ）に示す酸化物半導体トランジスタ９１１は、ゲート電極９１７が酸化物半導体層９１３の上に形成されているトップゲート型であり、なおかつ、ソース電極９１４及びドレイン電極９１５が酸化物半導体層９１３の下に形成されているボトムコンタクト型である。そして、酸化物半導体トランジスタ９１１は、酸化物半導体トランジスタ９０１と同様に、ソース電極９１４及びドレイン電極９１５と、ゲート電極９１７とが重なっていないので、ソース電極９１４及びドレイン電極９１５とゲート電極９１７との間に形成される寄生容量を小さく抑えることができ、高速動作を実現することができる。
【００８０】
また、酸化物半導体層９１３は、ゲート電極９１７が形成された後に酸化物半導体層９１３にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９１８を有する。また、酸化物半導体層９１３のうち、ゲート絶縁膜９１６を間に挟んでゲート電極９１７と重なる領域がチャネル形成領域９１９である。酸化物半導体層９１３では、一対の高濃度領域９１８の間にチャネル形成領域９１９が設けられている。
【００８１】
高濃度領域９１８は、上述した、酸化物半導体トランジスタ９０１が有する高濃度領域９０８の場合と同様に、イオン注入法を用いて形成することができる。そして、高濃度領域９１８を形成するためのドーパントの種類については、高濃度領域９０８の場合を参照することができる。
【００８２】
例えば、窒素をドーパントとして用いた場合、高濃度領域９１８中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
【００８３】
ｎ型の導電性を付与するドーパントが添加されている高濃度領域９１８は、酸化物半導体層９１３中の他の領域に比べて導電性が高くなる。よって、高濃度領域９１８を酸化物半導体層９１３に設けることで、ソース電極９１４とドレイン電極９１５の間の抵抗を下げることができる。
【００８４】
また、酸化物半導体層９１３は、ＣＡＡＣ−ＯＳで構成されていても良い。酸化物半導体層９１３がＣＡＡＣ−ＯＳで構成されている場合、非晶質の場合に比べて酸化物半導体層９１３の導電率を高めることができるので、ソース電極９１４とドレイン電極９１５の間の抵抗を下げることができる。
【００８５】
そして、ソース電極９１４とドレイン電極９１５の間の抵抗を下げることで、酸化物半導体トランジスタ９１１の微細化を進めても、高いオン電流と、高速動作を確保することができる。
【００８６】
なお図４（Ｂ）に示される酸化物半導体トランジスタ９１１は、ゲート電極９１７の側部に、絶縁膜で形成されたサイドウォールを有していてもよい。当該サイドウォールを用いて、チャネル形成領域９１９及び高濃度領域９１８との間に、低濃度領域を形成してもよい。当該低濃度領域を設けることで、短チャネル効果による閾値電圧のマイナスシフトを軽減することができる。
【００８７】
酸化物半導体トランジスタ９１１は、酸化物半導体トランジスタ１５１又は酸化物半導体トランジスタ１５３、あるいはその両方として用いることができる。またオペアンプ１５２、オペアンプ１５５も酸化物半導体トランジスタ９１１を用いて形成してもよい。
【００８８】
また酸化物半導体トランジスタ９１１は、電圧変換回路１０２のトランジスタ、ダイオード１１３として用いることができる。ダイオード１１３を酸化物半導体トランジスタ９１１を用いて作製するには、酸化物半導体トランジスタのゲート、並びに、ソース又はドレインの一方を接続（ダイオード接続）すればよい。
【００８９】
さらに、制御回路１０３の三角波発生回路１２１、誤差増幅回路１２２、パルス幅変調出力ドライバ１２３、バイアス発生回路１３１、参照電圧発生回路１３２、バンドギャップリファレンス１３３、電圧レギュレータ回路１３４のそれぞれも、酸化物半導体トランジスタ９１１を用いて形成することができる。
【００９０】
図５に、発熱する素子及び酸化物半導体トランジスタ１５１の配置の例を示す。
【００９１】
図５（Ａ）及び図５（Ｂ）は、酸化物半導体トランジスタ１５１、及び、発熱する素子又は発熱する回路を構成する素子として酸化物半導体トランジスタ１６１を、マルチフィンガー構造となるように配置及びコモン・セントロイド配置した場合の上面図である。
【００９２】
なお、図５では、酸化物半導体トランジスタ１５１（酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１５１＿２）及び酸化物半導体トランジスタ１６１（酸化物半導体トランジスタ１６１＿１及び酸化物半導体トランジスタ１６１＿２）として、酸化物半導体膜１４４、ソース電極又はドレイン電極として機能する電極１４２ａ及び電極１４２ｂ、ゲート電極１４８を含む酸化物半導体トランジスタ１６２を用いる。
【００９３】
図５（Ａ）に、酸化物半導体トランジスタ１５１及び酸化物半導体トランジスタ１６１をマルチフィンガー構造となるように配置した例を示す。
【００９４】
図５（Ａ）において、酸化物半導体トランジスタ１５１及び酸化物半導体トランジスタ１６１は、互い違いに並べて配置されている。酸化物半導体トランジスタ１５１及び酸化物半導体トランジスタ１６１が互い違いに並べて配置されることにより、酸化物半導体トランジスタ１６１が発熱し温度が上昇すると、酸化物半導体トランジスタ１５１の温度も上昇する。これにより酸化物半導体トランジスタ１５１のオフ電流が上昇する。上述のように、酸化物半導体トランジスタ１５１のオフ電流が上昇することにより、酸化物半導体トランジスタ１６１の温度測定及び限界温度検出が可能となる。
【００９５】
図５（Ａ）において、酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１５１＿２のゲート電極１４８は、配線１６４により電気的に接続されている。酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１５１＿２のソース電極又はドレイン電極の一方として機能する電極１４２ａは、配線１６８により電気的に接続されている。酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１５１＿２のソース電極又はドレイン電極の他方として機能する電極１４２ｂは、配線１６７により電気的に接続されている。
【００９６】
また酸化物半導体トランジスタ１６１＿１及び酸化物半導体トランジスタ１６１＿２のゲート電極１４８は、配線１６３により電気的に接続されている。酸化物半導体トランジスタ１６１＿１及び酸化物半導体トランジスタ１６１＿２のソース電極又はドレイン電極の一方として機能する電極１４２ａは、配線１６６により電気的に接続されている。酸化物半導体トランジスタ１６１＿１及び酸化物半導体トランジスタ１６１＿２のソース電極又はドレイン電極の他方として機能する電極１４２ｂは、配線１６５により電気的に接続されている。
【００９７】
図５（Ｂ）に、酸化物半導体トランジスタ１５１及び酸化物半導体トランジスタ１６１をコモン・セントロイド配置した例を示す。なお図５（Ｂ）において、酸化物半導体トランジスタ１５１は一点波線、酸化物半導体トランジスタ１６１は点線で示している。
【００９８】
図５（Ｂ）において、酸化物半導体トランジスタ１５１及び酸化物半導体トランジスタ１６１が互い違いになるように配置されている。そのように配置されることにより、酸化物半導体トランジスタ１６１が発熱し温度が上昇すると、酸化物半導体トランジスタ１５１の温度も上昇する。これにより酸化物半導体トランジスタ１５１のオフ電流が上昇する。上述のように、酸化物半導体トランジスタ１５１のオフ電流が上昇することにより、酸化物半導体トランジスタ１６１の温度測定及び限界温度検出が可能となる。
【００９９】
図５（Ｂ）において、酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１６１＿２のゲート電極１４８は、１つの導電膜を用いて形成されている。また酸化物半導体トランジスタ１５１＿２及び酸化物半導体トランジスタ１６１＿１のゲート電極１４８は、１つの導電膜を用いて形成されている。
【０１００】
酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１６１＿２のゲート電極１４８、並びに、酸化物半導体トランジスタ１５１＿２及び酸化物半導体トランジスタ１６１＿１のゲート電極１４８は、配線１７１により電気的に接続されている。
【０１０１】
酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１５１＿２のソース電極又はドレイン電極の一方として機能する電極１４２ａは、配線１７３を用いて電気的に接続されている。酸化物半導体トランジスタ１６１＿１及び酸化物半導体トランジスタ１６１＿２のソース電極又はドレイン電極の一方として機能する電極１４２ａは、１つの導電膜を用いて形成されている。
【０１０２】
酸化物半導体トランジスタ１５１＿１、酸化物半導体トランジスタ１５１＿２、酸化物半導体トランジスタ１６１＿１、酸化物半導体トランジスタ１６１＿２のソース電極又はドレイン電極の他方として機能する電極１４２ｂは、１つの導電膜により形成されている。また電極１４２ｂは、配線１７２に電気的に接続されている。
【０１０３】
図６に、発熱する素子及び酸化物半導体トランジスタ１５１の別の配置の例を示す。
【０１０４】
図６は、酸化物半導体トランジスタ１５１、及び、発熱する素子又は発熱する回路を構成する素子として半導体基板に設けられたトランジスタを、縦（上下）に重畳させることで近傍に配置した場合の断面図である。
【０１０５】
図６において、半導体基板２００に設けられたトランジスタ２１１上に酸化物半導体トランジスタ１５１が形成されている。なお、半導体基板２００にはｐチャネル型トランジスタとｎチャネル型トランジスタの双方が設けられていてもよいし、一方のみが設けられていてもよい。
【０１０６】
半導体基板２００に設けられたｐチャネル型トランジスタ及びｎチャネル型トランジスタは、一般的な方法により形成すればよい。半導体基板２００に設けられたｐチャネル型トランジスタ及び半導体基板２００に設けられたｎチャネル型トランジスタを形成した後に、これらの上に酸化物半導体トランジスタ１５１を形成する。
【０１０７】
なお、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００は、ソース領域及びドレイン領域として機能する高濃度不純物領域２０１、低濃度不純物領域２０２を有し、ｐチャネル型トランジスタ及びｎチャネル型トランジスタは、さらにゲート絶縁膜２０３、ゲート電極２０４、層間絶縁膜２０５を有する。
【０１０８】
酸化物半導体トランジスタ１５１は、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００上に設けられた酸化物半導体膜１８１と、酸化物半導体膜１８１に接して離間して設けられたソース電極及びドレイン電極として機能する電極１８２ａ及び電極１８２ｂと、酸化物半導体膜１８１の少なくともチャネル形成領域上に設けられたゲート絶縁膜１８３と、酸化物半導体膜１８１に重畳してゲート絶縁膜１８３上に設けられたゲート電極１８４と、を有する。
【０１０９】
層間絶縁膜２０５は、酸化物半導体膜１８１の下地絶縁膜としても機能する。
【０１１０】
以上本実施の形態では、保護回路１０５をＤＣ−ＤＣコンバータである電圧変換回路１０２に用いた例について説明したが、これに限定されない。本実施の形態の保護回路１０５は、ＡＣ−ＤＣコンバータ等他の発熱の大きな回路を有する電源回路に用いることが可能である。
【０１１１】
また、発熱する素子又は発熱する回路に対して、複数の保護回路１０５をマトリクス状に設けてもよい。複数の保護回路１０５をマトリクス状に設けると、当該発熱する素子又は発熱する回路に対して、複数の保護回路１０５が温度分布を測定する温度センサとして機能する。このような構成にすることにより、温度センサを得ることが可能である。
【０１１２】
［実施の形態２］
本実施の形態では、開示される発明の一様態で用いられる酸化物半導体トランジスタについて詳細に説明する。なお本実施の形態の酸化物半導体トランジスタは、実施の形態１で説明した酸化物半導体トランジスタに援用可能である。
【０１１３】
本実施の形態の酸化物半導体トランジスタに用いられる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【０１１４】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【０１１５】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１１６】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０１１７】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ３ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【０１１８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０１１９】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
【０１２０】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
【０１２１】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２を満たすことを言う。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
【０１２２】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
【０１２３】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
【０１２４】
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【０１２５】
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
【０１２６】
【数１】
【０１２７】
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
【０１２８】
開示される発明の一様態の酸化物半導体膜が結晶性を有する場合には、上記ＣＡＡＣ−ＯＳを用いてもよい。ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）について以下に説明する。
【０１２９】
本実施の形態では、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体（ＣＡＡＣ−ＯＳ）について説明する。
【０１３０】
ＣＡＡＣ−ＯＳとは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物半導体をいう。
【０１３１】
ＣＡＡＣ−ＯＳは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ−ＯＳは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
【０１３２】
ＣＡＡＣ−ＯＳを構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳが形成される基板面、ＣＡＡＣ−ＯＳの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣ−ＯＳが形成される基板面、ＣＡＡＣ−ＯＳの表面などに垂直な方向）を向いていてもよい。
【０１３３】
ＣＡＡＣ−ＯＳは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。
【０１３４】
このようなＣＡＡＣ−ＯＳの例として、膜状に形成され、膜表面または形成される基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる酸化物半導体を挙げることもできる。
【０１３５】
ＣＡＡＣ−ＯＳに含まれる結晶構造の一例について図７乃至図９を用いて詳細に説明する。なお、特に断りがない限り、図７乃至図９は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図７において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
【０１３６】
図７（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図７（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図７（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図７（Ａ）に示す小グループは電荷が０である。
【０１３７】
図７（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図７（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図７（Ｂ）に示す構造をとりうる。図７（Ｂ）に示す小グループは電荷が０である。
【０１３８】
図７（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図７（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。図７（Ｃ）に示す小グループは電荷が０である。
【０１３９】
図７（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図７（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図７（Ｄ）に示す小グループは電荷が＋１となる。
【０１４０】
図７（Ｅ）に、２個のＺｎを含む小グループを示す。図７（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図７（Ｅ）に示す小グループは電荷が−１となる。
【０１４１】
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう）と呼ぶ。
【０１４２】
ここで、これらの小グループ同士が結合する規則について説明する。Ｉｎの上半分の３個のＯは下方向に３個の近接Ｉｎを有し、下半分の３個のＯは上方向に３個の近接Ｉｎを有する。Ｇａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。Ｚｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯは上方向に３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が上半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）Ｏのいずれかと結合することになる。
【０１４３】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
【０１４４】
図８（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。図８（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図８（Ｃ）は、図８（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【０１４５】
図８（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図８（Ａ）において、Ｉｎの上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図８（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
【０１４６】
図８（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０１４７】
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図７（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【０１４８】
具体的には、図８（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数）とする組成式で表すことができる。
【０１４９】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系の材料などを用いた場合も同様である。
【０１５０】
例えば、図９（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。
【０１５１】
図９（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０１５２】
図９（Ｂ）に３つの中グループで構成される大グループを示す。なお、図９（Ｃ）は、図９（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【０１５３】
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
【０１５４】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図９（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
【０１５５】
具体的には、図９（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ−Ｏ系の層構造は、ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数）とする組成式で表すことができる。
【０１５６】
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図１０（Ａ）に示す結晶構造を取りうる。なお、図１０（Ａ）に示す結晶構造において、図７（Ｂ）で説明したように、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
【０１５７】
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図１０（Ｂ）に示す結晶構造を取りうる。なお、図１０（Ｂ）に示す結晶構造において、図７（Ｂ）で説明したように、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
【０１５８】
酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系材料をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはＣＡＡＣ−ＯＳが形成されやすくなる。
【０１５９】
また、酸化物半導体膜としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系材料をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２、または２０：４５：３５で示されるＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いる。前述の原子数比を有するＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはＣＡＡＣ−ＯＳが形成されやすくなる。
【０１６０】
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの一例について、図１１などを用いて説明する。
【０１６１】
図１１は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの上面図および断面図である。図１１（Ａ）にトランジスタの上面図を示す。また、図１１（Ｂ）は図１１（Ａ）の一点鎖線Ａ１−Ａ２に対応する断面図である。
【０１６２】
図１１（Ｂ）に示すトランジスタは、基板５００と、基板５００上に設けられた下地絶縁膜５０２と、下地絶縁膜５０２の周辺に設けられた保護絶縁膜５０４と、下地絶縁膜５０２および保護絶縁膜５０４上に設けられた高抵抗領域５０６ａおよび低抵抗領域５０６ｂを有する酸化物半導体膜５０６と、酸化物半導体膜５０６上に設けられたゲート絶縁膜５０８と、ゲート絶縁膜５０８を介して酸化物半導体膜５０６と重畳して設けられたゲート電極５１０と、ゲート電極５１０の側面と接して設けられた側壁絶縁膜５１２と、少なくとも低抵抗領域５０６ｂと接して設けられた一対の電極５１４と、少なくとも酸化物半導体膜５０６、ゲート電極５１０および一対の電極５１４を覆って設けられた層間絶縁膜５１６と、層間絶縁膜５１６に設けられた開口部を介して少なくとも一対の電極５１４の一方と接続して設けられた配線５１８と、を有する。
【０１６３】
なお、図示しないが、層間絶縁膜５１６および配線５１８を覆って設けられた保護膜を有していても構わない。該保護膜を設けることで、層間絶縁膜５１６の表面伝導に起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することができる。
【０１６４】
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの他の一例について示す。
【０１６５】
図１２は、本実施の形態で作製したトランジスタの構造を示す上面図および断面図である。図１２（Ａ）はトランジスタの上面図である。また、図１２（Ｂ）は図１２（Ａ）の一点鎖線Ｂ１−Ｂ２に対応する断面図である。
【０１６６】
図１２（Ｂ）に示すトランジスタは、基板６００と、基板６００上に設けられた下地絶縁膜６０２と、下地絶縁膜６０２上に設けられた酸化物半導体膜６０６と、酸化物半導体膜６０６と接する一対の電極６１４と、酸化物半導体膜６０６および一対の電極６１４上に設けられたゲート絶縁膜６０８と、ゲート絶縁膜６０８を介して酸化物半導体膜６０６と重畳して設けられたゲート電極６１０と、ゲート絶縁膜６０８およびゲート電極６１０を覆って設けられた層間絶縁膜６１６と、層間絶縁膜６１６に設けられた開口部を介して一対の電極６１４と接続する配線６１８と、層間絶縁膜６１６および配線６１８を覆って設けられた保護膜６２０と、を有する。
【０１６７】
基板６００としてはガラス基板を、下地絶縁膜６０２としては酸化シリコン膜を、酸化物半導体膜６０６としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極６１４としてはタングステン膜を、ゲート絶縁膜６０８としては酸化シリコン膜を、ゲート電極６１０としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜６１６としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線６１８としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜６２０としてはポリイミド膜を、それぞれ用いた。
【０１６８】
なお、図１２（Ａ）に示す構造のトランジスタにおいて、ゲート電極６１０と一対の電極６１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜６０６に対する一対の電極６１４のはみ出しをｄＷと呼ぶ。
【０１６９】
本実施の形態は、上記実施の形態と組み合わせることが可能である。
【符号の説明】
【０１７０】
１０１ 電源回路
１０２ 電圧変換回路
１０３ 制御回路
１０４ 分圧回路
１０５ 保護回路
１１１ トランジスタ
１１２ コイル
１１３ ダイオード
１１４ 容量素子
１２１ 三角波発生回路
１２２ 誤差増幅回路
１２３ パルス幅変調出力ドライバ
１２４ 抵抗
１２５ 抵抗
１３１ バイアス発生回路
１３２ 参照電圧発生回路
１３３ バンドギャップリファレンス
１３４ 電圧レギュレータ回路
１４２ａ 電極
１４２ｂ 電極
１４４ 酸化物半導体膜
１４８ ゲート電極
１５１ 酸化物半導体トランジスタ
１５１＿１ 酸化物半導体トランジスタ
１５１＿２ 酸化物半導体トランジスタ
１５２ オペアンプ
１５３ 酸化物半導体トランジスタ
１５４ 容量素子
１５５ オペアンプ
１６１ 酸化物半導体トランジスタ
１６１＿１ 酸化物半導体トランジスタ
１６１＿２ 酸化物半導体トランジスタ
１６２ 酸化物半導体トランジスタ
１６３ 配線
１６４ 配線
１６５ 配線
１６６ 配線
１６７ 配線
１６８ 配線
１７１ 配線
１７２ 配線
１７３ 配線
１８１ 酸化物半導体膜
１８２ａ 電極
１８２ｂ 電極
１８３ ゲート絶縁膜
１８４ ゲート電極
２００ 半導体基板
２０１ 高濃度不純物領域
２０２ 低濃度不純物領域
２０３ ゲート絶縁膜
２０４ ゲート電極
２０５ 層間絶縁膜
２１１ トランジスタ
５００ 基板
５０２ 下地絶縁膜
５０４ 保護絶縁膜
５０６ 酸化物半導体膜
５０６ａ 高抵抗領域
５０６ｂ 低抵抗領域
５０８ ゲート絶縁膜
５１０ ゲート電極
５１２ 側壁絶縁膜
５１４ 電極
５１６ 層間絶縁膜
５１８ 配線
６００ 基板
６０２ 下地絶縁膜
６０６ 酸化物半導体膜
６０８ ゲート絶縁膜
６１０ ゲート電極
６１４ 電極
６１６ 層間絶縁膜
６１８ 配線
６２０ 保護膜
９０１ 酸化物半導体トランジスタ
９０２ 絶縁膜
９０３ 酸化物半導体層
９０４ ソース電極
９０５ ドレイン電極
９０６ ゲート絶縁膜
９０７ ゲート電極
９０８ 高濃度領域
９０９ チャネル形成領域
９１１ 酸化物半導体トランジスタ
９１２ 絶縁膜
９１３ 酸化物半導体層
９１４ ソース電極
９１５ ドレイン電極
９１６ ゲート絶縁膜
９１７ ゲート電極
９１８ 高濃度領域
９１９ チャネル形成領域
【技術分野】
【０００１】
開示される発明の一態様は、半導体集積回路に関する。
【背景技術】
【０００２】
近年、電気機器の用途や仕様の多様化により、電気機器に使用されるＩＣ等の部品の数及び種類が非常に多くなっている。このような部品を動作させるためには、それぞれの部品に応じた電圧及び電流を供給する電源回路が必要である（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−９６６９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような多くの種類及び多くの数の部品を有する電気機器において、上記電源回路が動作する際に発熱し、発熱によって電源回路さらには電気機器が破壊されることが問題となっている。
【０００５】
以上を鑑みて、開示される発明の一様態では、電源回路が発熱により破壊されることを抑制することを課題の一とする。
【０００６】
開示される発明の一様態は、当該電源回路の発熱による破壊を抑制する保護回路を提供することを課題の一とする。
【課題を解決するための手段】
【０００７】
開示される発明の一様態は、電圧変換回路と、分圧回路及び保護回路を有する制御回路とを有し、当該保護回路は、温度が上昇するとオフ電流が増大する第１の酸化物半導体トランジスタと、当該オフ電流を電荷として蓄積する容量素子と、第２の酸化物半導体トランジスタと、オペアンプとを有し、当該第１の酸化物半導体トランジスタは、当該電圧変換回路又は当該制御回路の発熱する素子の近傍に配置されることを特徴とする半導体集積回路に関する。
【０００８】
当該発熱した素子の近傍に配置された第１の酸化物半導体トランジスタが熱の影響を受け、その温度が上昇すると、第１の酸化物半導体トランジスタのオフ時のリーク電流が増加する（以降、本明細書では、酸化物半導体トランジスタのオフ時のリーク電流をオフ電流と呼ぶ）。当該オフ電流は、容量素子に電荷として蓄えられる。容量素子に電荷が蓄えられると、第１の酸化物半導体トランジスタ、容量素子、及びオペアンプの反転入力端子に電気的に接続されている部分の電圧が上昇する。当該部分の電圧が上昇し、当該部分の電圧がオペアンプの非反転入力端子に入力される第１の参照電圧を上回ると、オペアンプの出力電圧が正にシフトする。これにより、第１の酸化物半導体トランジスタの近傍に配置された素子が、所定の温度に達したことを検知することができる。
【０００９】
以上により発熱した素子の温度を検知することができ、当該発熱した素子の動作を停止することにより、発熱する素子が動作限界温度を超えることを抑制することができる。
【００１０】
このような保護回路を設けることにより、半導体集積回路が発熱により破壊されることを抑制することができる。
【００１１】
開示される発明の一様態において、当該制御回路は、バイアス発生回路、参照電圧発生回路、バンドギャップリファレンス、及び電圧レギュレータ回路を有することを特徴とする。
【００１２】
開示される発明の一様態において、当該電圧変換回路は、ＤＣ−ＤＣコンバータであることを特徴とする。
【００１３】
開示される発明の一様態において、当該電圧変換回路は、ＡＣ−ＤＣコンバータであることを特徴とする。
【発明の効果】
【００１４】
開示される発明の一様態により、電源回路が発熱により破壊されることを抑制することができる。
【００１５】
開示される発明の一様態により、電源回路の発熱による破壊を抑制する保護回路を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】半導体集積回路の回路図。
【図２】半導体集積回路の回路図。
【図３】オフ電流及び温度の関係を表す図。
【図４】酸化物半導体トランジスタの断面図。
【図５】酸化物半導体トランジスタの配置を示す上面図。
【図６】酸化物半導体トランジスタの配置を示す断面図。
【図７】酸化物材料の結晶構造を説明する図。
【図８】酸化物材料の結晶構造を説明する図。
【図９】酸化物材料の結晶構造を説明する図。
【図１０】酸化物材料の結晶構造を説明する図。
【図１１】半導体装置の上面図及び断面図。
【図１２】半導体装置の上面図及び断面図。
【発明を実施するための形態】
【００１７】
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
なお本明細書に開示された発明において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置およびその電気装置を搭載した電子機器をその範疇とする。
【００１９】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、説明を分かりやすくするために、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２０】
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００２１】
［実施の形態１］
＜回路構成＞
図１は電源回路１０１の構成例である。電源回路１０１は、電圧変換回路１０２、電圧変換回路１０２の制御回路１０３を有している。制御回路１０３は、分圧回路１０４及び保護回路１０５を有している。
【００２２】
制御回路１０３から電圧変換回路１０２、より具体的には、制御回路１０３のパルス幅変調出力ドライバ１２３の出力端子から電圧変換回路１０２のトランジスタ１１１のゲートに、パルス幅変調信号ＶＧＳが入力されることにより、電圧変換回路１０２は制御される。
【００２３】
電圧変換回路１０２及び制御回路１０３は、入力電圧ＶＩＮが入力される入力端子ＩＮに電気的に接続されている。電圧変換回路１０２は、出力電圧ＶＯＵＴを出力する出力端子ＯＵＴに電気的に接続されている。分圧回路１０４は、出力電圧ＶＯＵＴの一部を帰還電圧ＶＦＢとして制御回路１０３に帰還させている。
【００２４】
電圧変換回路１０２は、トランジスタ１１１、コイル１１２、ダイオード１１３、及び容量素子１１４を有するＤＣ−ＤＣコンバータである。
【００２５】
ＤＣ−ＤＣコンバータは、直流電圧を、別の直流電圧に変換する回路である。ＤＣ−ＤＣコンバータの変換方式としては、リニア方式やスイッチング方式が代表的であるが、スイッチング方式のＤＣ−ＤＣコンバータは変換効率に優れる。本実施の形態では、スイッチング方式、特にチョッパ方式であり、トランジスタ、コイル、ダイオード、及びコンデンサを有するＤＣ−ＤＣコンバータを電圧変換回路１０２として用いる。
【００２６】
制御回路１０３は、分圧回路１０４、保護回路１０５、三角波発生回路１２１、誤差増幅回路１２２（エラーアンプともいう）、パルス幅変調出力ドライバ１２３、バイアス発生回路１３１、参照電圧発生回路１３２、バンドギャップリファレンス１３３、電圧レギュレータ回路１３４を有している。
【００２７】
分圧回路１０４は、抵抗１２４及び抵抗１２５を有している。分圧回路１０４は、出力端子ＯＵＴから出力される出力電圧ＶＯＵＴを、抵抗１２４及び抵抗１２５の抵抗値に応じて分割する。分圧回路１０４により、出力電圧ＶＯＵＴの一部が帰還電圧ＶＦＢとして分圧回路１０４から出力され、誤差増幅回路１２２の非反転入力端子に入力される。
【００２８】
保護回路１０５は、チャネル形成領域が酸化物半導体膜に形成されるトランジスタである酸化物半導体トランジスタ１５１、オペアンプ１５２、酸化物半導体トランジスタ１５３、容量素子１５４を有している。
【００２９】
酸化物半導体トランジスタ１５１のゲートには、電圧Ｖ１が入力される。電圧Ｖ１がハイレベル電位（ＶＨ）の時、酸化物半導体トランジスタ１５１は導通状態（オン状態ともいう）となり、電圧Ｖ１がローレベル電位（ＶＬ）の時、酸化物半導体トランジスタ１５１は非導通状態（オフ状態ともいう）となる。酸化物半導体トランジスタ１５１のソース又はドレインの一方は、入力電圧ＶＩＮが入力される入力端子ＩＮと電気的に接続されている。酸化物半導体トランジスタ１５１のソース又はドレインの他方は、オペアンプ１５２の反転入力端子、酸化物半導体トランジスタ１５３のソース又はドレインの一方、容量素子１５４の一方の端子に電気的に接続されている。
【００３０】
なお、酸化物半導体トランジスタ１５１のソース又はドレインの他方、酸化物半導体トランジスタ１５３のソース又はドレインの一方、オペアンプ１５２の反転入力端子、容量素子１５４の一方の端子が接続されている部分をノードＭ１とする。
【００３１】
酸化物半導体トランジスタ１５１は、非導通状態（オフ状態）でのリーク電流（オフ電流）を検出するトランジスタである。酸化物半導体トランジスタ１５１のゲートに入力される電圧Ｖ１は酸化物半導体トランジスタ１５１が完全に非導通状態となる０Ｖ以下が望ましい。
【００３２】
酸化物半導体トランジスタ１５１は、例えば、電圧変換回路１０２のトランジスタ１１１又はダイオード１１３等の発熱する素子、あるいは、電圧レギュレータ回路１３４等の発熱する回路を構成する素子の近傍に配置する。当該発熱する素子及び酸化物半導体トランジスタ１５１の配置は、例えば、複数のトランジスタを交互に配置するマルチフィンガー構造となるような配置やコモン・セントロイド配置等を用いればよい。なお、当該発熱する素子及び酸化物半導体トランジスタ１５１は、横（平面）に並べて形成することによって近傍に配置してもよいし、縦（上下）に重畳させることで近傍に配置してもよい。なお、当該発熱する素子及び酸化物半導体トランジスタ１５１の配置については後述する。
【００３３】
図３に、本実施の形態の酸化物半導体トランジスタにおける温度とオフ電流との関係を示す。
【００３４】
図３に用いた酸化物半導体トランジスタは、チャネル長（チャネル形成領域の長さ）Ｌが３μｍ、チャネル幅（チャネル形成領域の幅）Ｗが１０ｃｍ、ゲート電極と重畳していないソース領域及びドレイン領域の長さＬｏｆｆが２μｍである。また図３のオフ電流の値は、測定で得られたオフ電流の値の単位チャネル幅（１μｍ）当たりの値である。
【００３５】
なお図３では、上述のチャネル長Ｌ、チャネル幅Ｗ、長さＬｏｆｆを有する酸化物半導体トランジスタ３個の温度とオフ電流を測定した（当該酸化物半導体トランジスタ３個それぞれの測定結果を、丸（○）、三角（△）、四角（□）で表す）。また図３に示す直線は、上記酸化物半導体トランジスタ３個の測定結果を基に、温度に対してオフ電流が線形に変化すると仮定して計算した計算結果を示す。
【００３６】
図３に示すように、本実施の形態の酸化物半導体トランジスタは、高温になるほどオフ電流が増大する。さらに、８５℃以上１５０℃以下の範囲では、温度に対してオフ電流が線形に増大する。これを用いて酸化物半導体トランジスタ１５１が発熱する素子の温度を検知することができ、当該発熱した素子の動作を停止する。当該発熱した素子の動作を停止することにより、当該発熱した素子が動作限界温度を超えることを抑制することができる。
【００３７】
ただし、本実施の形態の酸化物半導体トランジスタのオフ電流は、高温、例えば１５０℃付近でも、チャネル長１μｍあたり１×１０−２０Ａと極めて小さい。そのため、チャネル幅Ｗを広くしてオフ電流を増やす必要がある。よって酸化物半導体トランジスタ１５１のチャネル幅Ｗは１ｍ以上が好ましい。
【００３８】
表１は、酸化物半導体トランジスタ１５１のチャネル長Ｌを３μｍ、チャネル幅Ｗを１×１０６μｍ（１ｍ）とし、容量素子１５４の容量を１×１０−１０Ｆ、容量素子１５４に蓄えられた電荷をリフレッシュする時間（期間Ｔとする）を５秒としたときの、ノードＭ１の電圧Ｖ３の計算結果である。ただし表１において、オフ電流の値は図３で測定した測定値を用いている。また期間Ｔについての詳細な説明は後述する。
【００３９】
【表１】
【００４０】
表１に示すように、チャネル幅Ｗが１ｍであると、電圧Ｖ３として充分な電圧値を得ることができる。電源回路１０１の動作の詳細については後述するが、電圧Ｖ３として充分な電圧値を得ることにより、オペアンプ１５２を動作させ、電圧Ｖ４をオペアンプ１５２から出力させることができる。これにより、発熱する素子の温度検知及び限界温度検出が可能となる。
【００４１】
しかしながら、酸化物半導体トランジスタ１５１のオフ電流が増大すると、電源回路１０１で使用される消費電流が増えてしまう。そのため、発熱する素子の温度検知及び限界温度検出のために必要なオフ電流及び消費電流との関係を考慮した上で、酸化物半導体トランジスタ１５１のチャネル幅Ｗを決定する必要がある。
【００４２】
なお、酸化物半導体トランジスタ１５１のオフ電流は、チャネル幅Ｗのみならず、ゲート絶縁膜の膜厚、酸化物半導体トランジスタ１５１自体の大きさ等によって変化する。このため、検知したい温度に応じてこれらを決定する必要がある。
【００４３】
オペアンプ１５２の反転入力端子は、酸化物半導体トランジスタ１５１のソース又はドレインの他方、酸化物半導体トランジスタ１５３のソース又はドレインの一方、容量素子１５４一方の端子に電気的に接続されている。オペアンプ１５２の非反転入力端子には、第１の参照電圧ＶＲＥＦ１が入力される。オペアンプ１５２の出力端子からは、出力電圧Ｖ４が外部に出力される。
【００４４】
なお詳細は後述するが、オペアンプ１５２は、反転入力端子に入力される電圧が、非反転入力端子に入力される第１の参照電圧ＶＲＥＦ１を上回ると、出力電圧Ｖ４が正にシフトする。そのためオペアンプ１５２は、コンパレータ（比較器ともいう）であるといえる。
【００４５】
酸化物半導体トランジスタ１５３のゲートには、電圧Ｖ２が入力される。電圧Ｖ２がハイレベル電位（ＶＨ）の時、酸化物半導体トランジスタ１５３は導通状態となり、電圧Ｖ２がローレベル電位（ＶＬ）の時、酸化物半導体トランジスタ１５３は非導通状態となる。酸化物半導体トランジスタ１５３のソース又はドレインの一方は、酸化物半導体トランジスタ１５１のソース又はドレインの他方、オペアンプ１５２の反転入力端子、容量素子１５４一方の端子に電気的に接続されている。酸化物半導体トランジスタ１５３のソース又はドレインの他方には、基準電圧であるローレベル電位（ＶＬ）が入力される。なお、基準電圧であるローレベル電位（ＶＬ）としては、例えば接地電位ＧＮＤが用いられる。
【００４６】
酸化物半導体トランジスタ１５３は、容量素子１５４に蓄えられた電荷を一定時間（期間Ｔ）毎にリフレッシュさせるトランジスタである。酸化物半導体トランジスタ１５３のゲートに、ハイレベル電位（ＶＨ）の電圧Ｖ２が入力されると、酸化物半導体トランジスタ１５３は導通状態となる。酸化物半導体トランジスタ１５３のソース又はドレインの他方は、ローレベル電位（ＶＬ）、例えば接地電位ＧＮＤが入力されるので、酸化物半導体トランジスタ１５３のソース又はドレインの一方の電位も接地電位ＧＮＤとなる。酸化物半導体トランジスタ１５３のソース又はドレインの一方と容量素子１５４の一方の端子は電気的に接続されているので、容量素子１５４に蓄えられた電荷は放出される。
【００４７】
なお、酸化物半導体トランジスタ１５３のチャネル幅が酸化物半導体トランジスタ１５１のチャネル幅よりも長いと、酸化物半導体トランジスタ１５３のオフ電流が酸化物半導体トランジスタ１５１のオフ電流を上回ってしまう。
【００４８】
酸化物半導体トランジスタ１５３のオフ電流が酸化物半導体トランジスタ１５１のオフ電流を上回ってしまうと、容量素子１５４に電荷が蓄積されない。
【００４９】
そのため、酸化物半導体トランジスタ１５１のチャネル幅は酸化物半導体トランジスタ１５３のチャネル幅よりも長い必要がある。
【００５０】
容量素子１５４の一方の端子は、酸化物半導体トランジスタ１５１のソース又はドレインの他方、オペアンプ１５２の反転入力端子、酸化物半導体トランジスタ１５３のソース又はドレインの一方に電気的に接続されている。容量素子１５４の他方の端子には、基準電圧であるローレベル電位（ＶＬ）が入力される。なお、基準電圧であるローレベル電位（ＶＬ）としては、例えば接地電位ＧＮＤが用いられる。
【００５１】
参照電圧発生回路１３２は、第２の参照電圧ＶＲＥＦ２を発生させる回路である。
【００５２】
誤差増幅回路１２２は、参照電圧発生回路１３２で発生した第２の参照電圧ＶＲＥＦ２と帰還電圧ＶＦＢの差を積分し、積分して得られた信号をパルス幅変調出力ドライバ１２３に出力する。三角波発生回路１２１は、第２の参照電圧ＶＲＥＦ２及び第２の参照電圧ＶＲＥＦ２を用いて生成された参照電流から三角波を生成して、生成した三角波をパルス幅変調出力ドライバ１２３に出力する。
【００５３】
パルス幅変調出力ドライバ１２３は、誤差増幅回路１２２からの出力と、三角波発生回路１２１からの三角波とを比較して、パルス幅変調信号ＶＧＳをトランジスタ１１１に出力する。
【００５４】
バイアス発生回路１３１とは、バイアス電圧またはバイアス電流を加えるための回路である。バイアス電圧またはバイアス電流を加えることにより、電流の方向を常に一定にすることができる。
【００５５】
バンドギャップリファレンス１３３は、シリコンのバンドギャップエネルギーを用いて基準となる電圧を発生させる回路である。
【００５６】
電圧レギュレータ回路１３４は、出力電圧を一定に保つために調整する回路である。
【００５７】
保護回路１０５の動作について以下に説明する。
＜動作＞
【００５８】
保護回路１０５の近傍に配置された素子が発熱すると、酸化物半導体トランジスタ１５１の温度も上昇する。酸化物半導体トランジスタ１５１は、上述のように高温になるほどオフ電流が増加する。増加した酸化物半導体トランジスタ１５１のオフ電流は、容量素子１５４に電荷として蓄えられる。期間Ｔ内に容量素子１５４に電荷が蓄えられると、ノードＭ１の電圧Ｖ３が上昇する。ノードＭ１の電圧Ｖ３が上昇し、電圧Ｖ３がオペアンプ１５２の非反転入力端子に入力される第１の参照電圧ＶＲＥＦ１を上回ると、オペアンプ１５２の出力電圧Ｖ４が正にシフトする。これにより、保護回路１０５の近傍に配置された回路あるいは素子が、所定の温度に達したことを検知することができる。
【００５９】
また期間Ｔ内にノードＭ１の電圧Ｖ３がオペアンプ１５２の非反転入力端子に入力される第１の参照電圧ＶＲＥＦ１を上回らない場合は、オペアンプ１５２の出力電圧Ｖ４は変化しない。
【００６０】
またオペアンプ１５２の出力電圧Ｖ４が期間Ｔに合わせて断続的に変化する場合は、制御回路１０３の保護のため、発熱する素子又は電源回路１０１の動作を停止する。
【００６１】
期間Ｔは、酸化物半導体トランジスタ１５１のオフ電流、容量素子１５４の容量値、ノードＭ１の電圧Ｖ３の電圧値によって変化するが、１秒以上１０秒以下が望ましい。
【００６２】
＜回路構成の別の例＞
図２に、図１とは異なる回路構成の電源回路を示す。図２に示す電源回路１０１では、酸化物半導体トランジスタ１５３のソース又はドレインの一方とオペアンプ１５２との間に、オペアンプ１５５が設けられている。
【００６３】
オペアンプ１５５の反転入力端子は、酸化物半導体トランジスタ１５１のソース又はドレインの他方、酸化物半導体トランジスタ１５３のソース又はドレインの一方、容量素子１５４の一方の端子が電気的に接続されている。オペアンプ１５５の非反転入力端子には、第３の参照電圧ＶＲＥＦ３が入力される。オペアンプ１５５の出力端子は、オペアンプ１５２の反転入力端子に電気的に接続されている。
【００６４】
なお、酸化物半導体トランジスタ１５１のソース又はドレインの他方、酸化物半導体トランジスタ１５３のソース又はドレインの一方、容量素子１５４の一方の端子、オペアンプ１５５の反転入力端子が接続されている部分をノードＭ２とする。ノードＭ２の電圧は、ノードＭ１と同様に電圧Ｖ３である。オペアンプ１５５は、電圧Ｖ３を増幅してオペアンプ１５２に出力する機能を有する。
【００６５】
以上説明したように、本実施の形態により、電源回路の発熱による破壊を抑制する保護回路を提供することができる。
【００６６】
＜酸化物半導体トランジスタ＞
本実施の形態の酸化物半導体トランジスタについて以下に説明する。
【００６７】
図４（Ａ）に示す酸化物半導体トランジスタ９０１は、絶縁膜９０２上に形成された、活性層として機能する酸化物半導体層９０３と、酸化物半導体層９０３上に形成されたソース電極９０４及びドレイン電極９０５と、酸化物半導体層９０３、ソース電極９０４及びドレイン電極９０５上のゲート絶縁膜９０６と、ゲート絶縁膜９０６上において酸化物半導体層９０３と重なる位置に設けられたゲート電極９０７とを有する。
【００６８】
図４（Ａ）に示す酸化物半導体トランジスタ９０１は、ゲート電極９０７が酸化物半導体層９０３の上に形成されているトップゲート型であり、なおかつ、ソース電極９０４及びドレイン電極９０５が酸化物半導体層９０３の上に形成されているトップコンタクト型である。そして、酸化物半導体トランジスタ９０１は、ソース電極９０４及びドレイン電極９０５と、ゲート電極９０７とが重なっていない。すなわち、ソース電極９０４及びドレイン電極９０５とゲート電極９０７との間には、ゲート絶縁膜９０６の膜厚よりも大きい間隔が設けられている。よって、酸化物半導体トランジスタ９０１は、ソース電極９０４及びドレイン電極９０５とゲート電極９０７との間に形成される寄生容量を小さく抑えることができるので、高速動作を実現することができる。
【００６９】
また、酸化物半導体層９０３は、ゲート電極９０７が形成された後に酸化物半導体層９０３にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９０８を有する。また、酸化物半導体層９０３のうち、ゲート絶縁膜９０６を間に挟んでゲート電極９０７と重なる領域がチャネル形成領域９０９である。酸化物半導体層９０３では、一対の高濃度領域９０８の間にチャネル形成領域９０９が設けられている。高濃度領域９０８を形成するためのドーパントの添加は、イオン注入法を用いることができる。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、アンチモンなどの５族原子などを用いることができる。
【００７０】
例えば、窒素をドーパントとして用いた場合、高濃度領域９０８中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
【００７１】
ｎ型の導電性を付与するドーパントが添加されている高濃度領域９０８は、酸化物半導体層９０３中の他の領域に比べて導電性が高くなる。よって、高濃度領域９０８を酸化物半導体層９０３に設けることで、ソース電極９０４とドレイン電極９０５の間の抵抗を下げることができる。
【００７２】
また、酸化物半導体層９０３は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で構成されていても良い。酸化物半導体層９０３がＣＡＡＣ−ＯＳで構成されている場合、非晶質の場合に比べて酸化物半導体層９０３の導電率を高めることができるので、ソース電極９０４とドレイン電極９０５の間の抵抗を下げることができる。ＣＡＡＣ−ＯＳについては後述する。
【００７３】
そして、ソース電極９０４とドレイン電極９０５の間の抵抗を下げることで、酸化物半導体トランジスタ９０１の微細化を進めても、高いオン電流と、高速動作を確保することができる。また、酸化物半導体トランジスタ９０１の微細化により、当該トランジスタを用いた記憶素子の占める面積を縮小化し、単位面積あたりの記憶容量を高めることができる。
【００７４】
なお図４（Ａ）に示される酸化物半導体トランジスタ９０１は、ゲート電極９０７の側部に、絶縁膜で形成されたサイドウォールを有していてもよい。当該サイドウォールを用いて、チャネル形成領域９０９及び高濃度領域９０８との間に、低濃度領域を形成してもよい。当該低濃度領域を設けることで、短チャネル効果による閾値電圧のマイナスシフトを軽減することができる。
【００７５】
酸化物半導体トランジスタ９０１は、酸化物半導体トランジスタ１５１又は酸化物半導体トランジスタ１５３、あるいはその両方として用いることができる。またオペアンプ１５２、オペアンプ１５５も酸化物半導体トランジスタ９０１を用いて形成してもよい。
【００７６】
また酸化物半導体トランジスタ９０１は、電圧変換回路１０２のトランジスタ、ダイオード１１３として用いることができる。ダイオード１１３を酸化物半導体トランジスタ９０１を用いて作製するには、酸化物半導体トランジスタ９０１のゲート、並びに、ソース又はドレインの一方を接続（ダイオード接続）すればよい。
【００７７】
さらに、制御回路１０３の三角波発生回路１２１、誤差増幅回路１２２、パルス幅変調出力ドライバ１２３、バイアス発生回路１３１、参照電圧発生回路１３２、バンドギャップリファレンス１３３、電圧レギュレータ回路１３４のそれぞれも、酸化物半導体トランジスタ９０１を用いて形成することができる。
【００７８】
図４（Ｂ）に示す酸化物半導体トランジスタ９１１は、絶縁膜９１２上に形成されたソース電極９１４及びドレイン電極９１５と、ソース電極９１４及びドレイン電極９１５上に形成された活性層として機能する酸化物半導体層９１３と、酸化物半導体層９１３、ソース電極９１４及びドレイン電極９１５上のゲート絶縁膜９１６と、ゲート絶縁膜９１６上において酸化物半導体層９１３と重なる位置に設けられたゲート電極９１７とを有する。
【００７９】
図４（Ｂ）に示す酸化物半導体トランジスタ９１１は、ゲート電極９１７が酸化物半導体層９１３の上に形成されているトップゲート型であり、なおかつ、ソース電極９１４及びドレイン電極９１５が酸化物半導体層９１３の下に形成されているボトムコンタクト型である。そして、酸化物半導体トランジスタ９１１は、酸化物半導体トランジスタ９０１と同様に、ソース電極９１４及びドレイン電極９１５と、ゲート電極９１７とが重なっていないので、ソース電極９１４及びドレイン電極９１５とゲート電極９１７との間に形成される寄生容量を小さく抑えることができ、高速動作を実現することができる。
【００８０】
また、酸化物半導体層９１３は、ゲート電極９１７が形成された後に酸化物半導体層９１３にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９１８を有する。また、酸化物半導体層９１３のうち、ゲート絶縁膜９１６を間に挟んでゲート電極９１７と重なる領域がチャネル形成領域９１９である。酸化物半導体層９１３では、一対の高濃度領域９１８の間にチャネル形成領域９１９が設けられている。
【００８１】
高濃度領域９１８は、上述した、酸化物半導体トランジスタ９０１が有する高濃度領域９０８の場合と同様に、イオン注入法を用いて形成することができる。そして、高濃度領域９１８を形成するためのドーパントの種類については、高濃度領域９０８の場合を参照することができる。
【００８２】
例えば、窒素をドーパントとして用いた場合、高濃度領域９１８中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
【００８３】
ｎ型の導電性を付与するドーパントが添加されている高濃度領域９１８は、酸化物半導体層９１３中の他の領域に比べて導電性が高くなる。よって、高濃度領域９１８を酸化物半導体層９１３に設けることで、ソース電極９１４とドレイン電極９１５の間の抵抗を下げることができる。
【００８４】
また、酸化物半導体層９１３は、ＣＡＡＣ−ＯＳで構成されていても良い。酸化物半導体層９１３がＣＡＡＣ−ＯＳで構成されている場合、非晶質の場合に比べて酸化物半導体層９１３の導電率を高めることができるので、ソース電極９１４とドレイン電極９１５の間の抵抗を下げることができる。
【００８５】
そして、ソース電極９１４とドレイン電極９１５の間の抵抗を下げることで、酸化物半導体トランジスタ９１１の微細化を進めても、高いオン電流と、高速動作を確保することができる。
【００８６】
なお図４（Ｂ）に示される酸化物半導体トランジスタ９１１は、ゲート電極９１７の側部に、絶縁膜で形成されたサイドウォールを有していてもよい。当該サイドウォールを用いて、チャネル形成領域９１９及び高濃度領域９１８との間に、低濃度領域を形成してもよい。当該低濃度領域を設けることで、短チャネル効果による閾値電圧のマイナスシフトを軽減することができる。
【００８７】
酸化物半導体トランジスタ９１１は、酸化物半導体トランジスタ１５１又は酸化物半導体トランジスタ１５３、あるいはその両方として用いることができる。またオペアンプ１５２、オペアンプ１５５も酸化物半導体トランジスタ９１１を用いて形成してもよい。
【００８８】
また酸化物半導体トランジスタ９１１は、電圧変換回路１０２のトランジスタ、ダイオード１１３として用いることができる。ダイオード１１３を酸化物半導体トランジスタ９１１を用いて作製するには、酸化物半導体トランジスタのゲート、並びに、ソース又はドレインの一方を接続（ダイオード接続）すればよい。
【００８９】
さらに、制御回路１０３の三角波発生回路１２１、誤差増幅回路１２２、パルス幅変調出力ドライバ１２３、バイアス発生回路１３１、参照電圧発生回路１３２、バンドギャップリファレンス１３３、電圧レギュレータ回路１３４のそれぞれも、酸化物半導体トランジスタ９１１を用いて形成することができる。
【００９０】
図５に、発熱する素子及び酸化物半導体トランジスタ１５１の配置の例を示す。
【００９１】
図５（Ａ）及び図５（Ｂ）は、酸化物半導体トランジスタ１５１、及び、発熱する素子又は発熱する回路を構成する素子として酸化物半導体トランジスタ１６１を、マルチフィンガー構造となるように配置及びコモン・セントロイド配置した場合の上面図である。
【００９２】
なお、図５では、酸化物半導体トランジスタ１５１（酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１５１＿２）及び酸化物半導体トランジスタ１６１（酸化物半導体トランジスタ１６１＿１及び酸化物半導体トランジスタ１６１＿２）として、酸化物半導体膜１４４、ソース電極又はドレイン電極として機能する電極１４２ａ及び電極１４２ｂ、ゲート電極１４８を含む酸化物半導体トランジスタ１６２を用いる。
【００９３】
図５（Ａ）に、酸化物半導体トランジスタ１５１及び酸化物半導体トランジスタ１６１をマルチフィンガー構造となるように配置した例を示す。
【００９４】
図５（Ａ）において、酸化物半導体トランジスタ１５１及び酸化物半導体トランジスタ１６１は、互い違いに並べて配置されている。酸化物半導体トランジスタ１５１及び酸化物半導体トランジスタ１６１が互い違いに並べて配置されることにより、酸化物半導体トランジスタ１６１が発熱し温度が上昇すると、酸化物半導体トランジスタ１５１の温度も上昇する。これにより酸化物半導体トランジスタ１５１のオフ電流が上昇する。上述のように、酸化物半導体トランジスタ１５１のオフ電流が上昇することにより、酸化物半導体トランジスタ１６１の温度測定及び限界温度検出が可能となる。
【００９５】
図５（Ａ）において、酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１５１＿２のゲート電極１４８は、配線１６４により電気的に接続されている。酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１５１＿２のソース電極又はドレイン電極の一方として機能する電極１４２ａは、配線１６８により電気的に接続されている。酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１５１＿２のソース電極又はドレイン電極の他方として機能する電極１４２ｂは、配線１６７により電気的に接続されている。
【００９６】
また酸化物半導体トランジスタ１６１＿１及び酸化物半導体トランジスタ１６１＿２のゲート電極１４８は、配線１６３により電気的に接続されている。酸化物半導体トランジスタ１６１＿１及び酸化物半導体トランジスタ１６１＿２のソース電極又はドレイン電極の一方として機能する電極１４２ａは、配線１６６により電気的に接続されている。酸化物半導体トランジスタ１６１＿１及び酸化物半導体トランジスタ１６１＿２のソース電極又はドレイン電極の他方として機能する電極１４２ｂは、配線１６５により電気的に接続されている。
【００９７】
図５（Ｂ）に、酸化物半導体トランジスタ１５１及び酸化物半導体トランジスタ１６１をコモン・セントロイド配置した例を示す。なお図５（Ｂ）において、酸化物半導体トランジスタ１５１は一点波線、酸化物半導体トランジスタ１６１は点線で示している。
【００９８】
図５（Ｂ）において、酸化物半導体トランジスタ１５１及び酸化物半導体トランジスタ１６１が互い違いになるように配置されている。そのように配置されることにより、酸化物半導体トランジスタ１６１が発熱し温度が上昇すると、酸化物半導体トランジスタ１５１の温度も上昇する。これにより酸化物半導体トランジスタ１５１のオフ電流が上昇する。上述のように、酸化物半導体トランジスタ１５１のオフ電流が上昇することにより、酸化物半導体トランジスタ１６１の温度測定及び限界温度検出が可能となる。
【００９９】
図５（Ｂ）において、酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１６１＿２のゲート電極１４８は、１つの導電膜を用いて形成されている。また酸化物半導体トランジスタ１５１＿２及び酸化物半導体トランジスタ１６１＿１のゲート電極１４８は、１つの導電膜を用いて形成されている。
【０１００】
酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１６１＿２のゲート電極１４８、並びに、酸化物半導体トランジスタ１５１＿２及び酸化物半導体トランジスタ１６１＿１のゲート電極１４８は、配線１７１により電気的に接続されている。
【０１０１】
酸化物半導体トランジスタ１５１＿１及び酸化物半導体トランジスタ１５１＿２のソース電極又はドレイン電極の一方として機能する電極１４２ａは、配線１７３を用いて電気的に接続されている。酸化物半導体トランジスタ１６１＿１及び酸化物半導体トランジスタ１６１＿２のソース電極又はドレイン電極の一方として機能する電極１４２ａは、１つの導電膜を用いて形成されている。
【０１０２】
酸化物半導体トランジスタ１５１＿１、酸化物半導体トランジスタ１５１＿２、酸化物半導体トランジスタ１６１＿１、酸化物半導体トランジスタ１６１＿２のソース電極又はドレイン電極の他方として機能する電極１４２ｂは、１つの導電膜により形成されている。また電極１４２ｂは、配線１７２に電気的に接続されている。
【０１０３】
図６に、発熱する素子及び酸化物半導体トランジスタ１５１の別の配置の例を示す。
【０１０４】
図６は、酸化物半導体トランジスタ１５１、及び、発熱する素子又は発熱する回路を構成する素子として半導体基板に設けられたトランジスタを、縦（上下）に重畳させることで近傍に配置した場合の断面図である。
【０１０５】
図６において、半導体基板２００に設けられたトランジスタ２１１上に酸化物半導体トランジスタ１５１が形成されている。なお、半導体基板２００にはｐチャネル型トランジスタとｎチャネル型トランジスタの双方が設けられていてもよいし、一方のみが設けられていてもよい。
【０１０６】
半導体基板２００に設けられたｐチャネル型トランジスタ及びｎチャネル型トランジスタは、一般的な方法により形成すればよい。半導体基板２００に設けられたｐチャネル型トランジスタ及び半導体基板２００に設けられたｎチャネル型トランジスタを形成した後に、これらの上に酸化物半導体トランジスタ１５１を形成する。
【０１０７】
なお、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００は、ソース領域及びドレイン領域として機能する高濃度不純物領域２０１、低濃度不純物領域２０２を有し、ｐチャネル型トランジスタ及びｎチャネル型トランジスタは、さらにゲート絶縁膜２０３、ゲート電極２０４、層間絶縁膜２０５を有する。
【０１０８】
酸化物半導体トランジスタ１５１は、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板２００上に設けられた酸化物半導体膜１８１と、酸化物半導体膜１８１に接して離間して設けられたソース電極及びドレイン電極として機能する電極１８２ａ及び電極１８２ｂと、酸化物半導体膜１８１の少なくともチャネル形成領域上に設けられたゲート絶縁膜１８３と、酸化物半導体膜１８１に重畳してゲート絶縁膜１８３上に設けられたゲート電極１８４と、を有する。
【０１０９】
層間絶縁膜２０５は、酸化物半導体膜１８１の下地絶縁膜としても機能する。
【０１１０】
以上本実施の形態では、保護回路１０５をＤＣ−ＤＣコンバータである電圧変換回路１０２に用いた例について説明したが、これに限定されない。本実施の形態の保護回路１０５は、ＡＣ−ＤＣコンバータ等他の発熱の大きな回路を有する電源回路に用いることが可能である。
【０１１１】
また、発熱する素子又は発熱する回路に対して、複数の保護回路１０５をマトリクス状に設けてもよい。複数の保護回路１０５をマトリクス状に設けると、当該発熱する素子又は発熱する回路に対して、複数の保護回路１０５が温度分布を測定する温度センサとして機能する。このような構成にすることにより、温度センサを得ることが可能である。
【０１１２】
［実施の形態２］
本実施の形態では、開示される発明の一様態で用いられる酸化物半導体トランジスタについて詳細に説明する。なお本実施の形態の酸化物半導体トランジスタは、実施の形態１で説明した酸化物半導体トランジスタに援用可能である。
【０１１３】
本実施の形態の酸化物半導体トランジスタに用いられる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【０１１４】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【０１１５】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１１６】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０１１７】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ３ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【０１１８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【０１１９】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
【０１２０】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
【０１２１】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２を満たすことを言う。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
【０１２２】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
【０１２３】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
【０１２４】
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【０１２５】
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
【０１２６】
【数１】
【０１２７】
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
【０１２８】
開示される発明の一様態の酸化物半導体膜が結晶性を有する場合には、上記ＣＡＡＣ−ＯＳを用いてもよい。ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）について以下に説明する。
【０１２９】
本実施の形態では、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体（ＣＡＡＣ−ＯＳ）について説明する。
【０１３０】
ＣＡＡＣ−ＯＳとは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物半導体をいう。
【０１３１】
ＣＡＡＣ−ＯＳは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ−ＯＳは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
【０１３２】
ＣＡＡＣ−ＯＳを構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳが形成される基板面、ＣＡＡＣ−ＯＳの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣ−ＯＳが形成される基板面、ＣＡＡＣ−ＯＳの表面などに垂直な方向）を向いていてもよい。
【０１３３】
ＣＡＡＣ−ＯＳは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。
【０１３４】
このようなＣＡＡＣ−ＯＳの例として、膜状に形成され、膜表面または形成される基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる酸化物半導体を挙げることもできる。
【０１３５】
ＣＡＡＣ−ＯＳに含まれる結晶構造の一例について図７乃至図９を用いて詳細に説明する。なお、特に断りがない限り、図７乃至図９は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図７において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
【０１３６】
図７（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図７（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図７（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図７（Ａ）に示す小グループは電荷が０である。
【０１３７】
図７（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図７（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図７（Ｂ）に示す構造をとりうる。図７（Ｂ）に示す小グループは電荷が０である。
【０１３８】
図７（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図７（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。図７（Ｃ）に示す小グループは電荷が０である。
【０１３９】
図７（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図７（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図７（Ｄ）に示す小グループは電荷が＋１となる。
【０１４０】
図７（Ｅ）に、２個のＺｎを含む小グループを示す。図７（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図７（Ｅ）に示す小グループは電荷が−１となる。
【０１４１】
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう）と呼ぶ。
【０１４２】
ここで、これらの小グループ同士が結合する規則について説明する。Ｉｎの上半分の３個のＯは下方向に３個の近接Ｉｎを有し、下半分の３個のＯは上方向に３個の近接Ｉｎを有する。Ｇａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。Ｚｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯは上方向に３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が上半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）Ｏのいずれかと結合することになる。
【０１４３】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
【０１４４】
図８（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。図８（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図８（Ｃ）は、図８（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【０１４５】
図８（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図８（Ａ）において、Ｉｎの上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図８（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
【０１４６】
図８（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０１４７】
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図７（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【０１４８】
具体的には、図８（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数）とする組成式で表すことができる。
【０１４９】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物、Ｓｎ−Ｚｎ−Ｏ系酸化物、Ａｌ−Ｚｎ−Ｏ系酸化物、Ｚｎ−Ｍｇ−Ｏ系酸化物、Ｓｎ−Ｍｇ−Ｏ系酸化物、Ｉｎ−Ｍｇ−Ｏ系酸化物や、Ｉｎ−Ｇａ−Ｏ系の材料などを用いた場合も同様である。
【０１５０】
例えば、図９（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。
【０１５１】
図９（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【０１５２】
図９（Ｂ）に３つの中グループで構成される大グループを示す。なお、図９（Ｃ）は、図９（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【０１５３】
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
【０１５４】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図９（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
【０１５５】
具体的には、図９（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ−Ｏ系の層構造は、ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数）とする組成式で表すことができる。
【０１５６】
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図１０（Ａ）に示す結晶構造を取りうる。なお、図１０（Ａ）に示す結晶構造において、図７（Ｂ）で説明したように、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
【０１５７】
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図１０（Ｂ）に示す結晶構造を取りうる。なお、図１０（Ｂ）に示す結晶構造において、図７（Ｂ）で説明したように、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
【０１５８】
酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系材料をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはＣＡＡＣ−ＯＳが形成されやすくなる。
【０１５９】
また、酸化物半導体膜としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系材料をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２、または２０：４５：３５で示されるＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いる。前述の原子数比を有するＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いて酸化物半導体膜を成膜することで、多結晶またはＣＡＡＣ−ＯＳが形成されやすくなる。
【０１６０】
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの一例について、図１１などを用いて説明する。
【０１６１】
図１１は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの上面図および断面図である。図１１（Ａ）にトランジスタの上面図を示す。また、図１１（Ｂ）は図１１（Ａ）の一点鎖線Ａ１−Ａ２に対応する断面図である。
【０１６２】
図１１（Ｂ）に示すトランジスタは、基板５００と、基板５００上に設けられた下地絶縁膜５０２と、下地絶縁膜５０２の周辺に設けられた保護絶縁膜５０４と、下地絶縁膜５０２および保護絶縁膜５０４上に設けられた高抵抗領域５０６ａおよび低抵抗領域５０６ｂを有する酸化物半導体膜５０６と、酸化物半導体膜５０６上に設けられたゲート絶縁膜５０８と、ゲート絶縁膜５０８を介して酸化物半導体膜５０６と重畳して設けられたゲート電極５１０と、ゲート電極５１０の側面と接して設けられた側壁絶縁膜５１２と、少なくとも低抵抗領域５０６ｂと接して設けられた一対の電極５１４と、少なくとも酸化物半導体膜５０６、ゲート電極５１０および一対の電極５１４を覆って設けられた層間絶縁膜５１６と、層間絶縁膜５１６に設けられた開口部を介して少なくとも一対の電極５１４の一方と接続して設けられた配線５１８と、を有する。
【０１６３】
なお、図示しないが、層間絶縁膜５１６および配線５１８を覆って設けられた保護膜を有していても構わない。該保護膜を設けることで、層間絶縁膜５１６の表面伝導に起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することができる。
【０１６４】
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの他の一例について示す。
【０１６５】
図１２は、本実施の形態で作製したトランジスタの構造を示す上面図および断面図である。図１２（Ａ）はトランジスタの上面図である。また、図１２（Ｂ）は図１２（Ａ）の一点鎖線Ｂ１−Ｂ２に対応する断面図である。
【０１６６】
図１２（Ｂ）に示すトランジスタは、基板６００と、基板６００上に設けられた下地絶縁膜６０２と、下地絶縁膜６０２上に設けられた酸化物半導体膜６０６と、酸化物半導体膜６０６と接する一対の電極６１４と、酸化物半導体膜６０６および一対の電極６１４上に設けられたゲート絶縁膜６０８と、ゲート絶縁膜６０８を介して酸化物半導体膜６０６と重畳して設けられたゲート電極６１０と、ゲート絶縁膜６０８およびゲート電極６１０を覆って設けられた層間絶縁膜６１６と、層間絶縁膜６１６に設けられた開口部を介して一対の電極６１４と接続する配線６１８と、層間絶縁膜６１６および配線６１８を覆って設けられた保護膜６２０と、を有する。
【０１６７】
基板６００としてはガラス基板を、下地絶縁膜６０２としては酸化シリコン膜を、酸化物半導体膜６０６としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極６１４としてはタングステン膜を、ゲート絶縁膜６０８としては酸化シリコン膜を、ゲート電極６１０としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜６１６としては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線６１８としてはチタン膜、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜６２０としてはポリイミド膜を、それぞれ用いた。
【０１６８】
なお、図１２（Ａ）に示す構造のトランジスタにおいて、ゲート電極６１０と一対の電極６１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜６０６に対する一対の電極６１４のはみ出しをｄＷと呼ぶ。
【０１６９】
本実施の形態は、上記実施の形態と組み合わせることが可能である。
【符号の説明】
【０１７０】
１０１ 電源回路
１０２ 電圧変換回路
１０３ 制御回路
１０４ 分圧回路
１０５ 保護回路
１１１ トランジスタ
１１２ コイル
１１３ ダイオード
１１４ 容量素子
１２１ 三角波発生回路
１２２ 誤差増幅回路
１２３ パルス幅変調出力ドライバ
１２４ 抵抗
１２５ 抵抗
１３１ バイアス発生回路
１３２ 参照電圧発生回路
１３３ バンドギャップリファレンス
１３４ 電圧レギュレータ回路
１４２ａ 電極
１４２ｂ 電極
１４４ 酸化物半導体膜
１４８ ゲート電極
１５１ 酸化物半導体トランジスタ
１５１＿１ 酸化物半導体トランジスタ
１５１＿２ 酸化物半導体トランジスタ
１５２ オペアンプ
１５３ 酸化物半導体トランジスタ
１５４ 容量素子
１５５ オペアンプ
１６１ 酸化物半導体トランジスタ
１６１＿１ 酸化物半導体トランジスタ
１６１＿２ 酸化物半導体トランジスタ
１６２ 酸化物半導体トランジスタ
１６３ 配線
１６４ 配線
１６５ 配線
１６６ 配線
１６７ 配線
１６８ 配線
１７１ 配線
１７２ 配線
１７３ 配線
１８１ 酸化物半導体膜
１８２ａ 電極
１８２ｂ 電極
１８３ ゲート絶縁膜
１８４ ゲート電極
２００ 半導体基板
２０１ 高濃度不純物領域
２０２ 低濃度不純物領域
２０３ ゲート絶縁膜
２０４ ゲート電極
２０５ 層間絶縁膜
２１１ トランジスタ
５００ 基板
５０２ 下地絶縁膜
５０４ 保護絶縁膜
５０６ 酸化物半導体膜
５０６ａ 高抵抗領域
５０６ｂ 低抵抗領域
５０８ ゲート絶縁膜
５１０ ゲート電極
５１２ 側壁絶縁膜
５１４ 電極
５１６ 層間絶縁膜
５１８ 配線
６００ 基板
６０２ 下地絶縁膜
６０６ 酸化物半導体膜
６０８ ゲート絶縁膜
６１０ ゲート電極
６１４ 電極
６１６ 層間絶縁膜
６１８ 配線
６２０ 保護膜
９０１ 酸化物半導体トランジスタ
９０２ 絶縁膜
９０３ 酸化物半導体層
９０４ ソース電極
９０５ ドレイン電極
９０６ ゲート絶縁膜
９０７ ゲート電極
９０８ 高濃度領域
９０９ チャネル形成領域
９１１ 酸化物半導体トランジスタ
９１２ 絶縁膜
９１３ 酸化物半導体層
９１４ ソース電極
９１５ ドレイン電極
９１６ ゲート絶縁膜
９１７ ゲート電極
９１８ 高濃度領域
９１９ チャネル形成領域
【特許請求の範囲】
【請求項１】
電圧変換回路と、
分圧回路及び保護回路を有する制御回路と、
を有し、
前記保護回路は、温度が上昇するとオフ電流が増大する第１の酸化物半導体トランジスタと、前記オフ電流を電荷として蓄積する容量素子と、第２の酸化物半導体トランジスタと、非反転入力端子に参照電圧が入力されるオペアンプとを有し、
前記第１の酸化物半導体トランジスタのソース又はドレインの一方は入力電圧が入力され、前記第１の酸化物半導体トランジスタのソース又はドレインの他方は、前記容量素子の一方の端子、前記第２の酸化物半導体トランジスタのソース又はドレインの一方、前記オペアンプの反転入力端子に電気的に接続されており、
前記第１の酸化物半導体トランジスタは、前記電圧変換回路又は前記制御回路の発熱する素子の近傍に配置されることを特徴とする半導体集積回路。
【請求項２】
請求項１において、
前記制御回路は、バイアス発生回路、参照電圧発生回路、バンドギャップリファレンス、及び電圧レギュレータ回路を有することを特徴とする半導体集積回路。
【請求項３】
請求項１又は請求項２において、
前記電圧変換回路は、ＤＣ−ＤＣコンバータであることを特徴とする半導体集積回路。
【請求項４】
請求項１又は請求項２において、
前記電圧変換回路は、ＡＣ−ＤＣコンバータであることを特徴とする半導体集積回路。
【請求項１】
電圧変換回路と、
分圧回路及び保護回路を有する制御回路と、
を有し、
前記保護回路は、温度が上昇するとオフ電流が増大する第１の酸化物半導体トランジスタと、前記オフ電流を電荷として蓄積する容量素子と、第２の酸化物半導体トランジスタと、非反転入力端子に参照電圧が入力されるオペアンプとを有し、
前記第１の酸化物半導体トランジスタのソース又はドレインの一方は入力電圧が入力され、前記第１の酸化物半導体トランジスタのソース又はドレインの他方は、前記容量素子の一方の端子、前記第２の酸化物半導体トランジスタのソース又はドレインの一方、前記オペアンプの反転入力端子に電気的に接続されており、
前記第１の酸化物半導体トランジスタは、前記電圧変換回路又は前記制御回路の発熱する素子の近傍に配置されることを特徴とする半導体集積回路。
【請求項２】
請求項１において、
前記制御回路は、バイアス発生回路、参照電圧発生回路、バンドギャップリファレンス、及び電圧レギュレータ回路を有することを特徴とする半導体集積回路。
【請求項３】
請求項１又は請求項２において、
前記電圧変換回路は、ＤＣ−ＤＣコンバータであることを特徴とする半導体集積回路。
【請求項４】
請求項１又は請求項２において、
前記電圧変換回路は、ＡＣ−ＤＣコンバータであることを特徴とする半導体集積回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１１】
【図１２】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１１】
【図１２】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−２５７４４７（Ｐ２０１２−２５７４４７Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１２−１１３６０７（Ｐ２０１２−１１３６０７）
【出願日】平成２４年５月１７日（２０１２．５．１７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願日】平成２４年５月１７日（２０１２．５．１７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]