【課題】バンドギャップ参照電源回路の応答を速くすること。
【解決手段】温度係数が正の絶対温度比例電流を生成する絶対温度比例電流生成回路と、前記絶対温度比例電流のミラー電流を生成するミラー電流生成部と、前記ミラー電流に基づいて生成される温度係数が正の絶対温度比例電圧及び係数が負の相補的電圧から温度係数の絶対値が前記絶対温度比例電圧より小さいバンドギャップ参照電圧を生成するバンドギャップ参照電圧生成部とを有し、前記ミラー電流生成部と前記バンドギャップ参照電圧生成部の間の接続ノードから共通の出力ノードに接続され、当該出力ノードから前記バンドギャップ参照電圧を出力する複数のバンドギャップ参照電圧出力回路とを有し、前記複数のバンドギャップ参照電圧出力回路のうちの一部の回路は、前記ミラー電流生成部と前記接続ノードの間及びバンドギャップ参照電圧生成部と前記接続ノードの間それぞれに設けられた１及び第２のスイッチ回路を有すること。 （もっと読む）

【課題】電源回路が発熱により破壊されることを抑制する、電源回路の発熱による破壊を抑制する保護回路を提供する、占有面積の小さい保護回路及び電源回路を得る、作製コストの低い保護回路及び電源回路を得る。
【解決手段】電圧変換回路と、分圧回路及び保護回路を有する制御回路とを有し、保護回路は、温度が上昇するとオフ電流が増大する第１の酸化物半導体トランジスタと、オフ電流を電荷として蓄積する容量素子と、第２の酸化物半導体トランジスタと、非反転入力端子に参照電圧が入力されるオペアンプとを有し、第１の酸化物半導体トランジスタは、電圧変換回路又は制御回路の発熱する素子に隣接して配置される電源回路に関する。 （もっと読む）

【課題】低電圧で動作する参照回路を提供すること。
【解決手段】低電圧参照回路は、一対の半導体装置を有し得る。各半導体装置は、ｎ型半導体領域と、ｎ型半導体領域におけるｎ＋領域と、メタルゲートと、ゲート絶縁体とを有し得る。ゲート絶縁体は、メタルゲートとｎ型半導体領域との間に挿入され、メタルゲートとｎ型半導体領域とを通りキャリアはトンネリングする。メタルゲートは、ｐ型ポリシリコンの仕事関数と整合する仕事関数を有し得る。ゲート絶縁体は、約２５オングストロームより薄い厚さを有し得る。メタルゲートは、第一の端子を半導体装置に対して形成し得る。ｎ＋領域およびｎ型半導体領域は、第二の端子を半導体装置に対して形成し得る。第二の端子は、接地に結合され得る。バイアス回路は、異なる電流を半導体装置に供給するために第一の端子を用い得、対応する参照出力電圧を１ボルト未満の値で提供し得る。 （もっと読む）

【課題】特にナノアンペアオーダーの電流を生じる電流発生器、およびそのような発生器を用いる電圧調整器を提供する。
【解決手段】電圧調整器は、電流ミラーとして接続されていて、電源Ｖｄｄに接続可能な３個のトランジスタＰ１、Ｐ２、Ｐ３の第１組４１と、電流ミラーとして接続された２個のトランジスタＮ１、Ｎ２の第２組であって、各トランジスタが第１組のトランジスタに直列に接続されているトランジスタの第２組とを含み、第２組の第１トランジスタＮ１が、第１組の最後のトランジスタＰ３に直列に接続されたトランジスタＮ４に電流ミラーとして接続されたトランジスタＮ３Ｒに直列に接続されている。トランジスタＮ３Ｒは自身の線形領域で動作し、発生される電流の値は当該トランジスタの等価抵抗に依存し、２個のトランジスタが超長チャネルを有することにより比率Ｌ／Ｗが極めて大きい。 （もっと読む）

【課題】従来技術に比較して、回路面積を削減し、出力電流の温度特性が室温においてゼロになるように制御することができる基準電流源回路を提供する。
【解決手段】基準電流源回路１において、追加バイアス電圧生成回路１０は、出力電流Ｉ_ＲＥＦが温度変化に対して一定となるように追加バイアス電圧Ｖ_ＳＲを生成する。ドレインバイアス電圧生成回路ＤＢ１は、サブスレッショルド飽和領域で動作するｎＭＯＳトランジスタＭＮ２１及びＭＮ２２を備え、ドレインバイアス電圧を生成し、当該ドレインバイアス電圧に追加バイアス電圧Ｖ_ＳＲに加算して、加算結果の電圧をＭＯＳ抵抗ＭＲのドレインに印加する。 （もっと読む）

【課題】寄生素子の動作を起因とする不安定動作を防ぐことができる、半導体集積回路を提供すること。
【解決手段】入出力を異なる電流値にする入出力比特性を有するカレントミラーを構成する一対のトランジスタ（６３，６５）と、前記カレントミラーの出力電流に応じて基準電圧を生成する出力トランジスタとを備える半導体集積回路であって、一対のトランジスタ（６３，６５）のうち前記電流値が小さい方のトランジスタ６３側のコレクタ領域８５Ａの総面積と一対のトランジスタ（６３，６５）のうち前記電流値が大きい方のトランジスタ６５側のコレクタ領域８２と８８とを合わせた総面積とが等しくなるように構成されたことを特徴とする、半導体集積回路。 （もっと読む）

低電力で動作可能であり、プロセスばらつきの影響を受けにくく、占有するシリコン面積が少なく、ノイズが少ない、抵抗器無しのPTATセルを得るためのシステムおよび方法が提供される。さらに、カスケード接続のユニットセルによって基準電圧および基準電流を一定比率で増大させるためのシステムおよび方法が提供される。さらに、PTAT構成要素が微調整されるシステムおよび方法が提供され、有利なことにプロセスばらつきが少なくなり、温度の影響を受けにくくなる。
（もっと読む）

【課題】デプレッション型ＭＯＳトランジスタとエンハンス型ＭＯＳトランジスタによって形成される基準電圧発生回路装置の面積を大きくすることなく基準電圧の温度特性を向上させる。
【解決手段】デプレッション型ＭＯＳトランジスタの濃度プロファイルを、第一導電型チャネル領域の基板表面側の不純物濃度が薄く、かつ前記第一導電型チャネル領域と第二導電型の基板領域もしくはウェル領域にて形成されるＰＮ接合付近の前記第一導電型チャネル領域の不純物濃度が濃くなるように制御することで基準電圧の温度特性を向上させる。 （もっと読む）

【課題】基準電位の変動を抑制し、生成すべき内部電位の安定化を図る。
【解決手段】基準電位を生成する基準電位回路と、電源電位を昇圧して所望の内部電位を生成する昇圧回路とを備え、該昇圧回路は、内部電位に対応する電位と基準電位との比較結果を動作制御信号として出力する比較回路と、動作制御信号によって動作オン／オフが制御されると共に基準電位を一方の入力とする差動増幅回路と、動作制御信号に応じてオン／オフし差動増幅回路の出力電位をリセットするスイッチ素子とを含む電源回路であって、前記差動増幅回路及びスイッチ素子のオン期間が長くなるように前記動作制御信号の信号幅を変換する信号幅変換回路を備える。 （もっと読む）

【課題】トリミングを要すことなく、かつ、バンドギャップリファレンス回路のデッドロック発生を防止する参照電源回路を提供する。
【解決手段】本発明に関連するＲＦＩＤタグチップはバンドギャップリファレンス回路１０とＶｔｈ差リファレンス回路１１を切り替えるスイッチ１２を有する参照電源１００を有する。バンドギャップリファレンス回路１０のバンドギャップリファレンス内基準電位とＶｔｈ差リファレンス回路１１の出力とを比較器で対比し、スイッチとして動作するトランジスタ１４を制御することで、バンドギャップリファレンス内基準電位を上昇させ、バンドギャップリファレンス回路１０の立ち上がりを早めると共に、バンドギャップリファレンス回路のデッドロック発生を防止する。 （もっと読む）

【課題】リーク電流の大きさに基づいた集積回路の電源遮断の制御をする電源遮断制御回路および電源遮断制御方法を提供する。
【解決手段】集積回路の基本回路をモデル化したモデル回路を含むモデル回路部と、前記モデル回路で生じたリーク電流によって充電される出力電圧と予め設定された基準電圧とを比較する電圧比較回路部と、前記比較結果から前記出力電圧が前記基準電圧に達するまでの到達時間を計測し、該計測結果から前記リーク電流の大きさを判定する判定回路部と、前記判定されたリーク電流の大きさに基づいて、前記集積回路の電源遮断を制御する電源遮断制御回路部と、を備える、電源遮断制御回路。 （もっと読む）

【課題】電源電圧のリニアな変化に対して階段波形状に変化するような参照電圧を発生する定電圧回路を備えた低電圧検出回路において、誤って検出信号が出力されてしまうのを回避できるようにする。
【解決手段】所定の電位の参照電圧を発生する定電圧回路（３３）と、電源電圧に比例した電圧と前記参照電圧とを比較して電源電圧が所定の電位よりも高いか低いかを判定して高い場合には第１のレベルのまた低い場合には第２のレベルの検出信号を出力する電圧比較手段（３２）と、を備え、定電圧回路は電源電圧のリニアな変化に対して階段波形状の特性の参照電圧を発生し、電圧比較手段は電源電圧が所定の電位よりも低い領域で誤検出信号を出力するおそれがある低電圧検出回路において、電源電圧が誤検出信号の生じる範囲にあることを検出可能な誤動作範囲検出回路（３４）を設け、電圧比較手段からの検出信号の出力を禁止可能に構成した。 （もっと読む）

【課題】電流制御用ＭＯＳトランジスタに流れる電流をカレントミラー方式で検出して制御する充電制御用ＩＣにおいて、トランジスタのサイズ比がばらついても電流検出精度を向上させることができるようにする。
【解決手段】カレントミラー方式の電流検出回路（１３）に、バイアス状態制御用トランジスタ（Ｑ３）と、電流制御用トランジスタ（Ｑ１）と電流検出用トランジスタのドレイン電圧を入力とする演算増幅回路（AMP1）とを設け、該演算増幅回路の出力に基づいて電流検出用ＭＯＳトランジスタのバイアス状態が、電流制御用ＭＯＳトランジスタのバイアス状態と同一になるように構成するとともに、電流制御用トランジスタと電流検出用トランジスタの各ドレイン電極から演算増幅回路の対応する入力点までの配線の寄生抵抗による電圧降下が同一となるように、電流検出用トランジスタのドレイン配線の長さを調整するようにした。 （もっと読む）

【課題】 プロセスの変動があったとしても、ヒューズトリミングを用いてミラーされた出力電流量を微調整することで精度の良いカレントミラー比が得られるカレントミラー回路の構成を提供する
【解決手段】 ミラー比１：１００のカレントミラー回路において第２のＭＯＳトランジスタのゲート幅を第１のＭＯＳトランジスタの９０倍で構成し、第１のＭＯＳトランジスタの２０倍分を細かく分割して第３のＭＯＳトランジスタ群として第２のＭＯＳトランジスタに並列に接続し、第３のＭＯＳトランジスタ群に直列にトリミング工程にて切断可能なヒューズを接続することを特徴とする。 （もっと読む）

【課題】安定化キャパシタの容量を削減しながら、降圧トランジスタのゲート電圧変動を抑制する。
【解決手段】電圧発生回路３０には、差動増幅回路１、ゲート電圧安定化回路２、Ｎｃｈ ＭＩＳトランジスタＮＴ１、Ｎｃｈ ＭＩＳトランジスタＮＴ２、Ｎｃｈ ＭＩＳトランジスタＮＴ１１乃至１３、Ｎｃｈ ＭＩＳトランジスタＮＴＴ１、Ｎｃｈ ＭＩＳトランジスタＮＴＴ２、Ｐｃｈ ＭＩＳトランジスタＰＴ１１乃至１３、Ｐｃｈ ＭＩＳトランジスタＰＴＴ１、Ｐｃｈ ＭＩＳトランジスタＰＴＴ２、抵抗Ｒ_Ａ１乃至Ｒ_Ａ４、抵抗Ｒ_Ｓ１乃至Ｒ_Ｓ４、及びキャパシタＣ１が設けられる。ゲート電圧安定化回路２は、スタンバイ状態からアクティブ状態、或いはアクティブ状態からスタンバイ状態に変化するとき降圧トランジスタであるＮｃｈ ＭＩＳトランジスタＮＴＴ１のゲート電圧の変化を抑制する。 （もっと読む）

【課題】電源電圧が低下しても所定の基準電圧を生成する。
【解決手段】電源回路４０には、パワーオン／オフ回路１、ＢＧＲ回路用電源電圧発生部２、バンドギャップリファレンス回路３、ＶＩＮＴ発生回路４、ＶＰＰ発生回路５、ＶＡＡ発生回路６、及び１／２ＶＡＡ発生回路７が設けられる。ＢＧＲ回路用電源電圧発生部２には、参照電圧発生回路２ａ及びＢＧＲ回路用電源電圧発生回路２ｂが設けられる。参照電圧発生回路２ａは、パワーオン信号Ｓｐｗｏｎが入力され、参照電圧Ｖｓｎ１及び制御電圧Ｖｃｍｂを生成する。参照電圧Ｖｓｎ１は、外部高電位側電源Ｖｄｄ電圧が０．８Ｖから４Ｖの範囲で、低温から高温領域まで、外部高電位側電源Ｖｄｄ電圧依存性がなく、略一定な電圧である。ＢＧＲ回路用電源電圧発生回路２ｂは、参照電圧Ｖｓｎ１及び制御電圧Ｖｃｍｂが入力され、参照電圧Ｖｓｎ１を昇圧した、例えば２ＶのＢＧＲ回路用電源電圧Ｖｓｎ２を生成する。 （もっと読む）

【課題】出力電圧の変化に伴う出力電流の変動がなく、かつ出力電圧が低い場合においても、より低い電圧まで動作可能な定電流源回路を提供する提供する。
【解決手段】本発明の定電流源回路は、出力電流を出力する出力端子の電圧を検出し、該検出した電圧から制御電圧を生成する制御電圧生成部と、制御電圧により基準電流の電流量を調整する基準電流調整部と、調整された基準電流に応じた出力電流を出力するカレントミラー部とを有する。 （もっと読む）

【課題】 半導体メモリのスタンバイ状態での消費電力を増大させることなく、出力電圧の変動に対する応答速度および発振に対する安定性を確保したうえで、半導体メモリの動作状態に応じてプリチャージ電圧用の電圧供給回路の駆動能力を制御する。
【解決手段】 第１電圧供給部にて、第１差動増幅器は、出力ノードの電圧が第１電圧より低いときに出力信号を活性化させ、第２差動増幅器は、出力ノードの電圧が第２電圧より高いときに出力信号を活性化させ、第１駆動回路は、第１差動増幅器の出力信号の活性化に応答して出力ノードを高電源線に接続し、第２差動増幅器の出力信号の活性化に応答して出力ノードを低電源線に接続する。第２電圧供給部にて、第３差動増幅器、第４差動増幅器および第２駆動回路は、駆動能力制御信号の活性化期間にのみ、第１差動増幅器、第２差動増幅器および第１駆動回路と同様に動作する。 （もっと読む）

【課題】光照射による電圧変動が低減されたバンドギャップ基準電圧発生回路を提供する。
【解決手段】第１導電型の半導体からなる基板と、前記基板上に形成された第１のトランジスタと、前記基板上に形成され、前記第１のトランジスタに対してベースが共通に接続された第２のトランジスタと、前記基板上に形成され、第２導電型を有し、前記第２のトランジスタのコレクタ層と前記基板との間に並列に接続された光吸収領域と、前記第１及び第２のトランジスタの前記ベースに共通接続された基準電圧出力端子と、を備え、前記第１のトランジスタのコレクタ層の面積は、前記第２のトランジスタの前記コレクタ層の面積よりも大きいことを特徴とするバンドギャップ基準電圧発生回路が提供される。 （もっと読む）