内部電源電圧生成回路
【課題】ロジック回路の動作時の貫通電流が、ロジック回路を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路の提供。
【解決手段】内部電源端子の内部電源電圧を生成し、前記内部電源電圧をロジック回路に供給する内部電源電圧生成回路であって、ゲートに与えられる電圧をソースフォロワ出力するトランジスタを有し、内部電源電圧の値が、Ｎ型トランジスタの閾値電圧と、Ｐ型トランジスタの閾値電圧の絶対値の和に基づいて与えられ、前記Ｎ型トランジスタは、前記ロジック回路内部のＮ型トランジスタと同一の製造プロセスで形成され、前記Ｐ型トランジスタは、前記ロジック回路内部のＰ型トランジスタと同一の製造プロセスで形成される、内部電源電圧生成回路、とした。
【解決手段】内部電源端子の内部電源電圧を生成し、前記内部電源電圧をロジック回路に供給する内部電源電圧生成回路であって、ゲートに与えられる電圧をソースフォロワ出力するトランジスタを有し、内部電源電圧の値が、Ｎ型トランジスタの閾値電圧と、Ｐ型トランジスタの閾値電圧の絶対値の和に基づいて与えられ、前記Ｎ型トランジスタは、前記ロジック回路内部のＮ型トランジスタと同一の製造プロセスで形成され、前記Ｐ型トランジスタは、前記ロジック回路内部のＰ型トランジスタと同一の製造プロセスで形成される、内部電源電圧生成回路、とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部電源端子の内部電源電圧を生成し、内部電源電圧をロジック回路に供給する内部電源電圧生成回路に関する。
【背景技術】
【０００２】
従来の内部電源電圧生成回路について説明する。図７は、従来の内部電源電圧生成回路を示すブロック図である。
【０００３】
飽和接続されるトランジスタ７０１は、ゲートに与えられた電圧ＶＤＤを、ソースフォロワの構成により、内部電源電圧ＤＶＤＤに降圧し、出力する。この内部電源電圧ＤＶＤＤと接地電圧ＶＳＳとで、ロジック回路７０２は動作する。
【０００４】
ロジック回路７０２としては、ハイレベルまたはロウレベルの信号を出力する回路であって、例えば、発振回路や、入力されたパルス数をカウントするカウンタなどが挙げられる。
【０００５】
ロジック回路７０２の動作時、内部電源電圧ＤＶＤＤは、一定値として保たれている為、ロジック回路７０２は、安定して動作することが出来る。
【０００６】
ロジック回路７０２の動作時の消費電流は、貫通電流に依るところが大きく、その電源電圧の大きさに依存する。ロジック回路７０２用の電源電圧が、電源電圧ＶＤＤから内部電源電圧ＤＶＤＤに低くなる分、ロジック回路７０２の動作時の貫通電流は少なくなる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０８−０１８３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、従来の技術では、内部電源電圧ＤＶＤＤが、ロジック回路７０２を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧と無相関である為、トランジスタの閾値電圧ばらつきに依って、ロジック回路７０２の動作時の貫通電流がばらついてしまう。
【０００９】
ロジック回路７０２の貫通電流は、ロジック回路７０２を構成するＰ型トランジスタとＮ型トランジスタが同時にオン状態となることにより生じる。ロジック回路７０２を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧の絶対値の和よりも電源電圧が大きいと、トランジスタに加わるオーバードライブ電圧が大きくなる為、貫通電流は大きくなる。すなわち、閾値電圧の絶対値が低いほど、トランジスタに加わるオーバードライブ電圧が大きくなる為、貫通電流は大きくなる。
【００１０】
この為、ロジック回路７０２を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧の絶対値が低めにばらついてしまうと、ロジック回路７０２の動作時の貫通電流が過大となってしまい、消費電流が大きくなってしまうという問題点があった。
【００１１】
つまり、内部電源電圧ＤＶＤＤが供給される、ロジック回路７０２の動作時の貫通電流は、ロジック回路を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧に依存してしまい、消費電流が大きくなってしまう。
【課題を解決するための手段】
【００１２】
そこで、この発明は、上記の様な問題点を解決するために考案されたものであり、内部電源電圧を供給されるロジック回路の動作時の貫通電流が、ロジック回路を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧ばらつきの影響により、過大とならない内部電源電圧生成回路を実現するものである。
【００１３】
本発明の内部電源電圧生成回路は、入力に与えられる電圧に追従するように出力電圧を生ずる出力トランジスタと、前記出力トランジスタの入力に設けられた電圧源と、を備え、 前記内部電源電圧が、前記電圧源を構成するＮ型トランジスタの閾値電圧とＰ型トランジスタの閾値電圧の絶対値の和に基づいて与えられる、ことを特徴とする内部電源電圧生成回路、とした。
【発明の効果】
【００１４】
本発明の内部電源電圧生成回路によれば、内部電源電圧を供給されるロジック回路の動作時の貫通電流が、ロジック回路を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な内部電源電圧生成回路を提供することが出来る。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態の内部電源電圧生成回路を説明するブロック図である。
【図２】第１の実施形態の内部電源電圧生成回路を説明するブロック図である。
【図３】第１の実施形態の内部電源電圧生成回路を説明するブロック図である。
【図４】第２の実施形態の内部電源電圧生成回路を説明するブロック図である。
【図５】第２の実施形態の内部電源電圧生成回路を説明するブロック図である。
【図６】第２の実施形態の内部電源電圧生成回路を説明するブロック図である。
【図７】従来の内部電源電圧生成回路のブロック図である。
【発明を実施するための形態】
【００１６】
図１は、本発明の第１の実施形態の内部電源電圧生成回路を示すブロック図である。
第１の実施形態の内部電源電圧生成回路は、Ｎ型ＭＯＳのトランジスタ７０１と、電圧源１０１とを備えている。
【００１７】
トランジスタ７０１は、ドレインを電源端子に接続され、ソースを内部電源電圧出力端子ＤＶＤＤに接続される。電圧源１０１は、トランジスタ７０１のゲートに接続される。内部電源電圧出力端子ＤＶＤＤには、負荷であるロジック回路７０２が接続される。
【００１８】
以下に、本発明の第１の実施形態の内部電源電圧生成回路の動作について説明する。
飽和接続されるトランジスタ７０１は、ゲートに与えられた電圧ＶＤＤを、ソースフォロワの構成により、内部電源電圧ＤＶＤＤに降圧して出力する。すなわち、入力端子であるゲートに与えられた入力電圧ＶＤＤを、これに追従するようにソースに内部電源電圧ＤＶＤＤとして出力する。この内部電源電圧ＤＶＤＤと接地電圧ＶＳＳとで、ロジック回路７０２は動作する。
【００１９】
電圧源１０１の電圧を、適切な値で、トランジスタ７０１のゲートに与えることにより、内部電源電圧ＤＶＤＤが、ロジック回路７０２を構成するＮ型トランジスタの閾値電圧とＰ型トランジスタの閾値電圧の絶対値の和となるように制御している。前述の通り、ロジック回路７０２の動作時の貫通電流は、ロジック回路７０２を構成するＰ型トランジスタとＮ型トランジスタが同時にオン状態となることにより生じる。ロジック回路７０２の電源電圧たる内部電源電圧ＤＶＤＤが、ロジック回路７０２を構成するＮ型トランジスタとＰ型トランジスタの閾値電圧の絶対値の和となるように制御することにより、ロジック回路７０２を構成するＮ型トランジスタとＰ型トランジスタのオーバードライブ電圧を小さく抑えることが可能となる。すなわち、ロジック回路７０２の動作時の貫通電流が、ロジック回路７０２を構成するＮ型トランジスタとＰ型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。
【００２０】
電圧源１０１は、例えば、図２に示す様なＮ型トランジスタとＰ型トランジスタを飽和接続した回路に依るもので、構成される。電圧源１０１の各トランジスタは、ロジック回路７０２を構成するトランジスタと同一の製造プロセスで形成される。電流源２０１の与える電流は小さく、トランジスタ７０１のゲートには、Ｎ型トランジスタの閾値電圧の２倍と、Ｐ型トランジスタの閾値電圧の絶対値の和が生じる。内部電源電圧ＤＶＤＤは、トランジスタ７０１のゲート電圧から、トランジスタ７０１のゲートソース間電圧、すなわち、Ｎ型トランジスタの閾値電圧を減算した値となる為、内部電源電圧ＤＶＤＤは、Ｎ型トランジスタとＰ型トランジスタの閾値電圧の絶対値の和として与えられる。
【００２１】
上記において、図２に示す電圧源１０１は、各トランジスタがロジック回路７０２を構成するトランジスタと同一の製造プロセスで形成されたものとして説明したが、例えば、トランジスタ２０４とトランジスタ７０１は、同一の製造プロセスで形成されていれば、ロジック回路７０２と異なる製造プロセスで形成されたものであってもよい。
【００２２】
電圧源１０１は、また例えば、図３に示す回路によっても、構成できる。ここで、図３に示す電圧源１０１の各トランジスタは、ロジック回路７０２を構成するトランジスタと、同一の製造プロセスで形成される。電流源３０１及び３０２の与える電流は小さいので、トランジスタ７０１のゲートには、Ｎ型トランジスタの閾値電圧の２倍とＰ型トランジスタの閾値電圧の絶対値の和が生じる。内部電源電圧ＤＶＤＤは、トランジスタ７０１のゲート電圧から、トランジスタ７０１のゲートソース間電圧、すなわち、Ｎ型トランジスタの閾値電圧を減算した値となる為、結局、内部電源電圧ＤＶＤＤは、Ｎ型トランジスタの閾値電圧とＰ型トランジスタの閾値電圧の絶対値の和として与えられることになる。
【００２３】
図４は、第２の実施形態の内部電源電圧生成回路を示すブロック図である。図１の内部電源電圧生成回路との相違は、トランジスタ７０１がＰ型に代えられている点と、ロジック回路７０２が電圧ＶＤＤとトランジスタ７０１のソースとの間に備えられている点と、電圧源７０１が電圧ＶＤＤとトランジスタ７０１のゲートとの間に備えられている点にある。
【００２４】
以下に、第２の実施形態の内部電源電圧生成回路の動作について説明する。
電圧源１０１の電圧を、適切な値で、トランジスタ７０１のゲートに与えることにより、内部電源電圧ＤＶＤＤが、ロジック回路７０２を構成するＮ型トランジスタの閾値電圧とＰ型トランジスタの閾値電圧の絶対値の和となるように制御している。前述の通り、ロジック回路７０２の動作時の貫通電流は、ロジック回路７０２を構成するＰ型トランジスタとＮ型トランジスタが同時にオン状態となることにより生じる。ロジック回路７０２の電源電圧たる電圧ＶＤＤと内部電源電圧ＤＶＤＤとの差電圧が、ロジック回路７０２を構成するＮ型トランジスタの閾値電圧とＰ型トランジスタの閾値電圧の絶対値の和となるように制御することにより、ロジック回路７０２を構成するＮ型トランジスタとＰ型トランジスタのオーバードライブ電圧を小さく抑えることが可能となる。すなわち、ロジック回路７０２の動作時の貫通電流が、ロジック回路７０２を構成するＮ型トランジスタとＰ型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。
【００２５】
電圧源１０１は、例えば、図５に示す様なＮ型トランジスタとＰ型トランジスタを飽和接続した回路に依るもので、構成される。図５に示す電圧源１０１の各トランジスタは、ロジック回路７０２を構成するトランジスタと、同一の製造プロセスで形成される。電流源５０１の与える電流は小さいので、電圧ＶＤＤとトランジスタ７０１のゲート電圧との差電圧は、Ｎ型トランジスタの閾値電圧と、Ｐ型トランジスタの閾値電圧の２倍の絶対値の和となる。電圧ＶＤＤと内部電源電圧ＤＶＤＤとの差電圧は、トランジスタ７０１のゲート電圧に、トランジスタ７０１のゲートソース間電圧、すなわち、Ｐ型トランジスタの閾値電圧を加算した値となる為、結局、電圧ＶＤＤと内部電源電圧ＤＶＤＤとの差電圧は、Ｎ型トランジスタとＰ型トランジスタの閾値電圧の絶対値の和として与えられることになる。
【００２６】
上記において、図５に示す電圧源１０１の各トランジスタは、ロジック回路７０２を構成するトランジスタと、同一の製造プロセスで形成されたものとして説明したが、例えば、トランジスタ５０４とトランジスタ７０１は、同一の製造プロセスで形成されていれば、ロジック回路７０２と異なる製造プロセスで形成されたものであってもよい。
【００２７】
電圧源１０１は、また例えば、図６に示す回路によっても、構成できる。図６に示す電圧源１０１の各トランジスタは、ロジック回路７０２を構成するトランジスタと、同一の製造プロセスで形成される。電流源６０１及び６０２の与える電流は小さいので、電圧ＶＤＤとトランジスタ７０１のゲート電圧との差電圧は、Ｎ型トランジスタの閾値電圧と、Ｐ型トランジスタの閾値電圧の２倍の絶対値の和となる。
電圧ＶＤＤと内部電源電圧ＤＶＤＤとの差電圧は、トランジスタ７０１のゲート電圧に、トランジスタ７０１のゲートソース間電圧、すなわち、Ｐ型トランジスタの閾値電圧を加算した値となる為、結局、電圧ＶＤＤと内部電源電圧ＤＶＤＤとの差電圧は、Ｎ型トランジスタとＰ型トランジスタの閾値電圧の絶対値の和として与えられることになる。
【００２８】
本実施形態の内部電源電圧生成回路は、以上の構成にすることにより、内部電源電圧を供給されるロジック回路の動作時の貫通電流が、ロジック回路を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。
【００２９】
なお、本実施形態の内部電源電圧生成回路では、トランジスタ７０１に常時電流を流す為の電流源を設けずに説明したが、これを設けてもよい。但し、ロジック回路７０２のリーク電流がそれを代替できれば、電流源を設ける必要は無い。
【００３０】
また、トランジスタ７０１はＭＯＳトランジスタであるとして説明したが、バイポーラトランジスタなど、その他のトランジスタであってもよい。トランジスタ７０１は、入力された電圧に追従するように内部電源電圧ＤＶＤＤとして出力し、入出力間電圧が電圧源１０１を構成するトランジスタの閾値で相殺されれば、同様の効果が得られることは明らかである。例えば、これがＭＯＳトランジスタであれば、ゲート電流は基本的に流れない為、低消費のメリットが得られ、これがバイポーラトランジスタであれば、ＭＯＳトランジスタと比べて、高速動作可能である為、高速化のメリットが得られる。
【００３１】
また、電圧源１０１は、図２〜６に示すような回路として説明したが、同様の機能を有すれば、これに限定されない。
【００３２】
また、本実施形態の内部電源電圧生成回路における、トランジスタ７０１対するバックゲート電圧効果による閾値電圧の変動は、内部電源電圧ＤＶＤＤに対する影響が小さければ、無視してもよい。すなわち、トランジスタ７０１対するバックゲート電圧効果の有無に係わらず、同様の効果が得られる。
【符号の説明】
【００３３】
１０１ 電圧源
２０１、３０１、３０２、５０１、６０１、６０２ 電流源
７０２ ロジック回路
【技術分野】
【０００１】
本発明は、内部電源端子の内部電源電圧を生成し、内部電源電圧をロジック回路に供給する内部電源電圧生成回路に関する。
【背景技術】
【０００２】
従来の内部電源電圧生成回路について説明する。図７は、従来の内部電源電圧生成回路を示すブロック図である。
【０００３】
飽和接続されるトランジスタ７０１は、ゲートに与えられた電圧ＶＤＤを、ソースフォロワの構成により、内部電源電圧ＤＶＤＤに降圧し、出力する。この内部電源電圧ＤＶＤＤと接地電圧ＶＳＳとで、ロジック回路７０２は動作する。
【０００４】
ロジック回路７０２としては、ハイレベルまたはロウレベルの信号を出力する回路であって、例えば、発振回路や、入力されたパルス数をカウントするカウンタなどが挙げられる。
【０００５】
ロジック回路７０２の動作時、内部電源電圧ＤＶＤＤは、一定値として保たれている為、ロジック回路７０２は、安定して動作することが出来る。
【０００６】
ロジック回路７０２の動作時の消費電流は、貫通電流に依るところが大きく、その電源電圧の大きさに依存する。ロジック回路７０２用の電源電圧が、電源電圧ＶＤＤから内部電源電圧ＤＶＤＤに低くなる分、ロジック回路７０２の動作時の貫通電流は少なくなる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０８−０１８３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、従来の技術では、内部電源電圧ＤＶＤＤが、ロジック回路７０２を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧と無相関である為、トランジスタの閾値電圧ばらつきに依って、ロジック回路７０２の動作時の貫通電流がばらついてしまう。
【０００９】
ロジック回路７０２の貫通電流は、ロジック回路７０２を構成するＰ型トランジスタとＮ型トランジスタが同時にオン状態となることにより生じる。ロジック回路７０２を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧の絶対値の和よりも電源電圧が大きいと、トランジスタに加わるオーバードライブ電圧が大きくなる為、貫通電流は大きくなる。すなわち、閾値電圧の絶対値が低いほど、トランジスタに加わるオーバードライブ電圧が大きくなる為、貫通電流は大きくなる。
【００１０】
この為、ロジック回路７０２を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧の絶対値が低めにばらついてしまうと、ロジック回路７０２の動作時の貫通電流が過大となってしまい、消費電流が大きくなってしまうという問題点があった。
【００１１】
つまり、内部電源電圧ＤＶＤＤが供給される、ロジック回路７０２の動作時の貫通電流は、ロジック回路を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧に依存してしまい、消費電流が大きくなってしまう。
【課題を解決するための手段】
【００１２】
そこで、この発明は、上記の様な問題点を解決するために考案されたものであり、内部電源電圧を供給されるロジック回路の動作時の貫通電流が、ロジック回路を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧ばらつきの影響により、過大とならない内部電源電圧生成回路を実現するものである。
【００１３】
本発明の内部電源電圧生成回路は、入力に与えられる電圧に追従するように出力電圧を生ずる出力トランジスタと、前記出力トランジスタの入力に設けられた電圧源と、を備え、 前記内部電源電圧が、前記電圧源を構成するＮ型トランジスタの閾値電圧とＰ型トランジスタの閾値電圧の絶対値の和に基づいて与えられる、ことを特徴とする内部電源電圧生成回路、とした。
【発明の効果】
【００１４】
本発明の内部電源電圧生成回路によれば、内部電源電圧を供給されるロジック回路の動作時の貫通電流が、ロジック回路を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な内部電源電圧生成回路を提供することが出来る。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態の内部電源電圧生成回路を説明するブロック図である。
【図２】第１の実施形態の内部電源電圧生成回路を説明するブロック図である。
【図３】第１の実施形態の内部電源電圧生成回路を説明するブロック図である。
【図４】第２の実施形態の内部電源電圧生成回路を説明するブロック図である。
【図５】第２の実施形態の内部電源電圧生成回路を説明するブロック図である。
【図６】第２の実施形態の内部電源電圧生成回路を説明するブロック図である。
【図７】従来の内部電源電圧生成回路のブロック図である。
【発明を実施するための形態】
【００１６】
図１は、本発明の第１の実施形態の内部電源電圧生成回路を示すブロック図である。
第１の実施形態の内部電源電圧生成回路は、Ｎ型ＭＯＳのトランジスタ７０１と、電圧源１０１とを備えている。
【００１７】
トランジスタ７０１は、ドレインを電源端子に接続され、ソースを内部電源電圧出力端子ＤＶＤＤに接続される。電圧源１０１は、トランジスタ７０１のゲートに接続される。内部電源電圧出力端子ＤＶＤＤには、負荷であるロジック回路７０２が接続される。
【００１８】
以下に、本発明の第１の実施形態の内部電源電圧生成回路の動作について説明する。
飽和接続されるトランジスタ７０１は、ゲートに与えられた電圧ＶＤＤを、ソースフォロワの構成により、内部電源電圧ＤＶＤＤに降圧して出力する。すなわち、入力端子であるゲートに与えられた入力電圧ＶＤＤを、これに追従するようにソースに内部電源電圧ＤＶＤＤとして出力する。この内部電源電圧ＤＶＤＤと接地電圧ＶＳＳとで、ロジック回路７０２は動作する。
【００１９】
電圧源１０１の電圧を、適切な値で、トランジスタ７０１のゲートに与えることにより、内部電源電圧ＤＶＤＤが、ロジック回路７０２を構成するＮ型トランジスタの閾値電圧とＰ型トランジスタの閾値電圧の絶対値の和となるように制御している。前述の通り、ロジック回路７０２の動作時の貫通電流は、ロジック回路７０２を構成するＰ型トランジスタとＮ型トランジスタが同時にオン状態となることにより生じる。ロジック回路７０２の電源電圧たる内部電源電圧ＤＶＤＤが、ロジック回路７０２を構成するＮ型トランジスタとＰ型トランジスタの閾値電圧の絶対値の和となるように制御することにより、ロジック回路７０２を構成するＮ型トランジスタとＰ型トランジスタのオーバードライブ電圧を小さく抑えることが可能となる。すなわち、ロジック回路７０２の動作時の貫通電流が、ロジック回路７０２を構成するＮ型トランジスタとＰ型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。
【００２０】
電圧源１０１は、例えば、図２に示す様なＮ型トランジスタとＰ型トランジスタを飽和接続した回路に依るもので、構成される。電圧源１０１の各トランジスタは、ロジック回路７０２を構成するトランジスタと同一の製造プロセスで形成される。電流源２０１の与える電流は小さく、トランジスタ７０１のゲートには、Ｎ型トランジスタの閾値電圧の２倍と、Ｐ型トランジスタの閾値電圧の絶対値の和が生じる。内部電源電圧ＤＶＤＤは、トランジスタ７０１のゲート電圧から、トランジスタ７０１のゲートソース間電圧、すなわち、Ｎ型トランジスタの閾値電圧を減算した値となる為、内部電源電圧ＤＶＤＤは、Ｎ型トランジスタとＰ型トランジスタの閾値電圧の絶対値の和として与えられる。
【００２１】
上記において、図２に示す電圧源１０１は、各トランジスタがロジック回路７０２を構成するトランジスタと同一の製造プロセスで形成されたものとして説明したが、例えば、トランジスタ２０４とトランジスタ７０１は、同一の製造プロセスで形成されていれば、ロジック回路７０２と異なる製造プロセスで形成されたものであってもよい。
【００２２】
電圧源１０１は、また例えば、図３に示す回路によっても、構成できる。ここで、図３に示す電圧源１０１の各トランジスタは、ロジック回路７０２を構成するトランジスタと、同一の製造プロセスで形成される。電流源３０１及び３０２の与える電流は小さいので、トランジスタ７０１のゲートには、Ｎ型トランジスタの閾値電圧の２倍とＰ型トランジスタの閾値電圧の絶対値の和が生じる。内部電源電圧ＤＶＤＤは、トランジスタ７０１のゲート電圧から、トランジスタ７０１のゲートソース間電圧、すなわち、Ｎ型トランジスタの閾値電圧を減算した値となる為、結局、内部電源電圧ＤＶＤＤは、Ｎ型トランジスタの閾値電圧とＰ型トランジスタの閾値電圧の絶対値の和として与えられることになる。
【００２３】
図４は、第２の実施形態の内部電源電圧生成回路を示すブロック図である。図１の内部電源電圧生成回路との相違は、トランジスタ７０１がＰ型に代えられている点と、ロジック回路７０２が電圧ＶＤＤとトランジスタ７０１のソースとの間に備えられている点と、電圧源７０１が電圧ＶＤＤとトランジスタ７０１のゲートとの間に備えられている点にある。
【００２４】
以下に、第２の実施形態の内部電源電圧生成回路の動作について説明する。
電圧源１０１の電圧を、適切な値で、トランジスタ７０１のゲートに与えることにより、内部電源電圧ＤＶＤＤが、ロジック回路７０２を構成するＮ型トランジスタの閾値電圧とＰ型トランジスタの閾値電圧の絶対値の和となるように制御している。前述の通り、ロジック回路７０２の動作時の貫通電流は、ロジック回路７０２を構成するＰ型トランジスタとＮ型トランジスタが同時にオン状態となることにより生じる。ロジック回路７０２の電源電圧たる電圧ＶＤＤと内部電源電圧ＤＶＤＤとの差電圧が、ロジック回路７０２を構成するＮ型トランジスタの閾値電圧とＰ型トランジスタの閾値電圧の絶対値の和となるように制御することにより、ロジック回路７０２を構成するＮ型トランジスタとＰ型トランジスタのオーバードライブ電圧を小さく抑えることが可能となる。すなわち、ロジック回路７０２の動作時の貫通電流が、ロジック回路７０２を構成するＮ型トランジスタとＰ型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。
【００２５】
電圧源１０１は、例えば、図５に示す様なＮ型トランジスタとＰ型トランジスタを飽和接続した回路に依るもので、構成される。図５に示す電圧源１０１の各トランジスタは、ロジック回路７０２を構成するトランジスタと、同一の製造プロセスで形成される。電流源５０１の与える電流は小さいので、電圧ＶＤＤとトランジスタ７０１のゲート電圧との差電圧は、Ｎ型トランジスタの閾値電圧と、Ｐ型トランジスタの閾値電圧の２倍の絶対値の和となる。電圧ＶＤＤと内部電源電圧ＤＶＤＤとの差電圧は、トランジスタ７０１のゲート電圧に、トランジスタ７０１のゲートソース間電圧、すなわち、Ｐ型トランジスタの閾値電圧を加算した値となる為、結局、電圧ＶＤＤと内部電源電圧ＤＶＤＤとの差電圧は、Ｎ型トランジスタとＰ型トランジスタの閾値電圧の絶対値の和として与えられることになる。
【００２６】
上記において、図５に示す電圧源１０１の各トランジスタは、ロジック回路７０２を構成するトランジスタと、同一の製造プロセスで形成されたものとして説明したが、例えば、トランジスタ５０４とトランジスタ７０１は、同一の製造プロセスで形成されていれば、ロジック回路７０２と異なる製造プロセスで形成されたものであってもよい。
【００２７】
電圧源１０１は、また例えば、図６に示す回路によっても、構成できる。図６に示す電圧源１０１の各トランジスタは、ロジック回路７０２を構成するトランジスタと、同一の製造プロセスで形成される。電流源６０１及び６０２の与える電流は小さいので、電圧ＶＤＤとトランジスタ７０１のゲート電圧との差電圧は、Ｎ型トランジスタの閾値電圧と、Ｐ型トランジスタの閾値電圧の２倍の絶対値の和となる。
電圧ＶＤＤと内部電源電圧ＤＶＤＤとの差電圧は、トランジスタ７０１のゲート電圧に、トランジスタ７０１のゲートソース間電圧、すなわち、Ｐ型トランジスタの閾値電圧を加算した値となる為、結局、電圧ＶＤＤと内部電源電圧ＤＶＤＤとの差電圧は、Ｎ型トランジスタとＰ型トランジスタの閾値電圧の絶対値の和として与えられることになる。
【００２８】
本実施形態の内部電源電圧生成回路は、以上の構成にすることにより、内部電源電圧を供給されるロジック回路の動作時の貫通電流が、ロジック回路を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路を提供することが出来る。
【００２９】
なお、本実施形態の内部電源電圧生成回路では、トランジスタ７０１に常時電流を流す為の電流源を設けずに説明したが、これを設けてもよい。但し、ロジック回路７０２のリーク電流がそれを代替できれば、電流源を設ける必要は無い。
【００３０】
また、トランジスタ７０１はＭＯＳトランジスタであるとして説明したが、バイポーラトランジスタなど、その他のトランジスタであってもよい。トランジスタ７０１は、入力された電圧に追従するように内部電源電圧ＤＶＤＤとして出力し、入出力間電圧が電圧源１０１を構成するトランジスタの閾値で相殺されれば、同様の効果が得られることは明らかである。例えば、これがＭＯＳトランジスタであれば、ゲート電流は基本的に流れない為、低消費のメリットが得られ、これがバイポーラトランジスタであれば、ＭＯＳトランジスタと比べて、高速動作可能である為、高速化のメリットが得られる。
【００３１】
また、電圧源１０１は、図２〜６に示すような回路として説明したが、同様の機能を有すれば、これに限定されない。
【００３２】
また、本実施形態の内部電源電圧生成回路における、トランジスタ７０１対するバックゲート電圧効果による閾値電圧の変動は、内部電源電圧ＤＶＤＤに対する影響が小さければ、無視してもよい。すなわち、トランジスタ７０１対するバックゲート電圧効果の有無に係わらず、同様の効果が得られる。
【符号の説明】
【００３３】
１０１ 電圧源
２０１、３０１、３０２、５０１、６０１、６０２ 電流源
７０２ ロジック回路
【特許請求の範囲】
【請求項１】
電源端子に入力された電源電圧から内部電源電圧を生成し、ロジック回路に供給する内部電源電圧生成回路であって、
入力に与えられる電圧に追従するように出力電圧を生ずる出力トランジスタと、
前記出力トランジスタの入力に設けられた電圧源と、を備え、
前記内部電源電圧が、前記電圧源を構成するＮ型トランジスタの閾値電圧とＰ型トランジスタの閾値電圧の絶対値の和に基づいて与えられる、ことを特徴とする内部電源電圧生成回路。
【請求項２】
前記電圧源を構成する各トランジスタは、前記ロジック回路を構成する各トランジスタと同一の製造プロセスで形成される、ことを特徴とする請求項１に記載の内部電源電圧生成回路。
【請求項３】
前記出力トランジスタが、ＭＯＳトランジスタであることを特徴とする請求項１または２に記載の内部電源電圧生成回路。
【請求項４】
前記出力トランジスタが、バイポーラトランジスタであることを特徴とする請求項１または２に記載の内部電源電圧生成回路。
【請求項１】
電源端子に入力された電源電圧から内部電源電圧を生成し、ロジック回路に供給する内部電源電圧生成回路であって、
入力に与えられる電圧に追従するように出力電圧を生ずる出力トランジスタと、
前記出力トランジスタの入力に設けられた電圧源と、を備え、
前記内部電源電圧が、前記電圧源を構成するＮ型トランジスタの閾値電圧とＰ型トランジスタの閾値電圧の絶対値の和に基づいて与えられる、ことを特徴とする内部電源電圧生成回路。
【請求項２】
前記電圧源を構成する各トランジスタは、前記ロジック回路を構成する各トランジスタと同一の製造プロセスで形成される、ことを特徴とする請求項１に記載の内部電源電圧生成回路。
【請求項３】
前記出力トランジスタが、ＭＯＳトランジスタであることを特徴とする請求項１または２に記載の内部電源電圧生成回路。
【請求項４】
前記出力トランジスタが、バイポーラトランジスタであることを特徴とする請求項１または２に記載の内部電源電圧生成回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−１７００２１（Ｐ２０１２−１７００２１Ａ）
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願番号】特願２０１１−３１２９６（Ｐ２０１１−３１２９６）
【出願日】平成２３年２月１６日（２０１１．２．１６）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願日】平成２３年２月１６日（２０１１．２．１６）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]