【課題】駆動用のＭＯＳトランジスタのオン抵抗が小さく、リーク電流の発生を防ぎ、しかも小型化、低消費電力化に適した昇降圧回路を提供する。
【解決手段】入力電圧ＩＮ2が入力される入力端子１０４、入力電圧ＩＮ2に基づいてＶCCまたはＧＮＤを出力するＭＯＳトランジスタ２０１、２０３、入力電圧ＩＮ2に基づいて２ＶCCまたはＧＮＤを出力するＭＯＳトランジスタ２０２、２０４、ＭＯＳトランジスタ２０１、２０２に一端が接続され、他端がＭＯＳトランジスタ２０２、２０４に接続される容量素子２０６、ソース・ドレイン端子の一方に２ＶCCが供給され、ソース・ドレイン端子の他方にＶCCが供給され、２ＶCCまたはＧＮＤがゲート端子に供給され、２ＶCCまたはＧＮＤによってオン、オフされるＭＯＳトランジスタ２０５と、によって昇圧回路を構成する。 （もっと読む）

【課題】付加する起動回路を小面積とし、高電源電圧でも低消費電流を実現した定電流回路を提供すること。
【解決手段】ＰＮＰ型のトランジスタＱ１，Ｑ２からなる第１のカレントミラー回路と、ＮＰＮ型のトランジスタＱ３，Ｑ４、抵抗Ｒ１からなる第２のカレントミラー回路より構成された起動回路において、ＰＮＰ型のバイポーラトランジスタＱ５とＮ型のＪＦＥＴトランジスタＪ１からなる起動回路を設けた。 （もっと読む）

【課題】高温時でもエンハンスメント型Ｎチャネルトランジスタが弱反転状態で動作できる定電流回路を提供する。
【解決手段】カレントミラー回路と定電流生成ブロック回路とオフリーク回路を備えた定電流回路において、オフリーク回路は、ゲートとソースが接地端子に接続され、ドレインが定電流回路の出力に接続される第一のエンハンスメント型Ｎチャネルトランジスタで構成される。これにより、定電流を生成するエンハンスメント型Ｎチャネルトランジスタのゲート−ソース間電圧の上昇を抑えることで、弱反転状態での動作を保つ。 （もっと読む）

【課題】クランプ電圧を正確な値に設定できる半導体集積回路を提供することを目的とする。
【解決手段】第１の電圧である電源を供給されて定電流を発生する定電流部６０と、定電流部６０で発生された定電流を供給されて第１の電圧より低い第２の電圧を発生し、第１の電圧の電源を第２の電圧にクランプするクランプ部７１と、クランプ部７１でクランプされた電源を供給されて基準電圧を発生する基準電圧発生部７２とを有し、クランプ部７１は、ゲートとドレインに接続され縦型接続された複数段のＭＯＳトランジスタＭ１１−１〜Ｍ１１−ｎである。 （もっと読む）

【課題】基準電圧立ち上がり時間の短縮が図れ、起動時間の遅延を防止することができるバンドギャップ基準電圧装置の提供。
【解決手段】バンドギャップ基準電圧装置は、出力端子３００ａより所定の基準電圧ＶＲＥＦを出力するバンドギャップ回路１０と、バンドギャップ回路１０に電流を供給して該バンドギャップ回路１０を起動させる定電流源１１と、バンドギャップ回路１０の起動時に、出力端子３００ａからバンドギャップ回路１０に電流を供給する電流供給部と、を備えたことを特徴とする。 （もっと読む）

【課題】負荷回路の温度依存性を低減することができる電流源回路及びその調整方法を提供すること。
【解決手段】本発明の一態様である電流源回路１００は、出力端子３、端子５、ＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭｎ、抵抗Ｒ１及び選択回路１を有する。ＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭｎは、出力端子３及び端子５間に並列に接続され、ゲートに定電圧Ｖｉが印加され、それぞれ異なるディメンジョンを有する。抵抗Ｒ１は、ＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭｎと端子５との間に接続される。選択回路１は、抵抗Ｒ１と出力端子３との間でＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭｎと直列に接続され、ＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭｎと直列に接続され、ＮチャネルＭＯＳトランジスタＮＭ１〜ＮＭｎいずれかに選択的に出力電流を出力させる。 （もっと読む）

【課題】ロジック回路の動作時の貫通電流が、ロジック回路を構成するＰ型トランジスタとＮ型トランジスタの閾値電圧ばらつきの影響により過大とならず、消費電流を抑えることが可能な、内部電源電圧生成回路の提供。
【解決手段】内部電源端子の内部電源電圧を生成し、前記内部電源電圧をロジック回路に供給する内部電源電圧生成回路であって、ゲートに与えられる電圧をソースフォロワ出力するトランジスタを有し、内部電源電圧の値が、Ｎ型トランジスタの閾値電圧と、Ｐ型トランジスタの閾値電圧の絶対値の和に基づいて与えられ、前記Ｎ型トランジスタは、前記ロジック回路内部のＮ型トランジスタと同一の製造プロセスで形成され、前記Ｐ型トランジスタは、前記ロジック回路内部のＰ型トランジスタと同一の製造プロセスで形成される、内部電源電圧生成回路、とした。 （もっと読む）

【課題】 ツェナーダイオードと同等の動作を行える回路ないしは半導体装置を提供することを目的とする。
【解決手段】 実施形態の基準電圧発生回路は、第１のＦＥＴと、第２のＦＥＴと、一方を電源に接続し他方を前記第1のＦＥＴのドレインに接続した第1の抵抗と、前記第１のＦＥＴのドレイン−ゲート間に接続した第２の抵抗とを有し、前記第２のＦＥＴのゲート−ソース間を接続し、前記第２のＦＥＴのドレインを前記第1のＦＥＴのゲートに接続し、前記第１のＦＥＴのドレインが基準電圧を出力し、前記第１のＦＥＴのソースと前記第１のＦＥＴのソースがグランド又は他の回路と接続していることを特徴とする。 （もっと読む）

【課題】より十分な出力電流を流せる出力回路を提供する。
【解決手段】ＰＭＯＳトランジスタ１２のドレイン電流が大きい場合、ＰＭＯＳトランジスタ１３は非飽和領域で動作する。このときＮＭＯＳトランジスタ１４及び１７のゲート電圧は電源端子電圧付近まで上昇している。このため、ＮＭＯＳトランジスタ１７のゲート・ソース間電圧は大きくなり、十分な出力電流が流れる。 （もっと読む）

【課題】低電源電圧動作によって電流ミラー精度の高いカスコード型のカレントミラー回路を有する基準電流生成回路を提供すること。
【解決手段】基準電流生成回路は、基準電流Ｉｒｅｆを出力するカスコード型のカレントミラー回路１と、カレントミラー回路１が出力するミラー電流Ｉ１を電圧Ｖ１に変換する電流電圧変換回路２と、カレントミラー回路１が出力するミラー電流Ｉ２を電圧Ｖ２に変換する電流電圧変換回路３と、第１の入力端子に電圧Ｖ１が入力され、第２の入力端子に電圧Ｖ２が入力される差動増幅器４と、差動増幅器４が出力する電圧Ｖ３を電流Ｉ３、Ｉ４に変換して出力する電圧電流変換回路５と、電流Ｉ３を電圧Ｖ４に変換して出力する電流電圧変換回路６と、を有する。なお、電流電圧変換回路６が出力する電圧Ｖ４は、カスコード型のカレントミラー回路が有するカスコード接続を構成するトランジスタのゲートに入力される電圧である。 （もっと読む）

【課題】大きな抵抗を使わずに消費電力の少ない基準電圧を発生する。
【解決手段】ＰチャネルトランジスタＭ３のドレイン電流をＩ1とし、ＰチャネルトランジスタＭ４のドレイン電流をＩ２とすると、接合Ｄ１に生ずる電圧ＶＤ１と接合Ｄ２に生ずる電圧ＶＤ２の関係はＶＤ１−ＶＤ２＝（ｋ×Ｔ÷ｑ）×ｌｎ（１０×Ｉ１÷Ｉ２）となり、絶対温度Ｔに比例する電圧が得られる。Ｎチャネルトランジスタ差動対Ｍ６及びＭ７と、Ｐチャネルトランジスタの能動負荷Ｍ１及びＭ２なる差動アンプで、負帰還をかけることにより、ＰチャネルトランジスタＭ１０のゲート・バックゲート間電圧がＶＤ１−ＶＤ２と等しくなる。ＰチャネルトランジスタＭ４とＭ５の電流を等しく設定すると、ＰチャネルトランジスタＭ１１〜Ｍ２０のそれぞれのゲート・バックゲート間の電圧はＰチャネルトランジスタＭ１０と等しくなり、Ｖｏｕｔは温度係数がほぼゼロの基準電圧となる。 （もっと読む）

【課題】正の２次温度係数を有する基準電流を生成する基準電流発生回路を提供する。
【解決手段】第１基準電流発生回路１１は、第１電流電圧変換回路１４と、第２電流電圧変換回路１５と、第１および第２電流電圧変換回路１４、１５に等しい電流を供給する第１電流供給回路１６とを備え、負の２次温度係数ａ_１２を有する第１基準電流Ｉ１を発生する。第２基準電流発生回路１２は、第３電流電圧変換回路２４と、第４電流電圧変換回路２５と、第５電流電圧変換回路２６と、第４電流電圧変換回路２５に供給する電流に等しい電流を第３および第５電流電圧変換回路２４、２６に一定の比率で分流して供給する第２電流供給回路２７とを備え、絶対値が負の２次温度係数ａ_１２と略等しい正の２次温度係数ａ_２２を有する第２基準電流Ｉ２を発生する。電流出力回路１３は、第１基準電流Ｉ１と第２基準電流Ｉ２を加算した第３基準電流Ｉ３を出力する。 （もっと読む）

【課題】トリミングデータによって調整可能な基準電圧発生回路を備えた半導体装置において、電源が立上がるまでの基準電圧のばらつきの影響を受けないようにする。
【解決手段】半導体装置１０において、基準電圧生成部１は、外部電源電圧ＶＣＣに基づいて、トリミングデータＴＲＭ１に応じて調整された第１の基準電圧Ｖ１＊およびこのトリミングデータＴＲＭ１に依存しない第２の基準電圧Ｖ２を生成する。不揮発性メモリ３は、第１の基準電圧Ｖ１＊に基づく電圧によって動作し、上記のトリミングデータＴＲＭ１を記憶する。パワーオンリセット回路５は、電源立上げ時に外部電源電圧ＶＣＣが第２の基準電圧Ｖ２の定数倍に達したときにリセット信号の論理レベルを切替える。制御回路６は、リセット信号の論理レベルの切替に応答して、不揮発性メモリ３に記憶された上記のトリミングデータＴＲＭ１を基準電圧生成部１に読込ませる。 （もっと読む）

【課題】耐圧の高いキャパシタや過電圧検出回路を用いることなく、負荷がオープン状態となる故障時にもキャパシタの破損を防止可能な定電流発生回路を提供する。
【解決手段】定電流発生回路１０は、負荷４に定電流を供給する定電流電源１と、負荷４と並列に接続された出力キャパシタ２と、負荷４と並列に接続されたサイリスタ３とを備える。また、サイリスタ３は、ブレークオーバ電圧が出力キャパシタ２の耐圧より低く、且つ保持電流が定電流電源１の定格出力電流より小さく、且つ定格電流が定電流電源１の定格出力電流より大きい。 （もっと読む）

【課題】小さな回路面積で安定した出力電流が得られる電流源回路を提供する。
【解決手段】入力側トランジスタに流れる入力電流に比例する出力電流が流れるように複数の入力側トランジスタＭｉと複数の出力側トランジスタＭｏとがカレントミラー接続されている電流源回路１１にて、切り替え制御部１３が、活性化する入力側トランジスタを順次切り替えて複数の入力トランジスタの一部を活性化し、かつ常に一定数の入力側トランジスタを活性化するようにして、各入力側トランジスタがもつ特性ばらつきを平均化し、プロセス相対ばらつきによる入力側トランジスタの特性ばらつきを低減し、出力電流の安定性を向上させる。 （もっと読む）

【課題】温度依存性を有する電流を生成可能な電流生成回路を提供する。
【解決手段】第１電流源４２は、正の温度特性を有する第１電流Ｉ１を生成する。第２電流源４４は、第２電流Ｉ２を生成する。第１カレントミラー回路４６は、第２電流Ｉ２の経路上に設けられた、ＮＰＮ型バイポーラトランジスタである補償用トランジスタＱ５のベース電流Ｉｂを第１係数（Ｋ１）倍して第３電流Ｉ３を生成する。第２カレントミラー回路４８は、第１電流Ｉ１と第３電流Ｉ３の差に比例した第４電流Ｉ４’を生成する。電流生成回路４０は、ベース電流Ｉｂと比例した第５電流Ｉ５と第４電流Ｉ４’の合計電流を出力する。 （もっと読む）

【課題】内部電源電圧を供給されるロジック回路の貫通電流が電源電圧に依存しない内部電源電圧生成回路を提供する。
【解決手段】電流源１の定電流に基づき、基準電圧ＶＲＥＦは電源電圧ＶＤＤに依存しないで生成され、基準電圧ＶＲＥＦに基づき、ソースフォロアによって内部電源電圧ＤＶＤＤが電源電圧ＶＤＤに依存しないで生成される。内部電源電圧ＤＶＤＤに基づき、ロジック回路９の貫通電流が流れる。よって、ロジック回路９の貫通電流は電源電圧ＶＤＤに依存しない。また、内部電源電圧ＤＶＤＤは、ロジック回路９が仕様上動作できる最低のロジック回路９用の電源電圧である。よって、ロジック回路９の貫通電流は少ない。 （もっと読む）

【課題】安定した電流を簡単な回路構成で供給する電流源回路を提供する。
【解決手段】電流源回路は、基準電流源回路と、基準電圧源回路と、第１および第２トランジスタと、電流源と、第３トランジスタとを具備し、差分電流に基づいて出力電流を供給する。基準電流源回路は、第１電源電圧と第２電源電圧とに基づいて、基準電流を生成する。基準電圧源回路は、基準電流に基づいて、熱電圧に比例する電圧を生成する。第１トランジスタは、基準電圧源回路と第２電源電圧との間に接続されて第１電流が流れる。第２トランジスタは、基準電圧源回路が生成する電圧と第１トランジスタのドレイン・ソース間電圧とを加算した電圧をゲートに印加され、第２電流が流れる。電流源は、第１電流に比例する電流値の第３電流を供給する。第３トランジスタには、第２電流と第３電流との差分電流が流れる。 （もっと読む）

【課題】低電源電圧で動作するバンドギャップ基準電圧発生回路は、分流パスを設けるため消費電流が多くなってしまう。公知技術の消費電流は、従来の低電源電圧動作のバンドギャップ回路から電流を削減したとはいえ、未だ多い。本発明では、低電源電圧で動作し、かつ、消費電流のさらに少ないバンドギャップ基準電圧発生回路を提供する。
【解決手段】本発明の基準電圧発生回路では、低電源電圧動作の本質を維持したまま、さらに分流パスを共通化することで、消費電流を削減する。 （もっと読む）

【課題】電源起動時に起動・零安定を繰り返して発振状態になることを防ぎ、低消費電流で動作可能な定電流回路を提供する。
【解決手段】電源起動時、ノードＡが起動状態に到達するまでの期間、ノードＢへの励起電流の供給を継続することによって、起動・零安定を繰り返すことなく、定電流回路を短時間で確実に起動させる。 （もっと読む）