【課題】トランジスタは作製工程や使用する基板の相違によって生じるゲート絶縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、しきい値電圧や移動度にバラツキが生じてしまう影響を排除する。
【解決手段】アナログ信号を入力するトランジスタ、及び定電流源としての機能を有するトランジスタのゲート・ソース間電圧又はしきい値電圧に応じた電圧を取得、保持し、後に入力される信号電位に上乗せすることで、トランジスタ間のしきい値電圧のバラツキやゲート・ソース間電圧のばらつきをキャンセルする半導体装置を提供する。ゲート・ソース間電圧又はしきい値電圧に応じた電圧の取得、保持には、トランジスタのゲート・ソース間及びゲート・ドレイン間に設けたスイッチ、及びゲート・ソース間に設けた容量を用いる。 （もっと読む）

【課題】簡単な構成で入力オフセット電圧の温度依存性が小さいセンサ信号処理装置を提供する。
【解決手段】センサ用電源として第１の電源電圧Ｖ´ｃｃを供給されて動作し、センサ出力Ｖｓ１、Ｖｓ２を出力するセンサ部１００と、信号処理用電源として第２の電源電圧Ｖｃｃを供給されて動作し、センサ出力Ｖｓ１、Ｖｓ２が入力される差動対を使用する差動増幅部を有して信号処理を行なう信号処理部２００と、を有してセンサ信号処理装置１を構成する。この第１の電源電圧Ｖ´ｃｃは、信号処理部２００の差動増幅部２５０の入力電圧範囲の下限領域に設定される。 （もっと読む）

【課題】消費電流の増加や最低動作電源電圧の上昇などを招くことなく出力位相反転を防止する。
【解決手段】入力部１０の反転入力端子１００と第２のトランジスタ２のコレクタとが第１のダ入力部用イオード１１を介して、非反転入力端子２００と第１のトランジスタ１のコレクタとが第２の入力部用ダイオード１２を介して、それぞれ接続される一方、第９のトランジスタ９のエミッタと第３の負荷３５の相互の接続点と反転入力端子１００とが第５のダイオード１５を介して、第９のトランジスタ９のエミッタと第３の負荷３５の相互の接続点と非反転入力端子２００とが第６のダイオード１６を介して、それぞれ接続されて、消費電流の増加や最低動作電源電圧の上昇などを招くことなく出力位相反転が防止されるようになっている。 （もっと読む）

【課題】入出力間オフセット電圧を削減しつつ消費電流を削減する。
【解決手段】第１導電型の第１差動回路は、第１入力信号と出力信号とを差動入力信号とする。第１導電型の第２差動回路は、第２入力信号と出力信号とを差動入力信号とする。第２導電型の第３差動回路は、第１入力信号と出力信号とを差動入力信号とする。第２導電型の第４差動回路は、第２入力信号と出力信号とを差動入力信号とする。出力段回路は、第１乃至第４差動回路の出力に基づいて出力信号を出力する。差動増幅器は、上記第１乃至第４差動回路、出力段回路を具備し、制御信号に基づいて、第１乃至第４差動回路を形成するトランジスタのチャネル長とチャネル幅との比を変更する。 （もっと読む）

【課題】差動入力を有する直交出力低雑音トランスコンダクタンス増幅器を提供する。
【解決手段】低雑音トランスコンダクタンス増幅器２００は、差動ＲＦ入力信号を受信するように構成されたＰＭＯＳトランスコンダクタンス部１１０と、ＰＭＯＳトランスコンダクタンス部に結合されたＰＭＯＳカスコード部１３０と、ＲＦ差動入力信号を受信するように構成されたＮＭＯＳトランスコンダクタンス部１２０と、ＮＭＯＳトランスコンダクタンス部に結合されたＮＭＯＳカスコード部１４０と、を含み、ＰＭＯＳカスコード部及びＮＭＯＳカスコード部は、差動直交出力信号ｇｍｐｑ、ｇｍｎｑ及び差動同相出力信号ｇｍｐｉ、ｇｍｎｉを提供する。ＲＦ信号を増幅するための方法は、差動ＲＦ入力信号を受信することと、差動ＲＦ入力信号を電流信号に変換することと、電流信号をバッファリングして差動直交出力信号及び差動同相出力信号を提供する。 （もっと読む）

【課題】２つの出力信号間のタイミングのずれを低減すること。
【解決手段】入力信号ＩＮ，ＸＩＮはトランジスタＭ１，Ｍ２のゲートに供給される。トランジスタＭ１のドレインはトランジスタＭ３のドレインとトランジスタＭ４のゲートに接続され、トランジスタＭ２のドレインはトランジスタＭ３のゲートとトランジスタＭ４のドレインに接続される。また、トランジスタＭ１，Ｍ２のドレインは差動対のトランジスタＭ１１，Ｍ１２のゲートに接続される。トランジスタＭ３，Ｍ４のソースには、ゲートにバイアス電圧ＶＢが供給されるトランジスタＭ５が接続される。トランジスタＭ１１，Ｍ１２のソースには、ゲートにバイアス電圧ＶＢが供給されるトランジスタＭ１３が接続される。 （もっと読む）

【課題】信号の平均化値のずれを抑制した信号平均化回路を提供する。
【解決手段】キャパシタＣａ１の正端子に接続され、キャパシタＣａ１への信号の入力を制御するスイッチング素子Ｓ９と、キャパシタＣａ２の正端子に接続され、キャパシタＣａ２への信号の入力を制御するスイッチング素子Ｓ１０と、キャパシタＣａ１とキャパシタＣａ２の正端子同士とを接続する平均化スイッチ素子Ｓ１３と、を備え、パワーオフ期間後にキャパシタＣａ１に信号を入力することにより充電を行うプリチャージ期間と、プリチャージ期間後に、キャパシタＣａ２に信号を入力することにより充電を行う第１サンプリング期間と、第１サンプリング期間後にキャパシタＣａ１に信号を入力することにより再充電を行う第２サンプリング期間と、前記第２サンプリング期間後にキャパシタＣａ１，Ｃａ２の正端子同士を接続した状態とする平均化期間と、を設ける。 （もっと読む）

【課題】増幅器の出力雑音電圧を抑制する。
【解決手段】正転入力電圧と反転入力電圧の差分を増幅する差動入力回路１と、差動入力回路１の出力信号を増幅して出力端子に出力する出力回路２と、差動入力回路１の電流源ＭＰ３と出力回路２の電流源ＭＰ４にバイアス電圧を出力するバイアス回路５を備えた増幅器である。差動入力回路１の正転入力電圧と反転入力電圧が共に接地電圧のときに出力端子に現れる出力雑音電圧を検出し、該雑音電圧のレベルが高いほど、バイアス回路５が、電流源ＭＰ３，ＭＰ４の電流を増大させるバイアス電圧を出力するようにした。 （もっと読む）

【課題】 入力段及び出力段の電源電位にかかわらず、増幅器の電力消費を抑えつつスルーレートを向上する。
【解決手段】 増幅器は、差動入力端子及び出力端子を有し、前記出力端子が前記差動入力端子の一方に帰還され、前記差動入力端子の他方に入力される入力信号を増幅し前記出力端子から出力するボルテージフォロア回路と、前記ボルテージフォロア回路に所定の電流を供給する第１電流源と、前記差動入力端子の他方と前記出力端子との間の電位差が所定値以上である場合に前記ボルテージフォロア回路に電流を供給する第２電流源と、を備える。 （もっと読む）

【課題】オフセット電圧の変動を低減した差動増幅回路及びコンパレータを提供する。
【解決手段】実施形態によれば、差動回路と、出力回路と、クリップ回路と、を備えたことを特徴とする差動増幅回路が提供される。前記差動回路は、一対の入力信号の電位差に応じた一対の差動電流を生成する。前記出力回路は、前記一対の差動電流を受けて、電流差に応じた出力電圧を生成する。前記クリップ回路は、前記出力電圧に応じてオンし、前記出力電圧をしきい値電圧を含みローレベルまたは前記ローレベルよりも高いハイレベルに変換できる範囲に抑制するクリップ素子を有する。 （もっと読む）

【課題】効果的に雑音レベルを低減した半導体集積回路を提供する。
【解決手段】差動入力トランジスタであるＰチャネル型ＭＯＳトランジスタＭ１，Ｍ２は、雑音レベルを低減するために薄いゲート酸化膜を有している。これらのＰチャネル型ＭＯＳトランジスタＭ１，Ｍ２を過電圧から保護する保護回路は、Ｐチャネル型ＭＯＳトランジスタＭ３，Ｍ４を含んで構成されている。Ｐチャネル型ＭＯＳトランジスタＭ３はＰチャネル型ＭＯＳトランジスタＭ１を過電圧から保護する第１の保護トランジスタであり、Ｐチャネル型ＭＯＳトランジスタＭ１のドレイン側に直列に接続されている。Ｐチャネル型ＭＯＳトランジスタＭ４は、Ｐチャネル型ＭＯＳトランジスタＭ２を過電圧から保護する第２の保護トランジスタであり、Ｐチャネル型ＭＯＳトランジスタＭ２のドレイン側に直列に接続されている。 （もっと読む）

【課題】 入出力信号のオフセットを補償して、入力電流が増大しても増幅動作を行うことができる電子回路及び光受光回路を提供する。
【解決手段】 本発明の電子回路３０は、相補的な入力電流を、相補的な電圧信号に変換して出力する差動トランスインピーダンスアンプ１０と、出力を入力し、出力が差動トランスインピーダンスアンプ１０の入力に接続される差動回路１８であって、差動回路１８の電流源Ｉｓ５が入力電流の平均値Ｉ２に基づいて制御される差動回路１８と、を備えることを特徴とする。 （もっと読む）

【課題】オフセット調整差動増幅回路において、オフセット調整値を温度に対して安定して維持することを提供する。
【解決手段】オフセット調整差動増幅回路は、差動対を構成する第１、第２のＭＯＳトランジスタＭ１、Ｍ２と、第１のＭＯＳトランジスタＭ１のソースに一端が接続される第１の抵抗Ｒ１と、第２のＭＯＳトランジスタＭ２のソースに一端が接続され、第１の抵抗Ｒ１の他端に他端が接続される第２の抵抗Ｒ２と、第１、第２の抵抗Ｒ１、Ｒ２の接続点と第１の電源端子との間に接続され、差動対の動作電流を供給する電流源Ｍ６と、第１のＭＯＳトランジスタＭ１のソースにソースが接続され、第２の電源端子にドレインが接続され、ゲートにオフセット調整電圧ＶＴが与えられ、第１の抵抗Ｒ１の両端に生じる電圧を調節するオフセット調整電流Ｉ７をオフセット調整電圧ＶＴに応じて制御する第３のＭＯＳトランジスタＭ７と、を有する。 （もっと読む）

【課題】電圧制御によりゲイン調整を行うゲイン可変増幅器制御用の制御電圧を、基準電圧を用いることなく生成し、電圧制御ゲイン可変増幅器全体の小型化および消費電力の削減を図る。
【解決手段】ゲイン可変増幅器制御回路を構成する差動対として、ｎチャネル型トランジスタＴＲ１１とｐチャネル型トランジスタＴＲ１２とを用い、共通のゲイン制御電圧Ｓ１をこれらトランジスタＴＲ１１およびＴＲ１２のゲートに供給する。各トランジスタＴＲ１１、ＴＲ１２を流れる電流は、ゲイン制御電圧Ｓ１が増加するにつれて一方は増加し、他方は減少する特性となり、基準電圧を用いたゲイン可変増幅器制御回路と同一特性のゲイン可変増幅器制御電圧を得ることができる。よって、基準電圧発生回路を設ける必要がないため、装置全体の小型化および消費電力の削減を図ることができる。 （もっと読む）

【課題】広いダイナミックレンジを確保しつつ利得を変化させることが可能な利得可変差動増幅回路を提供すること。
【解決手段】この利得可変差動増幅回路１２は、差動対トランジスタＱ_１，Ｑ_２，Ｑ_３，Ｑ_４とそれらのトランジスタのそれぞれのコレクタに接続された負荷抵抗１４，１５，１８，１９とそれらのトランジスタのエミッタに共通に接続された電流源１６，２０とをそれぞれ含む差動増幅回路１７，２１を有し、次段差動増幅回路２１の出力を、帰還トランジスタＱ_５，Ｑ_６を介して初段差動増幅回路１７に帰還させる利得可変差動増幅回路において、該初段差動対トランジスタＱ_１，Ｑ_２を流れるべき電流を分岐させる電流分岐回路部１２Ｃと、差動対トランジスタＱ_１，Ｑ_２に電流を供給する電流供給回路部１２Ｂとを備える。 （もっと読む）

【課題】より十分な出力電流を流せる出力回路を提供する。
【解決手段】ＰＭＯＳトランジスタ１２のドレイン電流が大きい場合、ＰＭＯＳトランジスタ１３は非飽和領域で動作する。このときＮＭＯＳトランジスタ１４及び１７のゲート電圧は電源端子電圧付近まで上昇している。このため、ＮＭＯＳトランジスタ１７のゲート・ソース間電圧は大きくなり、十分な出力電流が流れる。 （もっと読む）

【課題】 本発明は、低速信号よりも高速信号を増幅し、かつ、消費電力を抑える受信回路並びにそれを備えた半導体装置及び情報処理システムを実現することを目的とする。
【解決手段】 本発明の受信回路並びにそれを備えた半導体装置及び情報処理システムは、第１の増幅器と、第１の増幅器よりもカットオフ周波数の低い第２の増幅器とを有し、第１の増幅器及び第２の増幅器に受信信号を入力し、第１の増幅器の出力から第２の増幅器の出力を減じて出力する。 （もっと読む）

【課題】良好な雑音性能を有しかつ大きい干渉信号に対処できる増幅器を提供する。
【解決手段】集積フィルタを備えた増幅器３２０ｂ（例えば,ＬＮＡ）は利得ステージ３３０、フィルタ・ステージ３４０およびバッファ・ステージ３５０を含んでいてもよい。利得ステージは、入力信号に対して信号増幅を提供する。フィルタ・ステージは、入力信号に対してフィルタリングを提供する。バッファ・ステージは、フィルタ・ステージからのフィルタされた信号をバッファする。増幅器は、第２のフィルタ・ステージ３６０及び第２のバッファ・ステージ３７０をさらに含んでいてもよい。 （もっと読む）

【課題】回路面積が小さな電流源回路を提供する。
【解決手段】この電流源回路では、直流電圧Ｖ１に応じた値の参照電流Ｉ１を生成し、その電流Ｉ１のうちの電流ＩｒをダイオードＤ１に流し、残りの電流Ｉ１−ＩｒをダイオードＤ２に流し、ダイオードＤ１，Ｄ２のアノードの電圧ＶＲ１，ＶＲ２を差動増幅回路のトランジスタＱ１，Ｑ２のベースに与える。また、直流電圧Ｖ２に応じた値の参照電流Ｉ２を生成し、その電流Ｉ２を差動増幅回路の駆動電流とする。トランジスタＱ１のコレクタに流れる定電流Ｉｏ＝Ｉｒ・（Ｖ２／Ｖ１）が電流源回路の出力電流Ｉｏとなる。したがって、外付け用の端子および外部抵抗器が不要となる。 （もっと読む）

【課題】従来の差動増幅器は出力誤差が増大する問題がある。
【解決手段】本発明の差動増幅器は、内挿機能を有し、第１導電型トランジスタで形成される第１、第２の差動対（２１、２２）と、第２導電型トランジスタで形成される第３、第４の差動対（２３、２４）と、第１、第２の差動対に動作電流を供給する第１、第２の電流源（４１、４２）と、第３、第４の差動対に動作電流を供給する第３、第４の電流源（４３、４４）と、第１、第２の差動対にそれぞれ流れる電流量が第１、第２の電流源が出力する動作電流よりも小さくなる第１の動作範囲において、第１の差動対に供給される動作電流の変化点を制御する第１の制御回路５１と、第３、第４の差動対にそれぞれ流れる電流量が第３、第４の電流源が出力する動作電流よりも小さくなる第２の動作範囲において、第４の差動対に供給される動作電流の変化点を制御する第２の制御回路５２と、を有する。 （もっと読む）