集積フィルタを備えた増幅器
【課題】良好な雑音性能を有しかつ大きい干渉信号に対処できる増幅器を提供する。
【解決手段】集積フィルタを備えた増幅器３２０ｂ（例えば,ＬＮＡ）は利得ステージ３３０、フィルタ・ステージ３４０およびバッファ・ステージ３５０を含んでいてもよい。利得ステージは、入力信号に対して信号増幅を提供する。フィルタ・ステージは、入力信号に対してフィルタリングを提供する。バッファ・ステージは、フィルタ・ステージからのフィルタされた信号をバッファする。増幅器は、第２のフィルタ・ステージ３６０及び第２のバッファ・ステージ３７０をさらに含んでいてもよい。
【解決手段】集積フィルタを備えた増幅器３２０ｂ（例えば,ＬＮＡ）は利得ステージ３３０、フィルタ・ステージ３４０およびバッファ・ステージ３５０を含んでいてもよい。利得ステージは、入力信号に対して信号増幅を提供する。フィルタ・ステージは、入力信号に対してフィルタリングを提供する。バッファ・ステージは、フィルタ・ステージからのフィルタされた信号をバッファする。増幅器は、第２のフィルタ・ステージ３６０及び第２のバッファ・ステージ３７０をさらに含んでいてもよい。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般的には回路に関し、さらの具体的には増幅器に関する。
【背景技術】
【０００２】
増幅器は、信号増幅を提供するために種々のエレクトロニクス・デバイスで一般に使用される。異なる用途に対して異なるタイプの増幅器が利用可能である。例えば、携帯電話のような無線デバイスは、双方向通信のための送信機および受信機を含んでいてもよい。送信機は、電力増幅器（ＰＡ）を利用してもよく、受信機は、低雑音増幅器（ＬＮＡ）を利用してもよく、そして、送信機および受信機は、可変利得増幅器（ＶＧＡ）を利用してもよい。
【０００３】
ＬＮＡは、通信チャンネルによって受信された低振幅信号を増幅するために、受信機で一般に使用される。ＬＮＡは、受信信号が遭遇する最初の能動回路であることが多く、従っていくつかの重要な領域において受信機の性能に対して大きな影響を及ぼす。第１に、ＬＮＡの雑音が受信信号に直接注入され、かつ後続ステージの雑音がＬＮＡの利得によって有効に低減されるので、ＬＮＡは、雑音性能に対して大きな影響を有する。第２に、ＬＮＡは、外部のおよび／または内部ソースから来るであろう大きな干渉信号（またはジャマー）を処理できなければならない。これらの干渉信号は、所望の信号帯域幅内に入りかつ受信機性能を低下させうる相互変調歪み（intermodulation distortion）を惹起することがある。
【０００４】
従って、良好な雑音性能を有しかつ大きい干渉信号に対処できる増幅器に対する技術的必要性がある。
【発明の概要】
【０００５】
集積フィルタを備え、良好な雑音性能を有しかつ大きい干渉信号に対処できる増幅器がここに記述される。１つのデザインでは、集積フィルタを備えた増幅器（例えば、ＬＮＡ）は、利得ステージおよびフィルタ・ステージを含んでいてもよい。利得ステージは、入力信号に対して信号増幅を提供してもよい。フィルタ・ステージは、利得ステージに結合されてもよく、そして、干渉信号を減衰させるために入力信号に対するフィルタリング（filtering）を提供する。増幅器は、フィルタ・ステージに結合されかつフィルタ・ステージからのフィルタされた信号をバッファするために使用されてもよいバッファ・ステージをさらに含む。利得ステージ、フィルタ・ステージおよびバッファ・ステージは、スタック（stacked）されかつ電源電圧と回路接地の間に結合されてもよい。
【０００６】
増幅器は、第２のフィルタ・ステージおよび第２のバッファ・ステージをさらに含んでもよい。第２のフィルタ・ステージは、バッファ・ステージに結合されてもよく、かつ、干渉信号をさらに減衰させるために入力信号に対する追加のフィルタリング（filtering）を提供してもよい。第２のバッファ・ステージは、第２のフィルタ・ステージに結合され、かつ、第２のフィルタ・ステージからの第２のフィルタされた信号をバッファするために使用されてもよい。これらのステージのすべては、電源電圧と回路接地の間に結合されかつスタックされてもよい。
【０００７】
フィルタ・ステージは、楕円ローパスフィルタまたはある他のタイプのフィルタをインプリメントしてもよい。各フィルタ・ステージは、共振器タンクを形成するために並列に結合されるインダクタおよびコンデンサを含んでいてもよい。このタンクは、所望の信号を通過させ、かつ、干渉信号を減衰させてもよい。各フィルタ・ステージは、高い周波数で低いインピーダンス経路を形成するためにインダクタの１つの端（または各端）に結合された分路コンデンサをさらに含んでもよい。
【０００８】
集積フィルタを備えた増幅器は、シングルエンド・デザインまたは差動デザインでインプリメントされてもよい。本開示の種々の態様および特徴が、下記にさらに詳細に記述される。
【図面の簡単な説明】
【０００９】
【図１】図１は、ブロードキャスト受信機のブロック図を示す。
【図２】図２は、受信機の帯域外信号減衰基準のプロットを示す。
【図３Ａ】図３Ａは、１つの集積フィルタ・ステージを備えたＬＮＡのブロック図を示す。
【図３Ｂ】図３Ｂは、２つの集積フィルタ・ステージを備えたＬＮＡのブロック図を示す。
【図４Ａ】図４Ａは、１つの集積フィルタ・ステージを備えたシングルエンドＬＮＡを示す。
【図４Ｂ】図４Ｂは、１つの集積フィルタ・ステージを備えた他のシングルエンドＬＮＡを示す。
【図４Ｃ】図４Ｃは、図４ＢにおけるＬＮＡの小信号モデルを示す。
【図５】図５は、２つの集積フィルタ・ステージを備えたシングルエンドＬＮＡを示す。
【図６】図６は、１つの集積フィルタ・ステージを備えた差動ＬＮＡを示す。
【図７】図７は、２つの集積フィルタ・ステージを備えた差動ＬＮＡを示す。
【図８Ａ】図８は、図７のＬＮＡにおける４つのインダクタのデザインを示す。
【図８Ｂ】図８は、図７のＬＮＡにおける４つのインダクタのデザインを示す。
【図９】図９は、マルチプル利得モードを備えた３つのＬＮＡのブロック図を示す。
【図１０】図１０は、集積フィルタおよびマルチプル利得モードを備えた差動ＬＮＡを示す。
【図１１】図１１は、２つのフィルタ・ステージ２の周波数レスポンスのプロットを示す。
【詳細な説明】
【００１０】
ここに記述される集積フィルタを備えた増幅器は、ブロードキャスト受信機、携帯電話、携帯情報端末（ＰＤＡ）、ハンドヘルド装置、無線モデム、ラップトップ・コンピュータ、コードレスホン、家電デバイスなどのような種々のエレクトロニクス・デバイスに使用されてもよい。増幅器はまた、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交ＦＤＭＡ（ＯＦＤＭＡ）システム、単一のキャリアのＦＤＭＡ（ＳＣ−ＦＤＭＡ）システム、無線ローカルエリアネットワーク（ＷＬＡＮ）、ブロードキャスト・システム、衛星測位システム、等のような種々の通信システムに使用されてもよい。
【００１１】
明確にするために、ブロードキャスト受信機における集積フィルタを備えた増幅器の使用が下記に記述される。ブロードキャスト受信機は、ＭｅｄｉａＦＬＯＴＭ、ハンドヘルドのためのデジタル・ビデオ・ブロードキャステイング（ＤＶＢ−Ｈ）、地上波テレビジョン放送のための総合サービス・デジタル・ブロードキャスト（ＩＳＤＢ−Ｔ）および／または、他の地上波ブロードキャス・トシステムをサポートしてもよい。ＭｅｄｉａＦＬＯ（登録商標）システムは、６９８〜７４６ＭＨｚの周波数範囲内の６メガヘルツ（ＭＨｚ）帯域幅で動作してもよい。ＤＶＢ−Ｈシステムは、４７０〜８６０ＭＨｚの周波数範囲内の５、６、７あるいは８ＭＨｚの帯域幅で動作してもよい。ＩＳＤＢ−Ｔシステムは、４７０〜７７０ＭＨｚの周波数範囲内の６ＭＨｚの帯域幅で動作してもよい。ＭｅｄｉａＦＬＯ（登録商標）は、２００６年８月付けの「地上波モバイル・マルチメデイア・マルチキャストのためのフォワード・リンク・オンリー・エアインターフェース仕様（Forward Link Only Air Interface Specification for Terrestrial Mobile Multimedia Multicast）というタイトルの文書ＴＩＡ−１０９９に記載されている。ＤＶＢ−Ｈは、２００４年１１月付けの「ディジタル・ビデオ・ブロードキャステイング（ＤＶＢ）；デジタル地上波テレビのためのフレーミング構造、チャネル符号化、および変調」というタイトルの文書ETSI EN 300 744に記載されている。ＩＳＤＢ−Ｔは、２００３年７月付けの「デジタル地上波テレビ放送用の伝送システム」とタイトルの文書ＡＲＩＢ ＳＴＤ−Ｂ３１に記載されている。これらの文書は、公的に入手可能である。
【００１２】
図１は、ブロードキャスト受信機１００のデザインのブロック図を示す。このデザインでは、ブロードキャスト受信機１００は、多周波数帯および多モードに使用されてもよい３つのＬＮＡ１２０ａ、１２０ｂおよび１２０ｃを含んでいる。１つのデザインでは、ＬＮＡ１２０ａは、ＤＶＢ−Ｈおよび／またはＩＳＤＢ−Ｔをサポートし、ＬＮＡ１２０ｂは、７１９から７４６ＭＨｚまでの高バンドＭｅｄｉａＦＬＯ（登録商標）をサポートし、そして、ＮＡ１２０ｃは、６９８から７１９ＭＨｚまで低バンドＭｅｄｉａＦＬＯ（登録商標）をサポートする。一般に、受信機は、任意の数の周波数バンド及び任意の数のモードに対する任意の数のＬＮＡを含んでもよい。各ＬＮＡは、１つまたは複数のモードおよび１つ又は複数の周波数バンドをサポートしてもよい。
【００１３】
受信機は、スーパーヘテロダイン・アーキテクチャまたは直接変換アーキテクチャでインプリメントされてもよい。スーパーヘテロダイン・アーキテクチャでは、受信信号は、多ステージで無線周波数（ＲＦ）からベースバンドへ、例えば、１つのステージでＲＦから中間周波数（ＩＦ）へ、そして他のステージでＩＦからベースバンドへダウンコンバートされる。ゼロＩＦアーキテクチャとも呼ばれる直接変換アーキテクチャでは、受信信号は、１つのステージでＲＦからベースバンドへダウンコンバートされる。スーパーヘテロダインおよび直接変換アーキテクチャは、異なる回路ブロックを使用してもよくおよび／または異なる要件を有していてもよい。下記の説明は、ブロードキャスト受信機１００が直接変換アーキテクチャをインプリメントすると仮定する。
【００１４】
ブロードキャスト受信機１００では、アンテナ１１０は放送局からブロードキャスト信号を受け取り、アンテナ・インタフェース・ユニット１１２に受信信号を供給する。ユニット１１２は１つまたは複数のスイッチ、フィルタ、バラン（baluns）、等を含んでもよい。各フィルタは、指定周波数範囲内の信号コンポーネントを通過させてもよく、また、表面弾性波（ＳＡＷ）フィルタ、セラミック・フィルタあるいはある他のタイプのフィルタでインプリメントされてもよい。複数のフィルタがユニット１１２内に存在する場合には、それらのフィルタのうちの１つが使用に選ばれてもよく、また、スイッチが、その選択されたフィルタにアンテナ１１０を結合してもよい。シングルエンドー差動変換、インピーダンス変換、フィルタリング、等ために、バランが使用されてもよい。
【００１５】
図１に示されているデザインでは、ＬＮＡ１２０ａは差動増幅器であり、他方、ＬＮＡ１２０ｂおよび１２０ｃはシングルエンド増幅器である。一般に、各ＬＮＡのシングルエンドまたは差動デザインの選択は、システム要件および／またはデザインの複雑性、電力消費、コスト、等のような他の考慮事項に基づいてなされてもよい。ＤＶＢ−ＨまたはＩＳＤＢ−Ｔモードが選択されたときには、ユニット１１２は、受信信号を処理し、そして、ラインＶｉｎｐおよびＶｉｎｍ上に差動ＬＮＡ入力信号を供給してもよい。ＬＮＡ１２０ａは、差動ＬＮＡ入力信号を増幅し、そして、ラインＶｏｕｔｐおよびＶｏｕｔｍ上に差動ＬＮＡ出力信号を供給してもよい。高帯域ＭｅｄｉａＦＬＯ（登録商標）モードが選択されたときには、ユニット１１２は、受信信号を処理し、そして、ラインＶｉｎｐ上にシングルエンドＬＮＡ入力信号をラインで供給してもよい。ＬＮＡ１２０ｂは、ＬＮＡ入力信号を増幅し、そして、ラインＶｏｕｔｐ上にＬＮＡ出力信号を提供してもよい。低帯域ＭｅｄｉａＦＬＯ（登録商標）モードが選択された場合には、ユニット１１２は、受信信号を処理し、そして、ラインＶｉｎｍ上にシングルエンドＬＮＡ入力信号を供給してもよい。ＬＮＡ１２０ｃはＬＮＡ入力信号を増幅し、そして、ラインＶｏｕｔｍ上にＬＮＡ出力信号を供給してもよい。
【００１６】
出力ステージ１３０はラインＶｏｕｔｐおよび／またはラインＶｏｕｔｍ上でＬＮＡ出力信号を受け取ってもよく、また、ミキサ１４０ａおよび１４０ｂに差動調整信号を供給してもよい。出力ステージ１３０は、シングルエンドー差動変換のためのバランおよび１つまたは複数のプログラム可能な減衰器、バッファ、増幅器、等を含んでもよい。ミキサ１４０ａは、調整信号を、ＬＯ生成器１４４からの同相の（Ｉ）局部発振器（ＬＯ）信号でダウンコンバートし、そして、Ｉダウンコンバード信号を供給してもよい。ローパスフィルタ１４２ａは、Ｉダウンコンバート信号をフィルタし、そして、Ｉベースバンド信号（Ｉｂｂ）をデータ・プロセッサ１５０へ供給する。同様に、ミキサ１４０ｂは、出力ステージ１３０からの調整信号をＬＯ生成器１４４からの直交（Ｑ）ＬＯ信号でダウンコンバートし、そして、Ｑダウンコンバート信号を供給してもよい。ローパスフィルタ１４２ｂは、Ｑダウンコンバート信号をフィルタし、そして、Ｑベースバンド信号（Ｑｂｂ）をデータ・プロセッサ１５０に供給してもよい。
【００１７】
ＬＯ生成器１４４は、ミキサ１４０ａおよび１４０ｂに対してそれぞれのＩおよびＱのＬＯ信号を生成してもよい。ＬＯ生成器１４４は、１つまたは複数の電圧制御発振器（ＶＣＯ）、位相ロック・ループ（ＰＬＬ）、基準発信器、等を含んでいてもよい。
【００１８】
図１は実施例の受信機デザインを示す。一般に、受信機における信号の調整（conditioning）は、１つまたは複数の増幅器、フィルタ、ミキサ、等によって行なわれてもよい。これらの回路ブロックは、図１に示される構成とは異なって配列されてもよい。さらに、図１に示されていない他の回路ブロックは、受信機で信号を調整するために使用されてもよい。この受信機の全てまたは一部は、１つまたは複数のＲＦ集積回路（ＲＦＩＣ）、混合信号ＩＣ、等上でインプリメントされてもよい。例えば、ブロードキャスト受信機１００におけるＬＮＡ１２０ａ、１２０ｂおよび１２０ｃ、ならびに後続のアナログ回路は、ユニバーサル・ブロードキャスト・モデム（ＵＢＭ）チップでインプリメントされてもよい。
【００１９】
データ・プロセッサ１５０は、データ受信および他の機能のための種々の処理装置を含んでいてもよい。例えば、データ・プロセッサ１５０は、デジタル信号プロセッサ（ＤＳＰ）、縮小命令セット型コンピュータ（ＲＩＳＣ）プロセッサ、中央処理装置（ＣＰＵ）、等を含んでいてもよい。コントローラ／プロセッサ１６０は、ブロードキャスト受信機１００における動作を制御してもよい。メモリ１６２は、ブロードキャスト受信機１００のためのプログラム・コードおよびデータを格納してもよい。データ・プロセッサ１５０、コントローラ／プロセッサ１６０、および／またはメモリ１６２は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上でインプリメントされてもよい。
【００２０】
アンテナ１１０からの受信信号は、所望の信号ならびにグローバル・システム・フォア・グローバル・システム（ＧＳＭ(登録商標)）、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）、ＷＬＡＮ、等のような他の通信システムからのものであってもよい干渉信号を含んでもよい。ＬＮＡ１２０ａ、１２０ｂまたは１２０ｃは、受信信号を増幅し、そして、その増幅信号を、出力ステージ１３０を通じてミキサ１４０ａおよび１４０ｂに供給してもよい。ミキサ１４０ａおよび１４０ｂは、その増幅信号を、所望の信号の中心周波数であってもよいｆＬＯの基本周波数を有するＬＯ信号でダウンコンバートしてもよい。その後、所望の信号は、ＬＯ信号の基本周波数によってベースバンドにダウンコンバートされてもよい。しかしながら、ＬＯ信号（あるいは３ｆＬＯ）の第３高調波およびＬＯ信号（あるいは５ｆＬＯ）の第５高調波の近くにある干渉信号もダウンコンバートされ、かつ、所望の信号帯域内にあってもよい。ＬＯ信号の調波のレシプロカル・ミキシング（reciprocal mixing）による帯域内歪み成分が受信機性能を低下させることがありうる。
【００２１】
多目的無線装置の場合のように受信機１００と同一場所に配置された送信機から干渉信号が来る場合には、干渉信号は所望の信号よりもはるかに大きく、かつ、特に強くなることがある所望の信号帯域幅にダウンコンバートされる大きい干渉信号は、所望の信号を「スワンプ・アウト」（swamp out）することがある。相互変調歪みによって惹起される所望信号のこの減感化（desensitization）は、一般に「ブロッキング」（blocking）として知られている。
【００２２】
大きい干渉信号による潜在的な逆効果は、いくつかの方法で対処できる。第１に、受信信号は、ＬＮＡに渡される前にフィルタされてもよい。しかしながら、この前置ＬＮＡフィルタリングは、所望の信号を減衰させ、ノイズ性能を低下させることがある。さらに、前置ＬＮＡフィルタリングは、大きな干渉信号の十分な減衰を提供できないことがある。第２に、ＬＯ調波のレシプロカル・ミキシング（reciprocal mixing）による歪み成分の大きさを減少させるために、ミキサは高い直線性をもってデザインされることがある。しかしながら、高直線性要件は、ミキサのデザインを複雑にし、より高い電力消費量を生ずることになる。
【００２３】
１つの態様では、集積フィルタを備えたＬＮＡは、良好なノイズ性能を達成し、かつ受信機の性能を低下させることになる干渉信号を減衰させるために使用されうる。受信信号は、ＬＮＡに直接渡されてもよいし、あるいはＬＮＡに渡される前にフィルタにかけられてもよい。ＬＮＡは、受信機に対して所望のノイズ性能を提供するようにデザインされてもよい。集積フィルタは、干渉信号の所望の減衰を提供するようにデザインされてもよい。下記に述べられるように、集積フィルタを備えたＬＮＡは、種々のデザインでインプリメントされてもよい。
【００２４】
図２は、ＤＶＢ−Ｈ信号を受信する場合の受信機１００に対する帯域外信号減衰基準のプロットを示す。所望のＤＶＢ−Ｈ信号は、７５０ＭＨｚの近くにあってもよい。ＧＳＭ（登録商標）８５０帯域（約８８０ＭＨｚ）、ＤＣＳまたはＧＳＭ（登録商標）１８００帯域（約１．８ＧＨｚ）、ＰＣＳまたはＵＭＴＳ帯域（約２ＧＨｚ）、ＷＬＡＮに使用されるＩＳＭ帯域（約２．４ＧＨｚ）、ＧＳＭ（登録商標）８５０帯域（約２．７ＧＨｚ）の第３高調波、等に干渉信号が存在してもよい。
【００２５】
図２は、１つのデザインによる各周波数帯における干渉信号の要求減衰量を示す。このデザインでは、ＧＳＭ（登録商標）８５０帯域における干渉信号は、６デシベル（ｄＢ）だけ減衰されてもよく、ＧＳＭ（登録商標）１８００帯域における干渉信号は、７１ｄＢだけ減衰されてよい、等である。ミキサ１４０ａおよび１４０ｂがＧＳＭ（登録商標）１８００帯域で２５ｄＢの除去を提供することができる高調波除去ミキサでインプリメントされる場合には、ＧＳＭ（登録商標）１８００帯域中の干渉信号は、７１ｄＢではなくて４６ｄＢだけ減衰されてもよい。各周波数帯の減衰量が、高調波除去ミキサがある場合とない場合で、図２に与えられる。
【００２６】
一般に、各周波数帯における減衰量は、所望の信号電力、干渉信号電力、ユニット１１２による損失量、所望の信号と干渉信号との間のアンテナ離間の大きさ、基本周波数と高調波とにおけるミキサの変換利得の差、所望の信号の所要信号対ノイズ比（ＳＮＲ）、所望のマージン、等のような種々の要因に依存してもよい。いかなる場合でも、集積フィルタを備えたＬＮＡは、帯域外信号減衰基準、例えば、図２に示されている基準を満たすために使用されてもよい。
【００２７】
図３Ａは、１つの集積フィルタ・ステージを備えたシングルエンドＬＮＡ３２０ａのデザインのブロック図を示す。ＬＮＡ３２０ａは、図１のＬＮＡ１２０ｂまたは１２０ｃに使用されてもよい。ＬＮＡ３２０ａは、利得ステージ３３０、フィルタ・ステージ３４０およびバッファ・ステージ３５０を含んでいる。利得ステージ３３０は、ラインＶｉｎｐまたはＶｉｎｍからＬＮＡ入力信号Ｖｉｎを受け取り、固定または可変利得をもってＬＮＡ入力信号を増幅し、そして、増幅された信号を提供する。フィルタ・ステージ３４０は、フィルタ・レスポンスで増幅信号をフィルタし、そして、フィルタされた信号を提供する。バッファ・ステージ３５０はそのフィルタされた信号をバッファし、そして、ラインＶｏｕｔｐまたはＶｏｕｔｍ上にＬＮＡ出力信号Ｖｏｕｔを供給する。
【００２８】
図３Ｂは、２つの集積フィルタ・ステージを備えたシングルエンドＬＮＡ３２０ｂのデザインのブロック図を示す。ＬＮＡ３２０ｂも図１のＬＮＡ１２０ｂまたは１２０ｃに使用されてもよい。ＬＮＡ３２０ｂは、図３Ａに示された利得ステージ３３０、第１のフィルタ・ステージ３４０および第１のバッファ・ステージ３５０を含んでいる。ＬＮＡ３２０ｂは、第２のフィルタ・ステージ３６０と第２のバッファ・ステージ３７０を含んでいる。利得ステージ３３０は、ＬＮＡ入力信号Ｖｉｎを増幅し、そして、その増幅された信号を供給する。フィルタ・ステージ３４０は、増幅された信号を第１のフィルタ・レスポンスでフィルタし、そして、第１のフィルタされた信号を供給する。バッファ・ステージ３５０は、第１のフィルタされた信号をバッファし、バッファされた信号を供給する。フィルタ・ステージ３６０は、バッファされた信号を第２のフィルタ・レスポンスでフィルタして、第２のフィルタされた信号を供給する。バッファ・ステージ３７０は、第２のフィルタされた信号をバッファして、ＬＮＡ出力信号Ｖｏｕｔを供給する。
【００２９】
一般に、ＬＮＡは、任意の数の利得ステージ、任意の数のフィルタ・ステージ、任意の数のバッファ・ステージ、および／または、他のステージを含んでもよい。利得ステージとフィルタ・ステージの数は、システム要件および／またはデザイン複雑性、シリコン領域、電力消費、等のような他の考慮事項に依存してもよい。各利得ステージは、固定利得または可変利得を提供してもよい。各フィルタ・ステージは、適切なフィルタ・レスポンスを有していてもよい。複数のフィルタ・ステージが存在する場合には、これらのフィルタ・ステージの周波数レスポンスは、（ｉ）所望の全フィルタ・レスポンスを共同して達成するようにまたは（ｉｉ）他のステージに関係なく各ステージに独立して決定されてもよい。全体的なフィルタ・レスポンスは、楕円フィルタ・レスポンス、チェビシェフ・フィルタ・レスポンス、等であってもよい。バッファ・ステージは、最後のフィルタ・ステージ、等の後で、フィルタ・ステージの間に挿入されてもよい。
【００３０】
集積フィルタを備えた差動ＬＮＡは、集積フィルタを備えたシングルエンドＬＮＡと同様の態様でインプリメントされてもよい。差動回路は、シングルエンド回路の代わりに差動ＬＮＡに使用されてもよい。例えば、１つの集積フィルタ・ステージを備えた差動ＬＮＡは、差動利得ステージ、差動フィルタ・ステージおよび差動バッファ・ステージでインプリメントされてもよい。２つの集積フィルタ・ステージを備えた差動ＬＮＡは、差動利得ステージ、第１の差動フィルタ・ステージ、第１の差動バッファ・ステージ、第２の差動フィルタ・ステージ、および第２の差動バッファ・ステージでインプリメントされてもよい。
【００３１】
図４Ａは、１つの集積フィルタ・ステージを備えたシングルエンドＬＮＡ４２０ａの概略図を示している。ＬＮＡ４２０ａは、図３ＡにおけるＬＮＡ３２０ａの１つのデザインであり、図１におけるＬＮＡ１２０ｂまたは１２０ｃに使用されてもよい。ＬＮＡ４２０ａは、利得ステージ４３０、フィルタ・ステージ４４０、バッファ・ステージ４５０および負荷回路４８０を含んでいる。
【００３２】
利得ステージ４３０は、回路接地に結合されたソース、ＬＮＡ入力信号Ｖｉｎを受け取るゲート、および増幅された信号を供給するドレインを有するＮ−チャネル電界効果トランジスタ（Ｎ−ＦＥＴ）４３２を含んでいる。フィルタ・ステージ４４０は、インダクタ４４２とコンデンサ４４４および４４６を含んでいる。インダクタ４４２は、一端をＮ−ＦＥＴ４３２のドレインに結合され、他端をバッファ・ステージ４５０におけるＮ−ＦＥＴ４５２のソースに結合されている。コンデンサ４４４は、インダクタ４４２と並列に結合されている。コンデンサ４４６は、一端をＮ−ＦＥＴ４３２のドレインに結合され、他端を回路接地に結合されている。バッファ・ステージ４５０は、バイアス電圧Ｖｂ１を受け取るゲート、およびＬＮＡ出力信号Ｖｏｕｔを提供するドレインを有するＮ−ＦＥＴ４５２を含んでいる。負荷回路４８０は、Ｎ−ＦＥＴ４５２のドレインと電源電圧ＶＤＤの間に結合されている。
【００３３】
Ｎ−ＦＥＴ４３２は、入力信号Ｖｉｎに対して信号増幅を提供する。Ｎ−ＦＥＴ４５２は、Ｎ−ＦＥＴ４３２に対して負荷絶縁を提供し、そして、負荷回路４８０を駆動する。負荷回路４８０は、Ｎ−ＦＥＴ４５２に対して負荷を提供し、また、出力インピーダンス整合のような他の機能を行なうことができる。負荷回路４８０は、１つまたは複数の抵抗器、インダクタ、コンデンサ、トランジスタ、等を含んでいてもよい。
【００３４】
フィルタ・ステージ４４０は、ＬＮＡ４２０ａに対して所望の周波数レスポンスを提供する。インダクタ４４２およびコンデンサ４４４は、共振器タンクを形成している。このタンクの共振周波数は、最も多い減衰が所望される周波数に、例えば、図２にしめされたデザインでは約１．８ＧＨｚに設定されてもよい。共振器タンクは、共振周波数で高いインピーダンスを、そして所望の信号周波数および他の周波数で低いインピーダンスを提供する。コンデンサ４４６は、所望の信号周波数で高いインピーダンスを、そして所望の信号周波数以上の高い周波数で低いインピーダンスを提供する。インダクタ４４２とコンデンサ４４４および４４６は、所望の信号に対する所望のローパス特性、ならびに干渉信号に対する所望のストップバンド特性を得るように設計されてもよい。
【００３５】
図４Ｂは、１つの集積フィルタ・ステージを備えたシングルエンドＬＮＡ４２０ｂの概略図を示す。ＬＮＡ４２０ｂは、図３ＡにおけるＬＮＡ３２０ａの他のデザインであり、図１におけるＬＮＡ１２０ｂまたは１２０ｃに使用されてもよい。ＬＮＡ４２０ｂは、図４ＡのＬＮＡ４２０ａにおける回路部品のすべてを含んでいる。ＬＮＡ４２０ｂは、一端をフィルタ・ステージ４４０の出力に結合され、かつ他端を回路接地に結合されたコンデンサ４４８をさらに含んでいる。コンデンサ４４８は、高い周波数において他の低インピーダンス経路を提供し、かつ干渉信号の減衰を改善する。
【００３６】
図４Ｃは、図４ＢにおけるＬＮＡ４２０ｂの小信号モデル４２２の概略図を示す。利得ステージ４３０では、Ｎ−ＦＥＴ４３２は、並列にかつ利得ステージ出力と回路接地の間に結合された電流源４３４および抵抗器４３６でモデル化される。抵抗器４３６は、Ｎ−ＦＥＴ４３２の出力抵抗であるＲｏの値を有する。フィルタ・ステージ４４０では、インダクタ４４２は、理想的なインダクタと並列に結合された抵抗器４４３でモデル化される。抵抗器４４３は、インダクタ４４２の抵抗性損失をモデル化し、かつインダクタの直列抵抗および線質係数（Ｑ）に依存するＲｐの値を有する。インダクタ４４２は、Ｌの値を有しており、コンデンサ４４６は、Ｃ１の値を有しており、そして、コンデンサ４４８は、Ｃ２の値を有している。バッファ・ステージ４５０では、Ｎ−ＦＥＴ４５２は、フィルタ・ステージ出力と回路接地の間に結合された抵抗器４５４でモデル化される。抵抗器４５４は、Ｒ＝１／ｇｍ２の値を有し、ここでｇｍ２はＮ−ＦＥＴ４５２のトランスコンダクタンスである。
【００３７】
フィルタ・ステージ４４０の伝達関数Ｈ（ｓ）は次のように表わされうる：
【数１】
【００３８】
ここで、ｇＲｏ＝１／ＲｏはＮ−ＦＥＴ４３２の出力抵抗のトランスコンダクタンスである、
ＺＴ（ｓ）は共振器タンクのインピーダンスである、
Ｉｉｎ（ｓ）はフィルタ・ステージ４４０への入力電流である、
Ｉｏｕｔ（ｓ）はフィルタ・ステージ４４０からの出力電流である。
【００３９】
共振器タンクのインピーダンスは次のように表わされうる：
【数２】
【００４０】
フィルタ・ステージ４４０の３ｄＢ帯域幅ｆｂｗは次のように表わされうる：
【数３】
【００４１】
図１１は、１つのデザインによるフィルタ・ステージ４４０の周波数レスポンスのプロット１１１２を示す。このデザインでは、フィルタ・ステージ４４０は、ＩＣプロセス変化による帯域内利得降下の量を減少させるために最も高いＤＶＢ−Ｈ周波数より１００ＭＨｚだけ高い約９６０ＭＨｚの帯域幅を有する。フィルタ・ステージ４４０は、共振器タンクの共振周波数にノッチ（notch）を有する。このノッチは、この周波数で干渉信号の高い減衰を達成するために、図２に示されたデザインでは１．８ＧＨｚに位置してもよい。
【００４２】
図４Ｃを参照すると、共振器タンクのインダクタンスＬおよびキャパシタンスＣｐは、１．８ＧＨｚであってもよい所望の共振周波数に基づいて選択されてもよい。キャパシタンスＣ１およびＣ２は、ローパスフィルタ特性を提供する。キャパシタンスＣ１は、Ｎ−ＦＥＴ４３２の出力インピーダンスＲｏに基づいて選択されてもよい。キャパシタンスＣ２は、カスコード（cascode）Ｎ−ＦＥＴ４５２のソース・インピーダンスに基づいて選択されてもよい。
【００４３】
図５は、２つの集積フィルタ・ステージを備えたシングルエンドＬＮＡ５２０の概略図を示す。ＬＮＡ５２０は、図３ＢにおけるＬＮＡ３２０ｂの１つのデザインであり、図１のＬＮＡ１２０ｂまたは１２０ｃに使用されてもよい。ＬＮＡ５２０は、利得ステージ５３０、第１のフィルタ・ステージ５４０、第１のバッファ・ステージ５５０、第２のフィルタ・ステージ５６０、第２のバッファ・ステージ５７０および負荷回路５８０を含んでいる。
【００４４】
利得ステージ５３０は、Ｎ−ＦＥＴ５３２を含んでおり、フィルタ・ステージ５４０は、インダクタ５４２、コンデンサ５４４、５４６および５４８を含んでおり、そしてバッファ・ステージ５５０は、Ｎ−ＦＥＴ５５２を含んでおり、それらのすべてが図４ＢのＬＮＡ４２０ｂに対して上述されたように結合される。フィルタ・ステージ５６０は、インダクタ５６２とコンデンサ５６４、５６６および５６８を含んでいる。インダクタ５６２は、一端をＮ−ＦＥＴ５５２のドレインに結合され、そして他端をバッファ・ステージ５７０におけるＮ−ＦＥＴ５７２のソースに結合されている。コンデンサ５６４は、インダクタ５６２と並列に結合されている。コンデンサ５６６は、一端をＮ−ＦＥＴ５５２のドレインに結合され、そして他端を回路接地に結合されている。コンデンサ５６８は、一端をＮ−ＦＥＴ５７２のソースに結合され、そして他端を回路接地に結合されている。バッファ・ステージ５７０は、バイアス電圧Ｖｂ２を受け取るゲート、およびＬＮＡ出力信号Ｖｏｕｔを提供するソースを有するＦＥＴ５７２を含んでいる。負荷回路５８０は、Ｎ−ＦＥＴ５７２のドレインと供給電圧ＶＤＤの間にっ結合されている。
【００４５】
Ｎ−ＦＥＴ５３２は、ＬＮＡ入力信号Ｖｉｎに信号増幅を提供する。Ｎ−ＦＥＴ５５２はバッファリングを提供する。Ｎ−ＦＥＴ５７２は、負荷絶縁を提供し、かつ負荷回路５８０を駆動する。
【００４６】
フィルタ・ステージ５４０および５６０は、ＬＮＡ５２０に所望の全フィルタ・レスポンスを供給するようにデザインされてもよい。インダクタ５４２およびコンデンサ５４４は、第１の共振器タンクを形成しており、また、インダクタ５６２およびコンデンサ５６４は、第２の共振器タンクを形成している。これらの２つのタンクの共振周波数は、この周波数における減衰を改善するために同じ周波数（例えば１．８ＧＨｚ）に設定されてもよい。あるいは、２つのタンクの共振周波数は、両方の周波数に対して良好な減衰を達成するために、異なる周波数（例えば１．８ＧＨｚと２．０ＧＨｚ）に設定されてもよい。所望の全フィルタ・レスポンスは、フィルタ・ステージ５４０および５６０におけるインダクタおよびコンデンサに対する適切な値を選択することにより得られてもよい。
【００４７】
図１１は、１つのデザインによるフィルタ・ステージ５４０および５６０の周波数レスポンスのプロットを示す。このデザインでは、フィルタ・レスポンス５４０は、プロット１１１２によって示された周波数レスポンスを有しており、また、フィルタ・ステージ５６０は、プロット１１１４によって示された周波数レスポンスを有している。フィルタ・ステージ５４０および５６０に対する全周波数レスポンスは、プロット１１１６によって示されている。図１１に示されているように、帯域外減衰は、複数のフィルタ・ステージをカスケード結合することによって改善されうる。
【００４８】
各フィルタ・ステージは、共振器タンクによるノッチを有する。ノッチの深さは、ノッチ周波数における減衰の量を決定する。ノッチ深さはインダクタのＱに依存する。一般に、より深いノッチおよびより鋭いロール・オフは、インダクタのより高いＱで達成されうる。
【００４９】
図６は、図１のＬＮＡ１２０ｂに使用されてもよい１つの集積フィルタ・ステージを備えた差動ＬＮＡ６２０の概略図を示す。ＬＮＡ６２０は、利得ステージ６３０、フィルタ・ステージ６４０、バッファ・ステージ６５０および負荷ステージ６８０を含んでいる。
【００５０】
利得ステージ６３０は、Ｎ−ＦＥＴ６３２ａおよび６３２ｂと、電流源６３４を含んでいる。Ｎ−ＦＥＴ６３２ａおよび６３２ｂは、それらのソースを電流源６３４の一端に結合され、かつそれらのゲートをラインＶｉｎｐおよびＶｉｎｍにそれぞれ結合されている。電流源６３４の他の端は、回路接地に結合されている。Ｎ−ＦＥＴ６３２ａおよび６３２ｂのソースも回路接地に直接結合されてもよく、また、電流源６３４は省略されてもよい。
【００５１】
フィルタ・ステージ６４０は、インダクタ６４２ａおよび６４２ｂと、コンデンサ６４４ａ、６４４ｂ、６４６および６４８を含む。インダクタ６４２ａとコンデンサ６４４ａは、並列に結合され、そして、Ｎ−ＦＥＴ６３２ａのドレインとバッファ・ステージ６５０におけるＮ−ＦＥＴ６５２ａのソースとの間に結合された第１の共振器タンクを形成する。インダクタ６４２ｂとコンデンサ６４４ｂは、並列に結合され、そして、Ｎ−ＦＥＴ６３２ｂのドレインとバッファ・ステージ６５０におけるＮ−ＦＥＴ６５２ｂのソースとの間に結合された第２の共振器タンクを形成する。コンデンサ６４６は、Ｎ−ＦＥＴ６３２ａおよび６３２ｂのドレイン間に結合される。コンデンサ６４８は、Ｎ−ＦＥＴ６５２ａおよび６５２ｂのソース間に結合される。
【００５２】
バッファ・ステージ６５０は、バイアス電圧Ｖｂｉを受け取るゲートおよびラインＶｏｕｔｐおよびＶｏｕｔｍにそれぞれ結合されたドレインを有するＮ−ＦＥＴ６５２ａおよび６５２ｂを含んでいる。負荷回路６８０ａおよび６８０ｂは、それぞれＮ−ＦＥＴ６５２ａおよび６５２ｂのドレインと供給電圧ＶＤＤの間に結合される。
【００５３】
利得ステージ６３０、フィルタ・ステージ６４０、およびバッファ・ステージ６５０は、それぞれ図４Ｂにおける利得ステージ４３０、フィルタ・ステージ４４０、およびバッファ・ステージ４５０と同様の態様で動作する。図６の差動ＬＮＡデザインは、より大きい信号スイング（それは大規模な干渉信号を扱うためには望ましいかもしれない）、コモン・モード・ノイズ(common mode noise)に対するより良好な免疫性、改善された直線性、接地結合に使用された寄生接合ワイヤーの軽減された影響、等のようなある利点を提供しうる。
【００５４】
図７は、図１のＬＮＡ１２０ｂにも使用されてもよい２つの集積フィルタ・ステージを備えた差動ＬＮＡ７２０の概略図を示す。ＬＮＡ７２０は、利得ステージ７３０、第１のフィルタ・ステージ７４０、第１のバッファ・ステージ７５０、第２のフィルタ・ステージ７６０、第２のバッファ・ステージ７７０および負荷ステージ７８０を含んでいる。
【００５５】
利得ステージ７３０は、Ｎ−ＦＥＴ７３２ａおよび７３２ｂ、および電流源７３４を含んでいる。フィルタ・ステージ７４０は、インダクタ７４２ａおよび７４２ｂおよびコンデンサ７４４ａ、７４４ｂ、７４６及び７４８を含んでいる。バッファ・ステージ７５０は、Ｎ−ＦＥＴ７５２ａおよび７５２ｂを含んでいる。これらの回路部品は、図６のＬＮＡ６２０に対して上述されたように結合される。フィルタ・ステージ７６０は、フィルタ・ステージ７４０における対応するインダクタおよびコンデンサと同様の態様で結合されるインダクタ７６２ａおよび７６２ｂおよびコンデンサ７６４ａ、７６４ｂ、７６６および７６８を含んでいる。バッファ・ステージ７７０は、バイアス電圧Ｖｂ２を受け取るゲート、およびそれぞれラインＶｏｕｔｐおよびＶｏｕｔｍにそれぞれ結合されたドレインを有するＮ−ＦＥＴ７７２ａおよび７７２ｂを含んでいる。負荷回路７８０ａおよび７８０ｂは、それぞれＮ−ＦＥＴ７７２ａおよび７７２ｂのドレインと供給電圧ＶＤＤの間に結合される。
【００５６】
利得ステージ７３０、フィルタ・７４０、バッファ・ステージ７５０、フィルタ・ステージ７６０、バッファ・ステージ７７０は、図５の対応する利得、フィルタおよびバッファ・ステージと同様の態様で動作する。図７の差動ＬＮＡデザインは、図６の差動ＬＮＡデザインに対して上述された利点を提供することができる。
【００５７】
１つのＬＮＡにおける１つまたはフィルタ・ステージに対して複数のインダクタが使用される場合には、これらのインダクタの間に磁気的結合が存在してもよい。その磁気的結合は、インダクタがＲＦＩＣ上に作製される場合には、さらに厳しくなることがある。さらに、オンチップインダクタ間に基板結合が存在することがある。インダクタ間の結合は、例えば、共振周波数をシフトさせる、ノッチ深さを低下させる、等のように性能を低下させることがある。
【００５８】
図８Ａは、ＬＮＡ７２０における４つのインダクタ間の結合を示す。インダクタ７４２ａおよび７４２ｂはＫｐ１の結合係数を有し、インダクタ７６２ａおよび７６２ｂはＫｐ２の結合係数を有し、インダクタ７４２ａおよび７６２ａはＫｓ１の結合係数を有し、インダクタ７４２ｂおよび７６２ｂはＫｓ２の結合係数を有し、インダクタ７４２ａおよび７６２ｂはＫｘ１の結合係数を有し、そして、インダクタ７４２ｂおよび７６２ａはＫｘ２の結合係数を有する。差動回路のレイアウトは接近しているべきであるので、結合係数Ｋｐ１およびＫｐ２が強くなることがある。
【００５９】
２つのインダクタが構造的に連結され、インダクタの同じ端部にそれらのドットを配置さてもよい（図７には示されていない）。２つのインダクタは破壊的に連結され、それらの２つのインダクタの反対端にそれらのドットを配置されてもよい（インダクタ７４２ａおよび７４２ｂ、およびまたインダクタ７６２ａおよび７６２ｂに対して図７に示されたように）。並列インダクタに対する構造的結合（constructive coupling）は、Ｑを改善し、ノッチ深さを拡張し、拒否を改善することができる。しかしながら、構造的結合は、他のインダクタの磁界を強化し、それが、外部結合に対するより大きい感度を生ずることになることがある。破壊的結合（destructive coupling）は、外部磁界を打ち消し、それが、他のインダクタの結合に対するより少ない感度を生ずることになることがある。図７および８Ａに示されている１つのデザインでは、破壊的結合は、外部結合に対する感度を減少させるために各フィルタ・ステージの並列インダクタに使用される。異なるフィルタ・ステージにおけるインダクタ間の結合は、これらのインダクタを十分に遠く離間させることによって減少されうる。
【００６０】
図８Ｂは、図７におけるＬＮＡ７２０内のインダクタ７４２ａ、７４２ｂ、７６２ａおよび７６２ｂのデザインを示す。このデザインでは、フィルタ・ステージ７４０に対するインダクタ７４２ａおよび７４２ｂは、スパイラル・インダクタ８４２ａおよび８４２ｂでインプリメントされ、この場合、インダクタ８４２ａは時計方向にスパイラルしており、インダクタ８４２ｂは反時計方向にスパイラルしている。破壊的結合は、１つのインダクタを１つの方向に回転させかつ他のインダクタを他の方向に回転させることによって達成される。同様に、フィルタ・ステージ７６０に対するインダクタ７６２ａおよび７６２ｂは、スパイラル・インダクタ８６２ａおよび８６２ｂでインプリメントされ、この場合、インダクタ８６２ａは時計方向にスパイラルしており、そして、インダクタ８６２ｂは反時計方向にスパイラルしている。
【００６１】
インダクタ８４２ａおよび８４２ｂは、Ｄｐの距離だけ離間され、また、インダクタ８６２ａおよび８６２ｂも、Ｄｐの距離だけ離間されている。インダクタ８４２ａおよび８４２ｂは、インダクタ８６２ａおよび８６２ｂからのＤｓの距離だけ分離されている。１つのデザインでは、Ｄｐは約４０マイクロメートル（μｍ）であり、そして、Ｄｓは約２００マイクロメートルである。インダクタ間に所望の程度の隔離を達成するためには、他の離間距離も使用されてもよい。隔離を改善するために各インダクタのまわりガード・リングが形成されてもよい。
【００６２】
インダクタ８４２ａおよび８４２ｂは、それぞれインダクタ７４２ａおよび７４２ｂの所望のインダクタンスおよびＱを得るように設計されうる。インダクタ８６２ａおよび８６２ｂは、それぞれインダクタ７６２ａおよび７６２ｂに対する所望のインダクタンスおよびＱを得るように設計されてもよい。図２に示されたデザイン基準では、この周波数範囲内で干渉信号の良好な減衰を達成するためには、Ｑは１．５から２．４ＧＨｚまで最大化されてもよい。
【００６３】
図８Ｂには示されていないが、コンデンサ７４４ａ、７４４ｂ、７６４ａおよび７６４ｂは、それぞれインダクタ８４２ａ、８４２ｂ、８６２ａおよび８６２ｂの内側に形成されてもよい。これらのコンデンサの各々は、オンチップ・コンデンサのＩＣプロセス変化を打ち消す(account for)ために調整されうる可変コンデンサでインプリメントされてもよい。各共振器タンクにおいて、インダクタの内部のコンデンサを配置することは、コンデンサとインダクタの間の距離を短縮でき、それが、寄生インダクタンスおよび抵抗を減少することができる。そのコンデンサは、金属・絶縁体・金属（ＭｉＭ）デザインでインプリメントされてもよい。循環電流は、インダクタの内側のコンデンサのための金属板上に存在することがあり、そして、インダクタンスを低下することがある。この金属板は、循環電流を減少させるために、より小さな相互に連結されたプレートに分割されてもよい。
【００６４】
図１におけるＬＮＡ１２０ａ、１２０ｂおよび／または１２０ｃは、所望の信号と潜在的に大きい干渉信号の広範囲の受信電力を扱うために、比較的広い利得範囲（例えば、約５０〜６０ｄＢの利得範囲）を有してもよい。広い利得範囲をサポートするために、複数の利得モードが使用されてもよく、その場合、各利得モードが全利得範囲の一部をカバーする。例えば、６０ｄＢの利得範囲をサポートするために、６つの利得モードが使用されてもよく、その場合、各利得モードは約１０ｄＢをカバーする。連続した利得カバレージを提供するために、隣接した利得モードはオーバーラップしてもよい。
【００６５】
図９は、複数の利得モードを備えたＬＮＡ９２０ａ、９２０ｂおよび９２０ｃのデザインのブロック図を示す。ＬＮＡ９２０ａ、９２０ｂおよび９２０ｃは、図１のＬＮＡ１２０ａ、１２０ｂおよび１２０ｃにそれぞれ使用されてもよい。このデザインでは、ＬＮＡ９２０ａは、２つの集積フィルタ・ステージを含んでいるが、ＬＮＡ９２０ｂおよび９２０ｃは、集積フィルタを含んでいない。一般に、各ＬＮＡは、システム要件および／または他の考慮事項に応じて、集積フィルタを含むかもしれないし、含まないかもしれない。
【００６６】
図９に示されたデザインでは、ＬＮＡ９２０ａは、高利得ステージ９３０ａ、第１のフィルタ・ステージ９４０ａ、第１のバッファ・ステージ９５０ａ、第２のフィルタ・ステージ９６０ａ、第２のバッファ・ステージ９７０ａ、入力プログラム可能減衰器９２２ａ、低利得ステージ９３２ａおよびバッファ・ステージ９５２ａを含んでいる。ステージ９３０ａ、９４０ａおよび９５０ａは、高利得経路向けである。ステージ９２２ａ、９３２ａおよび９５２ａは、低利得経路向けである。ステージ９６０ａおよび９７０ａは、高利得および低利得経路に共通である。
【００６７】
ＬＮＡ９２０ａが有効（enabled）にされると、ＬＮＡ９２０ａに対する所望の利得に応じて、利得ステージ９３０ａあるいは９３２ａのいずれかが使用されるように選択されてもよい。有効にされると、高利得ステージ９３０ａは、ラインＶｉｎｐおよびＶｉｎｍの上の差動ＬＮＡ入力信号を一定の高い利得で増幅して、第１の増幅された信号を供給する。この増幅された信号は、フィルタ・ステージ９４０ａによってフィルタされ、バッファ・ステージ９５０ａによってバッファされ、そしてフィルタ・ステージ９６０ａに供給される。減衰器９２２ａは、差動ＬＮＡ入力信号を減衰させ、そしてその減衰された信号を利得ステージ９３２ａに供給する。有効とされると、低い利得ステージ９３２ａは、減衰された信号を一定の低い利得で増幅し、そして、第２の増幅された信号をフィルタ・ステージ９６０ａに供給する。フィルタ・ステージ９６０ａは、それの入力信号をフィルタし、そして、フィルタされた信号を供給する。バッファ・ステージ９７０ａは、フィルタされた信号をバッファし、そして、ラインＶｏｕｔｐおよびＶｏｕｔｍ上に差動ＬＮＡ出力信号を供給する。
【００６８】
ＬＮＡ９２０ｂは、入力プログラム可能減衰器９２２ｂ、低利得ステージ９３２ｂ、高利得ステージ９３０ｂ、およびバッファ・ステージ９５０ｂおよび９５２ｂを含んでいる。ＬＮＡ９２０ｂが有効にされると、ＬＮＡ９２０ｂに対する所望の利得に応じて、利得ステージ９３０ｂあるいは９３２ｂのいずれかが使用のために選択されてもよい。有効にされると、高利得ステージ９３０ｂは、ラインＶｉｎｐ上のＬＮＡ入力信号を一定の高い利得で増幅する。バッファ・ステージ９５０ｂは、高利得ステージ９３０ｂからの増幅された信号をバッファし、そしてラインＶｏｕｔｐ上にＬＮＡ出力信号を供給する。減衰器９２２ｂは、ＬＮＡ入力信号を減衰させ、そして、減衰された信号を低利得ステージ９３２ｂに供給する。有効にされると、低利得ステージ９３２ｂは、減衰された信号を一定の低い利得で増幅する。バッファ・ステージ９５２ｂは、低い利得ステージ９３２ｂからの増幅された信号をバッファし、そしてラインＶｏｕｔｐ上にＬＮＡ出力信号を供給する。
【００６９】
ＬＮＡ９２０ｃは、ＬＮＡ９２０ｂにおける減衰器９２２ｂ、利得ステージ９３０ぼよび９３２ｂ、およびバッファ９５０ｂおよび９５２ｂと同様の態様で結合されかつ動作される入力プログラム可能減衰器９２２ｃ、低利得ステージ９３２ｃ、高利得ステージ９３０ｃ、またバッファ・ステージ、９５０ｃおよび９５２ｃを含んでいる。
【００７０】
図９はまた、図１における出力ステージ１３０のデザインを示す。このデザインでは、出力ステージ１３０は、バラン９８０および出力プログラム可能減衰器９９０を含んでいる。バラン９９０は、ラインＶｏｕｔｐおよびＶｏｕｔｍに結合された２つの入力、および減衰器９９０に結合された２つの出力を有する。バラン９８０は、ＬＮＡ９２０ｂおよび９２０ｃからの出力信号のシングルエンドー差動変換を行い、そしてまた、バンドパス・フィルタリング（bandpass filtering）を行なってもよい。減衰器９９０は、バラン９８０からの信号を減衰させ、そして、出力ステージ１３０に対して差動出力信号を供給する。出力ステージ１３０はまた、１つまたは複数の増幅器、バッファ、フィルタ、等を含んでいてもよい。出力ステージ１３０は、ＬＮＡ９２０ａ、９２０ｂおよび９２０ｃと共通のＬＮＡ部分と見なされてもよい。
【００７１】
１つのデザインでは、ＬＮＡ９２０ａ、６つの利得モードおよび約６０ｄＢの全利得範囲を有する。高利得ステージ９３０ａおよび出力プログラム可能減衰器９９０は、約＋２４〜−６ｄＢの利得範囲をカバーしうる３つの最高利得モードに使用されてもよい。低利得ステージ９３２ａおよび入力プログラム可能減衰器９２２ａは、約−６〜−３６ｄＢの利得範囲をカバーしてもよい３つの最低利得モードに使用されてもよい。一般に、ＬＮＡ ９２０ａ、９２０ｂおよび９２０ｃのそれぞれは、任意の数の利得モードおよび任意の全利得範囲を有してもよい。それら３つのＬＮＡは、同じまたは異なる数の利得モード、および、同じまたは異なる全利得範囲を有してもよい。各ＬＮＡでは、電力消費量を低減するために、低利得ステージは、高利得ステージよりも小さい電流でバイアスされてもよい。
【００７２】
図９に示されたデザインでは、減衰器９２２は、大きい干渉信号に対処するために各ＬＮＡ９２０の前方で使用されてもよい。各減衰器９２２は、抵抗ラダー、分圧器回路網、等でインプリメントされてもよい。減衰器９２２および９９０および利得ステージ９３０および９３２の使用は、各ＬＮＡ９２０が広い利得範囲を達成することを可能にする。
【００７３】
図９は、複数の利得モードおよび集積フィルタを備えたＬＮＡ９２０ａの実例デザインを示す。一般に、ＬＮＡは、任意の数の利得ステージ、フィルタ・ステージ、バッファ・ステージ、減衰器、等を含んでもよく、それらは、図９に示された構成とは異なって配列されてもよい。例えば、複数の利得ステージがカスケード結合されてもよく、また、各利得ステージは、選択されない場合には、バイパスされてもよい。ＬＮＡはまた、他の回路ブロックを含んでいてもよい。
【００７４】
図１０は、図９におけるＬＮＡ９２０ａのデザインの概略図を示す。ＬＮＡ９２０ａ内では、高利得ステージ９３０ａは、ソースを回路接地に結合され、ゲートをラインＶｉｎｍおよびＶｉｎｐに結合され、そしてドレインをフィルタ・ステージ９４０ａの差動入力に結合されたＮ−ＦＥＴ１０３２ａおよび１０３２ｂを含んでいる。アイソレーション・スイッチ１０３４ａおよび１０３４ｂは、それぞれ１つの端をＮ−ＦＥＴ１０３２ａおよび１０３２ｂのドレインに結合され、そして他の端を回路接地に結合されている。バッファ・ステージ９５０ａは、ソースをフィルタ・ステージ９４０ａの差動出力に結合され、ゲートでバイアス電圧Ｖｂ１を受け取り、そしてドレインをフィルタ・ステージ９６０ａの差動入力に結合されたＮ−ＦＥＴ１０５２ａおよび１０５２ｂを含んでいる。バッファ・ステージ９７０ａは、ソースがフィルタ・ステージ９６０ａの差動出力に結合され、ゲートがバイアス電圧Ｖｂ２を受け取り、ドレインがラインＶｏｕｔｐおよびＶｏｕｔｍにそれぞれ結合されるＮ−ＦＥＴ１０７２ａおよび１０７２ｂを含んでいる。
【００７５】
低利得ステージ９３２ａは、ソースが回路接地に結合されておりかつゲートが減衰器９２２ａから減衰された信号を受け取るＮ−ＦＥＴ１０３６ａおよび１０３６ｂを含んでいる。アイソレーション・スイッチ１０３８ａおよび１０３８ｂは、１つの端がＮ−ＦＥＴ１０３６ａおよび１０３６ｂのドレインにそれぞれ結合され、かつ他の端が回路接地に結合されている。バッファ・ステージ９５２ａは、それらのソースがＮ−ＦＥＴ１０３６ａおよび１０３６ｂのドレインにそれぞれ結合されており、それらのゲートがバイアス電圧Ｖｂ３を受け取り、そしてそれらのドレインがフィルタ・ステージ９６０ａの差動入力に結合されているＮ−ＦＥＴ１０５４ａおよび１０５４ｂを含んでいる。
【００７６】
フィルタ・ステージ９４０ａおよび９６０ａは、例えば、図６または７に示されているように、共振器タンクおよび２つの分路コンデンサのうちの１つでそれぞれインプリメントされてもよい。コンデンサ１０７４ａおよび１０７４ｂは、それぞれラインＶｏｕｔｐおよびＶｏｕｔｍと回路接地の間で連結される。１０７４ａおよび１０７４ｂおよびバランの９８０は、ＤＶＢ−Ｈにたいしてフィルタリング（filtering）を提供してもよい。
【００７７】
低利得モードがＬＮＡ９２０ａに対して選択されると、低利得ステージ９３２ａにおけるＮ−ＦＥＴ１０３６ａおよび１０３６ｂおよびバッファ・ステージ９５２ａにおけるＮ−ＦＥＴ１０５４ａおよび１０５４ｂがオンされる。アイソレーション・スイッチ１０３８ａおよび１０３８ｂは、低利得ステージ９３２ａを動作させるために開かれてもよい。高利得ステージ９３０ａにおけるＮ−ＦＥＴ１０３２ａおよび１０３２ｂおよびバッファ・ステージ９５０ａにおけるＮ−ＦＥＴ１０５２ａおよび１０５２ｂはオフされてもよい。しかし、Ｎ−ＦＥＴ１０３２ａおよび１０３２ｂの寄生ゲート・ドレイン間キャパシタンスＣｇｄおよびＮ−ＦＥＴ１０５２ａおよび１０５２ｂの寄生ソース・ドレイン間キャパシタンスＣｄｓを通じての漏洩経路が存在するかもしれない。アイソレーション・スイッチ１０３４ａおよび１０３４ｂは、回路接地への漏洩信号を遮断（short out）し、そして高利得ステージ９３０ａからの良好なアイソレーションを提供するために閉じられてもよい。
【００７８】
高利得モードが選択されると、高利得ステージ９３０ａおよびバッファ・ステージ９５０ａにおけるＮ−ＦＥＴｓはオンされてもよく、また、低利得ステージ９３２ａおよびバッファ・ステージ９５２ａにおけるＮ−ＦＥＴｓはオフされてもよい。低利得ステージ９３２ａからの良好なアイソレーションを提供するために、アイソレーション・スイッチ１０３４ａお９よび１０３４ｂは開かれてもよく、そして、アイソレーション・スイッチ１０３８ａおよび１０３８ｂは閉じられてもよい。低利得ステージ９３２ａおよびバッファ・ステージ９５２ａにおけるＮ−ＦＥＴｓをオフさせることが高い利得モードにおいて十分なアイソレーションを提供できるならば、アイソレーション・スイッチ１０３８ａおよび１０３８ｂは省略されてもよい。
【００７９】
一般に、集積フィルタを備えた増幅器は、利得ステージおよびフィルタ・ステージを含んでいてもよい。利得ステージは、入力信号に対して信号増幅を提供してもよい。フィルタ・ステージは、利得ステージに結合されてもよく、また、干渉／不所望信号を減衰させるために入力信号に対してフィルタリングを提供してもよい。増幅器は、フィルタ・ステージに結合されたバッファ・ステージをさらに含んでもよい。バッファ・ステージは、フィルタ・ステージからのフィルタされた信号をバッファしてもよい。例えば、図４Ａ、４Ｂおよび６に示されているように、利得ステージ、フィルタ・ステージおよびバッファ・ステージは、電源と回路接地の間に結合されかつスタック（stacked）されてもよい。
【００８０】
増幅器は、第２のフィルタ・ステージおよび第２のバッファ・ステージをさらに含んでもよい。第２のフィルタ・ステージは、バッファ・ステージに結合されてもよく、また、干渉信号をさらに減衰させるために入力信号に対して付加的なフィルタリングを提供してもよい。第２のバッファ・ステージは、第２のフィルタ・ステージに結合されてもよく、また、第２のフィルタ・ステージからの第２のフィルタされた信号をバッファしてもよい。例えば、図５および７に示されるように、それらのステージはすべて電源電圧と回路接地の間に結合されかつスタックされてもよい。
【００８１】
フィルタ・ステージは、楕円ローパスフィルタ（elliptical lowpass filter）またはある他のタイプのフィルタをインプリメントしてもよい。各フィルタ・ステージは、共振器タンクを形成するために並列に結合されうるインダクタおよびコンデンサを含んでいてもよい。その共振器タンクは、所望の信号を通過させ、そして、共振周波数の近くの干渉信号を減衰させてもよい。増幅器は、特定の周波数（例えば１．８ＧＨｚ）において最大の信号減衰基準を有していてもよく、また、共振器タンクは、この周波数の近くでノッチを提供してもよい。各フィルタ・ステージは、インダクタの１つの端（または各端）に結合された分路コンデンサをさらに含んでもよい。各分路コンデンサは、高い周波数において低いインピーダンス経路を形成してもよい。
【００８２】
差動デザインの場合には、１つの共振器タンクは、利得ステージの反転出力に結合されてもよく、そして、他の共振器タンクは、利得ステージの非反転出力に結合されてもよい。２つの共振器タンクの１つの端（または各端）の間にコンデンサが結合されてもよい。それら２つの共振器タンクにおけるインダクタは、破壊的結合を達成するように形成されてもよい。例えば、１つのインダクタは、時計方向における第１のスパイラル・インダクタでインプリメントされてもよく、そして、他のインダクタは、反時計方向における第２のスパイラル・インダクタでインプリメントされてもよい。
【００８３】
集積フィルタを備えた増幅器は、ＬＮＡまたはある他のタイプの増幅器であってもよい。入力信号は、ＤＶＢ−Ｈ、ＩＳＤＢ−Ｔ、ＭｅｄｉａＦＬＯ（登録商標）、等に対するブロードキャスト信号であってもよい。入力信号はまた、ＣＤＭＡ２０００、ＵＭＴＳ、ＧＳＭ（登録商標）、等のような無線通信システムに対するものであってもよい。
【００８４】
集積フィルタを備えた増幅器（例えば、ＬＮＡ）はまた、複数の利得経路を有していてもよい。第１の利得パスは、第１の利得ステージ、第１のフィルタ・ステージおよび第１のバッファ・ステージを含んでいてもよい。第１の利得ステージは、入力信号に対して信号増幅（例えば、高利得）を提供してもよく、そして、有効にされると、第１の増幅された信号を出力してもよい。第１のフィルタ・ステージは、第１の利得ステージに結合されてもよく、また、第１の増幅された信号に対してフィルタリングを提供してもよい。第１のバッファ・ステージは、第１のフィルタ・ステージに結合されてもよく、そして、第１のフィルタ・ステージからのフィルタされた信号をバッファしてもよい。第１の利得ステージは、第１の利得ステージの内部ノードとＡＣ接地の間に結合されて、無効になったときに、第１の利得ステージを分離させるために使用される１つまたは複数のスイッチを含んでいてもよい。
【００８５】
第２の利得パスは、第２の利得ステージおよび第２のバッファ・ステージを含んでいてもよい。
【００８６】
第２の利得ステージは、入力信号に対して信号増幅（例えば、低利得）を提供してもよく、また、有効になったときに、第２の増幅された信号を出力してもよい。第２のバッファ・ステージは、第２の利得ステージに結合されてもよく、また、第２の増幅された信号をバッファしてもよい。第２の利得パスは、入力信号を減衰させかつ減衰された信号を第２の利得ステージに提供してもよい減衰器をさらに含んでもよい。
【００８７】
増幅器は、第２のフィルタ・ステージおよび第３のバッファ・ステージをさらに含んでもよい。第２のフィルタ・ステージは、第１および第２バッファ・ステージに結合されてもよく、そして、第１のまたは第２増幅された信号に対してフィルタリングを提供してもよい。第３のバッファ・ステージは、第２のフィルタ・ステージに結合されてもよく、そして、第２のフィルタ・ステージからの第２のフィルタされた信号をバッファしてもよい。
【００８８】
集積フィルタを備えた増幅器の種々のデザインが上記に記述された。増幅器は、通信、ネットワーキング、計算、家電、等のような種々の用途に使用されてもよい。増幅器は、ブロードキャスト受信機、携帯電話、ＰＤＡ、ワイヤレス装置、ハンドヘルド装置、無線モデム、ラップトップ・コンピュータ、コードレスホン等のために使用されてもよい。増幅器はまた、ＣＤＭＡ２０００システム、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）システム、ＧＳＭ（登録商標）システム、ＷＬＡＮ、ブロードキャスト・システムなどのような種々の通信システムに使用されてもよい。増幅器はまた、ブルートゥース（登録商標）・デバイス、全地球測位システム（ＧＰＳ）受信機、等に使用されてもよい。
【００８９】
ここに記述された集積フィルタを備えた増幅器は、ＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント基板（ＰＣＢ）、電子装置、等内でインプリメントされてもよい。増幅器はまた、相補型金属酸化膜半導体（ＣＭＯＳ）、Ｎ−チャネルＭＯＳ（Ｎ−ＭＯＳ）、Ｐ−チャネルＭＯＳ（Ｐ−ＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、ケイ素ゲルマニウム（ＳｉＧｅ）、ガリウムアルセニド（ＧａＡｓ）、等のような種々のＩＣプロセス技術で製造されてもよい。
【００９０】
ここに記述された集積フィルタを備えた増幅器をインプリメントする装置はスタンド・アロンのデバイスであってもよく、またはより大きい装置の一部であってもよい。装置は、（ｉ）スタンド・アロンのＩＣ、（ｉｉ）データおよび／または命令を格納するためのメモリＩＣを含んでもよい１つのセットの１つまたは複数のＩＣ、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）あるいはＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他の装置内に組み込まれてもよいモジュール、（ｖｉ）受信機、携帯電話、ワイヤレス装置、送受話器、またはモバイル装置、（ｖｉｉ）等であってもよい。
【００９１】
本開示の前記記述は、本開示を当業者が実施または使用でくるようにするために提供された。本開示に対する種々の修正は、当業者に容易に明白になるであろう、また、ここに定義された総括的な原理は、本開示の範囲から逸脱することなしに、他の変更に適用されてもよい。したがって、本開示は、ここに記述された事例およびデザインに限定されることを意図されておらず、ここに開示された原理および新規な特徴に一致する最も広い範囲を与えられるべきものである。
【００９２】
本特許出願は、両方とも本譲受人に譲渡されかつ参照によってここに明示的に組み込まれた２００７年２月２３日に提出された「広帯域増幅器のための集積インターステージ帯域外干渉拒否フィルタ」（NTEGRATED INTER-STAGE OUT-OF-BAND INTERFERER REJECTION FILTER FOR WIDEBAND AMPLIFIER）というタイトルの仮出願第６０／８９１２５８号および２００７年３月３０日に提出された「広帯域増幅器のための集積インターステージ帯域外干渉拒否フィルタ」（NTEGRATED INTER-STAGE OUT-OF-BAND INTERFERER REJECTION FILTER FOR WIDEBAND AMPLIFIER）というタイトルの仮出願第６０／９０９４０６号に対する優先権を主張する。
【技術分野】
【０００１】
本開示は、一般的には回路に関し、さらの具体的には増幅器に関する。
【背景技術】
【０００２】
増幅器は、信号増幅を提供するために種々のエレクトロニクス・デバイスで一般に使用される。異なる用途に対して異なるタイプの増幅器が利用可能である。例えば、携帯電話のような無線デバイスは、双方向通信のための送信機および受信機を含んでいてもよい。送信機は、電力増幅器（ＰＡ）を利用してもよく、受信機は、低雑音増幅器（ＬＮＡ）を利用してもよく、そして、送信機および受信機は、可変利得増幅器（ＶＧＡ）を利用してもよい。
【０００３】
ＬＮＡは、通信チャンネルによって受信された低振幅信号を増幅するために、受信機で一般に使用される。ＬＮＡは、受信信号が遭遇する最初の能動回路であることが多く、従っていくつかの重要な領域において受信機の性能に対して大きな影響を及ぼす。第１に、ＬＮＡの雑音が受信信号に直接注入され、かつ後続ステージの雑音がＬＮＡの利得によって有効に低減されるので、ＬＮＡは、雑音性能に対して大きな影響を有する。第２に、ＬＮＡは、外部のおよび／または内部ソースから来るであろう大きな干渉信号（またはジャマー）を処理できなければならない。これらの干渉信号は、所望の信号帯域幅内に入りかつ受信機性能を低下させうる相互変調歪み（intermodulation distortion）を惹起することがある。
【０００４】
従って、良好な雑音性能を有しかつ大きい干渉信号に対処できる増幅器に対する技術的必要性がある。
【発明の概要】
【０００５】
集積フィルタを備え、良好な雑音性能を有しかつ大きい干渉信号に対処できる増幅器がここに記述される。１つのデザインでは、集積フィルタを備えた増幅器（例えば、ＬＮＡ）は、利得ステージおよびフィルタ・ステージを含んでいてもよい。利得ステージは、入力信号に対して信号増幅を提供してもよい。フィルタ・ステージは、利得ステージに結合されてもよく、そして、干渉信号を減衰させるために入力信号に対するフィルタリング（filtering）を提供する。増幅器は、フィルタ・ステージに結合されかつフィルタ・ステージからのフィルタされた信号をバッファするために使用されてもよいバッファ・ステージをさらに含む。利得ステージ、フィルタ・ステージおよびバッファ・ステージは、スタック（stacked）されかつ電源電圧と回路接地の間に結合されてもよい。
【０００６】
増幅器は、第２のフィルタ・ステージおよび第２のバッファ・ステージをさらに含んでもよい。第２のフィルタ・ステージは、バッファ・ステージに結合されてもよく、かつ、干渉信号をさらに減衰させるために入力信号に対する追加のフィルタリング（filtering）を提供してもよい。第２のバッファ・ステージは、第２のフィルタ・ステージに結合され、かつ、第２のフィルタ・ステージからの第２のフィルタされた信号をバッファするために使用されてもよい。これらのステージのすべては、電源電圧と回路接地の間に結合されかつスタックされてもよい。
【０００７】
フィルタ・ステージは、楕円ローパスフィルタまたはある他のタイプのフィルタをインプリメントしてもよい。各フィルタ・ステージは、共振器タンクを形成するために並列に結合されるインダクタおよびコンデンサを含んでいてもよい。このタンクは、所望の信号を通過させ、かつ、干渉信号を減衰させてもよい。各フィルタ・ステージは、高い周波数で低いインピーダンス経路を形成するためにインダクタの１つの端（または各端）に結合された分路コンデンサをさらに含んでもよい。
【０００８】
集積フィルタを備えた増幅器は、シングルエンド・デザインまたは差動デザインでインプリメントされてもよい。本開示の種々の態様および特徴が、下記にさらに詳細に記述される。
【図面の簡単な説明】
【０００９】
【図１】図１は、ブロードキャスト受信機のブロック図を示す。
【図２】図２は、受信機の帯域外信号減衰基準のプロットを示す。
【図３Ａ】図３Ａは、１つの集積フィルタ・ステージを備えたＬＮＡのブロック図を示す。
【図３Ｂ】図３Ｂは、２つの集積フィルタ・ステージを備えたＬＮＡのブロック図を示す。
【図４Ａ】図４Ａは、１つの集積フィルタ・ステージを備えたシングルエンドＬＮＡを示す。
【図４Ｂ】図４Ｂは、１つの集積フィルタ・ステージを備えた他のシングルエンドＬＮＡを示す。
【図４Ｃ】図４Ｃは、図４ＢにおけるＬＮＡの小信号モデルを示す。
【図５】図５は、２つの集積フィルタ・ステージを備えたシングルエンドＬＮＡを示す。
【図６】図６は、１つの集積フィルタ・ステージを備えた差動ＬＮＡを示す。
【図７】図７は、２つの集積フィルタ・ステージを備えた差動ＬＮＡを示す。
【図８Ａ】図８は、図７のＬＮＡにおける４つのインダクタのデザインを示す。
【図８Ｂ】図８は、図７のＬＮＡにおける４つのインダクタのデザインを示す。
【図９】図９は、マルチプル利得モードを備えた３つのＬＮＡのブロック図を示す。
【図１０】図１０は、集積フィルタおよびマルチプル利得モードを備えた差動ＬＮＡを示す。
【図１１】図１１は、２つのフィルタ・ステージ２の周波数レスポンスのプロットを示す。
【詳細な説明】
【００１０】
ここに記述される集積フィルタを備えた増幅器は、ブロードキャスト受信機、携帯電話、携帯情報端末（ＰＤＡ）、ハンドヘルド装置、無線モデム、ラップトップ・コンピュータ、コードレスホン、家電デバイスなどのような種々のエレクトロニクス・デバイスに使用されてもよい。増幅器はまた、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交ＦＤＭＡ（ＯＦＤＭＡ）システム、単一のキャリアのＦＤＭＡ（ＳＣ−ＦＤＭＡ）システム、無線ローカルエリアネットワーク（ＷＬＡＮ）、ブロードキャスト・システム、衛星測位システム、等のような種々の通信システムに使用されてもよい。
【００１１】
明確にするために、ブロードキャスト受信機における集積フィルタを備えた増幅器の使用が下記に記述される。ブロードキャスト受信機は、ＭｅｄｉａＦＬＯＴＭ、ハンドヘルドのためのデジタル・ビデオ・ブロードキャステイング（ＤＶＢ−Ｈ）、地上波テレビジョン放送のための総合サービス・デジタル・ブロードキャスト（ＩＳＤＢ−Ｔ）および／または、他の地上波ブロードキャス・トシステムをサポートしてもよい。ＭｅｄｉａＦＬＯ（登録商標）システムは、６９８〜７４６ＭＨｚの周波数範囲内の６メガヘルツ（ＭＨｚ）帯域幅で動作してもよい。ＤＶＢ−Ｈシステムは、４７０〜８６０ＭＨｚの周波数範囲内の５、６、７あるいは８ＭＨｚの帯域幅で動作してもよい。ＩＳＤＢ−Ｔシステムは、４７０〜７７０ＭＨｚの周波数範囲内の６ＭＨｚの帯域幅で動作してもよい。ＭｅｄｉａＦＬＯ（登録商標）は、２００６年８月付けの「地上波モバイル・マルチメデイア・マルチキャストのためのフォワード・リンク・オンリー・エアインターフェース仕様（Forward Link Only Air Interface Specification for Terrestrial Mobile Multimedia Multicast）というタイトルの文書ＴＩＡ−１０９９に記載されている。ＤＶＢ−Ｈは、２００４年１１月付けの「ディジタル・ビデオ・ブロードキャステイング（ＤＶＢ）；デジタル地上波テレビのためのフレーミング構造、チャネル符号化、および変調」というタイトルの文書ETSI EN 300 744に記載されている。ＩＳＤＢ−Ｔは、２００３年７月付けの「デジタル地上波テレビ放送用の伝送システム」とタイトルの文書ＡＲＩＢ ＳＴＤ−Ｂ３１に記載されている。これらの文書は、公的に入手可能である。
【００１２】
図１は、ブロードキャスト受信機１００のデザインのブロック図を示す。このデザインでは、ブロードキャスト受信機１００は、多周波数帯および多モードに使用されてもよい３つのＬＮＡ１２０ａ、１２０ｂおよび１２０ｃを含んでいる。１つのデザインでは、ＬＮＡ１２０ａは、ＤＶＢ−Ｈおよび／またはＩＳＤＢ−Ｔをサポートし、ＬＮＡ１２０ｂは、７１９から７４６ＭＨｚまでの高バンドＭｅｄｉａＦＬＯ（登録商標）をサポートし、そして、ＮＡ１２０ｃは、６９８から７１９ＭＨｚまで低バンドＭｅｄｉａＦＬＯ（登録商標）をサポートする。一般に、受信機は、任意の数の周波数バンド及び任意の数のモードに対する任意の数のＬＮＡを含んでもよい。各ＬＮＡは、１つまたは複数のモードおよび１つ又は複数の周波数バンドをサポートしてもよい。
【００１３】
受信機は、スーパーヘテロダイン・アーキテクチャまたは直接変換アーキテクチャでインプリメントされてもよい。スーパーヘテロダイン・アーキテクチャでは、受信信号は、多ステージで無線周波数（ＲＦ）からベースバンドへ、例えば、１つのステージでＲＦから中間周波数（ＩＦ）へ、そして他のステージでＩＦからベースバンドへダウンコンバートされる。ゼロＩＦアーキテクチャとも呼ばれる直接変換アーキテクチャでは、受信信号は、１つのステージでＲＦからベースバンドへダウンコンバートされる。スーパーヘテロダインおよび直接変換アーキテクチャは、異なる回路ブロックを使用してもよくおよび／または異なる要件を有していてもよい。下記の説明は、ブロードキャスト受信機１００が直接変換アーキテクチャをインプリメントすると仮定する。
【００１４】
ブロードキャスト受信機１００では、アンテナ１１０は放送局からブロードキャスト信号を受け取り、アンテナ・インタフェース・ユニット１１２に受信信号を供給する。ユニット１１２は１つまたは複数のスイッチ、フィルタ、バラン（baluns）、等を含んでもよい。各フィルタは、指定周波数範囲内の信号コンポーネントを通過させてもよく、また、表面弾性波（ＳＡＷ）フィルタ、セラミック・フィルタあるいはある他のタイプのフィルタでインプリメントされてもよい。複数のフィルタがユニット１１２内に存在する場合には、それらのフィルタのうちの１つが使用に選ばれてもよく、また、スイッチが、その選択されたフィルタにアンテナ１１０を結合してもよい。シングルエンドー差動変換、インピーダンス変換、フィルタリング、等ために、バランが使用されてもよい。
【００１５】
図１に示されているデザインでは、ＬＮＡ１２０ａは差動増幅器であり、他方、ＬＮＡ１２０ｂおよび１２０ｃはシングルエンド増幅器である。一般に、各ＬＮＡのシングルエンドまたは差動デザインの選択は、システム要件および／またはデザインの複雑性、電力消費、コスト、等のような他の考慮事項に基づいてなされてもよい。ＤＶＢ−ＨまたはＩＳＤＢ−Ｔモードが選択されたときには、ユニット１１２は、受信信号を処理し、そして、ラインＶｉｎｐおよびＶｉｎｍ上に差動ＬＮＡ入力信号を供給してもよい。ＬＮＡ１２０ａは、差動ＬＮＡ入力信号を増幅し、そして、ラインＶｏｕｔｐおよびＶｏｕｔｍ上に差動ＬＮＡ出力信号を供給してもよい。高帯域ＭｅｄｉａＦＬＯ（登録商標）モードが選択されたときには、ユニット１１２は、受信信号を処理し、そして、ラインＶｉｎｐ上にシングルエンドＬＮＡ入力信号をラインで供給してもよい。ＬＮＡ１２０ｂは、ＬＮＡ入力信号を増幅し、そして、ラインＶｏｕｔｐ上にＬＮＡ出力信号を提供してもよい。低帯域ＭｅｄｉａＦＬＯ（登録商標）モードが選択された場合には、ユニット１１２は、受信信号を処理し、そして、ラインＶｉｎｍ上にシングルエンドＬＮＡ入力信号を供給してもよい。ＬＮＡ１２０ｃはＬＮＡ入力信号を増幅し、そして、ラインＶｏｕｔｍ上にＬＮＡ出力信号を供給してもよい。
【００１６】
出力ステージ１３０はラインＶｏｕｔｐおよび／またはラインＶｏｕｔｍ上でＬＮＡ出力信号を受け取ってもよく、また、ミキサ１４０ａおよび１４０ｂに差動調整信号を供給してもよい。出力ステージ１３０は、シングルエンドー差動変換のためのバランおよび１つまたは複数のプログラム可能な減衰器、バッファ、増幅器、等を含んでもよい。ミキサ１４０ａは、調整信号を、ＬＯ生成器１４４からの同相の（Ｉ）局部発振器（ＬＯ）信号でダウンコンバートし、そして、Ｉダウンコンバード信号を供給してもよい。ローパスフィルタ１４２ａは、Ｉダウンコンバート信号をフィルタし、そして、Ｉベースバンド信号（Ｉｂｂ）をデータ・プロセッサ１５０へ供給する。同様に、ミキサ１４０ｂは、出力ステージ１３０からの調整信号をＬＯ生成器１４４からの直交（Ｑ）ＬＯ信号でダウンコンバートし、そして、Ｑダウンコンバート信号を供給してもよい。ローパスフィルタ１４２ｂは、Ｑダウンコンバート信号をフィルタし、そして、Ｑベースバンド信号（Ｑｂｂ）をデータ・プロセッサ１５０に供給してもよい。
【００１７】
ＬＯ生成器１４４は、ミキサ１４０ａおよび１４０ｂに対してそれぞれのＩおよびＱのＬＯ信号を生成してもよい。ＬＯ生成器１４４は、１つまたは複数の電圧制御発振器（ＶＣＯ）、位相ロック・ループ（ＰＬＬ）、基準発信器、等を含んでいてもよい。
【００１８】
図１は実施例の受信機デザインを示す。一般に、受信機における信号の調整（conditioning）は、１つまたは複数の増幅器、フィルタ、ミキサ、等によって行なわれてもよい。これらの回路ブロックは、図１に示される構成とは異なって配列されてもよい。さらに、図１に示されていない他の回路ブロックは、受信機で信号を調整するために使用されてもよい。この受信機の全てまたは一部は、１つまたは複数のＲＦ集積回路（ＲＦＩＣ）、混合信号ＩＣ、等上でインプリメントされてもよい。例えば、ブロードキャスト受信機１００におけるＬＮＡ１２０ａ、１２０ｂおよび１２０ｃ、ならびに後続のアナログ回路は、ユニバーサル・ブロードキャスト・モデム（ＵＢＭ）チップでインプリメントされてもよい。
【００１９】
データ・プロセッサ１５０は、データ受信および他の機能のための種々の処理装置を含んでいてもよい。例えば、データ・プロセッサ１５０は、デジタル信号プロセッサ（ＤＳＰ）、縮小命令セット型コンピュータ（ＲＩＳＣ）プロセッサ、中央処理装置（ＣＰＵ）、等を含んでいてもよい。コントローラ／プロセッサ１６０は、ブロードキャスト受信機１００における動作を制御してもよい。メモリ１６２は、ブロードキャスト受信機１００のためのプログラム・コードおよびデータを格納してもよい。データ・プロセッサ１５０、コントローラ／プロセッサ１６０、および／またはメモリ１６２は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上でインプリメントされてもよい。
【００２０】
アンテナ１１０からの受信信号は、所望の信号ならびにグローバル・システム・フォア・グローバル・システム（ＧＳＭ(登録商標)）、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）、ＷＬＡＮ、等のような他の通信システムからのものであってもよい干渉信号を含んでもよい。ＬＮＡ１２０ａ、１２０ｂまたは１２０ｃは、受信信号を増幅し、そして、その増幅信号を、出力ステージ１３０を通じてミキサ１４０ａおよび１４０ｂに供給してもよい。ミキサ１４０ａおよび１４０ｂは、その増幅信号を、所望の信号の中心周波数であってもよいｆＬＯの基本周波数を有するＬＯ信号でダウンコンバートしてもよい。その後、所望の信号は、ＬＯ信号の基本周波数によってベースバンドにダウンコンバートされてもよい。しかしながら、ＬＯ信号（あるいは３ｆＬＯ）の第３高調波およびＬＯ信号（あるいは５ｆＬＯ）の第５高調波の近くにある干渉信号もダウンコンバートされ、かつ、所望の信号帯域内にあってもよい。ＬＯ信号の調波のレシプロカル・ミキシング（reciprocal mixing）による帯域内歪み成分が受信機性能を低下させることがありうる。
【００２１】
多目的無線装置の場合のように受信機１００と同一場所に配置された送信機から干渉信号が来る場合には、干渉信号は所望の信号よりもはるかに大きく、かつ、特に強くなることがある所望の信号帯域幅にダウンコンバートされる大きい干渉信号は、所望の信号を「スワンプ・アウト」（swamp out）することがある。相互変調歪みによって惹起される所望信号のこの減感化（desensitization）は、一般に「ブロッキング」（blocking）として知られている。
【００２２】
大きい干渉信号による潜在的な逆効果は、いくつかの方法で対処できる。第１に、受信信号は、ＬＮＡに渡される前にフィルタされてもよい。しかしながら、この前置ＬＮＡフィルタリングは、所望の信号を減衰させ、ノイズ性能を低下させることがある。さらに、前置ＬＮＡフィルタリングは、大きな干渉信号の十分な減衰を提供できないことがある。第２に、ＬＯ調波のレシプロカル・ミキシング（reciprocal mixing）による歪み成分の大きさを減少させるために、ミキサは高い直線性をもってデザインされることがある。しかしながら、高直線性要件は、ミキサのデザインを複雑にし、より高い電力消費量を生ずることになる。
【００２３】
１つの態様では、集積フィルタを備えたＬＮＡは、良好なノイズ性能を達成し、かつ受信機の性能を低下させることになる干渉信号を減衰させるために使用されうる。受信信号は、ＬＮＡに直接渡されてもよいし、あるいはＬＮＡに渡される前にフィルタにかけられてもよい。ＬＮＡは、受信機に対して所望のノイズ性能を提供するようにデザインされてもよい。集積フィルタは、干渉信号の所望の減衰を提供するようにデザインされてもよい。下記に述べられるように、集積フィルタを備えたＬＮＡは、種々のデザインでインプリメントされてもよい。
【００２４】
図２は、ＤＶＢ−Ｈ信号を受信する場合の受信機１００に対する帯域外信号減衰基準のプロットを示す。所望のＤＶＢ−Ｈ信号は、７５０ＭＨｚの近くにあってもよい。ＧＳＭ（登録商標）８５０帯域（約８８０ＭＨｚ）、ＤＣＳまたはＧＳＭ（登録商標）１８００帯域（約１．８ＧＨｚ）、ＰＣＳまたはＵＭＴＳ帯域（約２ＧＨｚ）、ＷＬＡＮに使用されるＩＳＭ帯域（約２．４ＧＨｚ）、ＧＳＭ（登録商標）８５０帯域（約２．７ＧＨｚ）の第３高調波、等に干渉信号が存在してもよい。
【００２５】
図２は、１つのデザインによる各周波数帯における干渉信号の要求減衰量を示す。このデザインでは、ＧＳＭ（登録商標）８５０帯域における干渉信号は、６デシベル（ｄＢ）だけ減衰されてもよく、ＧＳＭ（登録商標）１８００帯域における干渉信号は、７１ｄＢだけ減衰されてよい、等である。ミキサ１４０ａおよび１４０ｂがＧＳＭ（登録商標）１８００帯域で２５ｄＢの除去を提供することができる高調波除去ミキサでインプリメントされる場合には、ＧＳＭ（登録商標）１８００帯域中の干渉信号は、７１ｄＢではなくて４６ｄＢだけ減衰されてもよい。各周波数帯の減衰量が、高調波除去ミキサがある場合とない場合で、図２に与えられる。
【００２６】
一般に、各周波数帯における減衰量は、所望の信号電力、干渉信号電力、ユニット１１２による損失量、所望の信号と干渉信号との間のアンテナ離間の大きさ、基本周波数と高調波とにおけるミキサの変換利得の差、所望の信号の所要信号対ノイズ比（ＳＮＲ）、所望のマージン、等のような種々の要因に依存してもよい。いかなる場合でも、集積フィルタを備えたＬＮＡは、帯域外信号減衰基準、例えば、図２に示されている基準を満たすために使用されてもよい。
【００２７】
図３Ａは、１つの集積フィルタ・ステージを備えたシングルエンドＬＮＡ３２０ａのデザインのブロック図を示す。ＬＮＡ３２０ａは、図１のＬＮＡ１２０ｂまたは１２０ｃに使用されてもよい。ＬＮＡ３２０ａは、利得ステージ３３０、フィルタ・ステージ３４０およびバッファ・ステージ３５０を含んでいる。利得ステージ３３０は、ラインＶｉｎｐまたはＶｉｎｍからＬＮＡ入力信号Ｖｉｎを受け取り、固定または可変利得をもってＬＮＡ入力信号を増幅し、そして、増幅された信号を提供する。フィルタ・ステージ３４０は、フィルタ・レスポンスで増幅信号をフィルタし、そして、フィルタされた信号を提供する。バッファ・ステージ３５０はそのフィルタされた信号をバッファし、そして、ラインＶｏｕｔｐまたはＶｏｕｔｍ上にＬＮＡ出力信号Ｖｏｕｔを供給する。
【００２８】
図３Ｂは、２つの集積フィルタ・ステージを備えたシングルエンドＬＮＡ３２０ｂのデザインのブロック図を示す。ＬＮＡ３２０ｂも図１のＬＮＡ１２０ｂまたは１２０ｃに使用されてもよい。ＬＮＡ３２０ｂは、図３Ａに示された利得ステージ３３０、第１のフィルタ・ステージ３４０および第１のバッファ・ステージ３５０を含んでいる。ＬＮＡ３２０ｂは、第２のフィルタ・ステージ３６０と第２のバッファ・ステージ３７０を含んでいる。利得ステージ３３０は、ＬＮＡ入力信号Ｖｉｎを増幅し、そして、その増幅された信号を供給する。フィルタ・ステージ３４０は、増幅された信号を第１のフィルタ・レスポンスでフィルタし、そして、第１のフィルタされた信号を供給する。バッファ・ステージ３５０は、第１のフィルタされた信号をバッファし、バッファされた信号を供給する。フィルタ・ステージ３６０は、バッファされた信号を第２のフィルタ・レスポンスでフィルタして、第２のフィルタされた信号を供給する。バッファ・ステージ３７０は、第２のフィルタされた信号をバッファして、ＬＮＡ出力信号Ｖｏｕｔを供給する。
【００２９】
一般に、ＬＮＡは、任意の数の利得ステージ、任意の数のフィルタ・ステージ、任意の数のバッファ・ステージ、および／または、他のステージを含んでもよい。利得ステージとフィルタ・ステージの数は、システム要件および／またはデザイン複雑性、シリコン領域、電力消費、等のような他の考慮事項に依存してもよい。各利得ステージは、固定利得または可変利得を提供してもよい。各フィルタ・ステージは、適切なフィルタ・レスポンスを有していてもよい。複数のフィルタ・ステージが存在する場合には、これらのフィルタ・ステージの周波数レスポンスは、（ｉ）所望の全フィルタ・レスポンスを共同して達成するようにまたは（ｉｉ）他のステージに関係なく各ステージに独立して決定されてもよい。全体的なフィルタ・レスポンスは、楕円フィルタ・レスポンス、チェビシェフ・フィルタ・レスポンス、等であってもよい。バッファ・ステージは、最後のフィルタ・ステージ、等の後で、フィルタ・ステージの間に挿入されてもよい。
【００３０】
集積フィルタを備えた差動ＬＮＡは、集積フィルタを備えたシングルエンドＬＮＡと同様の態様でインプリメントされてもよい。差動回路は、シングルエンド回路の代わりに差動ＬＮＡに使用されてもよい。例えば、１つの集積フィルタ・ステージを備えた差動ＬＮＡは、差動利得ステージ、差動フィルタ・ステージおよび差動バッファ・ステージでインプリメントされてもよい。２つの集積フィルタ・ステージを備えた差動ＬＮＡは、差動利得ステージ、第１の差動フィルタ・ステージ、第１の差動バッファ・ステージ、第２の差動フィルタ・ステージ、および第２の差動バッファ・ステージでインプリメントされてもよい。
【００３１】
図４Ａは、１つの集積フィルタ・ステージを備えたシングルエンドＬＮＡ４２０ａの概略図を示している。ＬＮＡ４２０ａは、図３ＡにおけるＬＮＡ３２０ａの１つのデザインであり、図１におけるＬＮＡ１２０ｂまたは１２０ｃに使用されてもよい。ＬＮＡ４２０ａは、利得ステージ４３０、フィルタ・ステージ４４０、バッファ・ステージ４５０および負荷回路４８０を含んでいる。
【００３２】
利得ステージ４３０は、回路接地に結合されたソース、ＬＮＡ入力信号Ｖｉｎを受け取るゲート、および増幅された信号を供給するドレインを有するＮ−チャネル電界効果トランジスタ（Ｎ−ＦＥＴ）４３２を含んでいる。フィルタ・ステージ４４０は、インダクタ４４２とコンデンサ４４４および４４６を含んでいる。インダクタ４４２は、一端をＮ−ＦＥＴ４３２のドレインに結合され、他端をバッファ・ステージ４５０におけるＮ−ＦＥＴ４５２のソースに結合されている。コンデンサ４４４は、インダクタ４４２と並列に結合されている。コンデンサ４４６は、一端をＮ−ＦＥＴ４３２のドレインに結合され、他端を回路接地に結合されている。バッファ・ステージ４５０は、バイアス電圧Ｖｂ１を受け取るゲート、およびＬＮＡ出力信号Ｖｏｕｔを提供するドレインを有するＮ−ＦＥＴ４５２を含んでいる。負荷回路４８０は、Ｎ−ＦＥＴ４５２のドレインと電源電圧ＶＤＤの間に結合されている。
【００３３】
Ｎ−ＦＥＴ４３２は、入力信号Ｖｉｎに対して信号増幅を提供する。Ｎ−ＦＥＴ４５２は、Ｎ−ＦＥＴ４３２に対して負荷絶縁を提供し、そして、負荷回路４８０を駆動する。負荷回路４８０は、Ｎ−ＦＥＴ４５２に対して負荷を提供し、また、出力インピーダンス整合のような他の機能を行なうことができる。負荷回路４８０は、１つまたは複数の抵抗器、インダクタ、コンデンサ、トランジスタ、等を含んでいてもよい。
【００３４】
フィルタ・ステージ４４０は、ＬＮＡ４２０ａに対して所望の周波数レスポンスを提供する。インダクタ４４２およびコンデンサ４４４は、共振器タンクを形成している。このタンクの共振周波数は、最も多い減衰が所望される周波数に、例えば、図２にしめされたデザインでは約１．８ＧＨｚに設定されてもよい。共振器タンクは、共振周波数で高いインピーダンスを、そして所望の信号周波数および他の周波数で低いインピーダンスを提供する。コンデンサ４４６は、所望の信号周波数で高いインピーダンスを、そして所望の信号周波数以上の高い周波数で低いインピーダンスを提供する。インダクタ４４２とコンデンサ４４４および４４６は、所望の信号に対する所望のローパス特性、ならびに干渉信号に対する所望のストップバンド特性を得るように設計されてもよい。
【００３５】
図４Ｂは、１つの集積フィルタ・ステージを備えたシングルエンドＬＮＡ４２０ｂの概略図を示す。ＬＮＡ４２０ｂは、図３ＡにおけるＬＮＡ３２０ａの他のデザインであり、図１におけるＬＮＡ１２０ｂまたは１２０ｃに使用されてもよい。ＬＮＡ４２０ｂは、図４ＡのＬＮＡ４２０ａにおける回路部品のすべてを含んでいる。ＬＮＡ４２０ｂは、一端をフィルタ・ステージ４４０の出力に結合され、かつ他端を回路接地に結合されたコンデンサ４４８をさらに含んでいる。コンデンサ４４８は、高い周波数において他の低インピーダンス経路を提供し、かつ干渉信号の減衰を改善する。
【００３６】
図４Ｃは、図４ＢにおけるＬＮＡ４２０ｂの小信号モデル４２２の概略図を示す。利得ステージ４３０では、Ｎ−ＦＥＴ４３２は、並列にかつ利得ステージ出力と回路接地の間に結合された電流源４３４および抵抗器４３６でモデル化される。抵抗器４３６は、Ｎ−ＦＥＴ４３２の出力抵抗であるＲｏの値を有する。フィルタ・ステージ４４０では、インダクタ４４２は、理想的なインダクタと並列に結合された抵抗器４４３でモデル化される。抵抗器４４３は、インダクタ４４２の抵抗性損失をモデル化し、かつインダクタの直列抵抗および線質係数（Ｑ）に依存するＲｐの値を有する。インダクタ４４２は、Ｌの値を有しており、コンデンサ４４６は、Ｃ１の値を有しており、そして、コンデンサ４４８は、Ｃ２の値を有している。バッファ・ステージ４５０では、Ｎ−ＦＥＴ４５２は、フィルタ・ステージ出力と回路接地の間に結合された抵抗器４５４でモデル化される。抵抗器４５４は、Ｒ＝１／ｇｍ２の値を有し、ここでｇｍ２はＮ−ＦＥＴ４５２のトランスコンダクタンスである。
【００３７】
フィルタ・ステージ４４０の伝達関数Ｈ（ｓ）は次のように表わされうる：
【数１】
【００３８】
ここで、ｇＲｏ＝１／ＲｏはＮ−ＦＥＴ４３２の出力抵抗のトランスコンダクタンスである、
ＺＴ（ｓ）は共振器タンクのインピーダンスである、
Ｉｉｎ（ｓ）はフィルタ・ステージ４４０への入力電流である、
Ｉｏｕｔ（ｓ）はフィルタ・ステージ４４０からの出力電流である。
【００３９】
共振器タンクのインピーダンスは次のように表わされうる：
【数２】
【００４０】
フィルタ・ステージ４４０の３ｄＢ帯域幅ｆｂｗは次のように表わされうる：
【数３】
【００４１】
図１１は、１つのデザインによるフィルタ・ステージ４４０の周波数レスポンスのプロット１１１２を示す。このデザインでは、フィルタ・ステージ４４０は、ＩＣプロセス変化による帯域内利得降下の量を減少させるために最も高いＤＶＢ−Ｈ周波数より１００ＭＨｚだけ高い約９６０ＭＨｚの帯域幅を有する。フィルタ・ステージ４４０は、共振器タンクの共振周波数にノッチ（notch）を有する。このノッチは、この周波数で干渉信号の高い減衰を達成するために、図２に示されたデザインでは１．８ＧＨｚに位置してもよい。
【００４２】
図４Ｃを参照すると、共振器タンクのインダクタンスＬおよびキャパシタンスＣｐは、１．８ＧＨｚであってもよい所望の共振周波数に基づいて選択されてもよい。キャパシタンスＣ１およびＣ２は、ローパスフィルタ特性を提供する。キャパシタンスＣ１は、Ｎ−ＦＥＴ４３２の出力インピーダンスＲｏに基づいて選択されてもよい。キャパシタンスＣ２は、カスコード（cascode）Ｎ−ＦＥＴ４５２のソース・インピーダンスに基づいて選択されてもよい。
【００４３】
図５は、２つの集積フィルタ・ステージを備えたシングルエンドＬＮＡ５２０の概略図を示す。ＬＮＡ５２０は、図３ＢにおけるＬＮＡ３２０ｂの１つのデザインであり、図１のＬＮＡ１２０ｂまたは１２０ｃに使用されてもよい。ＬＮＡ５２０は、利得ステージ５３０、第１のフィルタ・ステージ５４０、第１のバッファ・ステージ５５０、第２のフィルタ・ステージ５６０、第２のバッファ・ステージ５７０および負荷回路５８０を含んでいる。
【００４４】
利得ステージ５３０は、Ｎ−ＦＥＴ５３２を含んでおり、フィルタ・ステージ５４０は、インダクタ５４２、コンデンサ５４４、５４６および５４８を含んでおり、そしてバッファ・ステージ５５０は、Ｎ−ＦＥＴ５５２を含んでおり、それらのすべてが図４ＢのＬＮＡ４２０ｂに対して上述されたように結合される。フィルタ・ステージ５６０は、インダクタ５６２とコンデンサ５６４、５６６および５６８を含んでいる。インダクタ５６２は、一端をＮ−ＦＥＴ５５２のドレインに結合され、そして他端をバッファ・ステージ５７０におけるＮ−ＦＥＴ５７２のソースに結合されている。コンデンサ５６４は、インダクタ５６２と並列に結合されている。コンデンサ５６６は、一端をＮ−ＦＥＴ５５２のドレインに結合され、そして他端を回路接地に結合されている。コンデンサ５６８は、一端をＮ−ＦＥＴ５７２のソースに結合され、そして他端を回路接地に結合されている。バッファ・ステージ５７０は、バイアス電圧Ｖｂ２を受け取るゲート、およびＬＮＡ出力信号Ｖｏｕｔを提供するソースを有するＦＥＴ５７２を含んでいる。負荷回路５８０は、Ｎ−ＦＥＴ５７２のドレインと供給電圧ＶＤＤの間にっ結合されている。
【００４５】
Ｎ−ＦＥＴ５３２は、ＬＮＡ入力信号Ｖｉｎに信号増幅を提供する。Ｎ−ＦＥＴ５５２はバッファリングを提供する。Ｎ−ＦＥＴ５７２は、負荷絶縁を提供し、かつ負荷回路５８０を駆動する。
【００４６】
フィルタ・ステージ５４０および５６０は、ＬＮＡ５２０に所望の全フィルタ・レスポンスを供給するようにデザインされてもよい。インダクタ５４２およびコンデンサ５４４は、第１の共振器タンクを形成しており、また、インダクタ５６２およびコンデンサ５６４は、第２の共振器タンクを形成している。これらの２つのタンクの共振周波数は、この周波数における減衰を改善するために同じ周波数（例えば１．８ＧＨｚ）に設定されてもよい。あるいは、２つのタンクの共振周波数は、両方の周波数に対して良好な減衰を達成するために、異なる周波数（例えば１．８ＧＨｚと２．０ＧＨｚ）に設定されてもよい。所望の全フィルタ・レスポンスは、フィルタ・ステージ５４０および５６０におけるインダクタおよびコンデンサに対する適切な値を選択することにより得られてもよい。
【００４７】
図１１は、１つのデザインによるフィルタ・ステージ５４０および５６０の周波数レスポンスのプロットを示す。このデザインでは、フィルタ・レスポンス５４０は、プロット１１１２によって示された周波数レスポンスを有しており、また、フィルタ・ステージ５６０は、プロット１１１４によって示された周波数レスポンスを有している。フィルタ・ステージ５４０および５６０に対する全周波数レスポンスは、プロット１１１６によって示されている。図１１に示されているように、帯域外減衰は、複数のフィルタ・ステージをカスケード結合することによって改善されうる。
【００４８】
各フィルタ・ステージは、共振器タンクによるノッチを有する。ノッチの深さは、ノッチ周波数における減衰の量を決定する。ノッチ深さはインダクタのＱに依存する。一般に、より深いノッチおよびより鋭いロール・オフは、インダクタのより高いＱで達成されうる。
【００４９】
図６は、図１のＬＮＡ１２０ｂに使用されてもよい１つの集積フィルタ・ステージを備えた差動ＬＮＡ６２０の概略図を示す。ＬＮＡ６２０は、利得ステージ６３０、フィルタ・ステージ６４０、バッファ・ステージ６５０および負荷ステージ６８０を含んでいる。
【００５０】
利得ステージ６３０は、Ｎ−ＦＥＴ６３２ａおよび６３２ｂと、電流源６３４を含んでいる。Ｎ−ＦＥＴ６３２ａおよび６３２ｂは、それらのソースを電流源６３４の一端に結合され、かつそれらのゲートをラインＶｉｎｐおよびＶｉｎｍにそれぞれ結合されている。電流源６３４の他の端は、回路接地に結合されている。Ｎ−ＦＥＴ６３２ａおよび６３２ｂのソースも回路接地に直接結合されてもよく、また、電流源６３４は省略されてもよい。
【００５１】
フィルタ・ステージ６４０は、インダクタ６４２ａおよび６４２ｂと、コンデンサ６４４ａ、６４４ｂ、６４６および６４８を含む。インダクタ６４２ａとコンデンサ６４４ａは、並列に結合され、そして、Ｎ−ＦＥＴ６３２ａのドレインとバッファ・ステージ６５０におけるＮ−ＦＥＴ６５２ａのソースとの間に結合された第１の共振器タンクを形成する。インダクタ６４２ｂとコンデンサ６４４ｂは、並列に結合され、そして、Ｎ−ＦＥＴ６３２ｂのドレインとバッファ・ステージ６５０におけるＮ−ＦＥＴ６５２ｂのソースとの間に結合された第２の共振器タンクを形成する。コンデンサ６４６は、Ｎ−ＦＥＴ６３２ａおよび６３２ｂのドレイン間に結合される。コンデンサ６４８は、Ｎ−ＦＥＴ６５２ａおよび６５２ｂのソース間に結合される。
【００５２】
バッファ・ステージ６５０は、バイアス電圧Ｖｂｉを受け取るゲートおよびラインＶｏｕｔｐおよびＶｏｕｔｍにそれぞれ結合されたドレインを有するＮ−ＦＥＴ６５２ａおよび６５２ｂを含んでいる。負荷回路６８０ａおよび６８０ｂは、それぞれＮ−ＦＥＴ６５２ａおよび６５２ｂのドレインと供給電圧ＶＤＤの間に結合される。
【００５３】
利得ステージ６３０、フィルタ・ステージ６４０、およびバッファ・ステージ６５０は、それぞれ図４Ｂにおける利得ステージ４３０、フィルタ・ステージ４４０、およびバッファ・ステージ４５０と同様の態様で動作する。図６の差動ＬＮＡデザインは、より大きい信号スイング（それは大規模な干渉信号を扱うためには望ましいかもしれない）、コモン・モード・ノイズ(common mode noise)に対するより良好な免疫性、改善された直線性、接地結合に使用された寄生接合ワイヤーの軽減された影響、等のようなある利点を提供しうる。
【００５４】
図７は、図１のＬＮＡ１２０ｂにも使用されてもよい２つの集積フィルタ・ステージを備えた差動ＬＮＡ７２０の概略図を示す。ＬＮＡ７２０は、利得ステージ７３０、第１のフィルタ・ステージ７４０、第１のバッファ・ステージ７５０、第２のフィルタ・ステージ７６０、第２のバッファ・ステージ７７０および負荷ステージ７８０を含んでいる。
【００５５】
利得ステージ７３０は、Ｎ−ＦＥＴ７３２ａおよび７３２ｂ、および電流源７３４を含んでいる。フィルタ・ステージ７４０は、インダクタ７４２ａおよび７４２ｂおよびコンデンサ７４４ａ、７４４ｂ、７４６及び７４８を含んでいる。バッファ・ステージ７５０は、Ｎ−ＦＥＴ７５２ａおよび７５２ｂを含んでいる。これらの回路部品は、図６のＬＮＡ６２０に対して上述されたように結合される。フィルタ・ステージ７６０は、フィルタ・ステージ７４０における対応するインダクタおよびコンデンサと同様の態様で結合されるインダクタ７６２ａおよび７６２ｂおよびコンデンサ７６４ａ、７６４ｂ、７６６および７６８を含んでいる。バッファ・ステージ７７０は、バイアス電圧Ｖｂ２を受け取るゲート、およびそれぞれラインＶｏｕｔｐおよびＶｏｕｔｍにそれぞれ結合されたドレインを有するＮ−ＦＥＴ７７２ａおよび７７２ｂを含んでいる。負荷回路７８０ａおよび７８０ｂは、それぞれＮ−ＦＥＴ７７２ａおよび７７２ｂのドレインと供給電圧ＶＤＤの間に結合される。
【００５６】
利得ステージ７３０、フィルタ・７４０、バッファ・ステージ７５０、フィルタ・ステージ７６０、バッファ・ステージ７７０は、図５の対応する利得、フィルタおよびバッファ・ステージと同様の態様で動作する。図７の差動ＬＮＡデザインは、図６の差動ＬＮＡデザインに対して上述された利点を提供することができる。
【００５７】
１つのＬＮＡにおける１つまたはフィルタ・ステージに対して複数のインダクタが使用される場合には、これらのインダクタの間に磁気的結合が存在してもよい。その磁気的結合は、インダクタがＲＦＩＣ上に作製される場合には、さらに厳しくなることがある。さらに、オンチップインダクタ間に基板結合が存在することがある。インダクタ間の結合は、例えば、共振周波数をシフトさせる、ノッチ深さを低下させる、等のように性能を低下させることがある。
【００５８】
図８Ａは、ＬＮＡ７２０における４つのインダクタ間の結合を示す。インダクタ７４２ａおよび７４２ｂはＫｐ１の結合係数を有し、インダクタ７６２ａおよび７６２ｂはＫｐ２の結合係数を有し、インダクタ７４２ａおよび７６２ａはＫｓ１の結合係数を有し、インダクタ７４２ｂおよび７６２ｂはＫｓ２の結合係数を有し、インダクタ７４２ａおよび７６２ｂはＫｘ１の結合係数を有し、そして、インダクタ７４２ｂおよび７６２ａはＫｘ２の結合係数を有する。差動回路のレイアウトは接近しているべきであるので、結合係数Ｋｐ１およびＫｐ２が強くなることがある。
【００５９】
２つのインダクタが構造的に連結され、インダクタの同じ端部にそれらのドットを配置さてもよい（図７には示されていない）。２つのインダクタは破壊的に連結され、それらの２つのインダクタの反対端にそれらのドットを配置されてもよい（インダクタ７４２ａおよび７４２ｂ、およびまたインダクタ７６２ａおよび７６２ｂに対して図７に示されたように）。並列インダクタに対する構造的結合（constructive coupling）は、Ｑを改善し、ノッチ深さを拡張し、拒否を改善することができる。しかしながら、構造的結合は、他のインダクタの磁界を強化し、それが、外部結合に対するより大きい感度を生ずることになることがある。破壊的結合（destructive coupling）は、外部磁界を打ち消し、それが、他のインダクタの結合に対するより少ない感度を生ずることになることがある。図７および８Ａに示されている１つのデザインでは、破壊的結合は、外部結合に対する感度を減少させるために各フィルタ・ステージの並列インダクタに使用される。異なるフィルタ・ステージにおけるインダクタ間の結合は、これらのインダクタを十分に遠く離間させることによって減少されうる。
【００６０】
図８Ｂは、図７におけるＬＮＡ７２０内のインダクタ７４２ａ、７４２ｂ、７６２ａおよび７６２ｂのデザインを示す。このデザインでは、フィルタ・ステージ７４０に対するインダクタ７４２ａおよび７４２ｂは、スパイラル・インダクタ８４２ａおよび８４２ｂでインプリメントされ、この場合、インダクタ８４２ａは時計方向にスパイラルしており、インダクタ８４２ｂは反時計方向にスパイラルしている。破壊的結合は、１つのインダクタを１つの方向に回転させかつ他のインダクタを他の方向に回転させることによって達成される。同様に、フィルタ・ステージ７６０に対するインダクタ７６２ａおよび７６２ｂは、スパイラル・インダクタ８６２ａおよび８６２ｂでインプリメントされ、この場合、インダクタ８６２ａは時計方向にスパイラルしており、そして、インダクタ８６２ｂは反時計方向にスパイラルしている。
【００６１】
インダクタ８４２ａおよび８４２ｂは、Ｄｐの距離だけ離間され、また、インダクタ８６２ａおよび８６２ｂも、Ｄｐの距離だけ離間されている。インダクタ８４２ａおよび８４２ｂは、インダクタ８６２ａおよび８６２ｂからのＤｓの距離だけ分離されている。１つのデザインでは、Ｄｐは約４０マイクロメートル（μｍ）であり、そして、Ｄｓは約２００マイクロメートルである。インダクタ間に所望の程度の隔離を達成するためには、他の離間距離も使用されてもよい。隔離を改善するために各インダクタのまわりガード・リングが形成されてもよい。
【００６２】
インダクタ８４２ａおよび８４２ｂは、それぞれインダクタ７４２ａおよび７４２ｂの所望のインダクタンスおよびＱを得るように設計されうる。インダクタ８６２ａおよび８６２ｂは、それぞれインダクタ７６２ａおよび７６２ｂに対する所望のインダクタンスおよびＱを得るように設計されてもよい。図２に示されたデザイン基準では、この周波数範囲内で干渉信号の良好な減衰を達成するためには、Ｑは１．５から２．４ＧＨｚまで最大化されてもよい。
【００６３】
図８Ｂには示されていないが、コンデンサ７４４ａ、７４４ｂ、７６４ａおよび７６４ｂは、それぞれインダクタ８４２ａ、８４２ｂ、８６２ａおよび８６２ｂの内側に形成されてもよい。これらのコンデンサの各々は、オンチップ・コンデンサのＩＣプロセス変化を打ち消す(account for)ために調整されうる可変コンデンサでインプリメントされてもよい。各共振器タンクにおいて、インダクタの内部のコンデンサを配置することは、コンデンサとインダクタの間の距離を短縮でき、それが、寄生インダクタンスおよび抵抗を減少することができる。そのコンデンサは、金属・絶縁体・金属（ＭｉＭ）デザインでインプリメントされてもよい。循環電流は、インダクタの内側のコンデンサのための金属板上に存在することがあり、そして、インダクタンスを低下することがある。この金属板は、循環電流を減少させるために、より小さな相互に連結されたプレートに分割されてもよい。
【００６４】
図１におけるＬＮＡ１２０ａ、１２０ｂおよび／または１２０ｃは、所望の信号と潜在的に大きい干渉信号の広範囲の受信電力を扱うために、比較的広い利得範囲（例えば、約５０〜６０ｄＢの利得範囲）を有してもよい。広い利得範囲をサポートするために、複数の利得モードが使用されてもよく、その場合、各利得モードが全利得範囲の一部をカバーする。例えば、６０ｄＢの利得範囲をサポートするために、６つの利得モードが使用されてもよく、その場合、各利得モードは約１０ｄＢをカバーする。連続した利得カバレージを提供するために、隣接した利得モードはオーバーラップしてもよい。
【００６５】
図９は、複数の利得モードを備えたＬＮＡ９２０ａ、９２０ｂおよび９２０ｃのデザインのブロック図を示す。ＬＮＡ９２０ａ、９２０ｂおよび９２０ｃは、図１のＬＮＡ１２０ａ、１２０ｂおよび１２０ｃにそれぞれ使用されてもよい。このデザインでは、ＬＮＡ９２０ａは、２つの集積フィルタ・ステージを含んでいるが、ＬＮＡ９２０ｂおよび９２０ｃは、集積フィルタを含んでいない。一般に、各ＬＮＡは、システム要件および／または他の考慮事項に応じて、集積フィルタを含むかもしれないし、含まないかもしれない。
【００６６】
図９に示されたデザインでは、ＬＮＡ９２０ａは、高利得ステージ９３０ａ、第１のフィルタ・ステージ９４０ａ、第１のバッファ・ステージ９５０ａ、第２のフィルタ・ステージ９６０ａ、第２のバッファ・ステージ９７０ａ、入力プログラム可能減衰器９２２ａ、低利得ステージ９３２ａおよびバッファ・ステージ９５２ａを含んでいる。ステージ９３０ａ、９４０ａおよび９５０ａは、高利得経路向けである。ステージ９２２ａ、９３２ａおよび９５２ａは、低利得経路向けである。ステージ９６０ａおよび９７０ａは、高利得および低利得経路に共通である。
【００６７】
ＬＮＡ９２０ａが有効（enabled）にされると、ＬＮＡ９２０ａに対する所望の利得に応じて、利得ステージ９３０ａあるいは９３２ａのいずれかが使用されるように選択されてもよい。有効にされると、高利得ステージ９３０ａは、ラインＶｉｎｐおよびＶｉｎｍの上の差動ＬＮＡ入力信号を一定の高い利得で増幅して、第１の増幅された信号を供給する。この増幅された信号は、フィルタ・ステージ９４０ａによってフィルタされ、バッファ・ステージ９５０ａによってバッファされ、そしてフィルタ・ステージ９６０ａに供給される。減衰器９２２ａは、差動ＬＮＡ入力信号を減衰させ、そしてその減衰された信号を利得ステージ９３２ａに供給する。有効とされると、低い利得ステージ９３２ａは、減衰された信号を一定の低い利得で増幅し、そして、第２の増幅された信号をフィルタ・ステージ９６０ａに供給する。フィルタ・ステージ９６０ａは、それの入力信号をフィルタし、そして、フィルタされた信号を供給する。バッファ・ステージ９７０ａは、フィルタされた信号をバッファし、そして、ラインＶｏｕｔｐおよびＶｏｕｔｍ上に差動ＬＮＡ出力信号を供給する。
【００６８】
ＬＮＡ９２０ｂは、入力プログラム可能減衰器９２２ｂ、低利得ステージ９３２ｂ、高利得ステージ９３０ｂ、およびバッファ・ステージ９５０ｂおよび９５２ｂを含んでいる。ＬＮＡ９２０ｂが有効にされると、ＬＮＡ９２０ｂに対する所望の利得に応じて、利得ステージ９３０ｂあるいは９３２ｂのいずれかが使用のために選択されてもよい。有効にされると、高利得ステージ９３０ｂは、ラインＶｉｎｐ上のＬＮＡ入力信号を一定の高い利得で増幅する。バッファ・ステージ９５０ｂは、高利得ステージ９３０ｂからの増幅された信号をバッファし、そしてラインＶｏｕｔｐ上にＬＮＡ出力信号を供給する。減衰器９２２ｂは、ＬＮＡ入力信号を減衰させ、そして、減衰された信号を低利得ステージ９３２ｂに供給する。有効にされると、低利得ステージ９３２ｂは、減衰された信号を一定の低い利得で増幅する。バッファ・ステージ９５２ｂは、低い利得ステージ９３２ｂからの増幅された信号をバッファし、そしてラインＶｏｕｔｐ上にＬＮＡ出力信号を供給する。
【００６９】
ＬＮＡ９２０ｃは、ＬＮＡ９２０ｂにおける減衰器９２２ｂ、利得ステージ９３０ぼよび９３２ｂ、およびバッファ９５０ｂおよび９５２ｂと同様の態様で結合されかつ動作される入力プログラム可能減衰器９２２ｃ、低利得ステージ９３２ｃ、高利得ステージ９３０ｃ、またバッファ・ステージ、９５０ｃおよび９５２ｃを含んでいる。
【００７０】
図９はまた、図１における出力ステージ１３０のデザインを示す。このデザインでは、出力ステージ１３０は、バラン９８０および出力プログラム可能減衰器９９０を含んでいる。バラン９９０は、ラインＶｏｕｔｐおよびＶｏｕｔｍに結合された２つの入力、および減衰器９９０に結合された２つの出力を有する。バラン９８０は、ＬＮＡ９２０ｂおよび９２０ｃからの出力信号のシングルエンドー差動変換を行い、そしてまた、バンドパス・フィルタリング（bandpass filtering）を行なってもよい。減衰器９９０は、バラン９８０からの信号を減衰させ、そして、出力ステージ１３０に対して差動出力信号を供給する。出力ステージ１３０はまた、１つまたは複数の増幅器、バッファ、フィルタ、等を含んでいてもよい。出力ステージ１３０は、ＬＮＡ９２０ａ、９２０ｂおよび９２０ｃと共通のＬＮＡ部分と見なされてもよい。
【００７１】
１つのデザインでは、ＬＮＡ９２０ａ、６つの利得モードおよび約６０ｄＢの全利得範囲を有する。高利得ステージ９３０ａおよび出力プログラム可能減衰器９９０は、約＋２４〜−６ｄＢの利得範囲をカバーしうる３つの最高利得モードに使用されてもよい。低利得ステージ９３２ａおよび入力プログラム可能減衰器９２２ａは、約−６〜−３６ｄＢの利得範囲をカバーしてもよい３つの最低利得モードに使用されてもよい。一般に、ＬＮＡ ９２０ａ、９２０ｂおよび９２０ｃのそれぞれは、任意の数の利得モードおよび任意の全利得範囲を有してもよい。それら３つのＬＮＡは、同じまたは異なる数の利得モード、および、同じまたは異なる全利得範囲を有してもよい。各ＬＮＡでは、電力消費量を低減するために、低利得ステージは、高利得ステージよりも小さい電流でバイアスされてもよい。
【００７２】
図９に示されたデザインでは、減衰器９２２は、大きい干渉信号に対処するために各ＬＮＡ９２０の前方で使用されてもよい。各減衰器９２２は、抵抗ラダー、分圧器回路網、等でインプリメントされてもよい。減衰器９２２および９９０および利得ステージ９３０および９３２の使用は、各ＬＮＡ９２０が広い利得範囲を達成することを可能にする。
【００７３】
図９は、複数の利得モードおよび集積フィルタを備えたＬＮＡ９２０ａの実例デザインを示す。一般に、ＬＮＡは、任意の数の利得ステージ、フィルタ・ステージ、バッファ・ステージ、減衰器、等を含んでもよく、それらは、図９に示された構成とは異なって配列されてもよい。例えば、複数の利得ステージがカスケード結合されてもよく、また、各利得ステージは、選択されない場合には、バイパスされてもよい。ＬＮＡはまた、他の回路ブロックを含んでいてもよい。
【００７４】
図１０は、図９におけるＬＮＡ９２０ａのデザインの概略図を示す。ＬＮＡ９２０ａ内では、高利得ステージ９３０ａは、ソースを回路接地に結合され、ゲートをラインＶｉｎｍおよびＶｉｎｐに結合され、そしてドレインをフィルタ・ステージ９４０ａの差動入力に結合されたＮ−ＦＥＴ１０３２ａおよび１０３２ｂを含んでいる。アイソレーション・スイッチ１０３４ａおよび１０３４ｂは、それぞれ１つの端をＮ−ＦＥＴ１０３２ａおよび１０３２ｂのドレインに結合され、そして他の端を回路接地に結合されている。バッファ・ステージ９５０ａは、ソースをフィルタ・ステージ９４０ａの差動出力に結合され、ゲートでバイアス電圧Ｖｂ１を受け取り、そしてドレインをフィルタ・ステージ９６０ａの差動入力に結合されたＮ−ＦＥＴ１０５２ａおよび１０５２ｂを含んでいる。バッファ・ステージ９７０ａは、ソースがフィルタ・ステージ９６０ａの差動出力に結合され、ゲートがバイアス電圧Ｖｂ２を受け取り、ドレインがラインＶｏｕｔｐおよびＶｏｕｔｍにそれぞれ結合されるＮ−ＦＥＴ１０７２ａおよび１０７２ｂを含んでいる。
【００７５】
低利得ステージ９３２ａは、ソースが回路接地に結合されておりかつゲートが減衰器９２２ａから減衰された信号を受け取るＮ−ＦＥＴ１０３６ａおよび１０３６ｂを含んでいる。アイソレーション・スイッチ１０３８ａおよび１０３８ｂは、１つの端がＮ−ＦＥＴ１０３６ａおよび１０３６ｂのドレインにそれぞれ結合され、かつ他の端が回路接地に結合されている。バッファ・ステージ９５２ａは、それらのソースがＮ−ＦＥＴ１０３６ａおよび１０３６ｂのドレインにそれぞれ結合されており、それらのゲートがバイアス電圧Ｖｂ３を受け取り、そしてそれらのドレインがフィルタ・ステージ９６０ａの差動入力に結合されているＮ−ＦＥＴ１０５４ａおよび１０５４ｂを含んでいる。
【００７６】
フィルタ・ステージ９４０ａおよび９６０ａは、例えば、図６または７に示されているように、共振器タンクおよび２つの分路コンデンサのうちの１つでそれぞれインプリメントされてもよい。コンデンサ１０７４ａおよび１０７４ｂは、それぞれラインＶｏｕｔｐおよびＶｏｕｔｍと回路接地の間で連結される。１０７４ａおよび１０７４ｂおよびバランの９８０は、ＤＶＢ−Ｈにたいしてフィルタリング（filtering）を提供してもよい。
【００７７】
低利得モードがＬＮＡ９２０ａに対して選択されると、低利得ステージ９３２ａにおけるＮ−ＦＥＴ１０３６ａおよび１０３６ｂおよびバッファ・ステージ９５２ａにおけるＮ−ＦＥＴ１０５４ａおよび１０５４ｂがオンされる。アイソレーション・スイッチ１０３８ａおよび１０３８ｂは、低利得ステージ９３２ａを動作させるために開かれてもよい。高利得ステージ９３０ａにおけるＮ−ＦＥＴ１０３２ａおよび１０３２ｂおよびバッファ・ステージ９５０ａにおけるＮ−ＦＥＴ１０５２ａおよび１０５２ｂはオフされてもよい。しかし、Ｎ−ＦＥＴ１０３２ａおよび１０３２ｂの寄生ゲート・ドレイン間キャパシタンスＣｇｄおよびＮ−ＦＥＴ１０５２ａおよび１０５２ｂの寄生ソース・ドレイン間キャパシタンスＣｄｓを通じての漏洩経路が存在するかもしれない。アイソレーション・スイッチ１０３４ａおよび１０３４ｂは、回路接地への漏洩信号を遮断（short out）し、そして高利得ステージ９３０ａからの良好なアイソレーションを提供するために閉じられてもよい。
【００７８】
高利得モードが選択されると、高利得ステージ９３０ａおよびバッファ・ステージ９５０ａにおけるＮ−ＦＥＴｓはオンされてもよく、また、低利得ステージ９３２ａおよびバッファ・ステージ９５２ａにおけるＮ−ＦＥＴｓはオフされてもよい。低利得ステージ９３２ａからの良好なアイソレーションを提供するために、アイソレーション・スイッチ１０３４ａお９よび１０３４ｂは開かれてもよく、そして、アイソレーション・スイッチ１０３８ａおよび１０３８ｂは閉じられてもよい。低利得ステージ９３２ａおよびバッファ・ステージ９５２ａにおけるＮ−ＦＥＴｓをオフさせることが高い利得モードにおいて十分なアイソレーションを提供できるならば、アイソレーション・スイッチ１０３８ａおよび１０３８ｂは省略されてもよい。
【００７９】
一般に、集積フィルタを備えた増幅器は、利得ステージおよびフィルタ・ステージを含んでいてもよい。利得ステージは、入力信号に対して信号増幅を提供してもよい。フィルタ・ステージは、利得ステージに結合されてもよく、また、干渉／不所望信号を減衰させるために入力信号に対してフィルタリングを提供してもよい。増幅器は、フィルタ・ステージに結合されたバッファ・ステージをさらに含んでもよい。バッファ・ステージは、フィルタ・ステージからのフィルタされた信号をバッファしてもよい。例えば、図４Ａ、４Ｂおよび６に示されているように、利得ステージ、フィルタ・ステージおよびバッファ・ステージは、電源と回路接地の間に結合されかつスタック（stacked）されてもよい。
【００８０】
増幅器は、第２のフィルタ・ステージおよび第２のバッファ・ステージをさらに含んでもよい。第２のフィルタ・ステージは、バッファ・ステージに結合されてもよく、また、干渉信号をさらに減衰させるために入力信号に対して付加的なフィルタリングを提供してもよい。第２のバッファ・ステージは、第２のフィルタ・ステージに結合されてもよく、また、第２のフィルタ・ステージからの第２のフィルタされた信号をバッファしてもよい。例えば、図５および７に示されるように、それらのステージはすべて電源電圧と回路接地の間に結合されかつスタックされてもよい。
【００８１】
フィルタ・ステージは、楕円ローパスフィルタ（elliptical lowpass filter）またはある他のタイプのフィルタをインプリメントしてもよい。各フィルタ・ステージは、共振器タンクを形成するために並列に結合されうるインダクタおよびコンデンサを含んでいてもよい。その共振器タンクは、所望の信号を通過させ、そして、共振周波数の近くの干渉信号を減衰させてもよい。増幅器は、特定の周波数（例えば１．８ＧＨｚ）において最大の信号減衰基準を有していてもよく、また、共振器タンクは、この周波数の近くでノッチを提供してもよい。各フィルタ・ステージは、インダクタの１つの端（または各端）に結合された分路コンデンサをさらに含んでもよい。各分路コンデンサは、高い周波数において低いインピーダンス経路を形成してもよい。
【００８２】
差動デザインの場合には、１つの共振器タンクは、利得ステージの反転出力に結合されてもよく、そして、他の共振器タンクは、利得ステージの非反転出力に結合されてもよい。２つの共振器タンクの１つの端（または各端）の間にコンデンサが結合されてもよい。それら２つの共振器タンクにおけるインダクタは、破壊的結合を達成するように形成されてもよい。例えば、１つのインダクタは、時計方向における第１のスパイラル・インダクタでインプリメントされてもよく、そして、他のインダクタは、反時計方向における第２のスパイラル・インダクタでインプリメントされてもよい。
【００８３】
集積フィルタを備えた増幅器は、ＬＮＡまたはある他のタイプの増幅器であってもよい。入力信号は、ＤＶＢ−Ｈ、ＩＳＤＢ−Ｔ、ＭｅｄｉａＦＬＯ（登録商標）、等に対するブロードキャスト信号であってもよい。入力信号はまた、ＣＤＭＡ２０００、ＵＭＴＳ、ＧＳＭ（登録商標）、等のような無線通信システムに対するものであってもよい。
【００８４】
集積フィルタを備えた増幅器（例えば、ＬＮＡ）はまた、複数の利得経路を有していてもよい。第１の利得パスは、第１の利得ステージ、第１のフィルタ・ステージおよび第１のバッファ・ステージを含んでいてもよい。第１の利得ステージは、入力信号に対して信号増幅（例えば、高利得）を提供してもよく、そして、有効にされると、第１の増幅された信号を出力してもよい。第１のフィルタ・ステージは、第１の利得ステージに結合されてもよく、また、第１の増幅された信号に対してフィルタリングを提供してもよい。第１のバッファ・ステージは、第１のフィルタ・ステージに結合されてもよく、そして、第１のフィルタ・ステージからのフィルタされた信号をバッファしてもよい。第１の利得ステージは、第１の利得ステージの内部ノードとＡＣ接地の間に結合されて、無効になったときに、第１の利得ステージを分離させるために使用される１つまたは複数のスイッチを含んでいてもよい。
【００８５】
第２の利得パスは、第２の利得ステージおよび第２のバッファ・ステージを含んでいてもよい。
【００８６】
第２の利得ステージは、入力信号に対して信号増幅（例えば、低利得）を提供してもよく、また、有効になったときに、第２の増幅された信号を出力してもよい。第２のバッファ・ステージは、第２の利得ステージに結合されてもよく、また、第２の増幅された信号をバッファしてもよい。第２の利得パスは、入力信号を減衰させかつ減衰された信号を第２の利得ステージに提供してもよい減衰器をさらに含んでもよい。
【００８７】
増幅器は、第２のフィルタ・ステージおよび第３のバッファ・ステージをさらに含んでもよい。第２のフィルタ・ステージは、第１および第２バッファ・ステージに結合されてもよく、そして、第１のまたは第２増幅された信号に対してフィルタリングを提供してもよい。第３のバッファ・ステージは、第２のフィルタ・ステージに結合されてもよく、そして、第２のフィルタ・ステージからの第２のフィルタされた信号をバッファしてもよい。
【００８８】
集積フィルタを備えた増幅器の種々のデザインが上記に記述された。増幅器は、通信、ネットワーキング、計算、家電、等のような種々の用途に使用されてもよい。増幅器は、ブロードキャスト受信機、携帯電話、ＰＤＡ、ワイヤレス装置、ハンドヘルド装置、無線モデム、ラップトップ・コンピュータ、コードレスホン等のために使用されてもよい。増幅器はまた、ＣＤＭＡ２０００システム、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）システム、ＧＳＭ（登録商標）システム、ＷＬＡＮ、ブロードキャスト・システムなどのような種々の通信システムに使用されてもよい。増幅器はまた、ブルートゥース（登録商標）・デバイス、全地球測位システム（ＧＰＳ）受信機、等に使用されてもよい。
【００８９】
ここに記述された集積フィルタを備えた増幅器は、ＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント基板（ＰＣＢ）、電子装置、等内でインプリメントされてもよい。増幅器はまた、相補型金属酸化膜半導体（ＣＭＯＳ）、Ｎ−チャネルＭＯＳ（Ｎ−ＭＯＳ）、Ｐ−チャネルＭＯＳ（Ｐ−ＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、ケイ素ゲルマニウム（ＳｉＧｅ）、ガリウムアルセニド（ＧａＡｓ）、等のような種々のＩＣプロセス技術で製造されてもよい。
【００９０】
ここに記述された集積フィルタを備えた増幅器をインプリメントする装置はスタンド・アロンのデバイスであってもよく、またはより大きい装置の一部であってもよい。装置は、（ｉ）スタンド・アロンのＩＣ、（ｉｉ）データおよび／または命令を格納するためのメモリＩＣを含んでもよい１つのセットの１つまたは複数のＩＣ、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）あるいはＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他の装置内に組み込まれてもよいモジュール、（ｖｉ）受信機、携帯電話、ワイヤレス装置、送受話器、またはモバイル装置、（ｖｉｉ）等であってもよい。
【００９１】
本開示の前記記述は、本開示を当業者が実施または使用でくるようにするために提供された。本開示に対する種々の修正は、当業者に容易に明白になるであろう、また、ここに定義された総括的な原理は、本開示の範囲から逸脱することなしに、他の変更に適用されてもよい。したがって、本開示は、ここに記述された事例およびデザインに限定されることを意図されておらず、ここに開示された原理および新規な特徴に一致する最も広い範囲を与えられるべきものである。
【００９２】
本特許出願は、両方とも本譲受人に譲渡されかつ参照によってここに明示的に組み込まれた２００７年２月２３日に提出された「広帯域増幅器のための集積インターステージ帯域外干渉拒否フィルタ」（NTEGRATED INTER-STAGE OUT-OF-BAND INTERFERER REJECTION FILTER FOR WIDEBAND AMPLIFIER）というタイトルの仮出願第６０／８９１２５８号および２００７年３月３０日に提出された「広帯域増幅器のための集積インターステージ帯域外干渉拒否フィルタ」（NTEGRATED INTER-STAGE OUT-OF-BAND INTERFERER REJECTION FILTER FOR WIDEBAND AMPLIFIER）というタイトルの仮出願第６０／９０９４０６号に対する優先権を主張する。
【特許請求の範囲】
【請求項１】
入力信号を受け取りかつ出力信号を供給するように構成された増幅器を備え、前記増幅器は、
前記入力信号に対して信号増幅を提供するように構成された利得ステージと、
前記利得ステージに結合されかつ前記入力信号に対してフィルタリングを提供するように構成されたフィルタ・ステージと、
を備える集積回路。
【請求項２】
前記増幅器は、前記フィルタ・ステージに結合されかつ前記フィルタ・ステージからのフィルタされた信号をバッファするように構成されたバッファ・ステージをさらに備える請求項１の集積回路。
【請求項３】
前記利得ステージ、前記フィルタ・ステージ、および前記バッファ・ステージは、電源電圧と回路接地の間に結合されかつスタックされる請求項２の集積回路。
【請求項４】
前記増幅器は、前記バッファ・ステージに結合されかつ前記入力信号に対して追加のフィルタリングを提供するように構成された第２のフィルタ・ステージを備える請求項２の集積回路。
【請求項５】
前記フィルタ・ステージおよび前記第２のフィルタ・ステージは楕円ローパス・フィルタを形成する請求項４の集積回路。
【請求項６】
前記増幅器は、前記第２のフィルタ・ステージに結合されかつ前記第２のフィルタ・ステージからの第２のフィルタされた信号をバッファするように構成された第２のバッファ・ステージをさらに備える請求項４の集積回路。
【請求項７】
前記利得ステージ、前記フィルタ・ステージ、前記バッファ・ステージ、前記第２のフィルタ・ステージ、および前記第２のバッファ・ステージは、電源電圧と回路接地の間に結合されかつスタックされる請求項６の集積回路。
【請求項８】
前記利得ステージは、前記入力信号を増幅しかつ前記フィルタ・ステージを駆動するように構成されたトランジスタを備える請求項１の集積回路。
【請求項９】
前記フィルタ・ステージは、
前記利得ステージの出力に結合されたインタクダと、
前記インダクタと並列に結合された第１のコンデンサとを備え、前記インダクタおよび前記第１のコンデンサは、所望の信号を通過させかつ共振器タンクの共振周波数の近くで干渉信号を減衰させるための共振器タンクを形成する請求項１の集積回路。
【請求項１０】
前記フィルタ・ステージは、
前記インダクタの第１の端に結合されかつ高い周波数において低インピーダンス経路を形成する第２のコンデンサをさらに備える請求項９の集積回路。
【請求項１１】
前記フィルタ・ステージは、
前記インダクタの第２の端に結合されかつ高い周波数において第２の低インピーダンス経路を形成する請求項１０の集積回路。
【請求項１２】
前記増幅器は、特定の周波数において最大の信号減衰基準を有し、かつ前記共振器タンクは前記特定の周波数の近くでノッチを提供する請求項９の集積回路。
【請求項１３】
前記利得ステージは、反転出力および非反転出力を提供するように構成され、かつ前記フィルタ・ステージは、
並列にかつ前記利得ステージの前記反転出力に結合された第１のインダクタおよび第１のコンデンサと、
並列にかつ前記利得ステージの前記非反転出力に結合された第２のインダクタおよび第２のコンデンサと、
を備える請求項１の集積回路。
【請求項１４】
前記フィルタ・ステージは、
前記利得ステージの前記反転および非反転出力の間に結合された第３のコンデンサをさらに備える請求項１３の集積回路。
【請求項１５】
前記第１および第２のインダクタは、破壊的結合を達成するように形成される請求項１３の集積回路。
【請求項１６】
前記第１のインダクタは、時計方向の第１のスパイラル・インダクタでインプリメントされ、かつ前記第２のインダクタは、反時計方向の第２のスパイラル・インダクタでインプリメントされる請求項１３の集積回路。
【請求項１７】
前記利得ステージは、ハンドヘルド用デジタル・ビデオ放送（ＤＶＢ−Ｈ）、地上波テレビ放送用統合サービス・デジタル放送（ＩＳＤＢ−Ｔ）、またはＭｅｄｉａｌＦＬＯ（登録商標）のためのブロードキャスト信号を増幅するように構成される請求項１の集積回路。
【請求項１８】
入力信号を受け取りかつ出力信号を供給するように構成された増幅器を備え、前記増幅器は、
前記入力信号に対して信号増幅を提供するように構成された利得ステージと、
前記利得ステージに結合されかつ前記入力信号に対してフィルタリングを提供するように構成されたフィルタ・ステージと、
を備える装置。
【請求項１９】
前記増幅器は、
前記フィルタ・ステージに結合されかつ前記フィルタ・ステージからのフィルタされた信号をバッファするように構成されたバッファ・ステージをさらに備える請求項１８の装置。
【請求項２０】
前記利得ステージ、前記フィルタ・ステージ、および前記バッファ・ステージは、電源電圧と回路接地との間に結合されかつスタックされる請求項１９の装置。
【請求項２１】
有効にされたときに入力信号に対して信号増幅を提供しかつ第１の増幅された信号を出力するように構成された利得ステージと、
前記第１の利得ステージに結合されかつ前記第１の増幅された信号に対してフィルタリングを提供するように構成された第１のフィルタ・ステージと、
前記入力信号に対して信号増幅を提供しかつ有効にされたときに第２の増幅された信号を出力するように構成された第２の利得ステージと、
を備える装置。
【請求項２２】
前記第１の利得ステージは第１の利得を提供しかつ前記第２の利得ステージは前記第１の利得より小さい第２の利得を提供する請求項２１の装置。
【請求項２３】
前記第１のフィルタ・ステージに結合されかつ前記第１のフィルタ・ステージからのフィルタされた信号をバッファするように構成された第１のバッファ・ステージと、
前記第２の利得ステージに結合されかつ前記第２の増幅された信号をバッファするように構成された第２のバッファ・ステージと、
をさらに備える請求項２１の装置。
【請求項２４】
前記第１および第２のバッファ・ステージに結合されかつ前記第１または第２の増幅された信号に対してフィルタリングを提供するように構成された第２のフィルタ・ステージをさらに備える請求項２３の装置。
【請求項２５】
前記第２のフィルタ・ステージに結合されかつ前記第２のフィルタ・ステージからの第２のフィルタされた信号をバッファするように構成された第３のバッファ・ステージをさらに備える請求項２４の装置。
【請求項２６】
前記入力信号を受け取りかつ減衰された信号を供給するように構成された減衰器をさらに備え、ここにおいて前記第２の利得ステージは、有効にされたときに前記減衰された信号を増幅しかつ前記第２の増幅された信号を出力するように構成される請求項２１の装置。
【請求項２７】
前記第１および第２の利得ステージおよび前記第１のフィルタ・ステージは低雑音増幅器（ＬＮＡ）を形成する請求項２１の装置。
【請求項２８】
前記第１の利得ステージは、
前記第１の利得ステージの内部ノードと交流（ＡＣ）接地との間に結合されかつ無効にされたときに前記第１の利得ステージを隔離するように構成された少なくとも１つのスイッチを備える請求項２１の装置。
【請求項２９】
前記第１および第２の利得ステージおよび前記第１のフィルタ・ステージは、差動回路でインプリメントされる請求項２１の装置。
【請求項３０】
増幅された信号を得るために入力信号を利得ステージで増幅すること、
およびフィルタされた信号を得るために前記増幅された信号をフィルタ・ステージでフィルタすることを備え、前記利得ステージおよび前記フィルタ・ステージは集積フィルタを備える増幅器の一部である方法。
【請求項３１】
バッファされた信号を得るために前記フィルタされた信号をバッファ・ステージでバッファすることをさらに備え、前記バッファ・ステージは前記集積フィルタを備えた増幅器の一部である請求項３０の方法。
【請求項３２】
増幅された信号を得るために入力信号を増幅するための手段と、
フィルタされた信号を得るために前記増幅された信号をフィルタするための手段とを備え、前記フィルタするための手段は、集積フィルタを備えた増幅器の一部である装置。
【請求項３３】
バッファされた信号を得るために前記フィルタされた信号をバッファするための手段をさらに備え、前記バッファするための手段は前記集積フィルタを備えた増幅器の一部である請求項３２の装置。
【請求項１】
入力信号を受け取りかつ出力信号を供給するように構成された増幅器を備え、前記増幅器は、
前記入力信号に対して信号増幅を提供するように構成された利得ステージと、
前記利得ステージに結合されかつ前記入力信号に対してフィルタリングを提供するように構成されたフィルタ・ステージと、
を備える集積回路。
【請求項２】
前記増幅器は、前記フィルタ・ステージに結合されかつ前記フィルタ・ステージからのフィルタされた信号をバッファするように構成されたバッファ・ステージをさらに備える請求項１の集積回路。
【請求項３】
前記利得ステージ、前記フィルタ・ステージ、および前記バッファ・ステージは、電源電圧と回路接地の間に結合されかつスタックされる請求項２の集積回路。
【請求項４】
前記増幅器は、前記バッファ・ステージに結合されかつ前記入力信号に対して追加のフィルタリングを提供するように構成された第２のフィルタ・ステージを備える請求項２の集積回路。
【請求項５】
前記フィルタ・ステージおよび前記第２のフィルタ・ステージは楕円ローパス・フィルタを形成する請求項４の集積回路。
【請求項６】
前記増幅器は、前記第２のフィルタ・ステージに結合されかつ前記第２のフィルタ・ステージからの第２のフィルタされた信号をバッファするように構成された第２のバッファ・ステージをさらに備える請求項４の集積回路。
【請求項７】
前記利得ステージ、前記フィルタ・ステージ、前記バッファ・ステージ、前記第２のフィルタ・ステージ、および前記第２のバッファ・ステージは、電源電圧と回路接地の間に結合されかつスタックされる請求項６の集積回路。
【請求項８】
前記利得ステージは、前記入力信号を増幅しかつ前記フィルタ・ステージを駆動するように構成されたトランジスタを備える請求項１の集積回路。
【請求項９】
前記フィルタ・ステージは、
前記利得ステージの出力に結合されたインタクダと、
前記インダクタと並列に結合された第１のコンデンサとを備え、前記インダクタおよび前記第１のコンデンサは、所望の信号を通過させかつ共振器タンクの共振周波数の近くで干渉信号を減衰させるための共振器タンクを形成する請求項１の集積回路。
【請求項１０】
前記フィルタ・ステージは、
前記インダクタの第１の端に結合されかつ高い周波数において低インピーダンス経路を形成する第２のコンデンサをさらに備える請求項９の集積回路。
【請求項１１】
前記フィルタ・ステージは、
前記インダクタの第２の端に結合されかつ高い周波数において第２の低インピーダンス経路を形成する請求項１０の集積回路。
【請求項１２】
前記増幅器は、特定の周波数において最大の信号減衰基準を有し、かつ前記共振器タンクは前記特定の周波数の近くでノッチを提供する請求項９の集積回路。
【請求項１３】
前記利得ステージは、反転出力および非反転出力を提供するように構成され、かつ前記フィルタ・ステージは、
並列にかつ前記利得ステージの前記反転出力に結合された第１のインダクタおよび第１のコンデンサと、
並列にかつ前記利得ステージの前記非反転出力に結合された第２のインダクタおよび第２のコンデンサと、
を備える請求項１の集積回路。
【請求項１４】
前記フィルタ・ステージは、
前記利得ステージの前記反転および非反転出力の間に結合された第３のコンデンサをさらに備える請求項１３の集積回路。
【請求項１５】
前記第１および第２のインダクタは、破壊的結合を達成するように形成される請求項１３の集積回路。
【請求項１６】
前記第１のインダクタは、時計方向の第１のスパイラル・インダクタでインプリメントされ、かつ前記第２のインダクタは、反時計方向の第２のスパイラル・インダクタでインプリメントされる請求項１３の集積回路。
【請求項１７】
前記利得ステージは、ハンドヘルド用デジタル・ビデオ放送（ＤＶＢ−Ｈ）、地上波テレビ放送用統合サービス・デジタル放送（ＩＳＤＢ−Ｔ）、またはＭｅｄｉａｌＦＬＯ（登録商標）のためのブロードキャスト信号を増幅するように構成される請求項１の集積回路。
【請求項１８】
入力信号を受け取りかつ出力信号を供給するように構成された増幅器を備え、前記増幅器は、
前記入力信号に対して信号増幅を提供するように構成された利得ステージと、
前記利得ステージに結合されかつ前記入力信号に対してフィルタリングを提供するように構成されたフィルタ・ステージと、
を備える装置。
【請求項１９】
前記増幅器は、
前記フィルタ・ステージに結合されかつ前記フィルタ・ステージからのフィルタされた信号をバッファするように構成されたバッファ・ステージをさらに備える請求項１８の装置。
【請求項２０】
前記利得ステージ、前記フィルタ・ステージ、および前記バッファ・ステージは、電源電圧と回路接地との間に結合されかつスタックされる請求項１９の装置。
【請求項２１】
有効にされたときに入力信号に対して信号増幅を提供しかつ第１の増幅された信号を出力するように構成された利得ステージと、
前記第１の利得ステージに結合されかつ前記第１の増幅された信号に対してフィルタリングを提供するように構成された第１のフィルタ・ステージと、
前記入力信号に対して信号増幅を提供しかつ有効にされたときに第２の増幅された信号を出力するように構成された第２の利得ステージと、
を備える装置。
【請求項２２】
前記第１の利得ステージは第１の利得を提供しかつ前記第２の利得ステージは前記第１の利得より小さい第２の利得を提供する請求項２１の装置。
【請求項２３】
前記第１のフィルタ・ステージに結合されかつ前記第１のフィルタ・ステージからのフィルタされた信号をバッファするように構成された第１のバッファ・ステージと、
前記第２の利得ステージに結合されかつ前記第２の増幅された信号をバッファするように構成された第２のバッファ・ステージと、
をさらに備える請求項２１の装置。
【請求項２４】
前記第１および第２のバッファ・ステージに結合されかつ前記第１または第２の増幅された信号に対してフィルタリングを提供するように構成された第２のフィルタ・ステージをさらに備える請求項２３の装置。
【請求項２５】
前記第２のフィルタ・ステージに結合されかつ前記第２のフィルタ・ステージからの第２のフィルタされた信号をバッファするように構成された第３のバッファ・ステージをさらに備える請求項２４の装置。
【請求項２６】
前記入力信号を受け取りかつ減衰された信号を供給するように構成された減衰器をさらに備え、ここにおいて前記第２の利得ステージは、有効にされたときに前記減衰された信号を増幅しかつ前記第２の増幅された信号を出力するように構成される請求項２１の装置。
【請求項２７】
前記第１および第２の利得ステージおよび前記第１のフィルタ・ステージは低雑音増幅器（ＬＮＡ）を形成する請求項２１の装置。
【請求項２８】
前記第１の利得ステージは、
前記第１の利得ステージの内部ノードと交流（ＡＣ）接地との間に結合されかつ無効にされたときに前記第１の利得ステージを隔離するように構成された少なくとも１つのスイッチを備える請求項２１の装置。
【請求項２９】
前記第１および第２の利得ステージおよび前記第１のフィルタ・ステージは、差動回路でインプリメントされる請求項２１の装置。
【請求項３０】
増幅された信号を得るために入力信号を利得ステージで増幅すること、
およびフィルタされた信号を得るために前記増幅された信号をフィルタ・ステージでフィルタすることを備え、前記利得ステージおよび前記フィルタ・ステージは集積フィルタを備える増幅器の一部である方法。
【請求項３１】
バッファされた信号を得るために前記フィルタされた信号をバッファ・ステージでバッファすることをさらに備え、前記バッファ・ステージは前記集積フィルタを備えた増幅器の一部である請求項３０の方法。
【請求項３２】
増幅された信号を得るために入力信号を増幅するための手段と、
フィルタされた信号を得るために前記増幅された信号をフィルタするための手段とを備え、前記フィルタするための手段は、集積フィルタを備えた増幅器の一部である装置。
【請求項３３】
バッファされた信号を得るために前記フィルタされた信号をバッファするための手段をさらに備え、前記バッファするための手段は前記集積フィルタを備えた増幅器の一部である請求項３２の装置。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０】
【図１１】
【図２】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−１５１８６４（Ｐ２０１２−１５１８６４Ａ）
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−４３２５９（Ｐ２０１２−４３２５９）
【出願日】平成２４年２月２９日（２０１２．２．２９）
【分割の表示】特願２００９−５５０９９３（Ｐ２００９−５５０９９３）の分割
【原出願日】平成２０年２月２０日（２００８．２．２０）
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願番号】特願２０１２−４３２５９（Ｐ２０１２−４３２５９）
【出願日】平成２４年２月２９日（２０１２．２．２９）
【分割の表示】特願２００９−５５０９９３（Ｐ２００９−５５０９９３）の分割
【原出願日】平成２０年２月２０日（２００８．２．２０）
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】
[ Back to top ]