バンドギャップリファレンス回路および回路を製造する方法
【課題】最低所要供給電圧が低く、小さいチップ領域を占め、電流消費が低く、供給電圧の変動に強いバンドギャップリファレンス回路を提供する。
【解決手段】電圧ジェネレータ（ＶＧ）と、供給回路（ＳＣ）と、バイアス要素（ＢＢ）および制御要素（ＣＢ）を含むバイアス回路（ＢＣ）とを、バンドギャップリファレンス回路は含む。供給回路（ＳＣ）の制御要素（ＣＳ）およびバイアス回路（ＢＣ）の制御要素（ＣＢ）のうちの一つは、擬似格子整合型高電子移動度トランジスタまたはヘテロ接合バイポーラトランジスタを含み、供給回路（ＳＣ）のバイアス要素（ＢＳ）およびバイアス回路（ＢＣ）のバイアス要素（ＢＢ）のうちの一つは、ロングゲート擬似格子整合型高電子移動度トランジスタまたは抵抗を含む。擬似構成整合型高電子移動度トランジスタおよびヘテロ接合バイポーラトランジスタは、ＧａＡｓ ＢｉＦＥＴ技術プロセスを用いて製造される。
【解決手段】電圧ジェネレータ（ＶＧ）と、供給回路（ＳＣ）と、バイアス要素（ＢＢ）および制御要素（ＣＢ）を含むバイアス回路（ＢＣ）とを、バンドギャップリファレンス回路は含む。供給回路（ＳＣ）の制御要素（ＣＳ）およびバイアス回路（ＢＣ）の制御要素（ＣＢ）のうちの一つは、擬似格子整合型高電子移動度トランジスタまたはヘテロ接合バイポーラトランジスタを含み、供給回路（ＳＣ）のバイアス要素（ＢＳ）およびバイアス回路（ＢＣ）のバイアス要素（ＢＢ）のうちの一つは、ロングゲート擬似格子整合型高電子移動度トランジスタまたは抵抗を含む。擬似構成整合型高電子移動度トランジスタおよびヘテロ接合バイポーラトランジスタは、ＧａＡｓ ＢｉＦＥＴ技術プロセスを用いて製造される。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の名称
バンドギャップリファレンス回路および回路を製造する方法
【背景技術】
【０００２】
発明の詳細な説明
本発明は、温度依存性の一次影響が消された電圧または電流を提供するためのバンドギャップリファレンス回路に関する。バンドギャップリファレンス回路は、通常ガリウムヒ素（ＧａＡｓ）を用いて製造される、携帯電話のパワーアンプのような高周波数アプリケーションにおいて用いられる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、ＧａＡｓ技術において実現され、最低所要供給電圧が低く、小さいチップ領域を占め、電流消費が低く、供給電圧の変動に強いバンドギャップリファレンス回路を提供することである。
【課題を解決するための手段】
【０００４】
本発明は、絶対温度に比例する電圧または電流を生成するように設計された電圧ジェネレータと、電圧ジェネレータを作動するための供給を生成するように設計され、バイアス要素および制御要素を含む供給回路と、電圧ジェネレータを作動するためのバイアスを生成するように設計され、バイアス要素および制御要素を含むバイアス回路とを含むバンドギャップリファレンス回路を提供することにより、目的を達成する。供給回路の制御要素およびバイアス回路の制御要素のうちの少なくとも一つは、擬似格子整合型高電子移動度トランジスタ（ｐＨＥＭＴ）を含み、かつ／あるいは、供給回路のバイアス要素およびバイアス回路のバイアス要素のうちの少なくとも一つは、ロングゲート擬似格子整合型高電子移動度トランジスタを含む。高電子移動度トランジスタ（ＨＥＭＴ）において、高移動度電子は、ヘテロ接合を用いて生成される。ｐＨＥＭＴではない要素は、夫々、ヘテロ接合型バイポーラトランジスタ（ＨＢＴ）によって実現され得る。ヘテロ接合は、異なるバンドギャップの２つの素材間の接合である。異なる素材は、異なる格子定数を有し得る。擬似構成整合型高電子移動度トランジスタ（ｐＨＥＭＴ）において、異なる素材の層は、格子が一致する程薄い。ヘテロ接合型バイポーラトランジスタ（ＨＢＴ）は、エミッタ領域と、コレクタ領域と、ベース領域とが異なる素材を含有し、ヘテロ接合を形成するバイポーラトランジスタである。供給回路の制御要素、および／または、バイアス回路の制御要素にｐＨＥＭＴトランジスタを用いることによって、最小要求供給電圧が下がる。供給回路のバイアス要素および／またはバイアス回路のバイアス要素に対するロングゲートｐＨＥＭＴトランジスタの使用は、チップ領域を低減しつつ大きな抵抗を実現することができる。大きな抵抗は、消費電流を低減し、供給電圧の変化に対する感度を減らす、大きな電圧ゲインをもたらす結果となる。
【０００５】
ある実施例において、供給回路の制御要素の擬似格子整合型高電子移動度トランジスタ、および／または、バイアス回路の制御要素の擬似格子整合型高電子移動度トランジスタは、デプレッションモードトランジスタである。デプレッションモードトランジスタは、通常オンであり、最小要求供給電圧を低減する負のしきい値電圧で作動する。
【０００６】
ある実施例において、供給回路の制御要素の擬似格子整合型高電子移動度トランジスタ、および／または、バイアス回路の制御要素の擬似格子整合型高電子移動度トランジスタは、エンハンスメントモードトランジスタである。エンハンスメントモードトランジスタを用いることによっても、ヘテロ接合バイポーラトランジスタと比較して、最小要求供給電圧が低減される。
【０００７】
ある実施例において、ロングゲート擬似格子整合型高電子移動度トランジスタは、デプレッションモードトランジスタであり、幅Ｗかつ長さＬのアクティブ領域を含み、長さＬに対する幅Ｗの比が０．０１と０．１との間になる。そのようなトランジスタは、高い等価ＡＣ抵抗を有する。
【０００８】
ある実施例において、ロングゲート擬似格子整合型高電子移動度トランジスタのゲートおよびソースは、ゲートとソースとの間の電圧Ｖｇｓが、負のしきい値電圧Ｖｔｈと０Ｖとの間になるように、すなわちＶｔｈ＜Ｖｇｓ＜０Ｖとなるように、電気的に短絡され、または、少なくとも一つの電気的要素によって互いに連結される。したがって、擬似格子整合型高電子移動度トランジスタは電流ソースとして機能する。
【０００９】
ある実施例において、供給回路のバイアス要素の第１接続点と、供給回路の制御要素の第１接続点とは、各々、第１供給電位に接続され、供給回路のバイアス要素の第２接続点は、供給回路の制御要素の制御入力に接続される。
【００１０】
ある実施例において、供給回路のバイアス要素の第２接続点は、供給回路の別の制御要素の第１接続点に接続され、供給回路の別の制御要素の第２接続点は、第２供給電位に接続される。
【００１１】
ある実施例において、バイアス回路のバイアス要素の第１接続点と、バイアス回路の制御要素の第１接続点とは、各々、第１供給電位に接続され、バイアス回路のバイアス要素の第２接続点は、バイアス回路の制御要素の制御入力に接続される。
【００１２】
ある実施例において、バイアス回路のバイアス要素の第２接続点は、バイアス回路の別の制御要素の第１接続点に接続され、バイアス回路の別の制御要素の第２接続点は、第２供給電位に接続される。
【００１３】
ある実施例において、バイアス回路の制御要素の第２の接続点は、バイアス回路の抵抗の第１接続点に接続され、バイアス回路の抵抗の第２接続点は、バイアス回路のさらに別の制御要素の第１接続点に接続され、さらに別の制御要素の第１接続点は、さらに別の制御要素の制御入力に接続され、バイアス回路のさらに別の制御要素の第２接続点は、第２の供給電位に接続される。
【００１４】
ある実施例において、電圧ジェネレータは、各々が第１接続点と、第２接続点と、制御入力とを含む第１制御要素および第２制御要素を含み、第１制御要素および第２制御要素は、互いに異なるエミッタ領域を有し、第１制御要素の制御入力および第２制御要素の制御入力は、バイアス回路のさらに別の制御要素の制御入力に接続され、第１制御要素の第１接続点は、供給回路の別の制御要素の制御入力に接続され、第１制御要素の第２接続点は、第２供給電位に接続され、第２制御要素の第１接続点は、バイアス回路の別の制御要素の制御入力に接続される。
【００１５】
ある実施例において、電圧ジェネレータは、第１抵抗と、第２抵抗と、第３抵抗とをさらに含み、第１抵抗の第１接続点は、供給回路の制御要素の第２接続点に接続され、第１抵抗の第２接続点は、第１制御要素の第１接続点に接続され、第２抵抗の第１接続点は、供給回路の制御要素の第２接続点に接続され、第２抵抗の第２接続点は、第２制御要素の第１接続点に接続され、第３抵抗の第１接続点は、第２制御要素の第２接続点に接続され、第３抵抗の第２接続点は、第２供給電位に接続される。
【００１６】
ある実施例において、電圧ジェネレータの第１制御要素および第２制御要素と、供給回路の別の制御要素と、バイアス回路の別の制御要素およびさらに別の制御要素と、擬似格子整合型高電子移動度トランジスタではない、供給回路の制御要素、バイアス回路の制御要素、供給回路のバイアス要素、バイアス回路のバイアス要素のいずれかとは、ヘテロ接合型バイポーラトランジスタである。
【００１７】
発明は、擬似格子整合型高電子移動度トランジスタおよびへテロ接合型バイポーラトランジスタが、ＧａＡｓ ＢｉＦＥＴ技術プロセスを用いて製造される、回路を製造する方法をさらに提供する。さらに、バンドギャップリファレンス回路は、同じプロセスにおいて製造されるバイポーラ／ＦＥＴまたはバイポーラ／ｐＨＥＭＴ要素の組み合わせを用いて任意の別の化合物半導体において実現され得る。最も好ましいものは、ＢｉＦＥＴと呼ばれる、同じプロセスにおけるバイポーラ／ｐＨＥＭＴの組み合わせである。しかしながら、バイポーラと、たとえばＧａＡｓベースのＭＥＳＦＥＴのような別の種類のＦＥＴトランジスタ、または任意の別の化合物半導体との任意の組み合わせが、発明に従うバンドギャップリファレンス回路において用いられ得る。
【００１８】
化合物半導体において実現されるＭＥＳＦＥＴは、バイポーラ技術により容易に導入可能であり、プロセスのコストを低くするため、ＤＣ回路がＭＥＳＦＥＴに参照される限り、ｐＨＥＭＴの観点から好ましいものであり得る。
【００１９】
さらに、バイポーラトランジスタは、ヘテロ接合型トランジスタ（ＨＢＴ）またはホモ接合型トランジスタ（ＢＪＴ）から選択され得る。
【００２０】
図面の簡単な説明
本発明の実施例は、添付の図面を参照して一例として説明される。図面は以下のものを示す。
【図面の簡単な説明】
【００２１】
【図１】バンドギャップリファレンス回路の第１実施例。
【図２】バンドギャップリファレンス回路の第２実施例。
【図３】バンドギャップリファレンス回路の第３実施例。
【図４】供給電圧に対する、第１および第３実施例のコレクタ電流。
【図５】供給電圧に対する、第１および第３実施例の負荷抵抗。
【図６】バンドギャップリファレンス回路の第４の実施例。
【図７】供給電圧をパラメータとして有する温度に対する、第１および第４の実施例の基準電圧。
【図８】温度をパラメータとして有する供給電圧に対する、第１および第４の実施例の基準電圧。
【図９】供給電圧に対する、第１、第３および第４の実施例のコレクタ電流。
【図１０】供給電圧に対する、第１、第３および第４の実施例の負荷抵抗。
【発明を実施するための形態】
【００２２】
図１は、電圧ジェネレータＶＧ、供給回路ＳＣおよびバイアス回路ＢＣを含むバンドギャップリファレンス回路の第１実施例Ｅ１を示す。供給回路ＳＣおよびバイアス回路ＢＣは、第１供給電位ＶＣＣおよび第２供給電位ＧＮＤに接続されている。電圧ジェネレータＶＧは、供給回路ＳＣ、バイアス回路ＢＣおよび第２供給電位ＧＮＤに接続されている。供給電圧は、第１供給電位ＶＣＣと第２供給電位ＧＮＤとの差であり、第２供給電位ＧＮＤが０Ｖとなるように選択されると、ＶＣＣと等しくなる。
【００２３】
電圧ジェネレータＶＧは、各々が、第１接続点１および第２接続点２を有する第１、第２および第３抵抗Ｒ１，Ｒ２およびＲ３を含む。第１、第２および第３抵抗Ｒ１，Ｒ２およびＲ３は、薄膜抵抗器であり得る。第１および第２抵抗Ｒ１およびＲ２は、同じ抵抗値を有し得る。電圧ジェネレータＶＧは、各々が第１接続点１、第２接続点２および制御入力３を有する第１および第２制御要素ＨＢＴ１およびＨＢＴ２をさらに含む。第１および第２制御要素ＨＢＴ１およびＨＢＴ２は、トランジスタであり得る。たとえば、それらは、ＮＰＮヘテロ接合バイポーラトランジスタ（ＨＢＴ）であり得、第１接続点１がコレクタに対応し、第２接続点２がエミッタに対応し、制御入力３がバイアスに対応する。第１および第２制御要素ＨＢＴ１およびＨＢＴ２のエミッタ領域は、Ａ１およびＡ２（Ａ２＝Ｍ×Ａ１）である。そして、第３抵抗Ｒ３を流れる電流は、絶対温度Ｔ（ＰＴＡＴ）に比例する熱電圧ＶＴ＝ｋＴ／ｑに比例する。それは、ｌｎ（Ｍ）にも比例する。
【００２４】
供給回路ＳＣは、バイアス要素ＢＳ、制御要素ＣＳおよび別の制御要素ＨＢＴ３を含む。バイアス要素ＢＳは、第１および第２接続点１および２を有し、制御要素ＣＳおよび別の制御要素ＨＢＴ３は、各々、第１および第２接続点１および２、ならびに制御入力３を有する。回路要素は、上述したように接続される。制御要素ＣＳおよび別の回路要素ＨＢＴ３は、ＮＰＮへテロ接合バイポーラトランジスタであり得、第１接続点１、第２接続点２、制御入力３は、それぞれ、コレクタ、エミッタ、バイアスである。制御要素ＣＳは、電圧ジェネレータＶＧに電流を供給するのに用いられる。バイアス要素ＢＳは、薄膜抵抗などの抵抗であり得、別の制御要素ＨＢＴ３を通るバイアス電流を設定し、ＡＣループゲインを決定する電流ソースとして機能する。制御要素ＣＳ、別の制御要素ＨＢＴ３および第１抵抗Ｒ１は、制御要素ＣＳのエミッタに位置する第２接続点２における電圧を決定するループを形成する。
【００２５】
バイアス回路ＢＣは、バイアス要素ＢＢ、制御要素ＣＢ、第４抵抗Ｒ４、別の制御要素ＨＢＴ４、およびさらに別の制御要素ＨＢＴ５を含む。別の制御要素ＨＢＴ４は、絶対温度相補的（ＣＴＡＴ）電圧ジェネレータとして機能する。バイアス要素ＢＢおよび第４抵抗Ｒ４は、各々、第１および第２接続点１および２を有し、制御要素ＣＢ、別の制御要素ＨＢＴ４、および、さらに別の制御要素ＨＢＴ５は、各々、第１および第２接続点１および２、ならびに制御入力３を有し、第１接続点１、第２接続点２、制御入力３が、夫々、コレクタ、エミッタ、ベースであるＮＰＮヘテロ接合バイポーラトランジスタであり得る。回路要素は、上述のように接続される。バンドギャップリファレンス電圧ＶＢＧは、第４抵抗Ｒ４の第１接続点および制御要素ＣＢの第２接続点において取り出され得る。供給回路ＳＣと同様の態様で、バイアス要素ＢＢは、別の制御要素ＨＢＴ４を通してバイアス電流を設定し、ＡＣループゲインを定める。さらに別の制御要素ＨＢＴ５は、制御入力３に接続された第１接続点１を有し、電圧ジェネレータＶＧの第１および第２制御要素ＨＢＴ１およびＨＢＴ２の制御入力３に電圧を供給する。制御入力３における電圧は、制御要素ＣＢ、第４抵抗Ｒ４および別の制御要素ＨＢＴ４によって形成されたループによって定められる。バイアス回路ＢＳは、別の制御要素ＨＢＴ４の制御入力３にて、電圧ジェネレータＶＧから電位を受ける。
【００２６】
絶対温度比例（ＰＴＡＴ）電圧と、絶対温度相補的（ＣＴＡＴ）電圧との組み合わせは、バンドギャップ電圧ＶＢＧの望ましい温度挙動をもたらす。
【００２７】
第１実施例Ｅ１におけるトランジスタは、ＧａＡｓヘテロ接合バイポーラトランジスタであり得る。そのようなトランジスタは、３００ｋにおいて１．１５Ｖ〜１．２ＶのＶｂｅを有する。適切な動作のため、抵抗ＢＳ、ＢＢおよびＲ１、Ｒ２にかかる電圧は約５００ｍＶであるべきである。ＨＢＴ ＣＳおよびＨＢＴ３のＶｂｅ＝１．１５Ｖであれば、ＶＣＣ＝２×５００ｍＶ＋２×１．１５Ｖ＝３．３Ｖの最小要求供給電圧が必要となる。比較的低い温度においては、最小要求供給電圧はいくらか高くなる。供給電圧を３．２Ｖから２．８Ｖに低下させ、さらには２Ｖまで低下させるというトレンドがあるため、３．３Ｖの最小要求供給電圧は、たとえば無線通信装置等の、バッテリを用いて作動する製品において短所となり得る。
【００２８】
図２に示される第２実施例Ｅ２は、この問題を克服するのに役立つ。第１および第２接続点１および２ならびに制御入力３の符号は、図１においてのみ示され、明瞭にする目的で図２、３および６には示されない。しかしながら、第２、第３および第４実施例は、図１の変形であり、機能が同様であるため、図１を用いて記載された特徴は、これらの実施例にも適用される。
【００２９】
図１中の、供給回路ＳＣのための制御要素ＣＳのための、およびバイアス回路ＢＣのための制御要素ＣＢのためのヘテロ接合バイポーラトランジスタは、図２中の、擬似格子整合型高電子移動度トランジスタＣＳおよびＣＢに置き換えられる。これらのトランジスタは、約−１ＶのＶしきい値を有する典型的なＩｄｓ／Ｖｇｓ特性に起因して、トランジスタのゲートＧである制御入力３における電圧が０．７５Ｖ前後となる、デプレッション形トランジスタであり得る。最小要求供給電圧ＶＣＣは、バイアス回路ＢＣの制御要素ＣＢのドレインＤとソースＳとの間の電圧Ｖｄｓに依存する。これは、次に、トランジスタの寸法および回路の負荷電流に依存する。トランジスタＣＢのスケーリングが適切であれば、供給電圧ＶＣＣは、ＣＢに対して約０．２ＶのＶｄｓを伴う１．６Ｖのバンドギャップリファレンス電圧に対して、１．８Ｖに低下し得る。
【００３０】
バイアス回路ＢＣおよび供給回路ＳＣの制御要素ＣＢおよびＣＳは、それぞれ、エンハンスメント形ｐＨＥＭＴトランジスタであり得る。最小要求供給電圧ＶＣＣは約２．６Ｖになり、デプレッション形トランジスタが用いられた場合に比べて高いが、それでも多くのアプリケーションにとって十分に低い。
【００３１】
ＨＢＴおよびｐＨＥＭＴトランジスタは、マージ型またはスタック型ＧａＡＳ ＦＥＴ−ＨＢＴインテグレーションスキームにおいて利用可能である。そのようなインテグレーションスキームは、しばしば、ＢｉＦＥＴまたはＢｉＨＥＭＴと呼ばれ、単一のＧａＡｓ基盤上にＨＢＴデバイスおよびＦＥＴ／ｐＨＥＭＴデバイスの両方を含む。
【００３２】
ＧａＡｓ技術において、数十ｋΩの大きな抵抗が非常に大きなチップ領域を占めることができるように、薄膜抵抗だけが５０Ω／平方のシート抵抗で利用できる。図１および図２に支援される抵抗ＢＳおよびＢＢは、低い消費電流および高いＡＣループゲインを達成するために、値が大きい必要がある。しかしながら、抵抗にとって、ＤＣ電圧とＡＣループゲインとは密接に繋がっており、大きな抵抗の使用は、利用可能なＤＣ電圧ヘッドルームを伴う問題を引き起こす。抵抗ＢＳおよびＢＢにかけられる電圧が低い供給電圧ＶＣＣに起因して低下した場合、ＨＢＴ３およびＨＢＴ４におけるコレクタ電流も低下し、ループゲインが低下する結果となる。
【００３３】
これらの問題を克服するため、図１に示される第１実施例Ｅ１は、図３に示される第３実施例Ｅ３になるように修正される。図３において、図１の抵抗ＢＳおよびＢＢは、夫々のゲートＧが夫々のソースＳに短絡されたデプレッションモードロングゲートｐＨＥＭＴトランジスタＢＳおよびＢＢに置き換えられる。ドレインＤが、バイアス要素ＢＳおよびバイアス要素ＢＢの第１接続点１に対応し、ソース２が、バイアス要素ＢＳおよびバイアス要素ＢＢの第２接続点に対応する。ロングゲートｐＨＥＭＴトランジスタのアクティブ領域の長さＬは、ｐＨＥＭＴトランジスタについての通常のケースに比べてずいぶん長く選択され、０．５μｍの代わりに４０μｍであり得る。アクティブ領域の幅Ｗは、３μｍとなるように選択され得、Ｗ／Ｌ＜１となり得る。アクティブ領域の幅Ｗと長さＬとの比率は、０．０１＜Ｗ／Ｌ＜０．１の範囲内に収まるように選択されることができる。
【００３４】
図１において示される第１実施例Ｅ１の負荷抵抗のために必要なチップ領域は、約５５７０μｍ2であり、３０ｋΩの値を有する。大きなチップ領域は、低シート抵抗を用いた場合に大きな抵抗を達成するのに必要な、曲がりくねった配置の結果である。ＶＣＣ＝３．４Ｖの同じ供給電圧において等しいコレクタ電流ＩＣを得るために、図３におけるロングゲートデプレッションモードｐＨＥＭＴに対して必要なチップ領域は、約３４２μｍ2であり、非常に小さい。
【００３５】
図４は、第１実施例Ｅ１および第３実施例Ｅ３についての、供給電圧ＶＣＣに対するＨＢＴ３内のコレクタ電流ＩＣを示す。図１に示される第１実施例Ｅ１におけるバイアス要素ＢＳおよびバイアス要素ＢＢに対して用いられる抵抗の電流と電圧との間の比例関係を図４は示す。第３実施例Ｅ３について、供給電圧ＶＣＣの変化に対してＨＢＴ３およびＨＢＴ４におけるコレクタ電流がより一定となるように、電流は、供給電圧ＶＣＣが高いほど零に近づく微分係数を有する。
【００３６】
図５は、図４に示される曲線の微分係数の逆数を示す。ＶＣＣ＝３．４Ｖの供給電圧において、第１実施例Ｅ１はＲＬ＝３０ｋΩの負荷抵抗を有し、図４から、コレクタ電流はＩＣ＝１７μＡとなる。ＨＢＴ３の電圧ゲインは、Ａｖ＝２０×ＬＯＧ（ｇｍ×ＲＬ）となるように計算され得、相互コンダクタンスｇｍ＝ＩＣ／ＶＴ≒１７μＡ／２６ｍＶ、負荷抵抗ＲＬ≒３０ｋΩで、Ａｖ＝２５ｄＢとなる。第３実施例Ｅ３について、供給電圧ＶＣＣが高いほど、負荷抵抗は増大し、ＭΩ領域に入る。３．４Ｖの同じ供給電圧と、同じコレクタ電流ＩＣ＝１７μＡにおいて、抵抗はＲＬ≒１１２ｋΩであり、Ａｖ＝３７ｄＢの電圧ゲインとなる。図１に示される第１実施例Ｅ１の薄膜抵抗を、図３のロングゲートデプレッションモードｐＨＥＭＴで取り替えることによって、電圧ゲインを１２ｄＢ向上することができる。また、ＤＣ電圧ヘッドルームは、ロングゲートデプレッションモードｐＨＥＭＴトランジスタのＤＣ電圧とＡＣループゲインとが、抵抗に対して（非常に）緩く繋がれるのと同じぐらい向上される。
【００３７】
供給回路ＳＣの制御要素ＣＳおよびバイアス回路ＢＣの制御要素ＣＢのためのヘテロ結合バイポーラトランジスタの代わりに、デプレッションモード擬似格子整合型高電子移動度トランジスタを用いて図１を修正した第４実施例を図６は示す。また、供給回路ＳＣのバイアス要素ＢＳおよびバイアス回路ＢＣのバイアス要素ＢＢのために用いられた抵抗は、ゲートＧが、Ｖｇｓ＝０Ｖである夫々のソースＳに短絡されたロングゲートデプレッションモード擬似格子整合型高電子移動度トランジスタと置き換えられる。そして、第４実施例Ｅ４は、第２実施例Ｅ２および第３実施例Ｅ３の利点を利用する。したがって、必要に応じて、第２実施例Ｅ２および第３実施例Ｅ３の説明が第４実施例Ｅ４にも適用される。
【００３８】
図２において、最小要求供給電圧ＶＣＣを、１．６Ｖのバンドギャップリファレンス電圧に対して１．８Ｖまで低減することができ、供給電圧ＶＣＣを実質的に低減することになる。
【００３９】
制御要素ＣＳおよびＣＢのゲート電圧は十分に低いため、供給回路ＳＣのバイアス要素ＢＳおよびバイアス回路ＢＣのバイアス要素ＢＢの、夫々の、ドレインＤとソースＳとの間の電圧Ｖｄｓは、１Ｖよりも大きくなり、電圧ヘッドルームが増加する。ロングゲートｐＨＥＭＴトランジスタは、今、飽和領域にバイアスされ、供給電圧ＶＣＣの変化に無反応な、理想的な電流ソースのように振舞う。
【００４０】
第４実施例Ｅ４は、ループゲインを増大する抵抗Ｒ１およびＲ２の値を増大することも許容する。
【００４１】
図７は、回路が搭載されていないときの、第１実施例Ｅ１と第４実施例Ｅ４のバンドギャップリファレンス電圧ＶＢＧの挙動を示す。供給電圧ＶＣＣをパラメータとして有する温度Ｔに対する変化が示される。供給電圧ＶＣＣは、３．０Ｖから始まり、０．４Ｖごとに４．６Ｖまで増大する。第１実施例Ｅ１のバンドギャップリファレンス電圧ＶＢＧが供給電圧ＶＣＣによっていくらか変化する一方、第４実施例Ｅ４のバンドギャップリファレンス電圧ＶＢＧが供給電圧ＶＣＣによっては略変化しない。
【００４２】
図８は、温度をパラメータとして有する供給電圧ＶＣＣに対する、第１実施例Ｅ１および第４実施例Ｅ４のバンドギャップリファレンス電圧ＶＢＧを示す。温度は、−３０℃、＋３０℃および＋９０℃である。再び、第４実施例Ｅ４のバンドギャップリファレンス電圧ＶＢＧは、供給電圧ＶＣＣの変化に対して略変化しない。図８は、第１実施例Ｅ１がＶＣＣ＝約２．９Ｖの最小供給電圧を必要とする一方で、第４実施例Ｅ４はＶＣＣ＝約１．６の、ずいぶん低い最小供給電圧を必要とすることも示す。
【００４３】
図９は図４に対応し、供給電圧ＶＣＣに対する第４実施例Ｅ４のコレクタ電流ＩＣがさらに示される。第４実施例は、非常に低減された、ＶＣＣ＝約１．６Ｖの最小供給電圧で、コレクタ電流ＩＣを発生する。コレクタ電流ＩＣは、広い範囲の供給電圧ＶＣＣに対して一定である、理想的な電流ソースのコレクタ電流に近い。
【００４４】
図１０は、図５に対応し、第４実施例Ｅ４の供給電圧ＶＣＣに対するコレクタ電流ＩＣの微分係数の逆数をさらに示す。ＶＣＣ＝３．４Ｖの作動電圧にて、抵抗は２．９５ＭΩとなり、第１実施例Ｅ１および第３実施例Ｅ３の抵抗に比べてずいぶんと小さい。第３実施例Ｅ３と比較すると、高抵抗はより早く約２．４Ｖに到達し得る。
【００４５】
ｇｍ＝ＩＣ／ＶＴ≒２０μＡ／２６ｍＶ、かつ３．４ＶでＲＬ≒２．９５ＭΩとして、第４実施例Ｅ４におけるトランジスタの電圧ゲインは、Ａｖ＝２０×ｌｏｇ（ｇｍ×ＲＬ）である。Ａｖ＝６７ｄＢで、第１実施例Ｅ１の電圧ゲインよりも４２ｄＢ高い。
【００４６】
トランジスタＨＢＴ４を有するループも、同じゲインを有する。供給電圧ＶＣＣについての第４実施例Ｅ４の優れた能力は、とりわけ供給電圧ＶＣＣの変化および負荷電流の変化を取り除く、大きなループゲインの結果である。
【００４７】
したがって、発明は、より低い最小要求供給電圧ＶＣＣで作動することができ、より小さいチップ領域を占め、消費電流がより低く、かつ供給電圧の変化に対してより耐性があるバンドギャップリファレンス電圧回路を提供する。消費電流とループゲインとのトレードオフがあるが、より大きい電流が、より好適なバンドギャップリファレンス電圧ＶＢＧを生み出す。
【符号の説明】
【００４８】
１ 第１接続点
２ 第２接続点
３ 制御入力
Ａ１ ＨＢＴ１のエミッタ領域
Ａ２ ＨＢＴ２のエミッタ領域
Ｂ ベース
ＢＢ バイアス回路ＢＣのバイアス要素
ＢＣ バイアス回路
ＢＳ 供給回路ＳＣのバイアス要素
Ｃ コレクタ
ＣＢ バイアス回路ＢＣの制御要素
ＣＳ 供給回路ＳＣの制御要素
Ｄ ドレイン
Ｅ エミッタ
Ｇ ゲート
ＧＮＤ 第２供給電位
ＨＢＴ１ 電圧ジェネレータＶＧの第１制御要素
ＨＢＴ２ 電圧ジェネレータＶＧの第の第２制御要素
ＨＢＴ３ 供給回路ＳＣの別の制御要素
ＨＢＴ４ バイアス回路ＢＣの別の制御要素
ＨＢＴ５ バイアス回路ＢＣのさらに別の制御要素
Ｒ１ 電圧ジェネレータＶＧの第１抵抗
Ｒ２ 電圧ジェネレータＶＧの第２抵抗
Ｒ３ 電圧ジェネレータＶＧの第３抵抗
Ｒ４ バイアス回路ＢＣの抵抗
Ｓ ソース
ＳＣ 供給回路
ＶＢＧ バンドギャップリファレンス電圧
ＶＧ 電圧ジェネレータ
ＶＣＣ 第１供給電位
【技術分野】
【０００１】
発明の名称
バンドギャップリファレンス回路および回路を製造する方法
【背景技術】
【０００２】
発明の詳細な説明
本発明は、温度依存性の一次影響が消された電圧または電流を提供するためのバンドギャップリファレンス回路に関する。バンドギャップリファレンス回路は、通常ガリウムヒ素（ＧａＡｓ）を用いて製造される、携帯電話のパワーアンプのような高周波数アプリケーションにおいて用いられる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、ＧａＡｓ技術において実現され、最低所要供給電圧が低く、小さいチップ領域を占め、電流消費が低く、供給電圧の変動に強いバンドギャップリファレンス回路を提供することである。
【課題を解決するための手段】
【０００４】
本発明は、絶対温度に比例する電圧または電流を生成するように設計された電圧ジェネレータと、電圧ジェネレータを作動するための供給を生成するように設計され、バイアス要素および制御要素を含む供給回路と、電圧ジェネレータを作動するためのバイアスを生成するように設計され、バイアス要素および制御要素を含むバイアス回路とを含むバンドギャップリファレンス回路を提供することにより、目的を達成する。供給回路の制御要素およびバイアス回路の制御要素のうちの少なくとも一つは、擬似格子整合型高電子移動度トランジスタ（ｐＨＥＭＴ）を含み、かつ／あるいは、供給回路のバイアス要素およびバイアス回路のバイアス要素のうちの少なくとも一つは、ロングゲート擬似格子整合型高電子移動度トランジスタを含む。高電子移動度トランジスタ（ＨＥＭＴ）において、高移動度電子は、ヘテロ接合を用いて生成される。ｐＨＥＭＴではない要素は、夫々、ヘテロ接合型バイポーラトランジスタ（ＨＢＴ）によって実現され得る。ヘテロ接合は、異なるバンドギャップの２つの素材間の接合である。異なる素材は、異なる格子定数を有し得る。擬似構成整合型高電子移動度トランジスタ（ｐＨＥＭＴ）において、異なる素材の層は、格子が一致する程薄い。ヘテロ接合型バイポーラトランジスタ（ＨＢＴ）は、エミッタ領域と、コレクタ領域と、ベース領域とが異なる素材を含有し、ヘテロ接合を形成するバイポーラトランジスタである。供給回路の制御要素、および／または、バイアス回路の制御要素にｐＨＥＭＴトランジスタを用いることによって、最小要求供給電圧が下がる。供給回路のバイアス要素および／またはバイアス回路のバイアス要素に対するロングゲートｐＨＥＭＴトランジスタの使用は、チップ領域を低減しつつ大きな抵抗を実現することができる。大きな抵抗は、消費電流を低減し、供給電圧の変化に対する感度を減らす、大きな電圧ゲインをもたらす結果となる。
【０００５】
ある実施例において、供給回路の制御要素の擬似格子整合型高電子移動度トランジスタ、および／または、バイアス回路の制御要素の擬似格子整合型高電子移動度トランジスタは、デプレッションモードトランジスタである。デプレッションモードトランジスタは、通常オンであり、最小要求供給電圧を低減する負のしきい値電圧で作動する。
【０００６】
ある実施例において、供給回路の制御要素の擬似格子整合型高電子移動度トランジスタ、および／または、バイアス回路の制御要素の擬似格子整合型高電子移動度トランジスタは、エンハンスメントモードトランジスタである。エンハンスメントモードトランジスタを用いることによっても、ヘテロ接合バイポーラトランジスタと比較して、最小要求供給電圧が低減される。
【０００７】
ある実施例において、ロングゲート擬似格子整合型高電子移動度トランジスタは、デプレッションモードトランジスタであり、幅Ｗかつ長さＬのアクティブ領域を含み、長さＬに対する幅Ｗの比が０．０１と０．１との間になる。そのようなトランジスタは、高い等価ＡＣ抵抗を有する。
【０００８】
ある実施例において、ロングゲート擬似格子整合型高電子移動度トランジスタのゲートおよびソースは、ゲートとソースとの間の電圧Ｖｇｓが、負のしきい値電圧Ｖｔｈと０Ｖとの間になるように、すなわちＶｔｈ＜Ｖｇｓ＜０Ｖとなるように、電気的に短絡され、または、少なくとも一つの電気的要素によって互いに連結される。したがって、擬似格子整合型高電子移動度トランジスタは電流ソースとして機能する。
【０００９】
ある実施例において、供給回路のバイアス要素の第１接続点と、供給回路の制御要素の第１接続点とは、各々、第１供給電位に接続され、供給回路のバイアス要素の第２接続点は、供給回路の制御要素の制御入力に接続される。
【００１０】
ある実施例において、供給回路のバイアス要素の第２接続点は、供給回路の別の制御要素の第１接続点に接続され、供給回路の別の制御要素の第２接続点は、第２供給電位に接続される。
【００１１】
ある実施例において、バイアス回路のバイアス要素の第１接続点と、バイアス回路の制御要素の第１接続点とは、各々、第１供給電位に接続され、バイアス回路のバイアス要素の第２接続点は、バイアス回路の制御要素の制御入力に接続される。
【００１２】
ある実施例において、バイアス回路のバイアス要素の第２接続点は、バイアス回路の別の制御要素の第１接続点に接続され、バイアス回路の別の制御要素の第２接続点は、第２供給電位に接続される。
【００１３】
ある実施例において、バイアス回路の制御要素の第２の接続点は、バイアス回路の抵抗の第１接続点に接続され、バイアス回路の抵抗の第２接続点は、バイアス回路のさらに別の制御要素の第１接続点に接続され、さらに別の制御要素の第１接続点は、さらに別の制御要素の制御入力に接続され、バイアス回路のさらに別の制御要素の第２接続点は、第２の供給電位に接続される。
【００１４】
ある実施例において、電圧ジェネレータは、各々が第１接続点と、第２接続点と、制御入力とを含む第１制御要素および第２制御要素を含み、第１制御要素および第２制御要素は、互いに異なるエミッタ領域を有し、第１制御要素の制御入力および第２制御要素の制御入力は、バイアス回路のさらに別の制御要素の制御入力に接続され、第１制御要素の第１接続点は、供給回路の別の制御要素の制御入力に接続され、第１制御要素の第２接続点は、第２供給電位に接続され、第２制御要素の第１接続点は、バイアス回路の別の制御要素の制御入力に接続される。
【００１５】
ある実施例において、電圧ジェネレータは、第１抵抗と、第２抵抗と、第３抵抗とをさらに含み、第１抵抗の第１接続点は、供給回路の制御要素の第２接続点に接続され、第１抵抗の第２接続点は、第１制御要素の第１接続点に接続され、第２抵抗の第１接続点は、供給回路の制御要素の第２接続点に接続され、第２抵抗の第２接続点は、第２制御要素の第１接続点に接続され、第３抵抗の第１接続点は、第２制御要素の第２接続点に接続され、第３抵抗の第２接続点は、第２供給電位に接続される。
【００１６】
ある実施例において、電圧ジェネレータの第１制御要素および第２制御要素と、供給回路の別の制御要素と、バイアス回路の別の制御要素およびさらに別の制御要素と、擬似格子整合型高電子移動度トランジスタではない、供給回路の制御要素、バイアス回路の制御要素、供給回路のバイアス要素、バイアス回路のバイアス要素のいずれかとは、ヘテロ接合型バイポーラトランジスタである。
【００１７】
発明は、擬似格子整合型高電子移動度トランジスタおよびへテロ接合型バイポーラトランジスタが、ＧａＡｓ ＢｉＦＥＴ技術プロセスを用いて製造される、回路を製造する方法をさらに提供する。さらに、バンドギャップリファレンス回路は、同じプロセスにおいて製造されるバイポーラ／ＦＥＴまたはバイポーラ／ｐＨＥＭＴ要素の組み合わせを用いて任意の別の化合物半導体において実現され得る。最も好ましいものは、ＢｉＦＥＴと呼ばれる、同じプロセスにおけるバイポーラ／ｐＨＥＭＴの組み合わせである。しかしながら、バイポーラと、たとえばＧａＡｓベースのＭＥＳＦＥＴのような別の種類のＦＥＴトランジスタ、または任意の別の化合物半導体との任意の組み合わせが、発明に従うバンドギャップリファレンス回路において用いられ得る。
【００１８】
化合物半導体において実現されるＭＥＳＦＥＴは、バイポーラ技術により容易に導入可能であり、プロセスのコストを低くするため、ＤＣ回路がＭＥＳＦＥＴに参照される限り、ｐＨＥＭＴの観点から好ましいものであり得る。
【００１９】
さらに、バイポーラトランジスタは、ヘテロ接合型トランジスタ（ＨＢＴ）またはホモ接合型トランジスタ（ＢＪＴ）から選択され得る。
【００２０】
図面の簡単な説明
本発明の実施例は、添付の図面を参照して一例として説明される。図面は以下のものを示す。
【図面の簡単な説明】
【００２１】
【図１】バンドギャップリファレンス回路の第１実施例。
【図２】バンドギャップリファレンス回路の第２実施例。
【図３】バンドギャップリファレンス回路の第３実施例。
【図４】供給電圧に対する、第１および第３実施例のコレクタ電流。
【図５】供給電圧に対する、第１および第３実施例の負荷抵抗。
【図６】バンドギャップリファレンス回路の第４の実施例。
【図７】供給電圧をパラメータとして有する温度に対する、第１および第４の実施例の基準電圧。
【図８】温度をパラメータとして有する供給電圧に対する、第１および第４の実施例の基準電圧。
【図９】供給電圧に対する、第１、第３および第４の実施例のコレクタ電流。
【図１０】供給電圧に対する、第１、第３および第４の実施例の負荷抵抗。
【発明を実施するための形態】
【００２２】
図１は、電圧ジェネレータＶＧ、供給回路ＳＣおよびバイアス回路ＢＣを含むバンドギャップリファレンス回路の第１実施例Ｅ１を示す。供給回路ＳＣおよびバイアス回路ＢＣは、第１供給電位ＶＣＣおよび第２供給電位ＧＮＤに接続されている。電圧ジェネレータＶＧは、供給回路ＳＣ、バイアス回路ＢＣおよび第２供給電位ＧＮＤに接続されている。供給電圧は、第１供給電位ＶＣＣと第２供給電位ＧＮＤとの差であり、第２供給電位ＧＮＤが０Ｖとなるように選択されると、ＶＣＣと等しくなる。
【００２３】
電圧ジェネレータＶＧは、各々が、第１接続点１および第２接続点２を有する第１、第２および第３抵抗Ｒ１，Ｒ２およびＲ３を含む。第１、第２および第３抵抗Ｒ１，Ｒ２およびＲ３は、薄膜抵抗器であり得る。第１および第２抵抗Ｒ１およびＲ２は、同じ抵抗値を有し得る。電圧ジェネレータＶＧは、各々が第１接続点１、第２接続点２および制御入力３を有する第１および第２制御要素ＨＢＴ１およびＨＢＴ２をさらに含む。第１および第２制御要素ＨＢＴ１およびＨＢＴ２は、トランジスタであり得る。たとえば、それらは、ＮＰＮヘテロ接合バイポーラトランジスタ（ＨＢＴ）であり得、第１接続点１がコレクタに対応し、第２接続点２がエミッタに対応し、制御入力３がバイアスに対応する。第１および第２制御要素ＨＢＴ１およびＨＢＴ２のエミッタ領域は、Ａ１およびＡ２（Ａ２＝Ｍ×Ａ１）である。そして、第３抵抗Ｒ３を流れる電流は、絶対温度Ｔ（ＰＴＡＴ）に比例する熱電圧ＶＴ＝ｋＴ／ｑに比例する。それは、ｌｎ（Ｍ）にも比例する。
【００２４】
供給回路ＳＣは、バイアス要素ＢＳ、制御要素ＣＳおよび別の制御要素ＨＢＴ３を含む。バイアス要素ＢＳは、第１および第２接続点１および２を有し、制御要素ＣＳおよび別の制御要素ＨＢＴ３は、各々、第１および第２接続点１および２、ならびに制御入力３を有する。回路要素は、上述したように接続される。制御要素ＣＳおよび別の回路要素ＨＢＴ３は、ＮＰＮへテロ接合バイポーラトランジスタであり得、第１接続点１、第２接続点２、制御入力３は、それぞれ、コレクタ、エミッタ、バイアスである。制御要素ＣＳは、電圧ジェネレータＶＧに電流を供給するのに用いられる。バイアス要素ＢＳは、薄膜抵抗などの抵抗であり得、別の制御要素ＨＢＴ３を通るバイアス電流を設定し、ＡＣループゲインを決定する電流ソースとして機能する。制御要素ＣＳ、別の制御要素ＨＢＴ３および第１抵抗Ｒ１は、制御要素ＣＳのエミッタに位置する第２接続点２における電圧を決定するループを形成する。
【００２５】
バイアス回路ＢＣは、バイアス要素ＢＢ、制御要素ＣＢ、第４抵抗Ｒ４、別の制御要素ＨＢＴ４、およびさらに別の制御要素ＨＢＴ５を含む。別の制御要素ＨＢＴ４は、絶対温度相補的（ＣＴＡＴ）電圧ジェネレータとして機能する。バイアス要素ＢＢおよび第４抵抗Ｒ４は、各々、第１および第２接続点１および２を有し、制御要素ＣＢ、別の制御要素ＨＢＴ４、および、さらに別の制御要素ＨＢＴ５は、各々、第１および第２接続点１および２、ならびに制御入力３を有し、第１接続点１、第２接続点２、制御入力３が、夫々、コレクタ、エミッタ、ベースであるＮＰＮヘテロ接合バイポーラトランジスタであり得る。回路要素は、上述のように接続される。バンドギャップリファレンス電圧ＶＢＧは、第４抵抗Ｒ４の第１接続点および制御要素ＣＢの第２接続点において取り出され得る。供給回路ＳＣと同様の態様で、バイアス要素ＢＢは、別の制御要素ＨＢＴ４を通してバイアス電流を設定し、ＡＣループゲインを定める。さらに別の制御要素ＨＢＴ５は、制御入力３に接続された第１接続点１を有し、電圧ジェネレータＶＧの第１および第２制御要素ＨＢＴ１およびＨＢＴ２の制御入力３に電圧を供給する。制御入力３における電圧は、制御要素ＣＢ、第４抵抗Ｒ４および別の制御要素ＨＢＴ４によって形成されたループによって定められる。バイアス回路ＢＳは、別の制御要素ＨＢＴ４の制御入力３にて、電圧ジェネレータＶＧから電位を受ける。
【００２６】
絶対温度比例（ＰＴＡＴ）電圧と、絶対温度相補的（ＣＴＡＴ）電圧との組み合わせは、バンドギャップ電圧ＶＢＧの望ましい温度挙動をもたらす。
【００２７】
第１実施例Ｅ１におけるトランジスタは、ＧａＡｓヘテロ接合バイポーラトランジスタであり得る。そのようなトランジスタは、３００ｋにおいて１．１５Ｖ〜１．２ＶのＶｂｅを有する。適切な動作のため、抵抗ＢＳ、ＢＢおよびＲ１、Ｒ２にかかる電圧は約５００ｍＶであるべきである。ＨＢＴ ＣＳおよびＨＢＴ３のＶｂｅ＝１．１５Ｖであれば、ＶＣＣ＝２×５００ｍＶ＋２×１．１５Ｖ＝３．３Ｖの最小要求供給電圧が必要となる。比較的低い温度においては、最小要求供給電圧はいくらか高くなる。供給電圧を３．２Ｖから２．８Ｖに低下させ、さらには２Ｖまで低下させるというトレンドがあるため、３．３Ｖの最小要求供給電圧は、たとえば無線通信装置等の、バッテリを用いて作動する製品において短所となり得る。
【００２８】
図２に示される第２実施例Ｅ２は、この問題を克服するのに役立つ。第１および第２接続点１および２ならびに制御入力３の符号は、図１においてのみ示され、明瞭にする目的で図２、３および６には示されない。しかしながら、第２、第３および第４実施例は、図１の変形であり、機能が同様であるため、図１を用いて記載された特徴は、これらの実施例にも適用される。
【００２９】
図１中の、供給回路ＳＣのための制御要素ＣＳのための、およびバイアス回路ＢＣのための制御要素ＣＢのためのヘテロ接合バイポーラトランジスタは、図２中の、擬似格子整合型高電子移動度トランジスタＣＳおよびＣＢに置き換えられる。これらのトランジスタは、約−１ＶのＶしきい値を有する典型的なＩｄｓ／Ｖｇｓ特性に起因して、トランジスタのゲートＧである制御入力３における電圧が０．７５Ｖ前後となる、デプレッション形トランジスタであり得る。最小要求供給電圧ＶＣＣは、バイアス回路ＢＣの制御要素ＣＢのドレインＤとソースＳとの間の電圧Ｖｄｓに依存する。これは、次に、トランジスタの寸法および回路の負荷電流に依存する。トランジスタＣＢのスケーリングが適切であれば、供給電圧ＶＣＣは、ＣＢに対して約０．２ＶのＶｄｓを伴う１．６Ｖのバンドギャップリファレンス電圧に対して、１．８Ｖに低下し得る。
【００３０】
バイアス回路ＢＣおよび供給回路ＳＣの制御要素ＣＢおよびＣＳは、それぞれ、エンハンスメント形ｐＨＥＭＴトランジスタであり得る。最小要求供給電圧ＶＣＣは約２．６Ｖになり、デプレッション形トランジスタが用いられた場合に比べて高いが、それでも多くのアプリケーションにとって十分に低い。
【００３１】
ＨＢＴおよびｐＨＥＭＴトランジスタは、マージ型またはスタック型ＧａＡＳ ＦＥＴ−ＨＢＴインテグレーションスキームにおいて利用可能である。そのようなインテグレーションスキームは、しばしば、ＢｉＦＥＴまたはＢｉＨＥＭＴと呼ばれ、単一のＧａＡｓ基盤上にＨＢＴデバイスおよびＦＥＴ／ｐＨＥＭＴデバイスの両方を含む。
【００３２】
ＧａＡｓ技術において、数十ｋΩの大きな抵抗が非常に大きなチップ領域を占めることができるように、薄膜抵抗だけが５０Ω／平方のシート抵抗で利用できる。図１および図２に支援される抵抗ＢＳおよびＢＢは、低い消費電流および高いＡＣループゲインを達成するために、値が大きい必要がある。しかしながら、抵抗にとって、ＤＣ電圧とＡＣループゲインとは密接に繋がっており、大きな抵抗の使用は、利用可能なＤＣ電圧ヘッドルームを伴う問題を引き起こす。抵抗ＢＳおよびＢＢにかけられる電圧が低い供給電圧ＶＣＣに起因して低下した場合、ＨＢＴ３およびＨＢＴ４におけるコレクタ電流も低下し、ループゲインが低下する結果となる。
【００３３】
これらの問題を克服するため、図１に示される第１実施例Ｅ１は、図３に示される第３実施例Ｅ３になるように修正される。図３において、図１の抵抗ＢＳおよびＢＢは、夫々のゲートＧが夫々のソースＳに短絡されたデプレッションモードロングゲートｐＨＥＭＴトランジスタＢＳおよびＢＢに置き換えられる。ドレインＤが、バイアス要素ＢＳおよびバイアス要素ＢＢの第１接続点１に対応し、ソース２が、バイアス要素ＢＳおよびバイアス要素ＢＢの第２接続点に対応する。ロングゲートｐＨＥＭＴトランジスタのアクティブ領域の長さＬは、ｐＨＥＭＴトランジスタについての通常のケースに比べてずいぶん長く選択され、０．５μｍの代わりに４０μｍであり得る。アクティブ領域の幅Ｗは、３μｍとなるように選択され得、Ｗ／Ｌ＜１となり得る。アクティブ領域の幅Ｗと長さＬとの比率は、０．０１＜Ｗ／Ｌ＜０．１の範囲内に収まるように選択されることができる。
【００３４】
図１において示される第１実施例Ｅ１の負荷抵抗のために必要なチップ領域は、約５５７０μｍ2であり、３０ｋΩの値を有する。大きなチップ領域は、低シート抵抗を用いた場合に大きな抵抗を達成するのに必要な、曲がりくねった配置の結果である。ＶＣＣ＝３．４Ｖの同じ供給電圧において等しいコレクタ電流ＩＣを得るために、図３におけるロングゲートデプレッションモードｐＨＥＭＴに対して必要なチップ領域は、約３４２μｍ2であり、非常に小さい。
【００３５】
図４は、第１実施例Ｅ１および第３実施例Ｅ３についての、供給電圧ＶＣＣに対するＨＢＴ３内のコレクタ電流ＩＣを示す。図１に示される第１実施例Ｅ１におけるバイアス要素ＢＳおよびバイアス要素ＢＢに対して用いられる抵抗の電流と電圧との間の比例関係を図４は示す。第３実施例Ｅ３について、供給電圧ＶＣＣの変化に対してＨＢＴ３およびＨＢＴ４におけるコレクタ電流がより一定となるように、電流は、供給電圧ＶＣＣが高いほど零に近づく微分係数を有する。
【００３６】
図５は、図４に示される曲線の微分係数の逆数を示す。ＶＣＣ＝３．４Ｖの供給電圧において、第１実施例Ｅ１はＲＬ＝３０ｋΩの負荷抵抗を有し、図４から、コレクタ電流はＩＣ＝１７μＡとなる。ＨＢＴ３の電圧ゲインは、Ａｖ＝２０×ＬＯＧ（ｇｍ×ＲＬ）となるように計算され得、相互コンダクタンスｇｍ＝ＩＣ／ＶＴ≒１７μＡ／２６ｍＶ、負荷抵抗ＲＬ≒３０ｋΩで、Ａｖ＝２５ｄＢとなる。第３実施例Ｅ３について、供給電圧ＶＣＣが高いほど、負荷抵抗は増大し、ＭΩ領域に入る。３．４Ｖの同じ供給電圧と、同じコレクタ電流ＩＣ＝１７μＡにおいて、抵抗はＲＬ≒１１２ｋΩであり、Ａｖ＝３７ｄＢの電圧ゲインとなる。図１に示される第１実施例Ｅ１の薄膜抵抗を、図３のロングゲートデプレッションモードｐＨＥＭＴで取り替えることによって、電圧ゲインを１２ｄＢ向上することができる。また、ＤＣ電圧ヘッドルームは、ロングゲートデプレッションモードｐＨＥＭＴトランジスタのＤＣ電圧とＡＣループゲインとが、抵抗に対して（非常に）緩く繋がれるのと同じぐらい向上される。
【００３７】
供給回路ＳＣの制御要素ＣＳおよびバイアス回路ＢＣの制御要素ＣＢのためのヘテロ結合バイポーラトランジスタの代わりに、デプレッションモード擬似格子整合型高電子移動度トランジスタを用いて図１を修正した第４実施例を図６は示す。また、供給回路ＳＣのバイアス要素ＢＳおよびバイアス回路ＢＣのバイアス要素ＢＢのために用いられた抵抗は、ゲートＧが、Ｖｇｓ＝０Ｖである夫々のソースＳに短絡されたロングゲートデプレッションモード擬似格子整合型高電子移動度トランジスタと置き換えられる。そして、第４実施例Ｅ４は、第２実施例Ｅ２および第３実施例Ｅ３の利点を利用する。したがって、必要に応じて、第２実施例Ｅ２および第３実施例Ｅ３の説明が第４実施例Ｅ４にも適用される。
【００３８】
図２において、最小要求供給電圧ＶＣＣを、１．６Ｖのバンドギャップリファレンス電圧に対して１．８Ｖまで低減することができ、供給電圧ＶＣＣを実質的に低減することになる。
【００３９】
制御要素ＣＳおよびＣＢのゲート電圧は十分に低いため、供給回路ＳＣのバイアス要素ＢＳおよびバイアス回路ＢＣのバイアス要素ＢＢの、夫々の、ドレインＤとソースＳとの間の電圧Ｖｄｓは、１Ｖよりも大きくなり、電圧ヘッドルームが増加する。ロングゲートｐＨＥＭＴトランジスタは、今、飽和領域にバイアスされ、供給電圧ＶＣＣの変化に無反応な、理想的な電流ソースのように振舞う。
【００４０】
第４実施例Ｅ４は、ループゲインを増大する抵抗Ｒ１およびＲ２の値を増大することも許容する。
【００４１】
図７は、回路が搭載されていないときの、第１実施例Ｅ１と第４実施例Ｅ４のバンドギャップリファレンス電圧ＶＢＧの挙動を示す。供給電圧ＶＣＣをパラメータとして有する温度Ｔに対する変化が示される。供給電圧ＶＣＣは、３．０Ｖから始まり、０．４Ｖごとに４．６Ｖまで増大する。第１実施例Ｅ１のバンドギャップリファレンス電圧ＶＢＧが供給電圧ＶＣＣによっていくらか変化する一方、第４実施例Ｅ４のバンドギャップリファレンス電圧ＶＢＧが供給電圧ＶＣＣによっては略変化しない。
【００４２】
図８は、温度をパラメータとして有する供給電圧ＶＣＣに対する、第１実施例Ｅ１および第４実施例Ｅ４のバンドギャップリファレンス電圧ＶＢＧを示す。温度は、−３０℃、＋３０℃および＋９０℃である。再び、第４実施例Ｅ４のバンドギャップリファレンス電圧ＶＢＧは、供給電圧ＶＣＣの変化に対して略変化しない。図８は、第１実施例Ｅ１がＶＣＣ＝約２．９Ｖの最小供給電圧を必要とする一方で、第４実施例Ｅ４はＶＣＣ＝約１．６の、ずいぶん低い最小供給電圧を必要とすることも示す。
【００４３】
図９は図４に対応し、供給電圧ＶＣＣに対する第４実施例Ｅ４のコレクタ電流ＩＣがさらに示される。第４実施例は、非常に低減された、ＶＣＣ＝約１．６Ｖの最小供給電圧で、コレクタ電流ＩＣを発生する。コレクタ電流ＩＣは、広い範囲の供給電圧ＶＣＣに対して一定である、理想的な電流ソースのコレクタ電流に近い。
【００４４】
図１０は、図５に対応し、第４実施例Ｅ４の供給電圧ＶＣＣに対するコレクタ電流ＩＣの微分係数の逆数をさらに示す。ＶＣＣ＝３．４Ｖの作動電圧にて、抵抗は２．９５ＭΩとなり、第１実施例Ｅ１および第３実施例Ｅ３の抵抗に比べてずいぶんと小さい。第３実施例Ｅ３と比較すると、高抵抗はより早く約２．４Ｖに到達し得る。
【００４５】
ｇｍ＝ＩＣ／ＶＴ≒２０μＡ／２６ｍＶ、かつ３．４ＶでＲＬ≒２．９５ＭΩとして、第４実施例Ｅ４におけるトランジスタの電圧ゲインは、Ａｖ＝２０×ｌｏｇ（ｇｍ×ＲＬ）である。Ａｖ＝６７ｄＢで、第１実施例Ｅ１の電圧ゲインよりも４２ｄＢ高い。
【００４６】
トランジスタＨＢＴ４を有するループも、同じゲインを有する。供給電圧ＶＣＣについての第４実施例Ｅ４の優れた能力は、とりわけ供給電圧ＶＣＣの変化および負荷電流の変化を取り除く、大きなループゲインの結果である。
【００４７】
したがって、発明は、より低い最小要求供給電圧ＶＣＣで作動することができ、より小さいチップ領域を占め、消費電流がより低く、かつ供給電圧の変化に対してより耐性があるバンドギャップリファレンス電圧回路を提供する。消費電流とループゲインとのトレードオフがあるが、より大きい電流が、より好適なバンドギャップリファレンス電圧ＶＢＧを生み出す。
【符号の説明】
【００４８】
１ 第１接続点
２ 第２接続点
３ 制御入力
Ａ１ ＨＢＴ１のエミッタ領域
Ａ２ ＨＢＴ２のエミッタ領域
Ｂ ベース
ＢＢ バイアス回路ＢＣのバイアス要素
ＢＣ バイアス回路
ＢＳ 供給回路ＳＣのバイアス要素
Ｃ コレクタ
ＣＢ バイアス回路ＢＣの制御要素
ＣＳ 供給回路ＳＣの制御要素
Ｄ ドレイン
Ｅ エミッタ
Ｇ ゲート
ＧＮＤ 第２供給電位
ＨＢＴ１ 電圧ジェネレータＶＧの第１制御要素
ＨＢＴ２ 電圧ジェネレータＶＧの第の第２制御要素
ＨＢＴ３ 供給回路ＳＣの別の制御要素
ＨＢＴ４ バイアス回路ＢＣの別の制御要素
ＨＢＴ５ バイアス回路ＢＣのさらに別の制御要素
Ｒ１ 電圧ジェネレータＶＧの第１抵抗
Ｒ２ 電圧ジェネレータＶＧの第２抵抗
Ｒ３ 電圧ジェネレータＶＧの第３抵抗
Ｒ４ バイアス回路ＢＣの抵抗
Ｓ ソース
ＳＣ 供給回路
ＶＢＧ バンドギャップリファレンス電圧
ＶＧ 電圧ジェネレータ
ＶＣＣ 第１供給電位
【特許請求の範囲】
【請求項１】
絶対温度に比例する電圧または電流を生成するように設計された電圧ジェネレータ（ＶＧ）と、
前記電圧ジェネレータ（ＶＧ）を作動するための供給を生成するように設計され、バイアス要素（ＢＳ）および制御要素（ＣＳ）を含む供給回路（ＳＣ）と、
前記電圧ジェネレータ（ＶＧ）を作動するためのバイアスを生成するように設計され、バイアス要素（ＢＢ）および制御要素（ＣＢ）を含むバイアス回路（ＢＣ）とを含み、
前記供給回路（ＳＣ）の前記制御要素（ＣＳ）と前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）とのうちの少なくとも一方は、擬似格子整合型高電子移動性トランジスタを含み、
かつ／あるいは
前記供給回路（ＳＣ）の前記バイアス要素（ＢＳ）と前記バイアス回路（ＢＣ）の前記バイアス要素（ＢＢ）とのうちの少なくとも一方は、ロングゲート擬似格子整合型高電子移動性トランジスタを含む、バンドギャップリファレンス回路。
【請求項２】
前記供給回路（ＳＣ）の前記制御要素（ＣＳ）の前記擬似格子整合型高電子移動性トランジスタおよび／または前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）の擬似格子整合型高電子移動性トランジスタは、デプレッションモードトランジスタであることを特徴とする、請求項１に記載の回路。
【請求項３】
前記供給回路（ＳＣ）の前記制御要素（ＣＳ）の前記擬似格子整合型高電子移動性トランジスタおよび／または前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）の擬似格子整合型高電子移動性トランジスタは、エンハンスメントモードトランジスタであることを特徴とする、請求項１に記載の回路。
【請求項４】
前記ロングゲート擬似格子整合型高電子移動性トランジスタ（ＢＳ，ＢＢ）は、デプレッションモードトランジスタであり、０．０１＜Ｗ／Ｌ＜０．１となる幅Ｗと長さＬのアクティブ領域を含むことを特徴とする、請求項１〜３のいずれかに記載の回路。
【請求項５】
前記擬似格子整合型高電子移動度トランジスタ（ＢＳ，ＢＢ）のゲート（Ｇ）およびソース（Ｓ）は、
前記ゲート（Ｇ）と前記ソース（Ｓ）との間の電圧（Ｖｇｓ）が、負のしきい値電圧Ｖｔｈと０Ｖとの間になるように、すなわちＶｔｈ＜Ｖｇｓ＜０Ｖとなるように、
電気的に短絡され、または
少なくとも一つの電気的要素によって互いに連結されることを特徴とする、請求項１〜４のいずれかに記載の回路。
【請求項６】
前記供給回路（ＳＣ）の前記バイアス要素（ＢＳ）の第１接続点（１）と、前記供給回路（ＳＣ）の前記制御要素（ＣＳ）の第１接続点（１）とは、各々、第１供給電位（ＶＣＣ）に接続され、
前記供給回路（ＳＣ）の前記バイアス要素（ＢＳ）の第２接続点（２）は、前記供給回路（ＳＣ）の前記制御要素（ＣＳ）の制御入力（３）に接続されることを特徴とする、請求項１〜５のいずれかに記載の回路。
【請求項７】
前記供給回路（ＳＣ）の前記バイアス要素（ＢＳ）の前記第２接続点（２）は、前記供給回路（ＳＣ）の別の制御要素（ＨＢＴ３）の第１接続点（１）に接続され、前記供給回路（ＳＣ）の前記別の制御要素（ＨＢＴ３）の第２接続点（２）は、第２供給電位（ＧＮＤ）に接続されることを特徴とする、請求項６に記載の回路。
【請求項８】
前記バイアス回路（ＢＳ）の前記バイアス要素（ＢＢ）の第１接続点（１）と、前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）の第１接続点（１）とは、各々、第１供給電位（ＶＣＣ）に接続され、
前記バイアス回路（ＢＣ）の前記バイアス要素（ＢＢ）の第２接続点（２）は、前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）の制御入力（３）に接続されることを特徴とする、請求項１〜７のいずれかに記載の回路。
【請求項９】
前記バイアス回路（ＢＣ）の前記バイアス要素（ＢＢ）の前記第２接続点（２）は、前記バイアス回路（ＢＣ）の別の制御要素（ＨＢＴ４）の第１接続点（１）に接続され、前記バイアス回路（ＢＣ）の前記別の制御要素（ＨＢＴ４）の第２接続点（２）は、前記第２供給電位（ＧＮＤ）に接続されることを特徴とする、請求項８に記載の回路。
【請求項１０】
前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）の前記第２の接続点（２）は、前記バイアス回路（ＢＣ）の抵抗（Ｒ４）の第１接続点（１）に接続され、
前記バイアス回路（ＢＣ）の前記抵抗（Ｒ４）の第２接続点（２）は、前記バイアス回路（ＢＣ）のさらに別の制御要素（ＨＢＴ５）の第１接続点（１）に接続され、
前記さらに別の制御要素（ＨＢＴ５）の第１接続点（１）は、前記さらに別の制御要素（ＨＢＴ５）の制御入力（３）に接続され、
前記バイアス回路（ＢＣ）の前記さらに別の制御要素（ＨＢＴ５）の第２接続点（２）は、前記第２の供給電位（ＧＮＤ）に接続されることを特徴とする、請求項９に記載の回路。
【請求項１１】
前記電圧ジェネレータ（ＶＧ）は、各々が第１接続点（１）と、第２接続点（２）と、制御入力（３）とを含む第１制御要素（ＨＢＴ１）および第２制御要素（ＨＢＴ２）を含み、前記第１制御要素（ＨＢＴ１）および前記第２制御要素（ＨＢＴ２）は、互いに異なるエミッタ領域（Ａ１，Ａ２）を有し、
前記第１制御要素（ＨＢＴ１）の前記制御入力（３）および前記第２制御要素（ＨＢＴ２）の前記制御入力（３）は、前記バイアス回路（ＢＣ）の前記さらに別の制御要素（ＨＢＴ５）の前記制御入力（３）に接続され、
前記第１制御要素（ＨＢＴ１）の前記第１接続点（１）は、前記供給回路（ＳＣ）の前記別の制御要素（ＨＢＴ３）の前記制御入力（３）に接続され、
前記第１制御要素（ＨＢＴ１）の前記第２接続点（２）は、前記第２供給電位（ＧＮＤ）に接続され、
前記第２制御要素（ＨＢＴ２）の前記第１接続点（１）は、前記バイアス回路（ＢＣ）の前記別の制御要素（ＨＢＴ４）の前記制御入力（３）に接続されることを特徴とする、請求項１〜１０のいずれかに記載の回路。
【請求項１２】
前記電圧ジェネレータ（ＶＧ）は、第１抵抗（Ｒ１）と、第２抵抗（Ｒ２）と、第３抵抗（Ｒ３）とをさらに含み、
前記第１抵抗（Ｒ１）の第１接続点（１）は、前記供給回路（ＳＣ）の前記制御要素（ＣＳ）の前記第２接続点（２）に接続され、前記第１抵抗（Ｒ１）の第２接続点（２）は、前記第１制御要素（ＨＢＴ１）の前記第１接続点（１）に接続され、
前記第２抵抗（Ｒ２）の第１接続点（１）は、前記供給回路（ＳＣ）の前記制御要素（ＣＳ）の前記第２接続点（２）に接続され、前記第２抵抗（Ｒ２）の第２接続点（２）は、前記第２制御要素（ＨＢＴ２）の前記第１接続点（１）に接続され、
前記第３抵抗（Ｒ３）の第１接続点（１）は、前記第２制御要素（ＨＢＴ２）の前記第２接続点（２）に接続され、
前記第３抵抗（Ｒ３）の第２接続点（２）は、前記第２供給電位（ＧＮＤ）に接続されることを特徴とする、請求項１１に記載の回路。
【請求項１３】
前記電圧ジェネレータ（ＶＧ）の前記第１制御要素（ＨＢＴ１）および前記第２制御要素（ＨＢＴ２）と、
前記供給回路（ＳＣ）の前記別の制御要素（ＨＢＴ３）と、
前記バイアス回路（ＢＣ）の前記別の制御要素（ＨＢＴ４）および前記さらに別の制御要素（ＨＢＴ５）と、
擬似格子整合型高電子移動度トランジスタではない、前記供給回路（ＳＣ）の前記制御要素（ＣＳ）、前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）、前記供給回路（ＳＣ）の前記バイアス要素（ＢＳ）、前記バイアス回路（ＢＣ）の前記バイアス要素（ＢＢ）のいずれかとは、ヘテロ接合型バイポーラトランジスタであることを特徴とする、請求項１〜１２のいずれかに記載の回路。
【請求項１４】
前記擬似格子整合型高電子移動度トランジスタおよび前記へテロ接合型バイポーラトランジスタは、ＧａＡｓ ＢｉＦＥＴ技術プロセスを用いて製造される、請求項１〜１３のいずれかに記載の回路を製造する方法。
【請求項１】
絶対温度に比例する電圧または電流を生成するように設計された電圧ジェネレータ（ＶＧ）と、
前記電圧ジェネレータ（ＶＧ）を作動するための供給を生成するように設計され、バイアス要素（ＢＳ）および制御要素（ＣＳ）を含む供給回路（ＳＣ）と、
前記電圧ジェネレータ（ＶＧ）を作動するためのバイアスを生成するように設計され、バイアス要素（ＢＢ）および制御要素（ＣＢ）を含むバイアス回路（ＢＣ）とを含み、
前記供給回路（ＳＣ）の前記制御要素（ＣＳ）と前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）とのうちの少なくとも一方は、擬似格子整合型高電子移動性トランジスタを含み、
かつ／あるいは
前記供給回路（ＳＣ）の前記バイアス要素（ＢＳ）と前記バイアス回路（ＢＣ）の前記バイアス要素（ＢＢ）とのうちの少なくとも一方は、ロングゲート擬似格子整合型高電子移動性トランジスタを含む、バンドギャップリファレンス回路。
【請求項２】
前記供給回路（ＳＣ）の前記制御要素（ＣＳ）の前記擬似格子整合型高電子移動性トランジスタおよび／または前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）の擬似格子整合型高電子移動性トランジスタは、デプレッションモードトランジスタであることを特徴とする、請求項１に記載の回路。
【請求項３】
前記供給回路（ＳＣ）の前記制御要素（ＣＳ）の前記擬似格子整合型高電子移動性トランジスタおよび／または前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）の擬似格子整合型高電子移動性トランジスタは、エンハンスメントモードトランジスタであることを特徴とする、請求項１に記載の回路。
【請求項４】
前記ロングゲート擬似格子整合型高電子移動性トランジスタ（ＢＳ，ＢＢ）は、デプレッションモードトランジスタであり、０．０１＜Ｗ／Ｌ＜０．１となる幅Ｗと長さＬのアクティブ領域を含むことを特徴とする、請求項１〜３のいずれかに記載の回路。
【請求項５】
前記擬似格子整合型高電子移動度トランジスタ（ＢＳ，ＢＢ）のゲート（Ｇ）およびソース（Ｓ）は、
前記ゲート（Ｇ）と前記ソース（Ｓ）との間の電圧（Ｖｇｓ）が、負のしきい値電圧Ｖｔｈと０Ｖとの間になるように、すなわちＶｔｈ＜Ｖｇｓ＜０Ｖとなるように、
電気的に短絡され、または
少なくとも一つの電気的要素によって互いに連結されることを特徴とする、請求項１〜４のいずれかに記載の回路。
【請求項６】
前記供給回路（ＳＣ）の前記バイアス要素（ＢＳ）の第１接続点（１）と、前記供給回路（ＳＣ）の前記制御要素（ＣＳ）の第１接続点（１）とは、各々、第１供給電位（ＶＣＣ）に接続され、
前記供給回路（ＳＣ）の前記バイアス要素（ＢＳ）の第２接続点（２）は、前記供給回路（ＳＣ）の前記制御要素（ＣＳ）の制御入力（３）に接続されることを特徴とする、請求項１〜５のいずれかに記載の回路。
【請求項７】
前記供給回路（ＳＣ）の前記バイアス要素（ＢＳ）の前記第２接続点（２）は、前記供給回路（ＳＣ）の別の制御要素（ＨＢＴ３）の第１接続点（１）に接続され、前記供給回路（ＳＣ）の前記別の制御要素（ＨＢＴ３）の第２接続点（２）は、第２供給電位（ＧＮＤ）に接続されることを特徴とする、請求項６に記載の回路。
【請求項８】
前記バイアス回路（ＢＳ）の前記バイアス要素（ＢＢ）の第１接続点（１）と、前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）の第１接続点（１）とは、各々、第１供給電位（ＶＣＣ）に接続され、
前記バイアス回路（ＢＣ）の前記バイアス要素（ＢＢ）の第２接続点（２）は、前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）の制御入力（３）に接続されることを特徴とする、請求項１〜７のいずれかに記載の回路。
【請求項９】
前記バイアス回路（ＢＣ）の前記バイアス要素（ＢＢ）の前記第２接続点（２）は、前記バイアス回路（ＢＣ）の別の制御要素（ＨＢＴ４）の第１接続点（１）に接続され、前記バイアス回路（ＢＣ）の前記別の制御要素（ＨＢＴ４）の第２接続点（２）は、前記第２供給電位（ＧＮＤ）に接続されることを特徴とする、請求項８に記載の回路。
【請求項１０】
前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）の前記第２の接続点（２）は、前記バイアス回路（ＢＣ）の抵抗（Ｒ４）の第１接続点（１）に接続され、
前記バイアス回路（ＢＣ）の前記抵抗（Ｒ４）の第２接続点（２）は、前記バイアス回路（ＢＣ）のさらに別の制御要素（ＨＢＴ５）の第１接続点（１）に接続され、
前記さらに別の制御要素（ＨＢＴ５）の第１接続点（１）は、前記さらに別の制御要素（ＨＢＴ５）の制御入力（３）に接続され、
前記バイアス回路（ＢＣ）の前記さらに別の制御要素（ＨＢＴ５）の第２接続点（２）は、前記第２の供給電位（ＧＮＤ）に接続されることを特徴とする、請求項９に記載の回路。
【請求項１１】
前記電圧ジェネレータ（ＶＧ）は、各々が第１接続点（１）と、第２接続点（２）と、制御入力（３）とを含む第１制御要素（ＨＢＴ１）および第２制御要素（ＨＢＴ２）を含み、前記第１制御要素（ＨＢＴ１）および前記第２制御要素（ＨＢＴ２）は、互いに異なるエミッタ領域（Ａ１，Ａ２）を有し、
前記第１制御要素（ＨＢＴ１）の前記制御入力（３）および前記第２制御要素（ＨＢＴ２）の前記制御入力（３）は、前記バイアス回路（ＢＣ）の前記さらに別の制御要素（ＨＢＴ５）の前記制御入力（３）に接続され、
前記第１制御要素（ＨＢＴ１）の前記第１接続点（１）は、前記供給回路（ＳＣ）の前記別の制御要素（ＨＢＴ３）の前記制御入力（３）に接続され、
前記第１制御要素（ＨＢＴ１）の前記第２接続点（２）は、前記第２供給電位（ＧＮＤ）に接続され、
前記第２制御要素（ＨＢＴ２）の前記第１接続点（１）は、前記バイアス回路（ＢＣ）の前記別の制御要素（ＨＢＴ４）の前記制御入力（３）に接続されることを特徴とする、請求項１〜１０のいずれかに記載の回路。
【請求項１２】
前記電圧ジェネレータ（ＶＧ）は、第１抵抗（Ｒ１）と、第２抵抗（Ｒ２）と、第３抵抗（Ｒ３）とをさらに含み、
前記第１抵抗（Ｒ１）の第１接続点（１）は、前記供給回路（ＳＣ）の前記制御要素（ＣＳ）の前記第２接続点（２）に接続され、前記第１抵抗（Ｒ１）の第２接続点（２）は、前記第１制御要素（ＨＢＴ１）の前記第１接続点（１）に接続され、
前記第２抵抗（Ｒ２）の第１接続点（１）は、前記供給回路（ＳＣ）の前記制御要素（ＣＳ）の前記第２接続点（２）に接続され、前記第２抵抗（Ｒ２）の第２接続点（２）は、前記第２制御要素（ＨＢＴ２）の前記第１接続点（１）に接続され、
前記第３抵抗（Ｒ３）の第１接続点（１）は、前記第２制御要素（ＨＢＴ２）の前記第２接続点（２）に接続され、
前記第３抵抗（Ｒ３）の第２接続点（２）は、前記第２供給電位（ＧＮＤ）に接続されることを特徴とする、請求項１１に記載の回路。
【請求項１３】
前記電圧ジェネレータ（ＶＧ）の前記第１制御要素（ＨＢＴ１）および前記第２制御要素（ＨＢＴ２）と、
前記供給回路（ＳＣ）の前記別の制御要素（ＨＢＴ３）と、
前記バイアス回路（ＢＣ）の前記別の制御要素（ＨＢＴ４）および前記さらに別の制御要素（ＨＢＴ５）と、
擬似格子整合型高電子移動度トランジスタではない、前記供給回路（ＳＣ）の前記制御要素（ＣＳ）、前記バイアス回路（ＢＣ）の前記制御要素（ＣＢ）、前記供給回路（ＳＣ）の前記バイアス要素（ＢＳ）、前記バイアス回路（ＢＣ）の前記バイアス要素（ＢＢ）のいずれかとは、ヘテロ接合型バイポーラトランジスタであることを特徴とする、請求項１〜１２のいずれかに記載の回路。
【請求項１４】
前記擬似格子整合型高電子移動度トランジスタおよび前記へテロ接合型バイポーラトランジスタは、ＧａＡｓ ＢｉＦＥＴ技術プロセスを用いて製造される、請求項１〜１３のいずれかに記載の回路を製造する方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１１−１８７０５５（Ｐ２０１１−１８７０５５Ａ）
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１１−４３７３１（Ｐ２０１１−４３７３１）
【出願日】平成２３年３月１日（２０１１．３．１）
【出願人】（３００００２１６０）エプコス アクチエンゲゼルシャフト (318)
【氏名又は名称原語表記】ＥＰＣＯＳ ＡＧ
【住所又は居所原語表記】Ｓｔ．−Ｍａｒｔｉｎ−Ｓｔｒａｓｓｅ ５３， Ｄ−８１６６９ Ｍｕｅｎｃｈｅｎ， Ｇｅｒｍａｎｙ
【Ｆターム（参考）】
【公開日】平成２３年９月２２日（２０１１．９．２２）
【国際特許分類】
【出願番号】特願２０１１−４３７３１（Ｐ２０１１−４３７３１）
【出願日】平成２３年３月１日（２０１１．３．１）
【出願人】（３００００２１６０）エプコス アクチエンゲゼルシャフト (318)
【氏名又は名称原語表記】ＥＰＣＯＳ ＡＧ
【住所又は居所原語表記】Ｓｔ．−Ｍａｒｔｉｎ−Ｓｔｒａｓｓｅ ５３， Ｄ−８１６６９ Ｍｕｅｎｃｈｅｎ， Ｇｅｒｍａｎｙ
【Ｆターム（参考）】
[ Back to top ]