【課題】集積電子構成要素を含む半導体発光装置を提供する。
【解決手段】シリコンダイオード、抵抗体１６２、コンデンサ１６４、及び誘導子のような１つ又はそれよりも多くの回路要素が、半導体発光装置の半導体構造１１０と装置を外部構造に接続するのに使用される接続層との間に配置される。半導体構造に対するｎ接点１１４は、複数のバイアにわたって分散され、これは、１つ又はそれよりも多くの誘電体層によってｐ接点１１２から隔離されている。回路要素は、接点−誘電体層−接続層のスタックに形成される。 （もっと読む）

【課題】低損失で差動信号を伝送することができるリドライバＩＣ、半導体装置、及びその製造方法を提供する。
【解決手段】本実施の形態に係る半導体装置は、差動信号が伝送される差動配線が形成された配線基板１０と、配線基板１０に搭載され、外部機器に対して差動信号を送受信するコネクタ１１と、配線基板１０に搭載され、コネクタ１１から受信した差動信号を中継する受信系のリドライバＩＣ２１と、受信系のリドライバＩＣ２１と離間した位置において配線基板１０に搭載され、コネクタ１１に送信する差動信号を中継する送信系のリドライバＩＣ２０と、を備えるものである。 （もっと読む）

【課題】ガン発振に伴う負性抵抗を抑制し、安定的かつ高効率の電力増幅を得るための安定化回路を備える半導体装置を提供する。
【解決手段】基板１０と、基板上に配置され、ガン発振である高周波負性抵抗発振の発振周波数において負性抵抗を生ずる能動素子１４０と、基板上に配置され、能動素子のドレイン端子電極と出力端子との間に接続され、負性抵抗の絶対値に等しい抵抗値を有する抵抗Ｒと、抵抗Ｒに並列に接続され、高周波負性抵抗発振の発振周波数に同調するインダクタンスＬとキャパシタンスＣからなるタンク回路とからなる安定化回路１２０とを備え、安定化回路１２０は、発振周波数に、インダクタンスＬとキャパシタンスＣからなる共振周波数を同調することによって、発振周波数において、抵抗Ｒによって負性抵抗をキャンセルする半導体装置。 （もっと読む）

【課題】信頼性の高いトリミング回路を提供する。書き換え可能なトリミング回路を提供する。信頼性の高いトリミング回路の駆動方法を提供する。書き換え可能なトリミング回路の駆動方法を提供する。
【解決手段】オフリーク電流が極めて小さいトランジスタのソース電極またはドレイン電極に接続された記憶ノードと、該記憶ノードにゲート電極が接続されたトランジスタを用いてトリミング回路を構成する。また、該オフリーク電流が極めて小さいトランジスタを用いて、該記憶ノードにゲート電極が接続されたトランジスタのソース電極とドレイン電極に対して並列に接続された素子または回路のトリミング状態を制御する。 （もっと読む）

【課題】被保護素子に接続されることにより、被保護素子の破壊を未然に防止できる保護素子を提供すること。
【解決手段】アノード電極１５とカソード電極１６との間に主たる電流を流す被保護素子に対して、電気的に並列に接続される保護素子１であって、ＧａＮ層１３よりもバンドギャップの大きなＡｌＧａＮ層１４が形成され、ＡｌＧａＮ層１４の表面に離間してアノード電極１５とカソード電極１６とが形成され、アノード電極１５とカソード電極と１６の間の２次元電子ガス層１３Ａを流れる電流のオンオフを制御する制御電極１９を備えたオンオフ可能領域２１を備え、制御電極１９が所定の抵抗体２０を介してアノード電極１５に接続されてなり、アノード電極１５が被保護素子のアノード電極１５と接続され、カソード電極１６が被保護素子のカソード電極１６と接続され、被保護素子より耐圧が低く設定されている。 （もっと読む）

【課題】主電流Ｉｍとこれに対して比例関係にある検知電流Ｉｓとの出力用にＩＧＢＴ素子４４，４５を備えたＩＧＢＴチップ１０において、ＩｓからＩＧＢＴ素子のラッチアップを監視する。製造上のばらつきに対してＩｓ／Ｉｍが設計値に調整可能にするとともに、調整抵抗のスペース節約や作業工数低減を図る。
【解決手段】Ｉｓを出力する原電極１６とセンスパッド１７と間の抵抗値を調整する調整抵抗部６０は、短絡金属層６７と共に作り込まれる。短絡金属層６７は、調整抵抗部６０の各抵抗６４に対する並列接続部分により該各抵抗６４の両端子を短絡している。各抵抗６４は、レーザのトリミング加工により並列接続部分が切除されると、両端短絡状態を解除されて、調整抵抗部６０の抵抗要素として機能する。調整抵抗部６０の抵抗値は、抵抗要素となった抵抗６４の接続関係及び抵抗値に応じた値になる。 （もっと読む）

【課題】デジタル回路からアナログ回路へのノイズの混入を十分に抑圧する半導体集積回路装置を提供することを目的とする。
【解決手段】デジタル回路を形成するデジタル回路領域１３と、アナログ回路を形成するアナログ回路領域１２とに分離し、アナログ回路領域を、アナログ回路の能動素子を形成する能動素子領域１２ａと、アナログ回路の受動素子を形成する受動素子領域１２ｂ，１２ｃとに分離し、受動素子領域１２ｂ，１２ｃをデジタル回路領域１３と隣り合う領域に配置し、能動素子領域１２ａをデジタル回路領域１３から離れた領域に配置した半導体集積回路装置において、受動素子領域１２ｂ，１２ｃの半導体基板２０に半導体基板の導電型と異なる第１導電型の第１ウェル２１を形成し、第１ウェル２１内に第１ウェルの第１導電型と異なる第２導電型の第２ウェル２２を形成し、第２ウェル２２上に素子分離膜２３を介在させて受動素子を配設した。 （もっと読む）

【課題】最低所要供給電圧が低く、小さいチップ領域を占め、電流消費が低く、供給電圧の変動に強いバンドギャップリファレンス回路を提供する。
【解決手段】電圧ジェネレータ（ＶＧ）と、供給回路（ＳＣ）と、バイアス要素（ＢＢ）および制御要素（ＣＢ）を含むバイアス回路（ＢＣ）とを、バンドギャップリファレンス回路は含む。供給回路（ＳＣ）の制御要素（ＣＳ）およびバイアス回路（ＢＣ）の制御要素（ＣＢ）のうちの一つは、擬似格子整合型高電子移動度トランジスタまたはヘテロ接合バイポーラトランジスタを含み、供給回路（ＳＣ）のバイアス要素（ＢＳ）およびバイアス回路（ＢＣ）のバイアス要素（ＢＢ）のうちの一つは、ロングゲート擬似格子整合型高電子移動度トランジスタまたは抵抗を含む。擬似構成整合型高電子移動度トランジスタおよびヘテロ接合バイポーラトランジスタは、ＧａＡｓ ＢｉＦＥＴ技術プロセスを用いて製造される。 （もっと読む）

【課題】導体半導体接合を用いて、優れた特性を示す、あるいは、作製の簡単な、あるいは、より集積度の高い電界効果トランジスタを提供する。
【解決手段】半導体層の電子親和力よりも仕事関数の小さな導体との接合においては、導体より半導体層にキャリアが注入された領域が生じる。そのような領域を電界効果トランジスタ（ＦＥＴ）のオフセット領域、あるいは、インバータ等の半導体回路の抵抗として用いる。また、ひとつの半導体層中にこれらを設けることにより集積化した半導体装置を作製できる。 （もっと読む）

【課題】保護膜の平坦化を図ると共に、保護膜から第１及び第２の抵抗層に導入される水素イオンの量を同じにして、両者の抵抗値を同じにする。
【解決手段】半導体基板１０上に、互いに隣接して線状に延びる第１及び第２の抵抗層１２Ａ，１２Ｂが形成され、それらを覆って、層間絶縁膜１３が形成されている。層間絶縁膜１３上には、複数のダミーメタル１５が形成され、それらを覆って水素イオンを含むプラズマ窒化膜１６が形成されている。ダミーメタル１５と第１の抵抗層１２Ａのオーバーラップ部ＯＬＡと、ダミーメタル１５と第２の抵抗層１２Ｂのオーバーラップ部ＯＬＢは同一パターンとなっている。 （もっと読む）

【課題】ＴＣＲ値が小さく、実用上必要な膜厚を確保できるＴａＮ膜からなる薄膜抵抗体を、その配線形成時のＴａＮ膜の損傷を防止して形成できる半導体装置の製造方法を提供する。
【解決手段】半導体素子が形成された半導体基板上に第１層間絶縁膜を形成し、基板温度を常温から４００℃までの温度に設定し、反応ガス中の窒素ガス分圧比を３乃至１０％として、第１スパッタリングにより、前記第１層間絶縁膜上に窒化タンタル膜を形成する。その後、第１層間絶縁膜上に形成した第２層間絶縁膜に窒化タンタル膜に至るビアホールを湿式エッチングにより形成し、第２スパッタリングにより金属膜を堆積して前記ビアホール内に金属膜を形成し、前記窒化タンタル膜に接続するビアを設ける。 （もっと読む）

【課題】半導体装置の歩留まりを向上させること若しくは製造コストを低減すること又は集積回路の面積を低減する半導体装置を提供する。
【解決手段】半導体装置が有するメモリ素子１０のメモリ層１２及び抵抗素子２０の抵抗層２２が同一材料によって構成される。そのため、メモリ層１２と、抵抗層２２とを同一工程によって形成することで、半導体装置の作製工程数を低減することができる。結果として、半導体装置の歩留まりを向上させること又は製造コストを低減することができる。また、半導体装置は、抵抗値の高い抵抗成分を備えた抵抗素子２０を有する。そのため、半導体装置が有する集積回路の面積を低減することができる。 （もっと読む）

【課題】商品の意匠性を低下させないＩＣタグ等を形成することができる薄膜集積回路装置を提供する。
【解決手段】透明基板１上に少なくともＴＦＴ素子Ａと容量素子Ｂ及び／又は抵抗素子Ｃとを有し、ＴＦＴ素子Ａを構成するゲート電極２Ａ、ゲート絶縁膜３Ａ、半導体膜４、ソース電極６Ｓ及びドレイン電極６Ｄがいずれも透明膜であり、容量素子Ｃを構成する誘電体膜３Ｂが前記ゲート絶縁膜３Ａと同一材料であり、その誘電体膜３Ｂを積層方向Ｚに挟む一方の第１電極２Ｂが前記ゲート電極２Ａと同一材料で、他方の第２電極６Ｂが前記ソース電極６Ｓ及びドレイン電極６Ｄと同一材料であり、抵抗素子Ｃを構成する抵抗体膜４Ｃが前記半導体膜４と同一材料であり、その抵抗体膜４Ｃを面内方向Ｘに挟む第３電極６Ｅと第４電極６Ｆが前記ソース電極６Ｓ及びドレイン電極６Ｆと同一材料であるようにした薄膜集積回路装置１０Ａを提供する。 （もっと読む）

【課題】同一の筺体内に配置された半導体チップ間でミリ波の信号伝送媒体を介したミリ波帯域の信号を伝送できるようにすると共に、当該半導体チップ間でより簡易に高速伝送システムを実現できるようにする。
【解決手段】入力信号ＳINが基準搬送信号Ｓｆに基づいてミリ波の送信信号Ｓoutに変換され、変換後の送信信号Ｓoutが、筺体１内に配置されたＣＭＯＳチップ１０１の送信部から当該筺体１内のミリ波の信号伝送媒体５１へ伝送される場合であって、局部発振信号Ｓｆ’を発振する発振回路を有して筺体１内に配置され、信号伝送媒体５１から受信したミリ波の受信信号Ｓinを発振回路に注入して当該局部発振信号Ｓｆ’を基準搬送信号Ｓｆに同期させ、同期後の局部発振信号Ｓｆ’に基づいてミリ波の復調信号ＳOUTを復元するものである。 （もっと読む）

【課題】オッドモード発振を抑制し、またガン発振に伴う負性抵抗を抑制し、安定的かつ高効率の電力増幅を得るための安定化回路を備える半導体装置を提供する。
【解決手段】第１の能動素子ＦＥＴ１と、第１の能動素子ＦＥＴ１に並列接続される第２の能動素子ＦＥＴ２と、第１の能動素子ＦＥＴ１のゲートＧ１と第２の能動素子ＦＥＴ２のゲートＧ２間に接続され、ゲートバイパス抵抗Ｒg₀、ゲートバイパスキャパシタＣg₀、およびゲートバイパスインダクタンスＬg₀の並列回路からなる第１の安定化回路１２０とを備え、第１の安定化回路１２０の共振周波数は、オッドモード共振周波数に等しいことを特徴とする半導体装置。 （もっと読む）

【課題】抵抗素子の抵抗値について基準値に対するばらつきを検出する回路を提供する。
【解決手段】第１の抵抗と、第２の抵抗と、第１の抵抗に電流を供給する第１の電流源回路と、第２の抵抗に電流を供給する第２の電流源回路と、電流の供給により第１の抵抗に生じる電位差と第２の抵抗に生じる電位差とを比較する電圧比較回路と、第１及び第２の電流源回路の少なくとも一方の電流供給量をディジタル的に調整する制御回路と、を備え、制御回路の調整値と電圧比較回路の比較結果から第１の抵抗と第２の抵抗の抵抗値の比率を検出できるようにした。 （もっと読む）

【課題】容量素子と抵抗素子とを立体に構成した素子においては、その容量素子の上部電極と抵抗素子とが兼用されているため、容量素子の容量値を大きくできないという問題があった。
【解決手段】
本発明の半導体装置の構造は、容量素子と抵抗素子とを立体に構成しても容量素子の容量値を大きくすることができる。すなわち、容量素子の下部電極に凹部または段差部を設け、そこに上部電極を入り込むように設けている。このような構成にすることにより、上部電極と下部電極との接触面積が増えるため、上部電極を抵抗素子としていても、その抵抗値を下げることなく、容量素子の容量値を大きくすることができる。また、下部電極に凹部または段差部を設けているため、平坦化することができる。 （もっと読む）

【課題】 電気信号により抵抗値を連続的に変化させることが可能な小型の可変抵抗を提供する。
【解決手段】 電極Ｂは電極Ｃと間隙を挟んで対向するように一端が固定されている。電極Ｃにおける電極Ｂとの対向面には複数の突起状の抵抗体ｒが面状に配列されている。電極Ｄは、電極Ｃとの間に絶縁層２０４を挟んで電極Ｃに固定されている。電極Ａは、電極Ｂとの間に絶縁層２０９を挟み、電極Ｄと対向している。電極ＡおよびＤ間には、制御電圧が与えられる。制御電圧を大きくすると、電極ＡおよびＤ間の吸引力が大きくなって電極Ｂが電極Ｃに向かって撓み、電極Ｂと電極Ｃの抵抗体ｒとの接触面積が増加し、電極ＢおよびＣ間の抵抗値が低下する。 （もっと読む）

【課題】従来技術の素子よりも少ない構成部品しか必要とせずおよび／または複雑でない構造を備え、集積回路がオンまたはオフになったときにそれを保護することを可能にし、保護される集積回路に対する非常に低い寄生容量を有する、かさ高にならない保護素子を提供すること。
【解決手段】少なくとも１つの集積回路を静電放電から保護するための素子（１００）は、少なくとも、イオン化可能金属部分（１０６）と、イオン化可能金属部分に接して配置され、前記イオン化可能金属部分の金属と同様の性質の金属イオンを有する固体電解質（１０４）と、この固体電解質に電気的に接続された電極（１０２）とを備えており、固体電解質中の金属イオン濃度が、固体電解質中の金属イオン飽和濃度より小さい。 （もっと読む）

【課題】半導体装置の製造歩留まりを向上できる。
【解決手段】本発明の例に関わる半導体装置は、ウェハ１内に設けられる第１及び第２半導体チップエリア２_１，２_２と、第１及び第２半導体チップエリア２_１，２_２内の各々に設けられ、トランジスタが形成される第１素子領域５_１，５_２と、第１及び第２半導体チップ５_１，５_２間に設けられるダイシングエリア３Ａと、ダイシングエリア３Ａ内に設けられ、アライメントマークが形成されるアライメント領域３５と、第１素子領域５_１，５_２とアライメント領域３５との間に設けられ、ウェハ１表面に対して垂直方向に突出した凸部９_１，９_２を有する凸部形成領域７_１，７_２とを具備し、凸部９_１，９_２の上端は、ウェハ１表面より高い位置にあり、トランジスタのゲート電極１２上端よりも低い位置にある。 （もっと読む）