【課題】バイパス容量の容量値を大きくすることなく、供給電流の変動を抑制する。
【解決手段】負荷の状態に応じて予め設定したピースワイズリニア信号に基づき、負荷が重負荷のとき所定の電流値、軽負荷のとき零となり、重負荷と軽負荷との間で切り替わるとき前記所定の電流値と零との間で線形に変化する電流Ｉｍ１２を入力電圧Ｖｉｎから生成する。また、前記ピースワイズリニア信号に基づき、負荷が前記重負荷のとき零、前記軽負荷であるとき前記所定の電流値となり、重負荷と軽負荷との間で切り替わるとき零と前記所定の電流値との間で線形に変化する電流Ｉｍ１３を出力電圧Ｖｏｕｔから生成する。前記電流Ｉｍ１２と前記電流Ｉｍ１３との和を供給電流Ｉｓｕｐ１とし、これを制御回路Ｃｔｒｌ１に供給する。 （もっと読む）

【課題】プロセス変動によるバラつき要因が少ない基準電圧回路の提供。
【解決手段】第１のＭＯＳトランジスタと、ゲート端子が第１のＭＯＳトランジスタのゲート端子に接続され、第１のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有する第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタのしきい値の絶対値の差に基づく電流を流すカレントミラー回路と、カレントミラー回路の電流を流す第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタのしきい値の絶対値とＫ値より高いしきい値の絶対値とＫ値を有し、カレントミラー回路の電流を流す第４のＭＯＳトランジスタを備え、第３のＭＯＳトランジスタと第４のＭＯＳトランジスタのしきい値の絶対値とＫ値の差に基づく定電圧を基準電圧として出力する、構成とした。 （もっと読む）

【課題】安定に動作する半導体集積回路を提供する。
【解決手段】ラッチ回路部１０５は、ダイオード接続されたトランジスタＭ７と、そのトランジスタＭ７からの電流が流入する静電容量素子Ｃ１との接続点であるノードＮ４の電位上昇に応じて、定電流回路部１２へ起動電流を供給するトランジスタＭ５を駆動制御する。ラッチ回路部１０５内のインバータＴ１に入力されたノードＮ４の電位が論理“Ｈ”と認識され、インバータＴ１の出力が論理“Ｌ”となって、ラッチ回路部１０５内のトランジスタＭ８が導通状態になることで、トランジスタＭ５の非導通状態が維持され、ノードＮ４の電位が電源電圧に保持される。 （もっと読む）

【課題】０ＶからＶＤＤの範囲でダイナミックに変化する差動入力電圧の全ての入力電圧範囲において出力電流を変化させることができる電圧電流変換回路を提供する。
【解決手段】電圧電流変換回路は、第１および第２の負荷抵抗と第１の電流源との間に接続された第１および第２のＭＯＳトランジスタと、第１および第２の負荷抵抗と第２の電流源との間に接続された第３および第４のＭＯＳトランジスタとを備える。第１および第４のＭＯＳトランジスタのゲートには差動入力電圧の一方および他方が入力され、第２および第３のＭＯＳトランジスタのゲートにはバイアス電圧が入力される。バイアス電圧は、差動入力電圧のいずれかが電源電圧のときを除いて第２および第３のＭＯＳトランジスタの両方がオンする電圧に設定されている。 （もっと読む）

【課題】電界効果トランジスタの閾値電圧に対する依存性が抑制された定電圧を供給する定電圧回路を提供する。
【解決手段】本発明にかかる定電圧回路は、第１および第２のノードで互いのドレインおよびゲートが共通接続される電界効果トランジスタＱ１１およびＱ１２と、電界効果トランジスタＱ１１、１２のゲートが共通接続される前記第２のノードと電界効果トランジスタＱ１２のソースとの間に接続される抵抗器Ｒ１１と、コレクタが前記第２のノードに接続されるバイポーラトランジスタＱ１３と、電界効果トランジスタＱ１２のソースに接続し、バイポーラトランジスタＱ１３のベースにバイアス電圧を供給するバイアス回路１０１と、を備え、電界効果トランジスタＱ１１、１２のドレインが共通接続される前記第１のノードに電圧源Ｖｂａｔが接続され、電界効果トランジスタＱ１１のソースから定電圧を供給する。 （もっと読む）

進歩した電圧基準発生器が提供される。電圧基準発生器は、第１のトランジスタであって、第１のトランジスタを弱い反転モードに置くようにバイアスされたゲート電極を有する第１のトランジスタと、前記第１のトランジスタと直列に接続された第２のトランジスタであって、第２のトランジスタを弱い反転モードに置くようにバイアスされたゲート電極を有する第２のトランジスタとを含み、第１のトランジスタのスレッショルド電圧が第２のトランジスタのスレッショルド電圧よりも小さく、また第２のトランジスタのゲート電極が第２のトランジスタのドレイン電極および第１のトランジスタのソース電極に電気的につながれて基準電圧の出力を構成するようになっている。
（もっと読む）

【課題】プロセス制御に依存することなく、出力電流の変動および温度係数を小さくすることのできる定電流源回路を提供する。
【解決手段】バイポーラトランジスタＱ１１およびバイポーラトランジスタＱ１２が、カレントミラー回路１１を形成し、ＭＯＳトランジスタＭ１１が、バイポーラトランジスタＱ１１のエミッタ端子に接続され、ＭＯＳトランジスタ１２が、ＭＯＳトランジスタ１１へゲートバイアス電圧を供給する。 （もっと読む）

【課題】温度に依存しない基準電圧をより安定に発生できる基準電圧回路を提供する。
【解決手段】ＮＭＯＳトランジスタ１〜２において、ソースとバックゲートとがショートするので、閾値電圧Ｖｔｈ１〜Ｖｔｈ２はＮＭＯＳトランジスタ１〜２のプロセスばらつきだけに依存して他の素子のプロセスばらつきに依存しない。よって、温度に依存しない基準電圧Ｖｒｅｆがより安定に発生する。 （もっと読む）

【課題】センサノードにおける待機時の低消費電力化を図るべく、クロック生成回路に用いられるバイアス回路の低消費電力化及び温度・電圧変動特性の改善を目的とする。
【解決手段】本バイアス回路は、カレントミラー型構造の第１と第２のＰＭＯＳトランジスタと、カレントミラー型構造の第３と第４のＮＭＯＳトランジスタと、第４のＮＭＯＳトランジスタと接地電圧間に接続された抵抗Ｒｓにより構成されるリファレンス回路において、ドレインが第４のＮＭＯＳトランジスタと抵抗Ｒｓの間のノードと連結され、かつ、ソース及びゲートが電源電圧に連結された第５のＰＭＯＳトランジスタを備える。この第５のＰＭＯＳトランジスタのリーク電流を用いて第４のＮＭＯＳトランジスタのゲート・ソース間電圧を制御する。このバイアス回路を水晶発振回路などのクロック生成回路の電流源とすることで、精度の高いクロックを低電力で生成することができる。 （もっと読む）

【課題】本発明は、バイアス発生回路及び半導体装置に関し、回路全体の電流を一定に保ちたい場合、若しくは、バイアス電圧を受けるトランジスタの抵抗値を一定値に保ちたい場合であっても対応可能とすることを目的とする。
【解決手段】電源電圧と接地との間に直列接続された同じ抵抗値を有する第１及び第２の抵抗と、電源電圧と接地との間に直列接続された前記抵抗値を有する第３の抵抗とMOSトランジスタと、第１及び第２の抵抗を接続する第１のノードに反転入力端子及び非反転入力端子の一方が接続され、第３の抵抗とMOSトランジスタを接続する第２のノードに反転入力端子及び非反転入力端子の他方が接続され、出力端子がMOSトランジスタのゲートに接続された差動増幅回路とを備え、MOSトランジスタのゲートと差動増幅回路の出力端子を接続する第３のノードから、MOSトランジスタの特性を決定するパラメータに依存することなく前記抵抗値により一定に制御されたバイアス電流を出力するように構成する。 （もっと読む）

【課題】プロセス変動、温度変動及び電源電圧変動による基準電圧のばらつきを低減させることができると共に、低電圧動作を行うことができる基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路を得る。
【解決手段】電源電圧ＶＣＣと接地電圧ＧＮＤとの間に直列に接続された電界効果トランジスタＭ２及びＭ３は、基板やチャネルドープの不純物濃度が等しく、ｎ型基板のｐウェル内にそれぞれ形成され、電界効果トランジスタＭ２は高濃度ｎ型ゲートを、電界効果トランジスタＭ３は高濃度ｐ型ゲートをそれぞれ持ち、電界効果トランジスタＭ１のゲート及びサブストレートゲート、並びに電界効果トランジスタＭ２のサブストレートゲートがそれぞれ接地電圧に接続され、電界効果トランジスタＭ２のゲートが電界効果トランジスタＭ１及びＭ２の接続部に接続され、該接続部から基準電圧Ｖｒｅｆを出力するようにした。 （もっと読む）

【課題】８０℃以上の高温でも安定動作する電界効果トランジスタを用いた電圧発生回路を実現すること。
【解決手段】ＶＣＣとＧＮＤの間に、高濃度のｎ型ポリシリコンゲートを持つデプレッション型ＭＯＳトランジスタＭ２と低濃度のｎ型ポリシリコンをゲートに有するデプレッション型ＭＯＳトランジスタＭ１を直列に接続する。ＭＯＳトランジスタＭ２のゲートとソースを結線し(定電流結線：ＶGS2＝０）。ＭＯＳトランジスタＭ２のゲートとソースの結線部にゲートを、ＶＣＣにドレインを、ＭＯＳトランジスタＭ１のゲートにゲートをそれぞれ接続したｎ型チャネルＭＯＳトランジスタＭ３を設ける。ＭＯＳトランジスタＭ１のゲートの電圧がVPTAT＝U_Tln(Ng2/Ng1)となる。 （もっと読む）

【課題】プロセス変動、温度変動及び電源電圧変動による基準電圧のばらつきを低減させることができる基準電圧発生回路を得る。
【解決手段】制御電極が接地電圧に接続され高濃度ｎ型ゲートを有する一方の入力トランジスタをなす電界効果トランジスタＭ１、高濃度ｐ型ゲートを有する他方の入力トランジスタをなす電界効果トランジスタＭ２、電界効果トランジスタＭ１，Ｍ２の負荷をなすカレントミラー回路を形成する電界効果トランジスタＭ４，Ｍ５、及び電界効果トランジスタＭ１，Ｍ２に電流供給を行う定電流源をなす電界効果トランジスタＭ３を有し、電界効果トランジスタＭ１とＭ４との接続部が出力端をなす差動増幅回路部と、該差動増幅回路部の出力端からの出力信号に応じた電圧を電界効果トランジスタＭ２の制御電極に入力する、電界効果トランジスタＭ６及び抵抗Ｒ１，Ｒ２からなる帰還回路部とを備えるようにした。 （もっと読む）

【課題】ＮＭＯＳトランジスタの基板電圧効果の影響や、電源電圧の変動の影響を受け難く、さらには、温度変化に対する変動が小さく、安定した基準電圧出力を得る。
【解決手段】 第３及び第４のＰＭＯＳトランジスタ３，４は、ソースが相互に接続されてカレントミラー回路に接続される一方、第３のＰＭＯＳトランジスタ３のドレイン及び第２のＮＭＯＳトランジスタ２のゲートが接続され、第１のＮＭＯＳトランジスタ１のドレインは、第３のＰＭＯＳトランジスタ３のドレインに、第２のＮＭＯＳトランジスタ２のドレインは、第４のＰＭＯＳトランジスタ４のドレインに、それぞれ接続され、さらに、第１のＮＭＯＳトランジスタ１のゲート、ソース及びバックゲートと、第２のＮＭＯＳトランジスタ２のソース及びバックゲートは、共にグランドに接続されて、第２のＮＭＯＳトランジスタ２のゲート・ソース間電圧を安定した基準電圧が得られるものとなっている。 （もっと読む）

【課題】トランジスタのしきい値ばらつきによる影響を低減した基準電位を出力する、低電源電圧で動作可能な基準電位発生回路を提供する。
【解決手段】グランドレベルとV-ノード間に接続されたダイオードＤ１１０と、V-ノードとＰＭＯＳトランジスタＴ１のドレイン間に接続された抵抗Ｒ１１０と、グランドレベルとVdioノード間に接続されたダイオード１２０と、VdioノードとV+ノード間に接続された抵抗Ｒ１２１と、V+ノードと第１のＰＭＯＳトランジスタＴ１のドレイン間に接続された抵抗Ｒ１２０と、V+ノードとV-ノードを入力したオペアンプ３０と、グランドレベルとＰＭＯＳトランジスタＴ２のドレインの間に接続された抵抗Ｒoutと、オペアンプ３０の出力をＰＭＯＳトランジスタＴ１、Ｔ２のゲートに入力し、抵抗Ｒoutから基準電位を出力する基準電位発生回路が提供される。 （もっと読む）

【課題】 消費電流を減少させることができるとともに、回路サイズを減少させることができるようにしたバンドギャップレファレンス回路を提供する。
【解決手段】 本発明は、温度変化に比例する電流を複数の電流パスを介して生成する温度比例電流生成部と、温度変化に反比例する電流を複数の電流パスを介して生成する温度反比例電流生成部と、前記温度比例電流生成部の電流及び前記温度反比例電流生成部の電流を用いて内部電圧用基準電圧を生成する内部電圧用基準電圧生成部と、温度変化に対応する電圧を出力する温度電圧出力部と、を備える。 （もっと読む）

【課題】本発明は、バンドギャップ電圧に限定されることなく、任意の電圧を発生可能なバンドギャップ回路を提供することを目的とする。
【解決手段】半導体集積回路は、絶対温度に実質的に比例する第１の電流を発生する電流発生回路と、電流発生回路で発生した第１の電流に基づいて絶対温度に実質的に依存しない基準電圧を生成する電圧発生回路を含み、電圧発生回路は、絶対温度に実質的に負に比例する電圧を生成する第１の素子と、第１の素子に並列に接続される抵抗分圧回路と、第１の素子と抵抗分圧回路との並列接続に接続され第１の電流に比例する第２の電流を供給する第２の素子と、抵抗分圧回路の抵抗間のノードに接続され第１の電流に比例する第３の電流を供給する第３の素子を含むことを特徴とする。 （もっと読む）

【課題】基準電圧源回路の電源(動作)電圧を１Ｖ以下にすることは困難である。
【解決手段】スレッシュホールド電圧Ｖtの温度特性が共に等しく、不純物濃度が互いに異なるゲートを有する２つのＭＯＳトランジスタにおけるゲート・ソース間電圧の差を基準電圧Ｖrefとして出力する。両トランジスタのゲートを相互接続し、一方のトランジスタのソースを接地すれば、前記ゲート・ソース間電圧の差は、他方のトランジスタのソース電圧となり、このソース電圧がＶrefとなる。 （もっと読む）

【課題】 低電圧で電圧変動が比較的大きい電源電圧であっても温度依存性がなくかつ精度の高い基準電圧を生成することが可能であり、特に無線タグＩＣに内蔵するのに好適な基準電圧発生回路を提供する。
【解決手段】 電源電圧依存性のない電流を流す第１の定電流源（Ｍｐ３）と直列に第１のＭＯＳＦＥＴ（Ｍｎ３）を接続し、第１の定電流源が流す電流は該第１のＭＯＳＦＥＴを飽和領域で動作させる大きさとし、第１のＭＯＳＦＥＴとカレントミラー接続されて第１の定電流源と同一の電流を流す第２の定電流源として作用する第２のＭＯＳＦＥＴ（Ｍｎ４）を設ける。そして、該第２のＭＯＳＦＥＴと直列に第１のＭＯＳＦＥＴのしきい値電圧よりも小さなしきい値電圧を有する第３のＭＯＳＦＥＴ（ＭｎL1）を接続して、第２のＭＯＳＦＥＴと第３のＭＯＳＦＥＴとの結合点から、上記第１のＭＯＳＦＥＴと第３のＭＯＳＦＥＴのしきい値電圧差に相当する電圧を取り出すように基準電圧発生回路を構成した。 （もっと読む）

【課題】 プロセス変動、温度変動及び電源電圧変動による基準電圧のばらつきを低減させることができる基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路を得る。
【解決手段】 トランジスタＭ１は、ｎ型基板のｐウエル内に形成されたデプレッション型トランジスタであり、ゲートとソースが接続されサブストレートゲートは接地電圧に接続されている。トランジスタＭ２及びＭ３は、基板やチャネルドープの不純物濃度は等しくｎ型基板のｐウエル内にそれぞれ形成され、トランジスタＭ２は高濃度ｎ型ゲートを持ち、トランジスタＭ３は高濃度ｐ型ゲートを持つ。トランジスタＭ２及びＭ３の接続部にトランジスタＭ２及びＭ３の各ゲート並びにトランジスタＭ２のサブストレートゲートがそれぞれ接続され、トランジスタＭ３のサブストレートゲートは接地電圧に接続されるようにした。 （もっと読む）