【課題】並列接続された複数の入力回路のうち使用する入力回路を切り替える際に生じる出力ノードの信号ノイズ（ハザード）を防止する。
【解決手段】それぞれが、入力信号ＩＮが供給される一つの入力ノードＮ１０に接続し、出力信号ＯＵＴを供給する一つの内部出力ノードＮ１１に接続し、互いに電気的特性が異なる第１及び第２の入力回路１００Ａ，１００Ｂと、切り替え信号ＳＥＬを生成し、切り替え信号ＳＥＬによって、入力回路１００Ａ，１００Ｂを制御する入力制御回路３００とを備える。入力制御回路３００は、入力回路１００Ａ，１００Ｂのいずれか一方を活性から非活性へ、いずれか他方を非活性から活性へ切り替えるとき、入力回路１００Ａ，１００Ｂが同時に活性状態となる時間を含むように制御する。これにより、入力回路１００Ａ，１００Ｂの切り替えに伴う信号ノイズ（ハザード）の発生が防止される。 （もっと読む）

【課題】 低コスト、かつ、低消費電力であり、開閉率が高く、入力電圧の出力側への漏れが少なく、さらにセレクタとして用いることも可能なアナログスイッチ回路を提供する。
【解決手段】 ＭＯＳＦＥＴ１０１は、ドレインが入力端子１１１に接続され、ソースが中間ノード１１０に接続されており、ＭＯＳＦＥＴ１０２は、ドレインが出力端子１１２に接続され、ソースが中間ノード１１０に接続され、ゲートがＭＯＳＦＥＴ１０１のゲートに接続されている。スイッチＳＷ、抵抗Ｒ１およびダイオードＤ３、抵抗Ｒ２からなる回路は、ＭＯＳＦＥＴ１０１および１０２の両方をオンさせる第１のゲート電圧または両方をオフさせる第２のゲート電圧を出力し、第２のゲート電圧を出力するときには、中間ノード１１０に対し、第２のゲート電圧近傍の直流電圧を与える。 （もっと読む）

【課題】 高精度で内蔵発振を行うことができる半導体集積回路を提供する。
【解決手段】 半導体集積回路は、記憶回路（６）と、記憶回路に保持された制御情報に基いて内部クロック信号（ＶＣＬＫ）を生成する発振回路（２３）と、外部クロック信号（ＲＣＬＫ）の周波数に内部クロック信号の周波数を一致させる制御情報を生成する論理回路（２）と、上記論理回路で生成された制御情報を記憶可能な電気ヒューズ回路又は溶断ヒューズ回路（６ｃｄ）を有し、上記内部クロック信号を内部回路の同期動作に用いる。プロセスばらつきにより発振回路の発振周特性（発振周波数）に誤差（不所望な変動）を生じても、水晶振動子の外付けや外部クロック信号の入力を必要とせずに、内部クロック信号周波数を目的周波数の外部クロック信号周波数に一致させることができる。 （もっと読む）