【課題】簡易な回路構成であり、かつ、レールツーレール入力の小振幅差動信号を受信して、低消費電力、低ゆがみ、高速に増幅出力することができ、電圧が異なる複数の電源が存在する系においても使用することができるレシーバ回路を提供する。
【解決手段】ＮＭＯＳ／ＰＭＯＳの差動回路を有し、それぞれの差動回路により、レールツーレールの小振幅差動入力信号を受け取ってＩＯ系電源のレールツーレールの差動出力信号を生成する差動増幅回路と、差動出力信号の同相入力電圧レベルに応じて、差動回路のテールカレントを補償する電流補償ミラー回路と、差動増幅回路によって生成されたＩＯ系電源のレールツーレールの差動出力信号を、コア系電源のレールツーレールの差動信号にレベルシフトして出力するレベルシフタとを備えている。 （もっと読む）

【課題】ＰＬＬの出力において所望のデューティサイクルを達成するための方法および装置を提供する。
【解決手段】本方法は、制限差動増幅器２１４を使用して、差動コモンモードクロック信号からデューティサイクルを有するシングルエンドクロック信号を発生させるステップと、シングルエンドクロック信号２１３のデューティサイクルに応じて差動バイアス電流信号２２９、２３０を発生させるステップと、差動バイアス電流信号を制限差動増幅器に与えることによって、シングルエンドクロック信号のデューティサイクルを所望のデューティサイクルに修正するステップとを含む。ＣＭＬ−ＣＭＯＳ変換器回路は、制限差動増幅器２１４と、シングルエンドクロック信号のデューティサイクルの測定値を発生するための低域フィルタと、（ｉ）測定値を基準電圧と比較し、（ｉｉ）比較に応じて差動バイアス電流信号を発生するための第２の差動増幅器とを含む。 （もっと読む）

【課題】ＣＭＬレベルでスイングする信号をＣＭＯＳレベルでスイングする信号に変換する過程において、デューティ比の不一致を防止するＣＭＬ−ＣＭＯＳ変換器を提供すること。
【解決手段】第１基準レベルを中心にスイングする正ＣＭＬ信号を第２基準レベルにシフトする第１基準レベルシフト部、第１基準レベルを中心にスイングする負ＣＭＬ信号を第２基準レベルにシフトする第２基準レベルシフト部、第１基準レベルシフト部の出力信号のスイング幅をＣＭＯＳレベルに増幅する第１ＣＭＯＳ反転部、第２基準レベルシフト部の出力信号のスイング幅をＣＭＯＳレベルに増幅する第２ＣＭＯＳ反転部、第１ＣＭＯＳ反転部の出力信号に応じて第１及び第２ＣＭＯＳ反転部にソース電流を提供する第１バイアス部、第１ＣＭＯＳ反転部の出力信号に応じて第１及び第２ＣＭＯＳ反転部にシンク電流を提供する第２バイアス部を備えるＣＭＬ−ＣＭＯＳ変換器を提供する。 （もっと読む）

【課題】回路中の全ノードに付加した評価素子で、電流の有無からノードの電圧差異を評価してハイ・インピーダンスのノードを検出する。
【解決手段】シミュレーション対象回路のネットリスト３１を読み込み（工程３１）。全ノードと基準ノード間にインピーダンス評価素子を追加し（工程３２）、定数値を設定後に（工程３３）、電圧，電流の解を導出し（工程３４）、基本解３３を保存する（工程３５）。ノードを１つ選択して（工程３６）、インピーダンス評価素子の定数値を回路に電流または電圧バイアスがかかるように設定し（工程３８）、電圧，電流の解を導出して検証解３５を得る（工程３９）。求めた検証解３５と基本解３３とを比較し（工程４２）、その差異を検証する（工程４３）。差異ありと（工程４３のＹｅｓ）判定のノード情報をレポート３６として出力する（工程４４）。これを繰り返して（工程４５）、ハイ・インピーダンスのノードを検出する。 （もっと読む）

【課題】 イコライザによるイコライジングのレベル設定を変える必要がなく、また、キャパシタによる面積の増大を解消し微細化に適した半導体集積回路を提供する。
【解決手段】 伝送されてきた信号をイコライズする機能を有する半導体集積回路において、受信した信号を差動増幅するバッファ１０１と、バッファ１０１から出力された信号を受信し、増幅するバッファ１０２と、バッファ１０１から出力された信号を受信し、バッファ１０２よりも高いコモンモード電圧で増幅するバッファ１０３と、バッファ１０１から出力された信号を受信し、バッファ１０２よりも低いコモンモード電圧で増幅するバッファ１０４と、信号の状態からバッファ１０２、１０３、１０４の出力信号の内、少なくとも一つの出力信号を選び出し、選び出された出力信号をサンプリングするサンプラー１０５を備えることを特徴としている。 （もっと読む）

【課題】従来のインターフェイス回路では、高速な信号レベル変換を、高感度で低消費電力な回路で行うことは困難であった。
【解決手段】本発明のインターフェイス回路は、第１及び第２の入力端子と、第１の出力トランジスタＱ１２１と、第２の出力トランジスタＱ１２２と、第１及び第２の入力端子に与えられた電圧に基づいて、第１の出力トランジスタＱ１２１が飽和状態の時には第１の出力トランジスタＱ１２１の制御端子に所定の電流を発生させ、遮断状態の時には第１の出力トランジスタＱ１２１の制御端子に所定の電圧を与える第１の出力制御部１０７と、第１及び第２の入力端子に与えられた電圧に基づいて、第２の出力トランジスタＱ１２２が飽和状態の時には第２の出力トランジスタＱ１２２の制御端子に所定の電流を発生させ、遮断状態の時には第２の出力トランジスタＱ１２２の制御端子に所定の電圧を与える第２の出力制御部１０８とを有する。 （もっと読む）