【課題】ＣＭＬ信号論理ファミリ間の変換を行うシステムおよび方法を提供すること。
【解決手段】システムは、第１のバイアス信号および第１のＣＭＬ論理ファミリの第１のＣＭＬ信号を受け取るように構成される第１のＣＭＬバッファを備える。第１のＣＭＬバッファは、第１のＣＭＬ信号および第１のバイアス信号に基づいて、第１のＣＭＬ論理ファミリの第２のＣＭＬ信号を生成する。第１の結合コンデンサ・モジュールは、第１のＣＭＬバッファに結合している。第１の結合コンデンサ・モジュールは、第２のＣＭＬ信号を受け取り、第２のＣＭＬ信号に基づいて第３のＣＭＬ信号を生成する。第２のＣＭＬバッファは、結合コンデンサ・モジュールに結合しており、第２のバイアス信号および第３のＣＭＬ信号を受け取って、第２のＣＭＬ論理ファミリの第４のＣＭＬ信号を生成する。帰還モジュールは、第２のＣＭＬバッファに結合しており、第４のＣＭＬ信号を受け取って第５のＣＭＬ信号を生成する。第２のＣＭＬバッファは、第２のバイアス信号、第３のＣＭＬ信号、および第５のＣＭＬ信号に基づいて第４のＣＭＬ信号を生成する。 （もっと読む）

【課題】カレントミラー回路の出力電圧の立ち上がり時間を速くし、これにより出力回路の消費電流を減少する。
【解決手段】カレントミラー回路３０は、PMOS３１〜３４により構成されている。入力電圧Vinが“Ｈ”の時に流れていた電流が、ノードN34が“Ｌ”→“Ｈ”へ変化することを受けて、カスケード接続されたPMOS３１が自動的にオフ状態になることによって遮断される。PMOS３１及び３３のゲートは、信号線により直接、ノードN34に接続されているので、ノードN34の電圧の立ち上がり時間が速くなり、出力回路全体の消費電流を減少できる。 （もっと読む）

単一閾値で単一導電型の回路素子からなる増幅器／バッファは、バッファリング／増幅するための１つ以上の入力信号を受信し、前記増幅器／バッファの出力を制御する中間信号を送出する入力段を備える。中間信号は、前記中間信号が所定値を超えたときに、前記中間信号をブーストするように構成したブースト化回路に供給される。前記増幅器／バッファは、更に、少なくとも前記中間信号を受信して増幅／バッファリングした出力信号を送出する出力段を有する。
（もっと読む）