入力および出力信号の電圧振幅に対して低い絶縁破壊電圧を有するＭＯＳトランジスタで実施されるレベルシフタと高電圧論理回路が、記載されている。例示的な設計では、レベルシフタ（１０２）はドライバ回路（１１０）とラッチ（１４０）とを備えている。ドライバ回路は、第１の電圧範囲を有する入力信号（Ｖ_inp、Ｖ_inn）を受信し、第２の電圧範囲を有する駆動信号（Ｖ_drp、Ｖ_drn）を与える。第１および第２の電圧範囲は、正および負の電圧、または正の電圧の異なる範囲を含むことができる。ラッチは、駆動信号を受信し、第２の電圧範囲を有する出力信号（Ｖ_outp、Ｖ_outn）を与える。ドライバ回路は、入力信号に基づいて全電圧範囲を有する制御信号（Ｖ_ctrip、Ｖ_ctrin）を発生することができ、その後、制御信号に基づいて駆動信号を発生することができる。レベルシフタを使用して、高電圧論理回路を実施することができる。
（もっと読む）

【課題】低電位系のMOSFETのドレイン−基板間に存在する寄生容量の影響により高電位系のラッチ回路が誤動作してしまうことを防止するレベルシフト回路を提供する。
【解決手段】本実施形態では、容量(C)５１，５２を配することにより、ノイズを吸収してラッチ回路１００の誤動作を防止している。即ち、ラッチ回路１００のインバータ(U1)４１，インバータ(U2)４２の入力端子と、高電位系であるラッチ回路１００の基準電圧となる端子(V2L)６との間に、容量(C) ５１，５２を接続しているので、ノイズを容量(C)５１，５２に吸収させることが可能となり、ラッチ回路１００の誤動作を防止することができる。 （もっと読む）

【課題】 信号を所定のレベルに設定して出力させることができ、かつ、プロセスばらつきによる設定レベルのばらつきを小さくすることができるレベル設定回路を提供する。
【解決手段】 ベースを入力、エミッタを出力とするバイポーラトランジスタＱ２を用いたエミッタフォロワにかかる。バイポーラトランジスタＱ２のベースとエミッタとを第１の負荷抵抗２が接続している。バイポーラトランジスタＱ２のコレクタ側へとつながる所定電位とベースとを第２の負荷抵抗３が接続している。バイポーラトランジスタＱ２のベースに直列にスイッチＳＷ１が接続されている。 （もっと読む）