【課題】キャリブレーション回路に用いる基準電位生成回路を改良する。
【解決手段】キャリブレーション端子ＺＱを駆動するレプリカバッファ１１０と、基準電位ＶＲＥＦを生成する基準電位生成回路２００と、キャリブレーション端子ＺＱに現れる電位と基準電位ＶＲＥＦとを比較する比較回路１５１と、比較回路１５１による比較の結果に基づいてレプリカバッファ１１０の出力インピーダンスを変化させるコントロール回路１４０とを備える。基準電位生成回路２００は、イネーブル信号ＥＮに応答して活性化される電位発生部２１０と、イネーブル信号ＥＮに関わらず活性化される電位発生部２２０とを含み、電位発生部２１０の出力ノードと電位発生部２２０の出力ノードが比較回路１５１に共通接続されている。これにより、イネーブル信号ＥＮが活性化する前に正しく基準電位ＶＲＥＦを出力することができる。 （もっと読む）

【課題】動作条件が厳しい場合でも、クロックゲーティング信号を含む経路のタイミング違反の発生を防ぐことができるクロック供給回路を提供する。
【解決手段】クロック供給回路１は、クロックツリー１３からのクロック信号に基づく信号を複数のインバータ回路３２ａ及び３２ｂによって遅延させ、複数のインバータ回路３２ａ及び３２ｂによる遅延量に基づいてタイミング違反を推定するモニタ回路１７を有する。さらに、クロック供給回路１は、モニタ回路１７の推定結果に基づいて、組合せ回路１６により生成されたクロックゲーティング信号を制御するＯＲ回路１８と、ＯＲ回路１８の出力信号に基づいて、クロック信号を供給又はクロック信号の供給を停止するクロックゲーティング回路１２とを有する。 （もっと読む）

【課題】 簡単な構成でプリエンファシス信号を生成することが可能なプリエンファシス回路を実現する。
【解決手段】 信号の変化点で振幅を大きくするプリエンファシス回路において、差動入力信号を差動電流出力に変換する第１のトランスコンダクタンスアンプと、ハイパスフィルタ回路と、このハイパスフィルタ回路を介した前記差動入力信号を差動電流出力に変換する第２のトランスコンダクタンスアンプと、２つの前記差動電流出力をそれぞれ加算して電圧変換する第１及び第２の抵抗とを設ける。 （もっと読む）

【課題】ワイヤード接続されたとしても安定した論理レベルを出力端子から出力できるようにする。
【解決手段】抵抗Ｒ４およびＲ５が、出力回路１３（Ａ）のトランジスタＭ２のドレイン−ソース間と、出力回路１３（Ｂ）のトランジスタＭ３のドレイン−ソースを通じて流れる電流の通電経路に直列に接続して構成されている。抵抗Ｒ４およびＲ５の抵抗値が、出力回路１３（Ａ）のトランジスタＭ２がオンしている間において出力回路１３（Ｂ）のトランジスタＭ３がオンしたときのオン抵抗値よりも１桁〜２桁高い値に設定されている。 （もっと読む）

【課題】クロックゲート回路の多重化及び統合によって非同期信号パスにおける故障検出率が低下せず且つ故障検出論理に変更を生じさせない半導体集積回路の配置配線方法を提供する。
【解決手段】クロックツリー経路に複数のクロックゲート回路を配置したとき、クロックゲート回路が出力するクロック信号のスキューを許容範囲に収めるためにクロックゲート回路の多重化又は統合を行うかを判定する。統合を行うときは、前記統合によって廃止するクロックゲート回路（ＣＧＣ２）に代えて、当該クロックゲート回路のクロックイネーブル信号（ＣＥＮ）の入力端子を故障検出経路まで接続する回路要素（３）を配置する。前記多重化を行うときは、多重化によって追加するクロックゲート回路に新たなスキャンラッチを割り当てて接続する。 （もっと読む）

【課題】 高速シリアル通信システムにおいて用いられる、消費電力を低減することが可能な送信側ドライバ回路を提供する。
【解決手段】 差動信号を伝送する一対の伝送線路に接続された第１及び第２の各出力端子を備え、外部から入力されたデータ信号を差動信号に変換し第１及び第２の各出力端子に出力するドライバ回路において、第１の出力端子は、第１のプルアップ抵抗回路を介して所定の電源電圧に接続されると共に、第１のプルダウン抵抗回路を介して接地電圧に接続され、第２の出力端子は、第２のプルアップ抵抗回路を介して電源電圧に接続されると共に、第２のプルダウン抵抗回路を介して接地電圧に接続され、第１及び第２の各プルアップ抵抗回路、並びに第１及び第２の各プルダウン抵抗回路は、データ信号に応じて抵抗値がそれぞれ変化する。 （もっと読む）

【課題】 チップ内のバラツキに起因するインピーダンスの調整精度の低下を抑制できるインピーダンス調整回路及びこれを搭載した集積回路装置を提供する。
【解決手段】 ＮＭＯＳ用インピーダンス調整回路において、外部の基準抵抗及びＮＭＯＳアレイによる分圧電位Ｖｉｎと参照電位ＶＲＥＦｎとを比較する比較回路を設け、ＮＭＯＳアレイがこの比較結果に基づいて出力バッファ回路のインピーダンスをシミュレートするようにする。比較回路１４には差動回路Ｄ１乃至Ｄ３を設け、２入力のナンドゲートＮＡＮＤ２１乃至ＮＡＮＤ２３及び３入力のナンドゲートＮＡＮＤ２４が、差動回路Ｄ１乃至Ｄ３の出力値の多数決をとって比較回路１４から出力するようにする。 （もっと読む）

デジタル通信線（１４）に結合された出力端子を有し、デジタル通信線における電位のデジタル信号への変化およびデジタル信号レベルからの変化を駆動するためのドライバ回路（１２）を含む電子回路である。前記ドライバ回路（１２）は、デジタルレベルへの変化中およびデジタルレベルからの変化中に、次第に増加するドライブ強度および次第に減少するドライブ強度をそれぞれ選択する選択信号を発生する制御回路（１２０）と、前記選択信号を受信するために前記制御回路に結合された電流制御入力および前記デジタル通信線に結合された電流供給出力端子を有する可制御電流供給回路（１２２，１２４）と、前記デジタル通信線に結合された入力端子および前記制御回路に結合された出力端子を有し、デジタル通信線における電位が要求範囲に到達したか否かを検出するよう構成された検出回路（１２６）とを具える。前記制御回路（１２０）は、前記検出器が前記デジタルレベルへの変化中に前記電位が要求範囲に達したことを示したときに選択されたドライブ強度についての情報を記憶し、前記デジタルレベルからの変化時に第１ステップとして、ドライブ強度を最後に記憶されたドライブ強度に戻すように構成されている。
（もっと読む）