【課題】簡単な構成でデプレッション型ＭＯＳトランジスタの温度特性を補償する電流源回路を提供する。
【解決手段】２つのエンハンスメント型ＭＯＳトランジスタＱ２、Ｑ３から構成されたカレントミラー回路と、前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタＱ２のドレインに接続され、定電流源として機能するデプレッション型ＭＯＳトランジスタＱ１と、前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタＱ２のソースに接続された負の温度特性を有する抵抗と、を含むことを特徴とする。 （もっと読む）

【課題】バッテリ電圧が低下してアンプの電流が増大し、ヒューズ切れ等を生じることがなく、且つアンプ全体の出力の大きな低下を生じない「車載用アンプの低バッテリ電圧時制御方法及び装置」とする。
【解決手段】複数チャンネルのオーディオ信号を入力して各チャンネルの出力レベルを算出し、その出力レベルにより、最も出力レベルの高いチャンネルを選択し、アンプの昇圧用出力電圧を、最も出力レベルの高いチャンネルの出力が得られるように設定する。この出力電圧で作動するバッテリ電流を算出し、その電流がヒューズの容量を超えるかを判別する。超えないときはアンプからスピーカへの出力を行い、超えるときは前記選択した最も出力レベルの高いチャンネルの出力レベルを所定量低下させ、低下させた出力レベルでのバッテリ電流がヒューズの容量を超えないとき、アンプからスピーカへの出力を行う。 （もっと読む）

【課題】ＥＪ級動作をする増幅器において、インダクタンスやキャパシタンスを精度良く調整することができるようにする。
【解決手段】ドレイン−ソース間に容量性インピーダンスを有する電界効果トランジスタを搭載する半導体チップ２に対して、容量性インピーダンスよりも後段に位置するようにドレインに接続されたインダクタ、及び、インダクタを介して容量性インピーダンスに並列接続されたキャパシタを、絶縁物からなる基板の表面に導電部を形成することによって構成するマイクロストリップ基板３を接続した増幅器１において、インダクタを構成する導電部は、基板上に配列された複数の短冊状の単位インダクタ領域３１ａと、当該複数のうちの一部又は全部の単位インダクタ領域を、それらの両端で相互に橋絡する接続片領域３１ｂとを有するものとして構成する。 （もっと読む）

【課題】出力電流値のずれを調整することができるとともに、温度依存性が小さくかつ比較的大きな電流を出力することができる定電流回路を提供を提供する。
【解決手段】定電流源（ＣＳ０）と、該定電流源と直列に接続された第１の抵抗と、該第１の抵抗の抵抗値を調整可能な第１の抵抗値調整回路（TRC1）と、前記定電流源と前記第１の抵抗の接続ノードの電位を第１の入力端子に受ける演算増幅回路（ＡＭＰ）と、該演算増幅回路の出力を制御端子に受けるトランジスタと、該トランジスタと直列に接続された第２の抵抗と、該第２の抵抗の抵抗値を調整可能な第２の抵抗値調整回路（TRC2）と、前記トランジスタに流れる電流を素子のサイズ比に応じて比例拡大して出力するカレントミラー回路（Ｑ２，Ｑ３）とを備え、前記トランジスタと前記第２の抵抗の接続ノードの電位が前記演算増幅回路の第２の入力端子にフィードバックされるように構成した。 （もっと読む）

【課題】本発明は、低電源電圧においても十分な増幅率で動作するトランスインピーダンスアンプ回路を提供することを目的とする。
【解決手段】トランスインピーダンスアンプ回路は、入力電流信号が供給される第１のノードと、第１のノードと固定電位との間を結合する電流源と、第１のノードにゲートが結合される第１のトランジスタと、第１のトランジスタのチャネルに直列に接続される第１の抵抗素子と、第１の抵抗素子と第１のトランジスタとの間の第２のノードにゲートが結合される第２のトランジスタと、第２のトランジスタに直列に接続される第２の抵抗素子と、第１のノードと第１のトランジスタのゲートとの間及び第２のノードと第２のトランジスタのゲートとの間の少なくとも一方を容量結合するように挿入される容量素子とを含み、容量素子の一端の電位を所定の電位に設定可能に構成されることを特徴とする。 （もっと読む）

【課題】 プロセスの変動があったとしても、ヒューズトリミングを用いてミラーされた出力電流量を微調整することで精度の良いカレントミラー比が得られるカレントミラー回路の構成を提供する
【解決手段】 ミラー比１：１００のカレントミラー回路において第２のＭＯＳトランジスタのゲート幅を第１のＭＯＳトランジスタの９０倍で構成し、第１のＭＯＳトランジスタの２０倍分を細かく分割して第３のＭＯＳトランジスタ群として第２のＭＯＳトランジスタに並列に接続し、第３のＭＯＳトランジスタ群に直列にトリミング工程にて切断可能なヒューズを接続することを特徴とする。 （もっと読む）

【課題】ヒューズの切断状況によって出力が変化する半導体装置において、ヒューズの切断前にヒューズ切断後の出力を精度良く実現できる。
【解決手段】本発明による半導体記憶装置１は、少なくとも１つのヒューズ回路１１を具備する。ヒューズ回路１１は、ヒューズＦ１１と、電流源ＭＮＤ１１と、第１トランジスタＭＰ１１とを備える。ヒューズＦ１１の一端は、第１電源ＶＣＣに接続され、他端は切断用端子ＦＳ１１に接続される。電流源ＭＮＤ１１は、第２電源ＧＮＤと出力端子Ｓ１１との間に接続される。第１トランジスタＭＰ１１は、電流源ＭＮＤ１１と切断用端子Ｓ１１との間に接続され、切断用端子ＦＳ１１から供給される電圧に応じて第１電源ＶＣＣと出力端子Ｓ１１との間の接続を電気的に切断する。 （もっと読む）

【課題】 過大出力電流から出力トランジスタを保護するためにヒューズ抵抗を挿入し、また過大電流が出力されたときに出力トランジスタのベース・エミッタ間を短絡する保護回路を設けていたが、回路構成が複雑であり、またヒューズ抵抗を交換しなければならなかったという課題を解決する。
【解決手段】 出力トランジスタのエミッタと出力端子との間に抵抗を配置し、前記出力トランジスタのベースと前記抵抗の出力端子が接続されている側との間にダイオードを接続した。ダイオードと抵抗のみで電流制限回路を構成して出力トランジスタを保護することができる。 （もっと読む）

【課題】負荷と差動対をなすトランジスタの間の動作点の電圧を補正する。
【解決手段】差動遅延セルＤＤＣ１乃至ＤＤＣ４には、負荷制御部１、バイアス源２、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１１、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１２、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１１、及びＰｃｈ ＭＯＳトランジスタＰＭＴ１２がそれぞれ設けられる。Ｎｃｈ ＭＯＳトランジスタＮＭＴ１１及びＮＭＴ１２は差動対をなし、入力信号を入力する。負荷制御部１は、ＡＤＣ及び比較部を用いて、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１２のドレインとＮｃｈ ＭＯＳトランジスタＮＭＴ１２のドレインの間の電圧（差動遅延セルの動作点の電圧）をモニターし、動作点の電圧を補正する。 （もっと読む）

【課題】経済的に有利な構成の高周波電力増幅回路を提供する。
【解決手段】高周波用パワーＭＯＳ・ＦＥＴ１１がゲート−ドレイン間ショートの故障モードに陥り、電圧制限用バリスタ１３に設定電圧を超える高電圧が印加されたとき、電圧制限用バリスタ１３は印加された過剰電圧分を放電する。この放電電流により過電流保護ヒューズ１４がゲート電極（Ｇ）−ゲートパルス入力端（Ｔｇｂ）間の電流路を遮断する。 （もっと読む）

【課題】製造ばらつきによってオフセット電圧の分解能が影響されず、温度変化や経時変化にも影響を受けないオフセット調整回路を有する差動増幅回路及びその差動増幅回路を使用した充電制御装置を得る。
【解決手段】製造ばらつきによって、調整抵抗を構成する抵抗Ｒ１〜Ｒ４の抵抗値が変動しても、バイアス電流源２が該変動を補正するようにバイアス電流ｉ３を変動させるため、調整抵抗における電圧降下は常に一定となり、測定したオフセット電圧Ｖｏｆに最も近いオフセット補正電圧Ｖａｄｊを設定することができ、更に、差動増幅回路１が作動中の温度変化に応じて調整抵抗が変化した場合や、経年変化で調整抵抗の抵抗値が変化した場合でも、バイアス電流生成用抵抗Ｒｂも同様に変化をするため、オフセット補正電圧Ｖａｄｊの変動を抑制することができるようにした。 （もっと読む）

【課題】ＭＰＤ回路の生産後にＥＤＳウエハテストなどのテストの際にオフセット特性を修正および改善することが可能な方法を提示し、均一なＶ_offset特性を有するＭＰＤ補償回路を提供する。
【解決手段】入力信号を増幅して出力する増幅素子と；前記増幅素子の一入力端に接続された主電流源、前記主電流源と並列に接続された少なくとも一つの付加電流源、および前記付加電流源それぞれに接続され、前記付加電流源をスイッチングして前記増幅素子のオフセット電圧を段階的に上昇させるスイッチング素子からなる電源部と；前記増幅素子の他の入力端と出力端との間に接続されたフィードバック抵抗素子と；を含む。 （もっと読む）