【課題】チップ面積を小さくする。
【解決手段】一端がグランド端子１４に接続される定電流源１３と、ソースが共通に定電流源１３の他端に接続され、ゲートが入力端子Ａ、Ｂにそれぞれ接続される第１および第２の差動対（Ｑ１１、Ｑ１２およびＱ１３、Ｑ１４に相当）と、第１の差動対のそれぞれのドレインにそれぞれのソースを接続するｎＭＯＳトランジスタＱ１５、Ｑ１６と、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのドレインを出力端子Ｃ、Ｄとし、出力端子Ｃ、Ｄと電源端子１１との間に接続される負荷部（図１のＱ１７、Ｑ１８に相当）と、を備え、第１の差動対のそれぞれのドレインを第２の差動対の逆相となるそれぞれのドレインに接続し、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのゲートは、ｎＭＯＳトランジスタＱ１５、Ｑ１６のドレインにそれぞれ接続する。 （もっと読む）

装置は、共通のＤＣ電流によってバイアスされ、入力信号から増幅された出力信号を発生するように適応されたカスケードの増幅ステージを含む。第１の増幅ステージは、入力電圧信号を実質的に２倍にするルーティングネットワークと、入力電圧信号から第１の電流信号を発生する第１の相互コンダクタンスゲインステージとを含む。第２の増幅ステージは、第１の電流信号を第２の電圧信号に変換する共振器と、第１の電流信号から第２の電流信号を発生する第２の相互コンダクタンスステージとを含む。第３の増幅ステージは、第２の電流信号から第３の電流信号を発生する電流ゲインステージと、第３の電流信号が流れて出力信号を発生する負荷とを含む。
（もっと読む）

【課題】ゲインを増大させるために負のインピーダンスを用いることができるパッシブイコライザを提供する。
【解決手段】
ゲインを増大させるために負のインピーダンスを利用するパッシブイコライザは、第１のＲＣループと、第２のＲＣループと、カスケードＲＬ回路および交差結合反転器ユニットとを含む。第１のＲＣループおよび第２のＲＣループのそれぞれは、第１の抵抗器と、ノードで第１の抵抗器に直列に接続され、それによって抵抗器直列を形成する第２の抵抗器と、抵抗器直列に並列に接続されるコンデンサとを含む。カスケードＲＬ回路は、ＲＣループの間に接続され、第５の抵抗器と、第６の抵抗器と、第５の抵抗器と第６の抵抗器との間に接続されるインダクタとを含む。優れた高周波数ゲインを得るために負のインピーダンスの特徴を用いるために、交差結合反転器ユニットは、ＲＬ回路に並列に接続され、ＲＣループの間に接続される。 （もっと読む）

【課題】ラッチ回路を一例とする各種論理回路の高速化を実現する。
【解決手段】例えば、クロック信号ＣＫが‘Ｈ’レベルの際に差動アンプ構成でデータ入力信号Ｄｉｎの取り込みを行うデータ取り込み部ＢＦと、ＣＫが‘Ｌ’レベルの際にＢＦからのデータ出力信号Ｄｏｕｔをラッチするラッチ部ＬＴからなる構成に対し、ゲイン制御部ＧＣＴＬとコモンノード制御部ＣＭＮＣＴＬを設ける。ＧＣＴＬは、差動アンプ内のＮＭＯＳトランジスタＭＮ１，ＭＮ２のコモンノードＣＯＭＮ１，ＣＯＭＮ２間に設けられ、差動アンプのゲインを低周波数帯よりも高周波数帯で高くする機能を備える。ＣＭＮＣＴＬは、ＣＫが‘Ｌ’レベルの際に、ＣＯＭＮ１，ＣＯＭＮ２の電位差を無くすように電荷を制御する機能を備える。これによって、Ｄｏｕｔの遷移時間が早くなり、ＬＴでのセットアップマージンが拡大できる。 （もっと読む）

【課題】定電圧増幅器で用いられる出力オフセット電圧除去用の直流帰還回路の定数および回路構成を見直す事でスピーカーの最低共振周波数周辺で発生する再生音圧の低下を補償する。スピーカーの重低音再生を実現する。
【解決手段】低周波領域の裸利得を極めて大きく設計した差動増幅器に反転積分型直流帰還回路（３）を組み合わせる。スピーカーの最低共振周波数周辺では機械インピーダンスが上昇する事で誘導性負荷としての性質が顕在化する為、差動増幅器出力は電圧位相が遅れる。反転積分型直流帰還回路（３）は遮断周波数以上での電圧位相が９０度程度進むので、遮断周波数をスピーカーの最低共振周波数周辺に設定する事で正帰還が可能となる。直流帰還量を適切な値とする事で最低共振周波数周辺での増幅器動作を定電流増幅器に類似なものとして再生音圧の低下を補償する。 （もっと読む）