Fターム[5M024DD61]の内容
Fターム[5M024DD61]の下位に属するFターム
行デコーダ (44)
列デコーダ (31)
ダイナミック型 (2)
スタティック型 (1)
プリデコーダ型回路 (19)
ブロック選択回路 (51)
ブロック書き込みのための構成 (2)
バースト動作の構成 (22)
ラッチレジスタを持つもの (18)
その他 (13)
Fターム[5M024DD61]に分類される特許
1 - 2 / 2
半導体メモリ装置におけるデータ読み出し方法及び半導体メモリ装置
【目的】複数の半導体メモリチップが搭載されている半導体メモリ装置において、要求される記憶容量に比してレイアウト面積の増大を抑制させることが可能となる半導体メモリ装置におけるデータ読み出し方法及び半導体メモリ装置を提供することを目的とする。
【構成】第1記録領域と第2記憶領域とを有するメモリチップの複数の内から、夫々が異なる組み合わせ方で2つのメモリチップを順次選択し、選択された2つのメモリチップの内の一方のメモリチップの第1記憶領域と他方のメモリチップの第2記録領域とから同時にデータの読み出しを行う。
(もっと読む)
半導体メモリ装置および電子機器
【課題】 冗長メモリセルをより多く設けることによる歩留まりの向上を図ると共に、動作速度の向上を図る。
【解決手段】 リフレッシュアクセス動作を開始すべきことを示すリフレッシュアクセス要求の発生に従って、リフレッシュアクセス動作のための冗長判定およびリフレッシュアクセス動作を実行させる場合において、前記リフレッシュアクセス動作のための冗長判定が開始されてから前記リフレッシュアクセス動作が終了するまでの間に、外部アクセス動作を開始すべきことを示す外部アクセス要求が発生したときには、前記リフレッシュアクセス動作に並行して前記外部アクセス動作のための冗長判定を実行させておき、前記リフレッシュアクセス動作の終了後前記外部アクセス動作を実行させる。
(もっと読む)
1 - 2 / 2
[ Back to top ]