【課題】“１”セルに対するリフレッシュ動作および“０“セルに対するリフレッシュ動作の両方を実行しつつ、リフレッシュ動作の消費電力を低減した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、フローティングボディ内の多数キャリアの数によってデータを記憶するメモリセルＭＣと、メモリセルのゲートに接続されたワード線ＷＬと、メモリセルに接続され、該メモリセルのデータを伝達するビット線ＢＬと、ビット線に接続され、第１の論理データをメモリセルに書き込むときにビット線に第１の電圧ＶＢＬＨを印加するセンスアンプＳ／Ａであって、メモリセルからデータを一旦読出しかつ該データと同一論理データを該メモリセルへ書き戻すリフレッシュ動作のときに、第１の電圧よりも絶対値として低い第２の電圧ＶＢＬＨＲＥＦを、第１の論理データを格納していたメモリセルに印加するセンスアンプＳ／Ａとを備えている。 （もっと読む）

【課題】 ＧＩＤＬ電流を削減するための回路動作による充放電電流を少なくする。
【解決手段】 ワードデコーダ、ワードドライバおよび電圧制御回路は、メモリブロックに対応してそれぞれ形成される。ワードデコーダは、ワードドライバのトランジスタのゲートに供給されるワード制御信号を生成する。電圧制御回路は、ワードデコーダに供給するワード制御信号用の高レベル電圧を、対応するメモリブロックのアクセス期間に第１高電圧に設定し、対応するメモリブロックの非アクセス期間に第１高電圧より低い第２高電圧に設定する。高レベル電圧は、アクセス状態が変化するメモリブロックに対応するワード制御回路でのみ第１または第２高電圧に切り替えられる。したがって、アクセス状態が変化しないメモリブロックに対応する高レベル電圧線に無駄な充放電電流が発生することが防止でき、消費電流を削減できる。 （もっと読む）

【課題】大容量のＤＲＡＭをハードマクロとして構成する場合等、プロセス微細化に伴い、制御回路群の微細化に伴うスケール比の不均衡により面積効率、性能、配線効率の低下要因を防止する。
【解決手段】メモリアレイ領域４０１と制御領域４０２が接し、かつ平面から見て凸形状で配置されている。これにより、大容量のＤＲＡＭ等のメモリにおいてレイアウト面積が最適化され、コストダウン効果が得られる。すなわち、大容量のＤＲＡＭは、大小様々なバリエーションが必要とされるＲＯＭ、ＳＲＡＭと異なり、搭載個数が限られ、半導体装置に占める割合も大きい為、四角形である事は配置し易い必須条件ではない事に着目し、大容量のＤＲＡＭを面積効率、配線効率を最適化して構成し、かつシステムＬＳＩを実現する上でも、レイアウトし易い構成のハードマクロとして提供することができる。 （もっと読む）

【課題】リフレッシュコマンドの要求頻度を下げると共に、時分割動作を必要としないダイナミック型半導体メモリおよびそのリフレッシュ制御方法の提供を図る。
【解決手段】第１の内部リフレッシュ候補アドレスを出力する第１のリフレッシュカウンタ２１と、第１の内部リフレッシュ候補アドレスとは異なる第２の内部リフレッシュ候補アドレスを出力する第２のリフレッシュカウンタ２２と、を備え、リフレッシュ動作時において、外部からアクセスされたアドレスが前記第１の内部リフレッシュ候補アドレスＲ１に一致したときは、前記第２の内部リフレッシュ候補アドレスＲ２からリフレッシュ動作を開始するように構成する。 （もっと読む）

【課題】 リフレッシュの実行時に、リフレッシュするバンクの個数を可変できる半導体メモリ装置及びその動作方法を提供する。
【解決手段】 半導体メモリ装置のリフレッシュ動作でリフレッシュ対象となるメモリバンクを指定するアドレスを生成する方法で、バンクアドレスだけでなく、リフレッシュ動作時に別途に活用されていなかった制御アドレスを利用して、半導体メモリ装置のリフレッシュ動作時に、リフレッシュ対象となるメモリバンクの数を可変させうる。したがって、システムの全体的な動作中に、半導体メモリ装置のリフレッシュに割当てられる時間を更に短縮させたり変化させるため、半導体システムの全体的な性能を改善させうる。 （もっと読む）