【課題】ＤＭＡ転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切り替え時に誤再生を回避する。
【解決手段】ＤＭＡ転送部１０４は、ＤＭＡ転送フレーム番号レジスタ１１５、ＤＭＡ転送フレームサイズレジスタ１１４、ＤＭＡ転送中アドレスレジスタ１１１、ＤＭＡ転送停止アドレスレジスタ１１２を備える。プロセッサＡにより電源のオン／オフが制御されるプロセッサＢは、ＤＭＡ転送中に、通常再生とは異なる特殊再生が要求されたときに、メモリ１０１に格納されたフレームのうちの、該フレームの転送が完了すると、メモリ１０１に格納されたデコード後データの転送を停止する停止フレームの終端アドレスをＤＭＡ転送停止アドレスレジスタ１１２に設定する。 （もっと読む）

【課題】大容量データをＡＴＡコマンドで不揮発性メモリに対して送受信している際に、大容量データの送受信を一つのＡＴＡコマンド処理に占有されないよう、別のＡＴＡコマンドを受け付けて時分割処理を可能とする。
【解決手段】ＣＰＵ１０１は、転送するデータサイズが大容量データと判断した場合、フラグ１０５をセットする。データ転送中に別のＡＴＡコマンドが発行され、フラグがセットされている場合には、ＡＴＡコマンド割り込み装置１１０に、割り込ませる別のＡＴＡコマンドを設定し、割り込み装置１１０は、ブロック単位の転送の終了を検出すると、データ転送を中断させた後、別のＡＴＡコマンドを起動する。 （もっと読む）

【課題】上位装置の記憶部にデータの転送が終了した毎にデータ転送が完了した旨を上位装置の制御部へ通知する。
【解決手段】データを転送する転送先アドレスおよび転送データ数を定義した転送設定情報を複数記憶する転送リスト５と、転送リスト５に設定されたそれぞれの転送設定情報に従って入力データを上位装置の記憶部に転送するとともに該転送が完了するとその旨を上位装置へ通知（４８）する転送データ制御部４と、その通知の要否を記憶する割込みモードレジスタ４１とを設け、転送データ制御部４は、割込みモードレジスタ４１に通知要が記憶されているとき、転送リスト５に設定された転送設定情報毎に、入力データの転送が完了した旨を上位装置へ通知する。 （もっと読む）

【課題】複数の割り込み要因に対する処理での重複処理の矛盾を解消する際の負担を軽減する。
【解決手段】外部メモリ７へデータ転送が完了し、高優先度のデータ転送完了割り込みが発生する。受信中断の間に所定パケット数のデータ転送が未完了の場合、低優先度のタイマ割り込みが生成される。割り込みに応答した外部メモリのデータ処理前にカウンタ１１４から転送パケット数が取得される。受信再開後に、カウンタは転送再開パケット数を格納する。タイマ割り込み発生１８Ｃに応答したカウンタからの転送パケット数の取得１８Ｄの後、データ転送完了割り込み１８Ｅが生じる。取得転送パケット数に従って、タイマ割り込みの発生１８Ｃに応答する処理１８Ｉ(図１８(Ａ))もしくはデータ転送完了割り込みの発生１８Ｅに応答する処理１８Ｇ(図１８(Ｂ))のいずれかの実行が省略される。 （もっと読む）

【課題】冗長な情報がバスを伝送することでバスの転送効率が低下してしまうこと。
【解決手段】ＤＭＡコントローラ５は、個々に実行されるＤＭＡ転送間の関連性に応じたＤＭＡ転送のグループ化に準じて、個々のＤＭＡ転送に対応する個々の個別情報をグループ化して管理する転送情報管理部１３と、転送情報管理部１３が管理する個別情報に基づいて、ＤＭＡ転送のグループ単位でＤＭＡ転送の完了を示す割込みを生成する割込み発生部１４と、を備える。グループ単位でＤＭＡ転送の完了をＣＰＵに通知することで、冗長な割込みがバスを伝送することを抑制することができる。 （もっと読む）

【課題】従来のＩ２Ｃバス制御回路は送信データの設定タイミングを割込み信号によって実現しており、連続した複数のデータの送信時間はＩ２Ｃバスのクロックに依存するだけでなくコントローラの割込み処理のオーバーヘッドをも含み、通信時間に無駄があった。
【解決手段】従来のＩ２Ｃバス制御回路に連続送信機能を追加し、連続送信後に割込みを発生することで割込み処理回数を削減して、通信時間を短縮する。 （もっと読む）

【課題】データ転送処理が始まってから、バスを使用する優先度の高い他の処理による割り込みが発生した場合、その優先度の高い他の処理を可能な限り早く実行させることが可能なデータ転送装置を提供することである。
【解決手段】本発明のデータ転送装置は、要求元からのデータ転送要求に基づいて、転送元記憶領域のデータを転送先記憶領域に転送する。そして、装置に内蔵された一次記憶領域と、上記転送元記憶領域と上記一次記憶領域との間に設けられた第１アライナと、上記一次記憶領域と上記転送先記憶領域との間に設けられた第２アライナを備える。上記第１アライナは、上記一次記憶領域の先頭位置以降に転送元記憶領域のデータを連続して格納するようにシフト処理を行い、上記第２アライナは、上記データ転送要求で指定された転送先記憶領域の先頭位置以降に上記一次記憶領域のデータを格納するようにシフト処理を行う。 （もっと読む）

【課題】 外部からのシリアルデータにより周辺機器を停止状態から復帰させるシステムにおいて、無駄な電力の消費を削減するとともにＣＰＵのパフォーマンスに関係なく高速受信を行えるシリアル割込み復帰回路を提供する。
【解決手段】 受信シフトレジスタ１０２と、受信制御回路１０１と、復帰要求設定レジスタ１０７と、比較回路１０９と、割込み発生回路１１４と、受信割込み復帰制御回路１０６と、クロック制御回路１０５とを備えることにより、受信待受け、受信動作、復帰要求データ比較動作の際にＣＰＵ１１６を停止することができ、無駄なＣＰＵ動作を削減し、無駄な電力の消費を低減させることができる。また、ＣＰＵ動作と関係なく受信動作を行うことができるので、ＣＰＵのパフォーマンスに関係なく高速受信を安定して行える。 （もっと読む）

【課題】 アーリー・バースト・ターミネーション（バースト転送中断）後のバースト再開動作を簡便な回路で実現するとともに、ソフトウエア的なタイムアウトを防ぐ。
【解決手段】 ＣＰＵバス・スレーブ部がＣＰＵバスＩ／Ｆ部、データ転送制御部、バースト長保持手段、バーストカウント手段を具備するとともに、バースト中断検出手段並びにマスタＩＤ保持手段をさらに具備する。また、バースト中断検出手段から出力されるバースト中断信号と、ＣＰＵバスＩ／Ｆ部から出力される起動信号並びにコマンド信号をさらに具備し、前記バースト中断信号がアサートされている期間は、前記起動信号のアサート並びにコマンド信号の更新を抑止することにより、ＣＰＵバス・スレーブ部の各部をバースト転送中断前の状態に保持する。さらに、バースト中断中にＣＰＵからのリードアクセスがあった場合、所定のデータ値を返すことによって、ＣＰＵに対してリトライを通知する。 （もっと読む）

【構成】 ＵＳＢホストであるレコーダは、周辺機器であるカメラから要求信号をインタラプト転送方式で受け付ける。そして、要求信号を受け付けたとき、カメラからバルク転送方式で動画像データの転送を要求するコマンドを取得し、取得されたコマンドに従う動画像データをバルク転送方式でフレーム毎にカメラに返信する。
【効果】 ホスト機器によって管理されている動画コンテンツに周辺機器の操作でアクセスできる。 （もっと読む）