オーディオ再生装置及びオーディオ再生方法
【課題】ＤＭＡ転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切り替え時に誤再生を回避する。
【解決手段】ＤＭＡ転送部１０４は、ＤＭＡ転送フレーム番号レジスタ１１５、ＤＭＡ転送フレームサイズレジスタ１１４、ＤＭＡ転送中アドレスレジスタ１１１、ＤＭＡ転送停止アドレスレジスタ１１２を備える。プロセッサＡにより電源のオン／オフが制御されるプロセッサＢは、ＤＭＡ転送中に、通常再生とは異なる特殊再生が要求されたときに、メモリ１０１に格納されたフレームのうちの、該フレームの転送が完了すると、メモリ１０１に格納されたデコード後データの転送を停止する停止フレームの終端アドレスをＤＭＡ転送停止アドレスレジスタ１１２に設定する。
【解決手段】ＤＭＡ転送部１０４は、ＤＭＡ転送フレーム番号レジスタ１１５、ＤＭＡ転送フレームサイズレジスタ１１４、ＤＭＡ転送中アドレスレジスタ１１１、ＤＭＡ転送停止アドレスレジスタ１１２を備える。プロセッサＡにより電源のオン／オフが制御されるプロセッサＢは、ＤＭＡ転送中に、通常再生とは異なる特殊再生が要求されたときに、メモリ１０１に格納されたフレームのうちの、該フレームの転送が完了すると、メモリ１０１に格納されたデコード後データの転送を停止する停止フレームの終端アドレスをＤＭＡ転送停止アドレスレジスタ１１２に設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送を用いたオーディオ再生技術に関する。
【背景技術】
【０００２】
近年、コンパクトディスク（ＣＤ）やフラッシュメモリ（登録商標）等の記録媒体に格納されたデジタル化したデータを再生するオーディオ再生装置が普及しており、大容量のデジタルデータを高速転送するための方法として、ＤＭＡ転送が知られている（特許文献１〜５）。
【０００３】
一方、特にモバイル向けのオーディオ再生装置に対して、ＬＳＩ（集積回路：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）を動作させるための電力を抑え、連続動作時間を長くすることが要求される。ＬＳＩの消費電力を抑制するために、ＬＳＩの電源領域を複数に分け、必要な領域にのみ電力を供給する手法が知られている。例えば、音声データをデコードするプロセッサを用いるオーディオ再生装置において、プロセッサで一度にデコードするデータのサイズを大きくすることで、プロセッサの消費電力を抑えることができる。具体的には、プロセッサはデコードするときにオン状態となり、デコードしたデータをＤＭＡ転送に委ねればオフとなる。ここで、プロセッサで一度にデコードするデータのサイズを大きくすることで、プロセッサの電源のオン・オフ切り替え回数を減らすことができるため、電源切り替え時のプロセッサでのオーバーヘッド処理分の消費電力を低減することができる。
【０００４】
ところで、一度にＤＭＡ転送を行うサイズを大きくすると、ＤＭＡ転送が完了するまでＤＭＡ転送を停止させることが出来ないため、再生中に停止要求に対しての応答性が良くないという問題がある。
【０００５】
特許文献１には、ＤＭＡ転送を用いるオーディオ再生装置に対して、停止要求から停止完了までの応答性を確保できる手法が開示されている。
【０００６】
図１０は、特許文献１に開示されたオーディオ再生装置のシステム構成を示す図である。このオーディオ再生装置は、オーディオ再生装置全体の統括を行うプロセッサ１と、圧縮された音声データをデコード処理するプロセッサ２と、プロセッサ２によりデコード処理されたデコード後データを格納するメモリ３と、メモリ３に格納されたデコード後データを転送するＤＭＡ転送部４を有する。
【０００７】
ＤＭＡ転送部４は、更に転送中のデコード後データのアドレスを格納するＤＭＡ転送中アドレスレジスタ８を有する。また、ＤＭＡ転送部４は、ＤＭＡ転送中に停止要求がされた際に、ＤＭＡ転送中アドレスレジスタ８に格納されたデータアドレスから所定バイト先のデコード後データに対してフェードアウト処理を行い、フェードアウト処理を行ったデコード後データの終端アドレスを格納するＤＭＡ転送停止アドレス設定レジスタ９を有する。
【０００８】
また、このオーディオ再生装置は、メモリ３に格納されているデコード後データがＤＭＡ転送部４により転送されるＰＣＭ５と、ＰＣＭ５からのデコード後データがシリアル転送されると共に、スピーカ等から音を出力させるためにデコード後データをデジタルデータからアナログデータに変換するＤＡコンバータ（ＤＡＣ）６と、を更に有する。
【０００９】
プロセッサ２は、デコード処理を行っていない間、プロセッサ１からの制御により独立して電源を切ることができる。また、ＤＭＡ転送部４は、プロセッサ１およびプロセッサ２へＤＭＡ転送完了割り込み信号１０、１１を出力することができ、割り込み方向切り替えスイッチ７によりプロセッサ１とプロセッサ２のどちらへ割り込み信号を出力するかを指定することができる。割り込み方向切り替えスイッチ７の切り替えは、プロセッサ１から割り込み方向切り替えスイッチ７に対して割り込み信号切り替え制御信号１２を送信することで行うことができる。
【００１０】
このオーディオ再生装置は、下記のように動作する。
まず、プロセッサ１からのデコード要求１３によりプロセッサ２が起動し、デコード処理を行う。プロセッサ２は、デコード処理完了後にプロセッサ１に対してデコード完了通知１４を送信し、デコード処理されたデータをメモリ３に格納する。
【００１１】
ＤＭＡ転送部４は、ＰＣＭ５に対してメモリ３に格納されているデコード処理されたデータを送り、また、ＰＣＭ５からＤＡＣ６にシリアル転送を行う。ＤＡＣ６によりデコード処理されたデータをデジタルデータからアナログデータに変換し、スピーカ等から音が出力される。
【００１２】
図１１は、通常再生時のメモリ３内のデコード処理されたデータ（デコード後データ）の格納状態を示す。メモリ３内には、Ｎバイトのデコード後データ１５と、その次にＤＭＡ転送をする転送予約データ１６とが格納されている。このとき、メモリには２×Ｎバイトのデータが格納されることになる。ＤＭＡ転送部４は、実際にＤＭＡ転送しているアドレスを示すＤＭＡ転送中アドレスレジスタ８を有しており、ＤＭＡ転送単位毎にそのアドレスが更新される。ＤＭＡ転送部４は、メモリ３内に格納されているデコード後データを順次ＰＣＭ５に送る。
【００１３】
図１２に、停止処理時におけるメモリ３内のデコード後データの格納状態を示す。メモリ３には、現在ＤＭＡ転送中のデコード後データ１７、ＤＭＡ転送中アドレスレジスタ８が指しているアドレス（データアドレス）２１から所定バイト（Ｍバイト）後にフェードアウト演算処理を行ったデコード後データ（Ｌバイト）１８が格納されている。ここで、所定のバイト（Ｍバイト）は、ＤＭＡ転送中アドレスレジスタ８が指しているアドレス２１から所定のバイト（Ｍバイト）後にフェードアウト演算処理を行っても十分間に合うサイズである。
【００１４】
また、ＤＭＡ転送停止アドレスレジスタ９には、フェードアウト演算処理後データの終端アドレス２２が格納されている。また、メモリ３には、停止処理がされなかったらＤＭＡ転送部４が転送していたデコード後データ１９、２０が格納されている。
【００１５】
再生の停止指示がされたとき、プロセッサ１は、プロセッサ２の電源をオンにし、プロセッサ２に対して停止要求１３を行う。その後、プロセッサ２からの停止完了通知１４を待って、プロセッサ２の電源をオフにする。
【００１６】
プロセッサ２はプロセッサ１からの停止コマンド１３を受信すると、ＤＭＡ転送部４が有しているＤＭＡ転送中アドレスレジスタ８の値を確認する。Ｓ７２）。次に、ＤＭＡ転送中アドレスレジスタ８が示しているアドレスからＭバイト後ろのデータに対し、フェードアウト演算処理を行い、フェードアウト演算処理後データ（Ｌバイト）を生成する。
【００１７】
その後、プロセッサ２は、ＤＭＡ転送部４のＤＭＡ転送停止アドレスレジスタにフェードアウト演算処理後データの終端アドレス２２、つまり、ＤＭＡ転送アドレスから（Ｍ＋Ｌ）バイト先のアドレスを書き込む。ＤＭＡ転送停止アドレスが書き込まれると、ＤＭＡ転送部４は、フェードアウト演算処理後データの転送が完了するタイミングで、デコード後データの転送を停止する。このとき、図５に示すデコード後データ１９、２０は転送されない。
【００１８】
ＤＭＡ転送部４は、フェードアウト演算処理後データの転送が完了すると、プロセッサ２にＤＭＡ転送完了割り込み信号１１を出力する（Ｓ７５）。このとき、ＤＭＡ転送完了割り込み信号１１がプロセッサ２に出力されるように、割り込み信号切り替えスイッチ７が切り替わる。
【００１９】
つまり、このオーディオ再生装置では、ＤＭＡ転送停止アドレスレジスタ９を設けることで、任意のアドレスにおいてＤＭＡ転送を途中停止することを可能にした。これにより、１回のＤＭＡ転送サイズを大きくした場合であっても、停止要求から停止完了までの時間を短くすることができ、応答性を確保することができる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２０１０−１５２５１２号公報
【特許文献２】特開２００１−２１１６６９号公報
【特許文献３】特開２００２−１４０２８６号公報
【特許文献４】特開２００５−１６５６１９号公報
【特許文献５】特開２０００−２９８６４０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
音声データの再生中に、停止指示以外に、早送りや早戻しなどの通常再生とは異なる再生（以下、特殊再生という）が指示される場合もある。通常再生中と特殊再生の切り替えを可能にするために、特許文献１に開示されたオーディオ再生装置にＤＭＡ転送予約機能を持たせることが考えられる。なお、ＤＭＡ転送予約とは、ＤＭＡ転送切り替え時の音途切れを防止するために、ＤＭＡ転送完了時に予約されたＤＭＡ転送があれば、プロセッサを動作させずに、ＤＭＡ転送部が自発的に予約されているＤＭＡ転送を開始する機能である。
【００２２】
この場合、誤再生が生じる可能性がある。これについて、図１３、図１４、図１５を参照して説明する。なお、これらの図における「メモリＡ」と「メモリＢ」は、図１に示すオーディオ再生装置において、プロセッサ２によりデコードされ、まだＤＭＡ転送されていないデータを格納するメモリ３に対応する。メモリＡには、ＤＭＡ転送中のデータが格納されており、メモリＢには、ＤＭＡ転送が予約されたデータが格納されている。
【００２３】
図１３は、音声データの通常再生時に、メモリＡとメモリＢ内のデータ（デコード後データ）の格納態様の例を示す。
【００２４】
図１３の例では、現在、メモリＡ内にフレーム１〜５のデコード後データが格納されており、これらのデータに対して、ＰＣＭ５へのＤＭＡ転送が行われている。また、メモリＢにはフレーム６〜１０のデコード後データが格納され、ＤＭＡ転送予約されている。
【００２５】
図１４は、メモリＡに格納されたフレーム１〜５のデコード後データのうちのフレーム３の転送中、早送り（１フレーム再生、１フレーム破棄）の指示がされた場合を説明するための図である。
【００２６】
このとき、メモリＡのＤＭＡ転送を停止して、メモリＢ内のデータを早送り用のデータ（早送りデータ）に置き換えてメモリＢ内のデータを転送することにより、早送りを実現することができる。このとき、早送りデータを作成するために、メモリＡ内の、どのフレームでＤＭＡ転送が停止されたかを知る必要がある。
【００２７】
各フレームのデコード後データのサイズが同様であれば、図１４の左部に示すようにメモリＡを５等分することにより現在ＤＭＡ転送中のフレーム番号は３と推定することができる。そのため、ＤＭＡ転送停止アドレスをフレーム３の終端に設定し、メモリＢにはその続きのフレーム４からの早送りデータを格納するようにすれば、フレーム４から早送りが実現される。
【００２８】
ところで、ＷＭＡ（Ｗｉｎｄｏｗｓ Ｍｅｄｉａ Ａｕｄｉｏ）等の符号化形式の場合に、１フレームのデコード後データのサイズが可変長である。この場合、上記の手法によれば、メモリＡ内のデータに対して推定したフレーム境界と実際のフレーム境界が異ってしまう。
【００２９】
図１５に示すように、フレーム１〜４のデコード後データのサイズが小さく、フレーム５のデコード後データのサイズが大きい場合に、フレーム５の転送中に早送り指示がされた場合に、メモリＡを５等分して推定すると、フレーム３が現在転送中のフレームとして推定される。そのため、メモリＢ内の早送りデータは、既に再生されたフレーム４から始まることになり、いわゆる誤再生が発生してしまう。
【００３０】
本発明は、上記事情に鑑みてなされたものであり、ＤＭＡ転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切り替え時に誤再生を回避する技術を提供する。
【課題を解決するための手段】
【００３１】
本発明の一つの態様は、オーディ再生方法である。この方法は、第１のプロセッサで電源のオン・オフが制御される第２のプロセッサにより、圧縮された音声データをデコードする。そして、デコードされたデコード後データをメモリに格納すると共に、前記メモリに格納された各フレームについて、該フレームのサイズと前記メモリにおける格納順とを対応付けて記憶する。ＤＭＡ転送により前記メモリに格納されたデコード後データを格納順に転送すると共に、前記メモリに格納されている各フレームのうちの、現在転送されているフレームの格納順を示すフレーム番号と、転送中のフレームの先頭アドレスを記憶する。
【００３２】
転送中に、通常再生とは異なる特殊再生が要求されたときに、前記フレーム番号と、前記格納順と対応付けて記憶された各前記フレームのサイズとを参照し、前記転送中フレームの先頭アドレスに所定バイト数を加算して得たアドレスにそのデコード後データが格納されたフレームを停止フレームとして、該停止フレームの終端アドレスを設定する。なお、前記停止フレームは、前記メモリに格納されたフレームのうちの、該フレームの転送が完了すると、前記メモリに格納されたデコード後データの転送が停止されるフレームである。
【００３３】
なお、上記態様の方法を装置やシステムに置き換えたものなども、本発明の態様としては有効である。
【発明の効果】
【００３４】
本発明にかかる技術によれば、ＤＭＡ転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切り替え時に誤再生を回避することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態にかかるオーディオ再生装置を示す図である。
【図２】図１に示すオーディオ再生装置における第１のプロセッサの動作を示すフローチャートである。
【図３】図１に示すオーディオ再生装置における第２のプロセッサの動作を示すフローチャートである。
【図４】図１に示すオーディオ再生装置のメモリにデコードデータが格納される態様を示す図である。
【図５】図１に示すオーディオ再生装置において、ＤＭＡ転送開始時にメモリに格納されたデータの態様と各レジスタの値を示す図である。
【図６】図５に対応した、ＤＭＡ転送完了時の状態を示す図である。
【図７】早送り指示信号が発生する前の通常再生中の状態の例を示す図である。
【図８】図７に示す態で早送り指示信号を受信した場合における各レジスタの態様を示す図である。
【図９】早送り再生へ切り替えたときの状態を示す図である。
【図１０】特許文献１に記載されたオーディオ再生装置を示す図である。
【図１１】図１０に示すオーディオ再生装置において、通常再生時のメモリ内のデコード後データの格納状態を示す図である。
【図１２】図１０に示すオーディオ再生装置において、停止処理時におけるメモリ内のデコード後データの格納状態を示す図である。
【図１３】図１０に示すオーディオ再生装置において、通常再生と特殊再生の切り替え時に生じ得る問題点を説明するための図である（その１）。
【図１４】図１０に示すオーディオ再生装置において、通常再生と特殊再生の切り替え時に生じ得る問題点を説明するための図である（その２）。
【図１５】図１０に示すオーディオ再生装置において、通常再生と特殊再生の切り替え時に生じ得る問題点を説明するための図である（その３）。
【発明を実施するための形態】
【００３６】
以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００３７】
図１は、本発明の実施の形態にかかるオーディオ再生装置１００を示す。オーディオ再生装置１００は、第１のプロセッサとなるプロセッサＡ、第２のプロセッサとなるプロセッサＢ、メモリ１０１、ＤＭＡ転送部１０４、ＰＣＭ１０５、ＤＡＣ（Ｄ／Ｃコンバータ）１０６、切り替えスイッチ１０７を備える。
【００３８】
該オーディオ再生装置１００は、通常再生以外に、早送りや早戻しなどの特殊再生が可能である。分かりやすいように、以下において、特殊再生について早送りのみを例にする。
【００３９】
プロセッサＡは、オーディオ再生装置１００全体を統括し、プロセッサＢの電源制御を行う。プロセッサＡは、切り替えスイッチ１０７からのＤＭＡ転送完了割り込み信号ＳＡ、外部からの早送り指示信号ＦＷ、プロセッサＢからのレスポンス信号ＲＥＳをそれぞれ入力とし、プロセッサＢに要求指示信号ＩＮＳを、切り替えスイッチ１０７に制御信号ＣＴＲをそれぞれ出力する。
【００４０】
プロセッサＢは、圧縮された音声データをデコードし、ＤＭＡ転送部１０４の制御を行う。プロセッサＢは、プロセッサＡからの要求指示信号ＩＮＳ、切り替えスイッチ１０７からのＤＭＡ転送完了割り込み信号ＳＢをそれぞれ入力とし、プロセッサＡにレスポンス信号ＲＥＳを出力する。また、プロセッサＢは、デコードしたデータ（デコード後データ）をメモリ１０１に格納する。
【００４１】
メモリ１０１は、プロセッサＢからのデコード後データを格納すると共に、格納されたデコード後データをＤＭＡ転送部１０４に出力する。
【００４２】
ＤＭＡ転送部１０４は、ＤＭＡ転送、すなわちプロセッサを介さずにデータの転送を行うものであり、メモリ１０１に格納されたデコード後データを順次ＰＣＭ１０５に転送する。本実施の形態のオーディオ再生装置１００は、ＤＭＡ転送要約可能なものであり、ＤＭＡ転送部１０４は、現在のＤＭＡ転送が完了したときに、ＤＭＡ転送要約されていれば、要約されたＤＭＡ転送をする。
【００４３】
なお、本実施の形態において、ＤＭＡ転送部１０４は、９個のレジスタを有し、これらのレジスタは、ＤＭＡ転送中アドレスレジスタ１１１、ＤＭＡ転送停止アドレスレジスタ１１２、ＤＭＡ転送サイズレジスタ１１３、ＤＭＡ転送フレームサイズレジスタ１１４、ＤＭＡ転送フレーム番号レジスタ１１５、ＤＭＡ転送予約アドレスレジスタ１１６、ＤＭＡ転送予約サイズレジスタ１１７、ＤＭＡ転送予約フレームサイズレジスタ１１８である。
【００４４】
ＰＣＭ１０５は、ＤＭＡ転送部１０４から入力されたデコード後データをＤＡＣ１０６に出力する。
【００４５】
ＤＡＣ１０６は、ＰＣＭ１０５から入力されたデコード後データをアナログ信号に変換して外部のスピーカ等に出力する。
【００４６】
切り替えスイッチ１０７は、ＤＭＡ転送部１０４からのＤＭＡ転送完了割り込み信号Ｓの出力先をプロセッサＡとプロセッサＢ間で切り替えるものであり、プロセッサＡからの制御信号ＣＴＲ、ＤＭＡ転送部１０４からのＤＭＡ転送完了割り込み信号Ｓをそれぞれ入力とし、プロセッサＡにＤＭＡ転送完了割り込み信号ＳＡを出力し、プロセッサＢにＤＭＡ転送完了割り込み信号ＳＢを出力する。
【００４７】
図２は、オーディオ再生装置１００におけるプロセッサＡの動作を示すフローチャートである。図２を参照して、プロセッサＡの動作を説明する
【００４８】
プロセッサＡは、ユーザがボタンの押下などにより発行された早送り指示信号ＦＷや、切り替えスイッチ１０７を介してＤＭＡ転送部１０４から送信されてきたＤＭＡ転送完了割り込み信号ＳＡに応じて起動し、プロセッサＢの電源をＯＮ状態にする（Ｓ１００）。
【００４９】
プロセッサＡは、自身の起動要因がＤＭＡ転送完了割り込み信号ＳＡの受信か、早送り指示信号ＦＷの受信かを判断し（Ｓ１０１）、ＤＭＡ転送完了割り込み信号ＳＡであれば（Ｓ１０１：Ｙｅｓ）ステップＳ１０２に進み、早送り指示信号ＦＷであれば（Ｓ１０１：Ｎｏ）ステップＳ１０３に進む。
【００５０】
ステップＳ１０１において、起動要因がＤＭＡ転送完了割り込み信号ＳＡである場合には、プロセッサＡは、プロセッサＢに対してデコードを指示する要求指示信号ＩＮＳを送信する（Ｓ１０１：Ｙｅｓ、Ｓ１０２）。
【００５１】
一方、ステップＳ１０１において、起動要因が早送り指示信号ＦＷである場合には、プロセッサＡは、プロセッサＢに対して早送りを指示する要求指示信号ＩＮＳを送信する（Ｓ１０３）。
【００５２】
そして、プロセッサＡは、切り替えスイッチ１０７に制御信号ＣＴＲを出力し、ＤＭＡ転送完了割り込み信号Ｓの出力先をプロセッサＢに切り替える（Ｓ１０６）。
【００５３】
プロセッサＡは、プロセッサＢの処理が終了したことを検出するために、プロセッサＢからのデコード完了を通知するレスポンス信号ＲＥＳを待つ（Ｓ１０４）。
【００５４】
プロセッサＢからデコード完了を通知するレスポンス信号ＲＥＳを受信すると、プロセッサＡは、プロセッサＢの電源をＯＦＦ状態にする（Ｓ１０５）。
【００５５】
そして、プロセッサＡは、再び切り替えスイッチ１０７に制御信号ＣＴＲを出力し、ＤＭＡ転送完了割り込み信号Ｓの出力先をプロセッサＡに切り替える（Ｓ１０７）。
【００５６】
図３は、オーディオ再生装置１００におけるプロセッサＢの動作を示すフローチャートである。図３を参照して、プロセッサＢの動作を説明する。
【００５７】
プロセッサＢは、起動すると、起動要因がデコード要求受信割り込みか、早送り要求受信割り込みかを判断し（Ｓ２００）、デコード要求受信割り込みであれば（Ｓ２００：Ｙｅｓ）ステップＳ２０１に進み、早送り要求受信割り込みであれば（Ｓ２００：Ｎｏ）ステップＳ２０８に進む。
【００５８】
ステップＳ２００において、起動要因がデコード要求受信割り込みであれば、プロセッサＢは、フレームのデコードを行う（Ｓ２０１）。なお、このフレームは、後述するステップＳ２０３で更新したフレーム番号に対応するフレームである。
【００５９】
プロセッサＢは、ステップＳ２０１でデコードして得たデコード後データがメモリ１０１に格納できるかを判断し（Ｓ２０２）、格納できる場合（Ｓ２０２：Ｙｅｓ）にはステップＳ２０３に進み、格納できない場合（Ｓ２０２：Ｎｏ）にはステップＳ２０６に進む。
【００６０】
ステップＳ２０２において、デコード後データをメモリ１０１に格納できる場合、プロセッサＢは、次にデコードを行うフレーム番号を更新し（Ｓ２０２：Ｙｅｓ、Ｓ２０３）、デコード後データをメモリ１０１に格納する（Ｓ２０４）。
【００６１】
そして、プロセッサＢは、ＤＭＡ転送中でなければＤＭＡ転送部１０４のＤＭＡ転送フレームサイズレジスタ１１４に、またＤＭＡ転送中ならＤＭＡ転送部１０４のＤＭＡ転送予約フレームサイズレジスタ１１８にフレーム毎のサイズを記憶させるため、ステップＳ２０４で格納したデコード後データのサイズを設定する（Ｓ２０５）。
【００６２】
一方、ステップＳ２０２において、デコード後データをメモリ１０１に格納できない場合、プロセッサＢは、ステップＳ２０６の処理を行う。このステップにおいて、プロセッサＢは、ＤＭＡ転送中でなければＤＭＡ転送中アドレスレジスタ１１１にメモリ１０１の先頭アドレスを、ＤＭＡ転送サイズレジスタ１１３にメモリ１０１に格納したデコード後データの合計サイズを設定する。これにより、ＤＭＡ転送が開始する。また、ＤＭＡ転送中なら、プロセッサＢは、ＤＭＡ転送予約アドレスレジスタ１１６にメモリ１０１の先頭アドレスを、ＤＭＡ転送予約サイズレジスタ１１７にメモリ１０１に格納したデコード後データの合計サイズを設定する。これにより、ＤＭＡ転送が予約される。
【００６３】
そして、プロセッサＢは、ＤＭＡ転送のためのデータのデコードが完了したことを通知するためにプロセッサＡに対してデコード完了を示すレスポンス信号ＲＥＳを送信する（Ｓ２０７）。
【００６４】
ステップＳ２００において、プロセッサＢの起動要因が早送り要求受信割り込みの場合に、プロセッサＢは、ＤＭＡ転送フレーム番号レジスタ１１５の内容を読み出し、現在転送中のフレーム番号を取得する（Ｓ２０８）。
【００６５】
プロセッサＢは、ステップＳ２０８で取得したフレーム番号に、早送りデータ準備中の音途切れが発生しないサイズのディレイを加えた後のフレームの終端アドレスを、ＤＭＡ転送停止アドレスレジスタ１１２に設定する（Ｓ２０９）。
【００６６】
そして、プロセッサＢは、ＤＭＡ転送停止アドレスレジスタ１１２にその終端アドレスが設定されたフレームの次の１フレームのデコードを行う（Ｓ２１０）。
【００６７】
プロセッサＢは、ステップＳ２１０でデコードして得たデコード後データがメモリ１０１に格納できるかを判断し（Ｓ２１１）、メモリ１０１に格納できる場合（Ｓ２１１：Ｙｅｓ）にはステップＳ２１２に進み、メモリ１０１に格納できない場合（Ｓ２１２：Ｎｏ）にはステップＳ２１５に進む。
【００６８】
ステップＳ２１１において、デコード後データをメモリ１０１に格納できる場合、プロセッサＢは、デコードするフレーム番号を次に再生するフレームの番号に更新し（Ｓ２１１：Ｙｅｓ、Ｓ２１２）、Ｓ２１０にてデコードして得たデコード後データをメモリ１０１に格納する（Ｓ２１３）。例えば、プロセッサＡからの指示が１フレーム再生、１フレーム破棄の早送り指示であった場合、プロセッサＢは、ステップＳ２１２において、デコードするフレームの番号を、ステップＳ２１０でデコードしたフレームの２フレーム先のフレームの番号に更新する。
【００６９】
そして、プロセッサＢは、ステップ２１３でメモリ１０１に格納したデコード後データのサイズをＤＭＡ転送予約フレームサイズレジスタ１１８に設定する（Ｓ２１４）。
【００７０】
ステップＳ２１１において、デコード後データをメモリ１０１に格納できない場合には、プロセッサＢは、ＤＭＡ転送が完了するまで待つ（Ｓ２１１：Ｎｏ、Ｓ２１５）。そして、ＤＭＡ転送が完了すると（Ｓ２１５：Ｙｅｓ）、プロセッサＢは、ＤＭＡ転送中アドレスレジスタ１１１にメモリ１０１の先頭アドレスを、ＤＭＡ転送サイズレジスタ１１３にメモリ１０１に格納したデコード後データの合計サイズを、ＤＭＡ転送フレームサイズレジスタ１１４にメモリ１０１に格納したデコード後データのサイズを設定する（Ｓ２１６）。これにより、ＤＭＡ転送が開始する。
【００７１】
そして、プロセッサＢは、プロセッサＡに対して、早送り処理の完了を示すレスポンス信号ＲＥＳを送信する（Ｓ２１７）。
【００７２】
図４は、プロセッサＢからのデコード後データがメモリ１０１に格納される態様の例を示す図である。図３のフローチャートを参照して説明する。
【００７３】
プロセッサＢは、まず、フレームＤ１のデコード後データをメモリ１０１に書き込み（図３におけるＳ２０４）、フレームＤ１のデコード後データのサイズ１０００を、ＤＭＡ転送フレームサイズレジスタ１１４の１番目のキューＦ１に設定する（Ｓ２０５）。これにより、ＤＭＡ転送部１０４は、メモリ１０１の１番目に格納されたフレームのサイズが１０００バイトであることが分かる。
【００７４】
メモリ１０１に空き領域が存在するので、プロセッサＢは、引き続きフレームＤ２〜Ｄ（ｎ−１）のデコードを順次メモリ１０１に書込む。また、書き込む度に、ＤＭＡ転送フレームサイズレジスタ１１４の当該キュー（Ｆ２〜Ｆ（ｎ−１））に当該デコード後データのサイズを設定する。
【００７５】
プロセッサＢは、フレームＤｎのデコード後データをメモリ１０１に書き込み（Ｓ２０４）、フレームＤｎのデコード後データのサイズ３０００をＤＭＡ転送フレームサイズレジスタ１１４のキューＦｎに設定する（Ｓ２０５）。これにより、ＤＭＡ転送部１０４は、メモリ１０１のｎ番目に格納されたフレームのサイズが３０００バイトであることが分かる。
【００７６】
ここで、メモリ１０１の空き領域が無くなったため、プロセッサＢは、プロセッサＢは、メモリ１０１の先頭アドレスをＤＭＡ転送中アドレスレジスタ１１１に設定すると共に、キューＦ１〜Ｆｎの合計値をＤＭＡ転送サイズレジスタ１１３に設定する（Ｓ２０６）。これにより、ＤＭＡ転送が開始される。
【００７７】
図５は、ＤＭＡ転送開始時にメモリ１０１に格納されたデータと各レジスタの値を示す。図示のように、ＤＭＡ転送開始時、転送中アドレスレジスタ１１１に格納された転送中アドレスは、メモリ１０１の先頭を指しており、ＤＭＡ転送サイズレジスタ１１３には、ＤＭＡ転送フレームサイズレジスタ１１４のキューＦ１〜Ｆｎの合計値、すなわちメモリ１０１に格納したデコード後データの合計サイズが設定されている。また、ＤＭＡ転送フレーム番号レジスタ１１５には、ＤＭＡ転送中であるメモリ１０１に１番目に格納されたフレームのデコード後データを示す１が設定されている。
【００７８】
ＤＭＡ転送部１０４は、ＤＭＡ転送の進行に応じて、夫々のレジスタの値を更新する。例えば、ＤＭＡ転送がフレームＤ２の先頭に達すると、ＤＭＡ転送サイズレジスタ１１３にはキューＦ２〜Ｆｎの合計値が格納され、ＤＭＡ転送フレーム番号レジスタ１１５にＤＭＡ転送中であるメモリ１０１に２番目に格納されたフレームのデコード後データを示す２が設定される。
【００７９】
メモリ１０１に格納された（ｎ−１）番目のフレーム（フレームＤ（ｎ−１））までＤＭＡ転送が進んだとき、転送中アドレスレジスタ１１１はフレームＤｎのデコード後データの先頭を指し、ＤＭＡ転送サイズレジスタ１１３には、キューＦｎの値３０００が格納される。また、ＤＭＡ転送フレーム番号レジスタ１１５には、ＤＭＡ転送中であるメモリ１０１のｎ番目に格納されたフレーム（フレームＤｎ）のデコード後データを示すｎが設定される。
【００８０】
図６は、ＤＭＡ転送完了時の状態を示す図である。図示のように、ＤＭＡ転送が完了時には、転送中アドレスレジスタ１１１はメモリ１０１の終端を指している。また、ＤＭＡ転送が完了したため、ＤＭＡ転送サイズレジスタ１１３、ＤＭＡ転送フレーム番号レジスタ１１５、ＤＭＡ転送フレームサイズレジスタ１１４のキューは、全て初期化される。
【００８１】
本実施の形態のオーディオ再生装置１００はＤＭＡ転送予約機能を有し、プロセッサＢは、現在のＤＭＡ転送中に次のＤＭＡ転送のデコード後データをメモリ１０１に格納し、ＤＭＡ転送部１０４は、現在のＤＭＡが完了すると、予約されたＤＭＡ転送を開始する。プロセッサＢによるデータの書き込み、及び書込みに伴う夫々のレジスタの設定、ＤＭＡ転送中において、ＤＭＡ転送部１０４によるレジスタの設定は、上述したのと同様である。なお、本実施の形態において、プロセッサＢは、メモリ１０１を２つの領域に分け、２回（今回と次回）のＤＭＡ転送のデコード後データを夫々書込む。以下、この２つの領域をメモリ１０１Ａ（第１のメモリ）とメモリ１０１Ｂ（第２のメモリ）で夫々表記する。
【００８２】
図７は、早送り指示信号ＦＷが発生する前の通常再生中の状態の例を示す。図示のように、メモリ１０１ＡにはＤＭＡ転送中のフレームＤ１〜Ｄ１０が格納されており、メモリ１０１Ｂには続きのフレームＤ１１〜Ｄ２０が格納され、これらのデータはＤＭＡ転送予約されている。
【００８３】
ＤＭＡ転送フレームサイズレジスタ１１４には、現在ＤＭＡ転送中のメモリ１０１Ａの夫々のフレームのサイズが格納されている。例えば、メモリ１０１Ａに１番目に格納されているフレームＤ１のデコード後データのサイズは、ＤＭＡ転送フレームサイズレジスタ１１４のキューＦ１に格納されている１０００バイトである。
【００８４】
また、ＤＭＡ転送予約フレームサイズレジスタ１１８には、ＤＭＡ転送予約されているメモリ１０１Ｂの夫々のフレームのサイズが格納されている。例えば、メモリ１０１Ｂに１番目に格納されているフレームＤ１１のデコード後データのサイズはＤＭＡ転送予約フレームレジスタ１１８のキューＦ１に格納されている３０００バイトである。
【００８５】
また、現在転送されているフレームがメモリ１０１Ａに格納された３番目のフレームであるため、ＤＭＡ転送中アドレスレジスタ１１１は、メモリ１０１Ａの３番目を指しており、ＤＭＡ転送フレーム番号レジスタ１１５には「３」が格納されている。
【００８６】
図８は、図７に示す状態でプロセッサＡがプロセッサＢに早送り再生（１フレーム再生、１フレーム破棄）を指示する要求指示信号ＩＮＳを送信した場合における各レジスタの態様を示す。
【００８７】
プロセッサＢは、ＤＭＡ転送フレーム番号レジスタ１１５を参照することにより、転送中のフレームが、メモリ１０１Ａの３番目に格納されているフレーム（フレーム３）であることが分かる（図３におけるＳ２０８）。そのため、プロセッサＢは、ＤＭＡ転送中アドレスレジスタ１１１に格納されたデータアドレスからディレイ分のＬバイト先のデコード後データを含むフレームの終端アドレスをＤＭＡ転送停止アドレスレジスタ１１２に設定する（Ｓ２０９）。説明上の便宜のため、この終端アドレスを「フレームＤ３のアドレス＋Ｌ」であるとする。
【００８８】
また、プロセッサＢは、メモリ１０１Ｂに格納されているフレームＤ１１〜Ｄ２０のデコード後データを、早送りデータに置き換える。そのため、図示のように、転送停止位置の「フレームＤ３のアドレス＋Ｌ」の続きの「フレームＤ４＋Ｌ」から１フレーム飛ばしに、「フレームＤ６＋Ｌ」、「フレームＤ８＋Ｌ」、「フレームＤ１０＋Ｌ」のデコード後データは、メモリ１０１Ｂが一杯になるまでメモリ１０１Ｂに格納される（Ｓ２１３）。
【００８９】
さらに、プロセッサＢは、ＤＭＡ転送予約フレームサイズレジスタ１１８の各値を、「フレームＤ４＋Ｌ」、「フレームＤ６＋Ｌ」、「フレームＤ８＋Ｌ」、「フレームＤ１０＋Ｌ」のフレームサイズに夫々書き換える（Ｓ２１４）。
【００９０】
ＤＭＡ転送部１０４は、ＤＭＡ転送中アドレスレジスタ１１１がＤＭＡ転送停止アドレスレジスタ１１２に格納されたアドレスに達するとメモリ１０１Ａ内のデータの転送を停止し、メモリ１０１Ｂ内のデータの転送を開始する。同時に、ＤＭＡ転送予約フレームサイズレジスタ１１８の値を全てＤＭＡ転送フレームサイズレジスタ１１４にロードする（Ｓ２１６）。また、その際、ＤＭＡ転送停止アドレスレジスタ１１２の値を初期化する。
【００９１】
図９は、早送り再生へ切り替えたときの状態を示す。図示のように、ＤＭＡ転送中アドレスレジスタ１１１はメモリ１０１Ｂの先頭（フレームＤ４＋Ｌ）を指している。また、ＤＭＡ転送フレーム番号レジスタ１１５には、メモリ１０１Ｂの１番目に格納されているフレームの番号「１」が格納されている。また、ＤＭＡ転送フレームサイズレジスタ１１４には、早送り再生へ切り替える前のＤＭＡ転送予約フレームサイズレジスタ１１８に格納された各フレームがロードされている。
【００９２】
このように、ＤＭＡ転送フレームサイズレジスタ１１４、ＤＭＡ転送フレーム番号レジスタ１１５をＤＭＡ転送部１０４に設けることにより、通常再生と特殊再生の切り替え時に、メモリに格納されているデコード後データのフレーム境界を検出することができる。そのため、適切な早送り再生用データを生成することができる。つまり、フレームのデコード後データが可変長であっても、消費電力を抑制すると共に、通常再生と特殊再生の切り替え時に誤再生を回避することができる。
【００９３】
以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述した実施の形態に対してさまざまな変更、増減を行ってもよい。これらの変更、増減が行われた変形例も本発明の範囲にあることは当業者に理解されるところである。
【００９４】
例えば、本実施の形態において、メモリ１０１を２つの領域（メモリ１０１Ａとメモリ１０１Ｂ）に分けて、ＤＭＡ転送と、予約されたＤＭＡ転送のデコード後データを夫々格納するようにしている。ＤＭＡ転送と、予約されたＤＭＡ転送のデコード後データを夫々格納する２つのメモリを設けるようにしてもよい。
【符号の説明】
【００９５】
１ プロセッサ
２ プロセッサ
３ メモリ
４ ＤＭＡ転送部
５ ＰＣＭ
６ ＤＡコンバータ（ＤＡＣ）
７ 割り込み方向切り替えスイッチ
８ ＤＭＡ転送中アドレスレジスタ
９ ＤＭＡ転送停止アドレスレジスタ
１０ 割り込み信号
１１ 割り込み信号
１２ 割り込み信号切り替え制御信号
１３ プロセッサ１の要求
１４ プロセッサ２のレスポンス
１００ オーディオ再生装置
Ａ プロセッサ
Ｂ プロセッサ
１０１ メモリ
１０１Ａ メモリ
１０１Ｂ メモリ
１０４ ＤＭＡ転送部
１０５ ＰＣＭ
１０６ ＤＡＣ
１０７ 切り替えスイッチ
１１１ ＤＭＡ転送中アドレスレジスタ
１１２ ＤＭＡ転送停止アドレスレジスタ
１１３ ＤＭＡ転送サイズレジスタ
１１４ ＤＭＡ転送フレームサイズレジスタ
１１５ ＤＭＡ転送フレーム番号レジスタ
１１６ ＤＭＡ転送予約アドレスレジスタ
１１７ ＤＭＡ転送予約サイズレジスタ
１１８ ＤＭＡ転送予約フレームサイズレジスタ
ＣＴＲ 制御信号
ＩＮＳ 要求指示信号
ＦＷ 早送り指示信号
ＲＥＳ レスポンス信号
Ｓ ＤＭＡ転送完了割り込み信号
ＳＡ ＤＭＡ転送完了割り込み信号
ＳＢ ＤＭＡ転送完了割り込み信号
【技術分野】
【０００１】
本発明は、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送を用いたオーディオ再生技術に関する。
【背景技術】
【０００２】
近年、コンパクトディスク（ＣＤ）やフラッシュメモリ（登録商標）等の記録媒体に格納されたデジタル化したデータを再生するオーディオ再生装置が普及しており、大容量のデジタルデータを高速転送するための方法として、ＤＭＡ転送が知られている（特許文献１〜５）。
【０００３】
一方、特にモバイル向けのオーディオ再生装置に対して、ＬＳＩ（集積回路：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）を動作させるための電力を抑え、連続動作時間を長くすることが要求される。ＬＳＩの消費電力を抑制するために、ＬＳＩの電源領域を複数に分け、必要な領域にのみ電力を供給する手法が知られている。例えば、音声データをデコードするプロセッサを用いるオーディオ再生装置において、プロセッサで一度にデコードするデータのサイズを大きくすることで、プロセッサの消費電力を抑えることができる。具体的には、プロセッサはデコードするときにオン状態となり、デコードしたデータをＤＭＡ転送に委ねればオフとなる。ここで、プロセッサで一度にデコードするデータのサイズを大きくすることで、プロセッサの電源のオン・オフ切り替え回数を減らすことができるため、電源切り替え時のプロセッサでのオーバーヘッド処理分の消費電力を低減することができる。
【０００４】
ところで、一度にＤＭＡ転送を行うサイズを大きくすると、ＤＭＡ転送が完了するまでＤＭＡ転送を停止させることが出来ないため、再生中に停止要求に対しての応答性が良くないという問題がある。
【０００５】
特許文献１には、ＤＭＡ転送を用いるオーディオ再生装置に対して、停止要求から停止完了までの応答性を確保できる手法が開示されている。
【０００６】
図１０は、特許文献１に開示されたオーディオ再生装置のシステム構成を示す図である。このオーディオ再生装置は、オーディオ再生装置全体の統括を行うプロセッサ１と、圧縮された音声データをデコード処理するプロセッサ２と、プロセッサ２によりデコード処理されたデコード後データを格納するメモリ３と、メモリ３に格納されたデコード後データを転送するＤＭＡ転送部４を有する。
【０００７】
ＤＭＡ転送部４は、更に転送中のデコード後データのアドレスを格納するＤＭＡ転送中アドレスレジスタ８を有する。また、ＤＭＡ転送部４は、ＤＭＡ転送中に停止要求がされた際に、ＤＭＡ転送中アドレスレジスタ８に格納されたデータアドレスから所定バイト先のデコード後データに対してフェードアウト処理を行い、フェードアウト処理を行ったデコード後データの終端アドレスを格納するＤＭＡ転送停止アドレス設定レジスタ９を有する。
【０００８】
また、このオーディオ再生装置は、メモリ３に格納されているデコード後データがＤＭＡ転送部４により転送されるＰＣＭ５と、ＰＣＭ５からのデコード後データがシリアル転送されると共に、スピーカ等から音を出力させるためにデコード後データをデジタルデータからアナログデータに変換するＤＡコンバータ（ＤＡＣ）６と、を更に有する。
【０００９】
プロセッサ２は、デコード処理を行っていない間、プロセッサ１からの制御により独立して電源を切ることができる。また、ＤＭＡ転送部４は、プロセッサ１およびプロセッサ２へＤＭＡ転送完了割り込み信号１０、１１を出力することができ、割り込み方向切り替えスイッチ７によりプロセッサ１とプロセッサ２のどちらへ割り込み信号を出力するかを指定することができる。割り込み方向切り替えスイッチ７の切り替えは、プロセッサ１から割り込み方向切り替えスイッチ７に対して割り込み信号切り替え制御信号１２を送信することで行うことができる。
【００１０】
このオーディオ再生装置は、下記のように動作する。
まず、プロセッサ１からのデコード要求１３によりプロセッサ２が起動し、デコード処理を行う。プロセッサ２は、デコード処理完了後にプロセッサ１に対してデコード完了通知１４を送信し、デコード処理されたデータをメモリ３に格納する。
【００１１】
ＤＭＡ転送部４は、ＰＣＭ５に対してメモリ３に格納されているデコード処理されたデータを送り、また、ＰＣＭ５からＤＡＣ６にシリアル転送を行う。ＤＡＣ６によりデコード処理されたデータをデジタルデータからアナログデータに変換し、スピーカ等から音が出力される。
【００１２】
図１１は、通常再生時のメモリ３内のデコード処理されたデータ（デコード後データ）の格納状態を示す。メモリ３内には、Ｎバイトのデコード後データ１５と、その次にＤＭＡ転送をする転送予約データ１６とが格納されている。このとき、メモリには２×Ｎバイトのデータが格納されることになる。ＤＭＡ転送部４は、実際にＤＭＡ転送しているアドレスを示すＤＭＡ転送中アドレスレジスタ８を有しており、ＤＭＡ転送単位毎にそのアドレスが更新される。ＤＭＡ転送部４は、メモリ３内に格納されているデコード後データを順次ＰＣＭ５に送る。
【００１３】
図１２に、停止処理時におけるメモリ３内のデコード後データの格納状態を示す。メモリ３には、現在ＤＭＡ転送中のデコード後データ１７、ＤＭＡ転送中アドレスレジスタ８が指しているアドレス（データアドレス）２１から所定バイト（Ｍバイト）後にフェードアウト演算処理を行ったデコード後データ（Ｌバイト）１８が格納されている。ここで、所定のバイト（Ｍバイト）は、ＤＭＡ転送中アドレスレジスタ８が指しているアドレス２１から所定のバイト（Ｍバイト）後にフェードアウト演算処理を行っても十分間に合うサイズである。
【００１４】
また、ＤＭＡ転送停止アドレスレジスタ９には、フェードアウト演算処理後データの終端アドレス２２が格納されている。また、メモリ３には、停止処理がされなかったらＤＭＡ転送部４が転送していたデコード後データ１９、２０が格納されている。
【００１５】
再生の停止指示がされたとき、プロセッサ１は、プロセッサ２の電源をオンにし、プロセッサ２に対して停止要求１３を行う。その後、プロセッサ２からの停止完了通知１４を待って、プロセッサ２の電源をオフにする。
【００１６】
プロセッサ２はプロセッサ１からの停止コマンド１３を受信すると、ＤＭＡ転送部４が有しているＤＭＡ転送中アドレスレジスタ８の値を確認する。Ｓ７２）。次に、ＤＭＡ転送中アドレスレジスタ８が示しているアドレスからＭバイト後ろのデータに対し、フェードアウト演算処理を行い、フェードアウト演算処理後データ（Ｌバイト）を生成する。
【００１７】
その後、プロセッサ２は、ＤＭＡ転送部４のＤＭＡ転送停止アドレスレジスタにフェードアウト演算処理後データの終端アドレス２２、つまり、ＤＭＡ転送アドレスから（Ｍ＋Ｌ）バイト先のアドレスを書き込む。ＤＭＡ転送停止アドレスが書き込まれると、ＤＭＡ転送部４は、フェードアウト演算処理後データの転送が完了するタイミングで、デコード後データの転送を停止する。このとき、図５に示すデコード後データ１９、２０は転送されない。
【００１８】
ＤＭＡ転送部４は、フェードアウト演算処理後データの転送が完了すると、プロセッサ２にＤＭＡ転送完了割り込み信号１１を出力する（Ｓ７５）。このとき、ＤＭＡ転送完了割り込み信号１１がプロセッサ２に出力されるように、割り込み信号切り替えスイッチ７が切り替わる。
【００１９】
つまり、このオーディオ再生装置では、ＤＭＡ転送停止アドレスレジスタ９を設けることで、任意のアドレスにおいてＤＭＡ転送を途中停止することを可能にした。これにより、１回のＤＭＡ転送サイズを大きくした場合であっても、停止要求から停止完了までの時間を短くすることができ、応答性を確保することができる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２０１０−１５２５１２号公報
【特許文献２】特開２００１−２１１６６９号公報
【特許文献３】特開２００２−１４０２８６号公報
【特許文献４】特開２００５−１６５６１９号公報
【特許文献５】特開２０００−２９８６４０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
音声データの再生中に、停止指示以外に、早送りや早戻しなどの通常再生とは異なる再生（以下、特殊再生という）が指示される場合もある。通常再生中と特殊再生の切り替えを可能にするために、特許文献１に開示されたオーディオ再生装置にＤＭＡ転送予約機能を持たせることが考えられる。なお、ＤＭＡ転送予約とは、ＤＭＡ転送切り替え時の音途切れを防止するために、ＤＭＡ転送完了時に予約されたＤＭＡ転送があれば、プロセッサを動作させずに、ＤＭＡ転送部が自発的に予約されているＤＭＡ転送を開始する機能である。
【００２２】
この場合、誤再生が生じる可能性がある。これについて、図１３、図１４、図１５を参照して説明する。なお、これらの図における「メモリＡ」と「メモリＢ」は、図１に示すオーディオ再生装置において、プロセッサ２によりデコードされ、まだＤＭＡ転送されていないデータを格納するメモリ３に対応する。メモリＡには、ＤＭＡ転送中のデータが格納されており、メモリＢには、ＤＭＡ転送が予約されたデータが格納されている。
【００２３】
図１３は、音声データの通常再生時に、メモリＡとメモリＢ内のデータ（デコード後データ）の格納態様の例を示す。
【００２４】
図１３の例では、現在、メモリＡ内にフレーム１〜５のデコード後データが格納されており、これらのデータに対して、ＰＣＭ５へのＤＭＡ転送が行われている。また、メモリＢにはフレーム６〜１０のデコード後データが格納され、ＤＭＡ転送予約されている。
【００２５】
図１４は、メモリＡに格納されたフレーム１〜５のデコード後データのうちのフレーム３の転送中、早送り（１フレーム再生、１フレーム破棄）の指示がされた場合を説明するための図である。
【００２６】
このとき、メモリＡのＤＭＡ転送を停止して、メモリＢ内のデータを早送り用のデータ（早送りデータ）に置き換えてメモリＢ内のデータを転送することにより、早送りを実現することができる。このとき、早送りデータを作成するために、メモリＡ内の、どのフレームでＤＭＡ転送が停止されたかを知る必要がある。
【００２７】
各フレームのデコード後データのサイズが同様であれば、図１４の左部に示すようにメモリＡを５等分することにより現在ＤＭＡ転送中のフレーム番号は３と推定することができる。そのため、ＤＭＡ転送停止アドレスをフレーム３の終端に設定し、メモリＢにはその続きのフレーム４からの早送りデータを格納するようにすれば、フレーム４から早送りが実現される。
【００２８】
ところで、ＷＭＡ（Ｗｉｎｄｏｗｓ Ｍｅｄｉａ Ａｕｄｉｏ）等の符号化形式の場合に、１フレームのデコード後データのサイズが可変長である。この場合、上記の手法によれば、メモリＡ内のデータに対して推定したフレーム境界と実際のフレーム境界が異ってしまう。
【００２９】
図１５に示すように、フレーム１〜４のデコード後データのサイズが小さく、フレーム５のデコード後データのサイズが大きい場合に、フレーム５の転送中に早送り指示がされた場合に、メモリＡを５等分して推定すると、フレーム３が現在転送中のフレームとして推定される。そのため、メモリＢ内の早送りデータは、既に再生されたフレーム４から始まることになり、いわゆる誤再生が発生してしまう。
【００３０】
本発明は、上記事情に鑑みてなされたものであり、ＤＭＡ転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切り替え時に誤再生を回避する技術を提供する。
【課題を解決するための手段】
【００３１】
本発明の一つの態様は、オーディ再生方法である。この方法は、第１のプロセッサで電源のオン・オフが制御される第２のプロセッサにより、圧縮された音声データをデコードする。そして、デコードされたデコード後データをメモリに格納すると共に、前記メモリに格納された各フレームについて、該フレームのサイズと前記メモリにおける格納順とを対応付けて記憶する。ＤＭＡ転送により前記メモリに格納されたデコード後データを格納順に転送すると共に、前記メモリに格納されている各フレームのうちの、現在転送されているフレームの格納順を示すフレーム番号と、転送中のフレームの先頭アドレスを記憶する。
【００３２】
転送中に、通常再生とは異なる特殊再生が要求されたときに、前記フレーム番号と、前記格納順と対応付けて記憶された各前記フレームのサイズとを参照し、前記転送中フレームの先頭アドレスに所定バイト数を加算して得たアドレスにそのデコード後データが格納されたフレームを停止フレームとして、該停止フレームの終端アドレスを設定する。なお、前記停止フレームは、前記メモリに格納されたフレームのうちの、該フレームの転送が完了すると、前記メモリに格納されたデコード後データの転送が停止されるフレームである。
【００３３】
なお、上記態様の方法を装置やシステムに置き換えたものなども、本発明の態様としては有効である。
【発明の効果】
【００３４】
本発明にかかる技術によれば、ＤＭＡ転送を用いるオーディオ再生装置に対して、消費電力を抑制すると共に、通常再生と特殊再生の切り替え時に誤再生を回避することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態にかかるオーディオ再生装置を示す図である。
【図２】図１に示すオーディオ再生装置における第１のプロセッサの動作を示すフローチャートである。
【図３】図１に示すオーディオ再生装置における第２のプロセッサの動作を示すフローチャートである。
【図４】図１に示すオーディオ再生装置のメモリにデコードデータが格納される態様を示す図である。
【図５】図１に示すオーディオ再生装置において、ＤＭＡ転送開始時にメモリに格納されたデータの態様と各レジスタの値を示す図である。
【図６】図５に対応した、ＤＭＡ転送完了時の状態を示す図である。
【図７】早送り指示信号が発生する前の通常再生中の状態の例を示す図である。
【図８】図７に示す態で早送り指示信号を受信した場合における各レジスタの態様を示す図である。
【図９】早送り再生へ切り替えたときの状態を示す図である。
【図１０】特許文献１に記載されたオーディオ再生装置を示す図である。
【図１１】図１０に示すオーディオ再生装置において、通常再生時のメモリ内のデコード後データの格納状態を示す図である。
【図１２】図１０に示すオーディオ再生装置において、停止処理時におけるメモリ内のデコード後データの格納状態を示す図である。
【図１３】図１０に示すオーディオ再生装置において、通常再生と特殊再生の切り替え時に生じ得る問題点を説明するための図である（その１）。
【図１４】図１０に示すオーディオ再生装置において、通常再生と特殊再生の切り替え時に生じ得る問題点を説明するための図である（その２）。
【図１５】図１０に示すオーディオ再生装置において、通常再生と特殊再生の切り替え時に生じ得る問題点を説明するための図である（その３）。
【発明を実施するための形態】
【００３６】
以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００３７】
図１は、本発明の実施の形態にかかるオーディオ再生装置１００を示す。オーディオ再生装置１００は、第１のプロセッサとなるプロセッサＡ、第２のプロセッサとなるプロセッサＢ、メモリ１０１、ＤＭＡ転送部１０４、ＰＣＭ１０５、ＤＡＣ（Ｄ／Ｃコンバータ）１０６、切り替えスイッチ１０７を備える。
【００３８】
該オーディオ再生装置１００は、通常再生以外に、早送りや早戻しなどの特殊再生が可能である。分かりやすいように、以下において、特殊再生について早送りのみを例にする。
【００３９】
プロセッサＡは、オーディオ再生装置１００全体を統括し、プロセッサＢの電源制御を行う。プロセッサＡは、切り替えスイッチ１０７からのＤＭＡ転送完了割り込み信号ＳＡ、外部からの早送り指示信号ＦＷ、プロセッサＢからのレスポンス信号ＲＥＳをそれぞれ入力とし、プロセッサＢに要求指示信号ＩＮＳを、切り替えスイッチ１０７に制御信号ＣＴＲをそれぞれ出力する。
【００４０】
プロセッサＢは、圧縮された音声データをデコードし、ＤＭＡ転送部１０４の制御を行う。プロセッサＢは、プロセッサＡからの要求指示信号ＩＮＳ、切り替えスイッチ１０７からのＤＭＡ転送完了割り込み信号ＳＢをそれぞれ入力とし、プロセッサＡにレスポンス信号ＲＥＳを出力する。また、プロセッサＢは、デコードしたデータ（デコード後データ）をメモリ１０１に格納する。
【００４１】
メモリ１０１は、プロセッサＢからのデコード後データを格納すると共に、格納されたデコード後データをＤＭＡ転送部１０４に出力する。
【００４２】
ＤＭＡ転送部１０４は、ＤＭＡ転送、すなわちプロセッサを介さずにデータの転送を行うものであり、メモリ１０１に格納されたデコード後データを順次ＰＣＭ１０５に転送する。本実施の形態のオーディオ再生装置１００は、ＤＭＡ転送要約可能なものであり、ＤＭＡ転送部１０４は、現在のＤＭＡ転送が完了したときに、ＤＭＡ転送要約されていれば、要約されたＤＭＡ転送をする。
【００４３】
なお、本実施の形態において、ＤＭＡ転送部１０４は、９個のレジスタを有し、これらのレジスタは、ＤＭＡ転送中アドレスレジスタ１１１、ＤＭＡ転送停止アドレスレジスタ１１２、ＤＭＡ転送サイズレジスタ１１３、ＤＭＡ転送フレームサイズレジスタ１１４、ＤＭＡ転送フレーム番号レジスタ１１５、ＤＭＡ転送予約アドレスレジスタ１１６、ＤＭＡ転送予約サイズレジスタ１１７、ＤＭＡ転送予約フレームサイズレジスタ１１８である。
【００４４】
ＰＣＭ１０５は、ＤＭＡ転送部１０４から入力されたデコード後データをＤＡＣ１０６に出力する。
【００４５】
ＤＡＣ１０６は、ＰＣＭ１０５から入力されたデコード後データをアナログ信号に変換して外部のスピーカ等に出力する。
【００４６】
切り替えスイッチ１０７は、ＤＭＡ転送部１０４からのＤＭＡ転送完了割り込み信号Ｓの出力先をプロセッサＡとプロセッサＢ間で切り替えるものであり、プロセッサＡからの制御信号ＣＴＲ、ＤＭＡ転送部１０４からのＤＭＡ転送完了割り込み信号Ｓをそれぞれ入力とし、プロセッサＡにＤＭＡ転送完了割り込み信号ＳＡを出力し、プロセッサＢにＤＭＡ転送完了割り込み信号ＳＢを出力する。
【００４７】
図２は、オーディオ再生装置１００におけるプロセッサＡの動作を示すフローチャートである。図２を参照して、プロセッサＡの動作を説明する
【００４８】
プロセッサＡは、ユーザがボタンの押下などにより発行された早送り指示信号ＦＷや、切り替えスイッチ１０７を介してＤＭＡ転送部１０４から送信されてきたＤＭＡ転送完了割り込み信号ＳＡに応じて起動し、プロセッサＢの電源をＯＮ状態にする（Ｓ１００）。
【００４９】
プロセッサＡは、自身の起動要因がＤＭＡ転送完了割り込み信号ＳＡの受信か、早送り指示信号ＦＷの受信かを判断し（Ｓ１０１）、ＤＭＡ転送完了割り込み信号ＳＡであれば（Ｓ１０１：Ｙｅｓ）ステップＳ１０２に進み、早送り指示信号ＦＷであれば（Ｓ１０１：Ｎｏ）ステップＳ１０３に進む。
【００５０】
ステップＳ１０１において、起動要因がＤＭＡ転送完了割り込み信号ＳＡである場合には、プロセッサＡは、プロセッサＢに対してデコードを指示する要求指示信号ＩＮＳを送信する（Ｓ１０１：Ｙｅｓ、Ｓ１０２）。
【００５１】
一方、ステップＳ１０１において、起動要因が早送り指示信号ＦＷである場合には、プロセッサＡは、プロセッサＢに対して早送りを指示する要求指示信号ＩＮＳを送信する（Ｓ１０３）。
【００５２】
そして、プロセッサＡは、切り替えスイッチ１０７に制御信号ＣＴＲを出力し、ＤＭＡ転送完了割り込み信号Ｓの出力先をプロセッサＢに切り替える（Ｓ１０６）。
【００５３】
プロセッサＡは、プロセッサＢの処理が終了したことを検出するために、プロセッサＢからのデコード完了を通知するレスポンス信号ＲＥＳを待つ（Ｓ１０４）。
【００５４】
プロセッサＢからデコード完了を通知するレスポンス信号ＲＥＳを受信すると、プロセッサＡは、プロセッサＢの電源をＯＦＦ状態にする（Ｓ１０５）。
【００５５】
そして、プロセッサＡは、再び切り替えスイッチ１０７に制御信号ＣＴＲを出力し、ＤＭＡ転送完了割り込み信号Ｓの出力先をプロセッサＡに切り替える（Ｓ１０７）。
【００５６】
図３は、オーディオ再生装置１００におけるプロセッサＢの動作を示すフローチャートである。図３を参照して、プロセッサＢの動作を説明する。
【００５７】
プロセッサＢは、起動すると、起動要因がデコード要求受信割り込みか、早送り要求受信割り込みかを判断し（Ｓ２００）、デコード要求受信割り込みであれば（Ｓ２００：Ｙｅｓ）ステップＳ２０１に進み、早送り要求受信割り込みであれば（Ｓ２００：Ｎｏ）ステップＳ２０８に進む。
【００５８】
ステップＳ２００において、起動要因がデコード要求受信割り込みであれば、プロセッサＢは、フレームのデコードを行う（Ｓ２０１）。なお、このフレームは、後述するステップＳ２０３で更新したフレーム番号に対応するフレームである。
【００５９】
プロセッサＢは、ステップＳ２０１でデコードして得たデコード後データがメモリ１０１に格納できるかを判断し（Ｓ２０２）、格納できる場合（Ｓ２０２：Ｙｅｓ）にはステップＳ２０３に進み、格納できない場合（Ｓ２０２：Ｎｏ）にはステップＳ２０６に進む。
【００６０】
ステップＳ２０２において、デコード後データをメモリ１０１に格納できる場合、プロセッサＢは、次にデコードを行うフレーム番号を更新し（Ｓ２０２：Ｙｅｓ、Ｓ２０３）、デコード後データをメモリ１０１に格納する（Ｓ２０４）。
【００６１】
そして、プロセッサＢは、ＤＭＡ転送中でなければＤＭＡ転送部１０４のＤＭＡ転送フレームサイズレジスタ１１４に、またＤＭＡ転送中ならＤＭＡ転送部１０４のＤＭＡ転送予約フレームサイズレジスタ１１８にフレーム毎のサイズを記憶させるため、ステップＳ２０４で格納したデコード後データのサイズを設定する（Ｓ２０５）。
【００６２】
一方、ステップＳ２０２において、デコード後データをメモリ１０１に格納できない場合、プロセッサＢは、ステップＳ２０６の処理を行う。このステップにおいて、プロセッサＢは、ＤＭＡ転送中でなければＤＭＡ転送中アドレスレジスタ１１１にメモリ１０１の先頭アドレスを、ＤＭＡ転送サイズレジスタ１１３にメモリ１０１に格納したデコード後データの合計サイズを設定する。これにより、ＤＭＡ転送が開始する。また、ＤＭＡ転送中なら、プロセッサＢは、ＤＭＡ転送予約アドレスレジスタ１１６にメモリ１０１の先頭アドレスを、ＤＭＡ転送予約サイズレジスタ１１７にメモリ１０１に格納したデコード後データの合計サイズを設定する。これにより、ＤＭＡ転送が予約される。
【００６３】
そして、プロセッサＢは、ＤＭＡ転送のためのデータのデコードが完了したことを通知するためにプロセッサＡに対してデコード完了を示すレスポンス信号ＲＥＳを送信する（Ｓ２０７）。
【００６４】
ステップＳ２００において、プロセッサＢの起動要因が早送り要求受信割り込みの場合に、プロセッサＢは、ＤＭＡ転送フレーム番号レジスタ１１５の内容を読み出し、現在転送中のフレーム番号を取得する（Ｓ２０８）。
【００６５】
プロセッサＢは、ステップＳ２０８で取得したフレーム番号に、早送りデータ準備中の音途切れが発生しないサイズのディレイを加えた後のフレームの終端アドレスを、ＤＭＡ転送停止アドレスレジスタ１１２に設定する（Ｓ２０９）。
【００６６】
そして、プロセッサＢは、ＤＭＡ転送停止アドレスレジスタ１１２にその終端アドレスが設定されたフレームの次の１フレームのデコードを行う（Ｓ２１０）。
【００６７】
プロセッサＢは、ステップＳ２１０でデコードして得たデコード後データがメモリ１０１に格納できるかを判断し（Ｓ２１１）、メモリ１０１に格納できる場合（Ｓ２１１：Ｙｅｓ）にはステップＳ２１２に進み、メモリ１０１に格納できない場合（Ｓ２１２：Ｎｏ）にはステップＳ２１５に進む。
【００６８】
ステップＳ２１１において、デコード後データをメモリ１０１に格納できる場合、プロセッサＢは、デコードするフレーム番号を次に再生するフレームの番号に更新し（Ｓ２１１：Ｙｅｓ、Ｓ２１２）、Ｓ２１０にてデコードして得たデコード後データをメモリ１０１に格納する（Ｓ２１３）。例えば、プロセッサＡからの指示が１フレーム再生、１フレーム破棄の早送り指示であった場合、プロセッサＢは、ステップＳ２１２において、デコードするフレームの番号を、ステップＳ２１０でデコードしたフレームの２フレーム先のフレームの番号に更新する。
【００６９】
そして、プロセッサＢは、ステップ２１３でメモリ１０１に格納したデコード後データのサイズをＤＭＡ転送予約フレームサイズレジスタ１１８に設定する（Ｓ２１４）。
【００７０】
ステップＳ２１１において、デコード後データをメモリ１０１に格納できない場合には、プロセッサＢは、ＤＭＡ転送が完了するまで待つ（Ｓ２１１：Ｎｏ、Ｓ２１５）。そして、ＤＭＡ転送が完了すると（Ｓ２１５：Ｙｅｓ）、プロセッサＢは、ＤＭＡ転送中アドレスレジスタ１１１にメモリ１０１の先頭アドレスを、ＤＭＡ転送サイズレジスタ１１３にメモリ１０１に格納したデコード後データの合計サイズを、ＤＭＡ転送フレームサイズレジスタ１１４にメモリ１０１に格納したデコード後データのサイズを設定する（Ｓ２１６）。これにより、ＤＭＡ転送が開始する。
【００７１】
そして、プロセッサＢは、プロセッサＡに対して、早送り処理の完了を示すレスポンス信号ＲＥＳを送信する（Ｓ２１７）。
【００７２】
図４は、プロセッサＢからのデコード後データがメモリ１０１に格納される態様の例を示す図である。図３のフローチャートを参照して説明する。
【００７３】
プロセッサＢは、まず、フレームＤ１のデコード後データをメモリ１０１に書き込み（図３におけるＳ２０４）、フレームＤ１のデコード後データのサイズ１０００を、ＤＭＡ転送フレームサイズレジスタ１１４の１番目のキューＦ１に設定する（Ｓ２０５）。これにより、ＤＭＡ転送部１０４は、メモリ１０１の１番目に格納されたフレームのサイズが１０００バイトであることが分かる。
【００７４】
メモリ１０１に空き領域が存在するので、プロセッサＢは、引き続きフレームＤ２〜Ｄ（ｎ−１）のデコードを順次メモリ１０１に書込む。また、書き込む度に、ＤＭＡ転送フレームサイズレジスタ１１４の当該キュー（Ｆ２〜Ｆ（ｎ−１））に当該デコード後データのサイズを設定する。
【００７５】
プロセッサＢは、フレームＤｎのデコード後データをメモリ１０１に書き込み（Ｓ２０４）、フレームＤｎのデコード後データのサイズ３０００をＤＭＡ転送フレームサイズレジスタ１１４のキューＦｎに設定する（Ｓ２０５）。これにより、ＤＭＡ転送部１０４は、メモリ１０１のｎ番目に格納されたフレームのサイズが３０００バイトであることが分かる。
【００７６】
ここで、メモリ１０１の空き領域が無くなったため、プロセッサＢは、プロセッサＢは、メモリ１０１の先頭アドレスをＤＭＡ転送中アドレスレジスタ１１１に設定すると共に、キューＦ１〜Ｆｎの合計値をＤＭＡ転送サイズレジスタ１１３に設定する（Ｓ２０６）。これにより、ＤＭＡ転送が開始される。
【００７７】
図５は、ＤＭＡ転送開始時にメモリ１０１に格納されたデータと各レジスタの値を示す。図示のように、ＤＭＡ転送開始時、転送中アドレスレジスタ１１１に格納された転送中アドレスは、メモリ１０１の先頭を指しており、ＤＭＡ転送サイズレジスタ１１３には、ＤＭＡ転送フレームサイズレジスタ１１４のキューＦ１〜Ｆｎの合計値、すなわちメモリ１０１に格納したデコード後データの合計サイズが設定されている。また、ＤＭＡ転送フレーム番号レジスタ１１５には、ＤＭＡ転送中であるメモリ１０１に１番目に格納されたフレームのデコード後データを示す１が設定されている。
【００７８】
ＤＭＡ転送部１０４は、ＤＭＡ転送の進行に応じて、夫々のレジスタの値を更新する。例えば、ＤＭＡ転送がフレームＤ２の先頭に達すると、ＤＭＡ転送サイズレジスタ１１３にはキューＦ２〜Ｆｎの合計値が格納され、ＤＭＡ転送フレーム番号レジスタ１１５にＤＭＡ転送中であるメモリ１０１に２番目に格納されたフレームのデコード後データを示す２が設定される。
【００７９】
メモリ１０１に格納された（ｎ−１）番目のフレーム（フレームＤ（ｎ−１））までＤＭＡ転送が進んだとき、転送中アドレスレジスタ１１１はフレームＤｎのデコード後データの先頭を指し、ＤＭＡ転送サイズレジスタ１１３には、キューＦｎの値３０００が格納される。また、ＤＭＡ転送フレーム番号レジスタ１１５には、ＤＭＡ転送中であるメモリ１０１のｎ番目に格納されたフレーム（フレームＤｎ）のデコード後データを示すｎが設定される。
【００８０】
図６は、ＤＭＡ転送完了時の状態を示す図である。図示のように、ＤＭＡ転送が完了時には、転送中アドレスレジスタ１１１はメモリ１０１の終端を指している。また、ＤＭＡ転送が完了したため、ＤＭＡ転送サイズレジスタ１１３、ＤＭＡ転送フレーム番号レジスタ１１５、ＤＭＡ転送フレームサイズレジスタ１１４のキューは、全て初期化される。
【００８１】
本実施の形態のオーディオ再生装置１００はＤＭＡ転送予約機能を有し、プロセッサＢは、現在のＤＭＡ転送中に次のＤＭＡ転送のデコード後データをメモリ１０１に格納し、ＤＭＡ転送部１０４は、現在のＤＭＡが完了すると、予約されたＤＭＡ転送を開始する。プロセッサＢによるデータの書き込み、及び書込みに伴う夫々のレジスタの設定、ＤＭＡ転送中において、ＤＭＡ転送部１０４によるレジスタの設定は、上述したのと同様である。なお、本実施の形態において、プロセッサＢは、メモリ１０１を２つの領域に分け、２回（今回と次回）のＤＭＡ転送のデコード後データを夫々書込む。以下、この２つの領域をメモリ１０１Ａ（第１のメモリ）とメモリ１０１Ｂ（第２のメモリ）で夫々表記する。
【００８２】
図７は、早送り指示信号ＦＷが発生する前の通常再生中の状態の例を示す。図示のように、メモリ１０１ＡにはＤＭＡ転送中のフレームＤ１〜Ｄ１０が格納されており、メモリ１０１Ｂには続きのフレームＤ１１〜Ｄ２０が格納され、これらのデータはＤＭＡ転送予約されている。
【００８３】
ＤＭＡ転送フレームサイズレジスタ１１４には、現在ＤＭＡ転送中のメモリ１０１Ａの夫々のフレームのサイズが格納されている。例えば、メモリ１０１Ａに１番目に格納されているフレームＤ１のデコード後データのサイズは、ＤＭＡ転送フレームサイズレジスタ１１４のキューＦ１に格納されている１０００バイトである。
【００８４】
また、ＤＭＡ転送予約フレームサイズレジスタ１１８には、ＤＭＡ転送予約されているメモリ１０１Ｂの夫々のフレームのサイズが格納されている。例えば、メモリ１０１Ｂに１番目に格納されているフレームＤ１１のデコード後データのサイズはＤＭＡ転送予約フレームレジスタ１１８のキューＦ１に格納されている３０００バイトである。
【００８５】
また、現在転送されているフレームがメモリ１０１Ａに格納された３番目のフレームであるため、ＤＭＡ転送中アドレスレジスタ１１１は、メモリ１０１Ａの３番目を指しており、ＤＭＡ転送フレーム番号レジスタ１１５には「３」が格納されている。
【００８６】
図８は、図７に示す状態でプロセッサＡがプロセッサＢに早送り再生（１フレーム再生、１フレーム破棄）を指示する要求指示信号ＩＮＳを送信した場合における各レジスタの態様を示す。
【００８７】
プロセッサＢは、ＤＭＡ転送フレーム番号レジスタ１１５を参照することにより、転送中のフレームが、メモリ１０１Ａの３番目に格納されているフレーム（フレーム３）であることが分かる（図３におけるＳ２０８）。そのため、プロセッサＢは、ＤＭＡ転送中アドレスレジスタ１１１に格納されたデータアドレスからディレイ分のＬバイト先のデコード後データを含むフレームの終端アドレスをＤＭＡ転送停止アドレスレジスタ１１２に設定する（Ｓ２０９）。説明上の便宜のため、この終端アドレスを「フレームＤ３のアドレス＋Ｌ」であるとする。
【００８８】
また、プロセッサＢは、メモリ１０１Ｂに格納されているフレームＤ１１〜Ｄ２０のデコード後データを、早送りデータに置き換える。そのため、図示のように、転送停止位置の「フレームＤ３のアドレス＋Ｌ」の続きの「フレームＤ４＋Ｌ」から１フレーム飛ばしに、「フレームＤ６＋Ｌ」、「フレームＤ８＋Ｌ」、「フレームＤ１０＋Ｌ」のデコード後データは、メモリ１０１Ｂが一杯になるまでメモリ１０１Ｂに格納される（Ｓ２１３）。
【００８９】
さらに、プロセッサＢは、ＤＭＡ転送予約フレームサイズレジスタ１１８の各値を、「フレームＤ４＋Ｌ」、「フレームＤ６＋Ｌ」、「フレームＤ８＋Ｌ」、「フレームＤ１０＋Ｌ」のフレームサイズに夫々書き換える（Ｓ２１４）。
【００９０】
ＤＭＡ転送部１０４は、ＤＭＡ転送中アドレスレジスタ１１１がＤＭＡ転送停止アドレスレジスタ１１２に格納されたアドレスに達するとメモリ１０１Ａ内のデータの転送を停止し、メモリ１０１Ｂ内のデータの転送を開始する。同時に、ＤＭＡ転送予約フレームサイズレジスタ１１８の値を全てＤＭＡ転送フレームサイズレジスタ１１４にロードする（Ｓ２１６）。また、その際、ＤＭＡ転送停止アドレスレジスタ１１２の値を初期化する。
【００９１】
図９は、早送り再生へ切り替えたときの状態を示す。図示のように、ＤＭＡ転送中アドレスレジスタ１１１はメモリ１０１Ｂの先頭（フレームＤ４＋Ｌ）を指している。また、ＤＭＡ転送フレーム番号レジスタ１１５には、メモリ１０１Ｂの１番目に格納されているフレームの番号「１」が格納されている。また、ＤＭＡ転送フレームサイズレジスタ１１４には、早送り再生へ切り替える前のＤＭＡ転送予約フレームサイズレジスタ１１８に格納された各フレームがロードされている。
【００９２】
このように、ＤＭＡ転送フレームサイズレジスタ１１４、ＤＭＡ転送フレーム番号レジスタ１１５をＤＭＡ転送部１０４に設けることにより、通常再生と特殊再生の切り替え時に、メモリに格納されているデコード後データのフレーム境界を検出することができる。そのため、適切な早送り再生用データを生成することができる。つまり、フレームのデコード後データが可変長であっても、消費電力を抑制すると共に、通常再生と特殊再生の切り替え時に誤再生を回避することができる。
【００９３】
以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述した実施の形態に対してさまざまな変更、増減を行ってもよい。これらの変更、増減が行われた変形例も本発明の範囲にあることは当業者に理解されるところである。
【００９４】
例えば、本実施の形態において、メモリ１０１を２つの領域（メモリ１０１Ａとメモリ１０１Ｂ）に分けて、ＤＭＡ転送と、予約されたＤＭＡ転送のデコード後データを夫々格納するようにしている。ＤＭＡ転送と、予約されたＤＭＡ転送のデコード後データを夫々格納する２つのメモリを設けるようにしてもよい。
【符号の説明】
【００９５】
１ プロセッサ
２ プロセッサ
３ メモリ
４ ＤＭＡ転送部
５ ＰＣＭ
６ ＤＡコンバータ（ＤＡＣ）
７ 割り込み方向切り替えスイッチ
８ ＤＭＡ転送中アドレスレジスタ
９ ＤＭＡ転送停止アドレスレジスタ
１０ 割り込み信号
１１ 割り込み信号
１２ 割り込み信号切り替え制御信号
１３ プロセッサ１の要求
１４ プロセッサ２のレスポンス
１００ オーディオ再生装置
Ａ プロセッサ
Ｂ プロセッサ
１０１ メモリ
１０１Ａ メモリ
１０１Ｂ メモリ
１０４ ＤＭＡ転送部
１０５ ＰＣＭ
１０６ ＤＡＣ
１０７ 切り替えスイッチ
１１１ ＤＭＡ転送中アドレスレジスタ
１１２ ＤＭＡ転送停止アドレスレジスタ
１１３ ＤＭＡ転送サイズレジスタ
１１４ ＤＭＡ転送フレームサイズレジスタ
１１５ ＤＭＡ転送フレーム番号レジスタ
１１６ ＤＭＡ転送予約アドレスレジスタ
１１７ ＤＭＡ転送予約サイズレジスタ
１１８ ＤＭＡ転送予約フレームサイズレジスタ
ＣＴＲ 制御信号
ＩＮＳ 要求指示信号
ＦＷ 早送り指示信号
ＲＥＳ レスポンス信号
Ｓ ＤＭＡ転送完了割り込み信号
ＳＡ ＤＭＡ転送完了割り込み信号
ＳＢ ＤＭＡ転送完了割り込み信号
【特許請求の範囲】
【請求項１】
第１のプロセッサと、
前記第１のプロセッサにより電源のオン・オフが制御され、圧縮された音声データをデコードする第２のプロセッサと、
前記第２のプロセッサによりデコードされたデコード後データを格納する第１のメモリと、
前記第１のメモリに格納されたデコード後データを格納順に転送するＤＭＡ転送部とを備え、
前記ＤＭＡ転送部は、
前記第１のメモリに格納されている各フレームのうちの、現在転送されているフレームの格納順を示すフレーム番号を格納するＤＭＡ転送フレーム番号レジスタと、
前記第１のメモリに格納された各フレームについて、該フレームのサイズと前記第１のメモリにおける格納順とを対応付けて格納するＤＭＡ転送フレームサイズレジスタと、
転送中のフレームの先頭アドレスを格納するＤＭＡ転送中アドレスレジスタと、
転送中に、通常再生とは異なる特殊再生が要求されたときに、前記第１のメモリに格納されたフレームのうちの、該フレームの転送が完了すると、前記第１のメモリに格納されたデコード後データの転送が停止される前記フレームである停止フレームの終端アドレスを格納するＤＭＡ転送停止アドレスレジスタとを有し、
前記第２のプロセッサは、
転送中に前記特殊再生が要求されたときに、
前記ＤＭＡ転送フレーム番号レジスタと、前記ＤＭＡ転送フレームサイズレジスタとを参照し、
前記ＤＭＡ転送中アドレスレジスタに格納されたアドレスに所定バイト数を加算して得たアドレスにそのデコード後データが格納されたフレームを前記停止フレームとして、該停止フレームの終端アドレスを前記ＤＭＡ転送停止アドレスレジスタに設定することを特徴とするオーディオ再生装置。
【請求項２】
ＤＭＡ転送予約されたデコード後データを格納する第２のメモリをさらに備え、
前記ＤＭＡ転送部は、
前記第１のメモリ内のデコード後データの転送を完了すると、前記第２のメモリに格納されたデコード後データの転送をするものであり、
前記第２のメモリに格納された各フレームについて、該フレームのサイズと前記第２のメモリにおける格納順とを対応付けて格納するＤＭＡ転送予約フレームサイズレジスタとをさらに備えることを特徴とする請求項１に記載のオーディオ再生装置。
【請求項３】
前記第１のプロセッサは、前記第２のプロセッサがデコード処理をするタイミングで前記第２プロセッサの電源をオンにすることを特徴とする請求項１または２に記載のオーディオ再生装置。
【請求項４】
第１のプロセッサで電源のオン・オフが制御される第２のプロセッサにより、圧縮された音声データをデコードし、
デコードされたデコード後データをメモリに格納すると共に、前記メモリに格納された各フレームについて、該フレームのサイズと前記メモリにおける格納順とを対応付けて記憶し、
ＤＭＡ転送により前記メモリに格納されたデコード後データを格納順に転送すると共に、前記メモリに格納されている各フレームのうちの、現在転送されているフレームの格納順を示すフレーム番号と、転送中のフレームの先頭アドレスを記憶し、
転送中に、通常再生とは異なる特殊再生が要求されたときに、
前記フレーム番号と、前記格納順と対応付けて記憶された各前記フレームのサイズとを参照し、前記転送中フレームの先頭アドレスに所定バイト数を加算して得たアドレスにそのデコード後データが格納されたフレームを停止フレームとして、該停止フレームの終端アドレスを設定し、
前記停止フレームは、前記メモリに格納されたフレームのうちの、該フレームの転送が完了すると、前記メモリに格納されたデコード後データの転送が停止される前記フレームであることを特徴とするオーディオ再生方法。
【請求項１】
第１のプロセッサと、
前記第１のプロセッサにより電源のオン・オフが制御され、圧縮された音声データをデコードする第２のプロセッサと、
前記第２のプロセッサによりデコードされたデコード後データを格納する第１のメモリと、
前記第１のメモリに格納されたデコード後データを格納順に転送するＤＭＡ転送部とを備え、
前記ＤＭＡ転送部は、
前記第１のメモリに格納されている各フレームのうちの、現在転送されているフレームの格納順を示すフレーム番号を格納するＤＭＡ転送フレーム番号レジスタと、
前記第１のメモリに格納された各フレームについて、該フレームのサイズと前記第１のメモリにおける格納順とを対応付けて格納するＤＭＡ転送フレームサイズレジスタと、
転送中のフレームの先頭アドレスを格納するＤＭＡ転送中アドレスレジスタと、
転送中に、通常再生とは異なる特殊再生が要求されたときに、前記第１のメモリに格納されたフレームのうちの、該フレームの転送が完了すると、前記第１のメモリに格納されたデコード後データの転送が停止される前記フレームである停止フレームの終端アドレスを格納するＤＭＡ転送停止アドレスレジスタとを有し、
前記第２のプロセッサは、
転送中に前記特殊再生が要求されたときに、
前記ＤＭＡ転送フレーム番号レジスタと、前記ＤＭＡ転送フレームサイズレジスタとを参照し、
前記ＤＭＡ転送中アドレスレジスタに格納されたアドレスに所定バイト数を加算して得たアドレスにそのデコード後データが格納されたフレームを前記停止フレームとして、該停止フレームの終端アドレスを前記ＤＭＡ転送停止アドレスレジスタに設定することを特徴とするオーディオ再生装置。
【請求項２】
ＤＭＡ転送予約されたデコード後データを格納する第２のメモリをさらに備え、
前記ＤＭＡ転送部は、
前記第１のメモリ内のデコード後データの転送を完了すると、前記第２のメモリに格納されたデコード後データの転送をするものであり、
前記第２のメモリに格納された各フレームについて、該フレームのサイズと前記第２のメモリにおける格納順とを対応付けて格納するＤＭＡ転送予約フレームサイズレジスタとをさらに備えることを特徴とする請求項１に記載のオーディオ再生装置。
【請求項３】
前記第１のプロセッサは、前記第２のプロセッサがデコード処理をするタイミングで前記第２プロセッサの電源をオンにすることを特徴とする請求項１または２に記載のオーディオ再生装置。
【請求項４】
第１のプロセッサで電源のオン・オフが制御される第２のプロセッサにより、圧縮された音声データをデコードし、
デコードされたデコード後データをメモリに格納すると共に、前記メモリに格納された各フレームについて、該フレームのサイズと前記メモリにおける格納順とを対応付けて記憶し、
ＤＭＡ転送により前記メモリに格納されたデコード後データを格納順に転送すると共に、前記メモリに格納されている各フレームのうちの、現在転送されているフレームの格納順を示すフレーム番号と、転送中のフレームの先頭アドレスを記憶し、
転送中に、通常再生とは異なる特殊再生が要求されたときに、
前記フレーム番号と、前記格納順と対応付けて記憶された各前記フレームのサイズとを参照し、前記転送中フレームの先頭アドレスに所定バイト数を加算して得たアドレスにそのデコード後データが格納されたフレームを停止フレームとして、該停止フレームの終端アドレスを設定し、
前記停止フレームは、前記メモリに格納されたフレームのうちの、該フレームの転送が完了すると、前記メモリに格納されたデコード後データの転送が停止される前記フレームであることを特徴とするオーディオ再生方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−２０８７５５（Ｐ２０１２−２０８７５５Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１１−７４２６９（Ｐ２０１１−７４２６９）
【出願日】平成２３年３月３０日（２０１１．３．３０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２３年３月３０日（２０１１．３．３０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]