【課題】各ＰＩＲＭ層を多数の小さなアレイに細分割することに伴う必要な接続数を最小化する、ＰＩＲＭアーキテクチャを提供する。
【解決手段】本発明の一態様は、メモリアレイの論理的な構成である。該論理的な構成は、行と列とをなす構成に配置された複数のメモリアレイ(405)と、該複数のメモリアレイ(405)と少なくとも１本の電力線(410)とに結合されたコントローラと、前記コントローラに結合された少なくとも１本のセンス線(440)及び少なくとも１本のアドレス線(420)とを備える。コントローラから、前記少なくとも１本の電力線(410)、前記少なくとも１本のセンス線(440)、及び前記少なくとも１本のアドレス線(420)への接続数が最小化される。 （もっと読む）