【課題】デジタル論理回路で扱い易く、回路の実装面積を小さくすることができるカウンタ回路、及びその方法を提供する。
【解決手段】カウンタ回路であって、複数のフリップフロップ回路と、自身に入力される入力信号、ロー信号、及びハイ信号のうち、何れか１つを選択して出力する複数のスイッチ回路とを交互に接続する。第１のパルス列と第２のパルス列のパルス数をカウントする期間の場合は、前記入力信号を出力するようにスイッチ回路を制御する。第１のパルスから第２のパルスに切り替わる場合は、ロー信号を出力してからハイ信号を出力するようにスイッチ回路を制御することで、現在のカウント値を１の補数に変換させる。第２のパルス列をカウントする期間に入ると、１パルスをカウンタ回路に入力させることで、２の補数に変換してから第２のパルス列のパルス数をカウントする。 （もっと読む）

【課題】複数段の１／２分周器により分周された各信号において、全ての分周信号同士が同期し、かつクロック信号の同一のエッジに同期した分周信号を出力することが可能な分周回路及び分周方法を提供する。
【解決手段】第１の同期回路群は、分周器群と第１の同期回路群との間に設けられ、分周器群からの各分周信号を入力とし、その出力が第１の同期回路群のラッチ回路の各入力端子に接続されたＮ段のラッチ回路からなり、第１段目から第Ｍ段目のラッチ回路のクロック入力端子にはクロック信号が入力され、クロック信号に同期した信号を出力し、第（Ｍ＋１）段目から第Ｎ段目までのラッチ回路のクロック入力端子には第Ｍ段目のラッチ回路の出力信号が入力され、Ｍ段目のラッチ回路の出力に同期した信号を出力する第２の同期回路群を有する。 （もっと読む）

電気カウンタ回路（３０，４０，８０）は、複数のクロック信号（２１−２４，１２１−１２５，１３１−１３４）を発生するクロック発生器（１，５４，１１１，１２０，１３０）と、デジタル信号（ＤＳ）の第１の特徴信号部分（ＬＥ）が現れる第１の瞬時にクロック信号（２１−２４，１２１−１２５，１３１−１３４）をサンプリングするサンプリング装置（３２，８１）と、を具えている。さらに、電気カウンタ回路（３０，４０，８０）は、第１の瞬時と、第１の瞬時以降の第２の瞬時との間の時間を算出する計算装置（３３）を具えている。この算出は、第１の瞬時におけるクロック信号（２１−２４，１２１−１２５，１３１−１３４）に基づき、かつ第２の瞬時におけるクロック信号（２１−２４，１２１−１２５，１３１−１３４）に基づく。クロック信号（２１−２４，１２１−１２５，１３１−１３４）は、各々同じサイクル持続時間（Ｔ）を有し、各々互いに位相シフトされる。
（もっと読む）