【課題】デジタル制御発振器の周波数を安定して制御する。
【解決手段】ＰＬＬ周波数シンセサイザ（１０１）は、基準クロック信号とＰＬＬ周波数シンセサイザの出力信号との位相差を検出する位相比較器（２）と、位相差に応じた整数値および小数値の和からなる制御値を出力するループフィルタ（４）と、第１のクロック信号に同期して、整数値に相当する第１のデジタル制御信号を出力する周波数制御部（６）と、第１のクロック信号よりも高い周波数の第２のクロック信号に同期して、平均値として小数値を表す第２のデジタル制御信号を出力する周波数制御部（７）であって、当該ＰＬＬ周波数シンセサイザがロック状態にあるとき、第２のデジタル制御信号の取り得る値の範囲をロック時の範囲に制限する周波数制御部と、第１および第２のデジタル制御信号によるそれぞれの周波数制御の組み合わせに応じた周波数で発振するデジタル制御発振器（１０）とを備えている。 （もっと読む）

【課題】 二つの電圧制御型発振器のそれぞれの発振波形を位相は同期せずに周波数のみを等しくするような周波数差補償器を提供する。
【解決手段】 入力制御端子から得る制御電圧Ｖ_cntに応じた周波数ｆで発振する発振器０１と、発振周波数ｆに依存した直流電圧値Ｖ_fを出力する周波数変換器０２と、一定周波数ｆ_rで発振する発振器０３と、周波数ｆ_rに依存した直流電圧値Ｖ_frを出力する周波数変換器０４と、周波数変換器０２及び周波数変換器０４の各出力値の差分に基づき出力値Ｖ_cmpを出力する比較器０５と、出力値Ｖ_cmpに基づいて発振周波数Ｖ_fが発振周波数Ｖ_frと等しくなるように入力制御端子へ制御電圧Ｖ_cntを出力する制御器０６から構成される周波数差補償器とした。 （もっと読む）