【課題】回路規模を小さく抑制しつつ、複数のインタリーブ方式に対応し、かつインタリーブの処理を高速に行うことを可能とするインタリーブ装置等を提供する。
【解決手段】インタリーブ装置１０の備えるアドレス変換回路１１が、入力された初期アドレスに対して設定コントローラによって与えられた第１の設定に応じた処理を行って得られた中間アドレスを出力する第１のアドレス変換部１００と、中間アドレスに対して設定コントローラによって与えられた第２の設定に応じた処理を行って得られた出力アドレスをメモリコントローラに対して出力する第２のアドレス変換部２００とを備え、これによって１つの連続したインタリーブ処理を実行するように構成した。 （もっと読む）

【課題】レピティション後にインターリーブを行う機能と同等の機能を通信装置に付与しつつ、通信装置の部品点数を削減することが可能な技術を提供する。
【解決手段】通信装置１０は、送信データを記憶する記憶部と、当該記憶部に記憶された送信データの出力を制御する出力制御部１３１と、記憶部から出力されたデータを変調して送信する送信手段とを備えている。そして、出力制御部１３１は、記憶部に記憶された送信データに含まれる各ビットデータを、出力順序を変えて、各ビットデータにつき所定回出力させる。 （もっと読む）

【課題】複数の放送方式の信号を受信可能な装置の大規模化、及び、高コスト化を抑制する。
【解決手段】FEC部は、例えば、ISDB-Sの信号とDVB-S2の信号等の複数の放送方式の信号を処理する。データを記憶する記憶部としてのRAMは、例えば、ISDB-S等の所定の放送方式の信号を処理する第１の処理としてのバイトデインターリーブ等と、例えば、DVB-S2等の他の放送方式の信号を処理する第２の処理としてのLDPC復号等とで共用される。本技術は、例えば、複数の放送方式の信号を受信することが可能な受信装置等に適用できる。 （もっと読む）

【課題】無線通信システムにおいて、最初の伝送または再伝送における信頼性を向上させることができる伝送装置及びその伝送方法を提供する。
【解決手段】伝送方法は、第１の符号化されたビットを備える符号化されたデータを生成するために入力データを符号化し、第１のインターリーブされたビットを生成するために第１の符号化されたビットをインターリーブし、処理されたビットを生成するために第１の符号化されたビットを部分的にスワップし、インターリーブされたビットを所定の変調方式における変調シンボルにマップさせ、変調シンボルを伝送する。 （もっと読む）

【課題】
外部メモリを用いてインタリーブ処理を行う際の速度低下を防ぐことのできるインタリーブ装置およびインタリーブ手法を提供することを目的とする。
【解決手段】
本発明のインタリーブ装置は、データを一時的に格納するメモリと、前記メモリへ前記データを書き込む書込手段と、前記メモリに格納された前記データを読み出す読出手段と、を有し、前記書込手段は、前記データを前記メモリに書き込む際に、所定の個数の前記データをグループ分けし、同じ前記グループに属する前記個数の前記データについて格納されるアドレスが連続するように予め前記データを並べ替え、前記読出手段は、アドレスが連続して格納された前記個数の前記グループに属する前記データを、前記グループ毎に異なる遅延時間後に読み出した後に、所定のインタリーブ処理された順序となるように前記データを並べ替える。 （もっと読む）

【課題】変調ダイバーシティのためのシステム及び方法を提供する。
【解決手段】インターリービングのための方法において、ビット逆転方法でインターレースの副搬送波をインターリーブすることと、ビット逆転方法でインターレースをインターリーブすることと、を備える。ビット逆転方法におけるインターレースの副搬送波をインターリーブすることは、インターレース表を用いて割り当てられたスロットインデックスに従って、コンステレーションシーケンスのシンボルをシーケンシャル線形方法における対応する副搬送波にマッピングすることを含む。 （もっと読む）

【課題】同時スイッチングエラーと特定の信号線上の多発エラーとの双方に対してエラー訂正能力を確保するのは困難であること。
【解決手段】符号語生成部は、入力されたワードに誤り検出訂正符号を付加して符合語を生成する。変換部は、生成された複数の符号語を、ワードと同じビット数の情報ビットと誤り検出訂正符号と同じビット数の符号ビットとを含むビット列に分割し、ビット列単位で、ビット列の情報ビットを第１の信号線群に出力するとともに符号ビットを第２の信号線群に出力する。変換部は、上記ビット列への分割では、同じ符号語の複数のビットが第１および第２の信号線群の範囲または第１および第２の信号線群を構成する部分信号線群の範囲で同一のタイミングで出力されることがなく、且つ、同じ符号語の誤り検出訂正符号の各ビットが第２の信号線群のそれぞれ異なる信号線に出力されるという条件を満たすように分割を行う。 （もっと読む）

【課題】複数のプロセッサを用いた並列復号化におけるメモリ・アクセスの効率を向上する。
【解決手段】Ｍ個のＷ値ウィンドウを含むデータ・ブロックをインターリーブするためのデータ・インターリーブ回路（３０６）および方法が、ウィンドウ内インデックスｗとＭ個の要素を有するウィンドウ間置換ベクトルｍとを生成するためのインデックス生成器（５００）と、ウィンドウ内インデックスｗを有するＭ個のデータ値をメモリから受信するように動作可能であり、さらに、ウィンドウ間置換ベクトルｍに従ってＭ個のデータ値を並べ直して、並べ直したデータ値を出力するように動作可能なウィンドウ間置換回路（５０４）とを備える。インデックス生成器は、置換多項式に従ってウィンドウ内インデックスｗとウィンドウ間置換ベクトルｍとを生成する再帰回路を含む。１つの応用例では、並べ直したデータ値をターボ復号器のＭ個の並列プロセッサに送る。 （もっと読む）

【課題】通信システムのレートマッチング方法において、インターリーブされたデータビットのマトリクスにおけるデータビット・レートを、簡単な方法で所望のレートに整合させる。
【解決手段】一実施形態において、符号化されたデータビットを削除することにより、並列連接畳み込み符号化されたデータをインターリーブしてレートマッチングする方法であって、該符号化されたデータは、組織ビットおよびパリティビットを有しており、前記パリティビットとは別個に組織ビットをインターリーブするステップと、前記インターリーブされたパリティビットからパリティビットを削除してレートマッチングを提供するステップと、を含む方法が提供される。 （もっと読む）