インターリーブ・デジタイザ・チャネルの校正方法
【課題】インターリーブされたデジタイザ・チャネルCHを校正するのに、校正された複数のステップ発生器を必要とせず、現場又は工場にて簡単に実行できる方法を提供する。
【解決手段】各CH経路の出力用の帯域幅強調BWEフィルタ20を校正して、周波数及び位相特性を補償する。スイッチ14をインターリーブ・モードにして、CHの１つ前置増幅器12に供給される入力信号をそのCHのデジタイザ16に供給して基準デジタイザCH経路とする。CHの別の１つのデジタイザにも入力信号を供給してインターリーブ・デジタイザCH経路とする。基準デジタイザCH経路用及びインターリーブ・デジタイザCH経路用の対応するBWEフィルタ20の出力にFFTを実行し、インターリーブ・デジタイザ経路用のマッチ・フィルタを求め、インターリーブ・デジタイザCH経路の出力が全周波数にて基準デジタイザCH経路の出力に位相及び大きさでマッチさせる。
【解決手段】各CH経路の出力用の帯域幅強調BWEフィルタ20を校正して、周波数及び位相特性を補償する。スイッチ14をインターリーブ・モードにして、CHの１つ前置増幅器12に供給される入力信号をそのCHのデジタイザ16に供給して基準デジタイザCH経路とする。CHの別の１つのデジタイザにも入力信号を供給してインターリーブ・デジタイザCH経路とする。基準デジタイザCH経路用及びインターリーブ・デジタイザCH経路用の対応するBWEフィルタ20の出力にFFTを実行し、インターリーブ・デジタイザ経路用のマッチ・フィルタを求め、インターリーブ・デジタイザCH経路の出力が全周波数にて基準デジタイザCH経路の出力に位相及び大きさでマッチさせる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験測定機器の校正に関し、特に、複数のインターリーブ・デジタイザ・チャネル信号経路の間で全周波数にて位相及び大きさ（マグニチュード）のマッチを維持しながら、非常に高速のサンプル・レートでデータを取り込めるように、インターリーブ・デジタイザ・チャネル信号経路を校正する方法に関する。
【背景技術】
【０００２】
最新の４チャネル（複数チャネル）デジタル・ストレージ・オシロスコープでは、製造過程において長時間をかけて、これらチャネルを別々に校正している。より高速なサンプル・レートにするために、これらチャネルの２つ以上をインターリーブする際、正確なインターリーブのためには、入力信号に必要となる複数の新たな信号経路を互いに一致（マッチ）させなければならない。このためには、複数の経路を全ての周波数にて位相及び大きさの両方でマッチさせなければならない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００８−５２１０１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、複数チャネルを校正する従来の方法は、校正された複数のステップ発生器を必要とし、その結果、高周波数にて良好なマッチをさせるのが困難であった。
【０００５】
そこで、校正された複数のステップ発生器を必要とせず、インターリーブ（インターリーブされた）デジタイザ・チャネルを現場又は工場にて簡単に校正できる方法が望まれている。
【課題を解決するための手段】
【０００６】
本発明の態様は以下の通りである。
（１）複数チャネル・オシロスコープの各チャネル（Ch1〜CH4）が、入力信号を受ける前置増幅器（１２）と上記入力信号から得たサンプル・データを出力するデジタイザ（１６）とを有し、上記サンプル・データが波形を表し、上記前置増幅器及び上記デジタイザがスイッチ（１４）を介して直列に結合されてチャネル経路を形成する上記複数チャネル・オシロスコープのインターリーブ・デジタイザ・チャネルを校正する方法であって；各チャネル経路の出力用の帯域幅強調フィルタ（２０）を校正して、周波数及び位相特性を補償するステップと；上記スイッチをインターリーブ・モードにして、上記複数チャネルの１つ（Ch1）用の上記前置増幅器（12a）に供給される上記入力信号をそのチャネルの上記デジタイザ（16a）に供給して基準デジタイザ・チャネル経路（16a、18a、20a）を形成すると共に、上記複数チャネルの別の１つ（Ch2）用の上記デジタイザ（16b）に供給してインターリーブ・デジタイザ・チャネル経路（16b、18b、20b）を形成するステップと；マッチ・フィルタ（28a）を上記インターリーブ・チャネル経路の出力に適用したときに、上記インターリーブ・デジタイザ・チャネル経路の出力が全周波数にて上記基準デジタイザ・チャネル経路の出力に位相及び大きさでマッチするように、上記基準デジタイザ・チャネル経路用及び上記インターリーブ・デジタイザ・チャネル経路用の対応する上記帯域幅強調フィルタの出力に対して高速フーリエ変換（26a、26b）を実行して上記インターリーブ・デジタイザ経路用の上記マッチ・フィルタを計算するステップとを具えたインターリーブ・デジタイザ・チャネルの校正方法。なお、括弧内は、単に実施例との対応関係を示すだけであって、本発明を実施例に限定するものではない。
（２）上記基準デジタイザ・チャネル経路及び上記インターリーブ・デジタイザ・チャネル経路からの出力をインターリーブして、インターリーブ波形を形成するステップ（30a）を更に具えた態様１の方法。
（３）上記計算ステップは；校正されていない信号発生器（22）の出力を上記基準デジタイザ・チャネル経路用の上記前置増幅器の入力端に供給し；上記帯域幅強調フィルタの各々を適用した後に、上記基準デジタイザ・チャネル経路及び上記インターリーブ・デジタイザ・チャネル経路の出力に対して高速フーリエ変換（26）を実行して、所定周波数値よりも高い最高高調波にて、上記基準デジタイザ・チャネル経路及び上記インターリーブ・デジタイザ・チャネル経路の間の位相角度を求め；上記位相角度を上記基準デジタイザ・チャネル経路用の上記デジタイザのサンプル・クロックを遅延させる時間値に変換して、上記インターリーブ・デジタイザ・チャネル経路用の上記デジタイザ用の遅延されたサンプル・クロックとし；Filter=IFFT(LPF*X1/X2)としてマッチ・フィルタを計算する態様１の方法。なお、ＩＦＦＴは逆フーリエ変換、ＬＰＦはロウパス・フィルタ応答の高速フーリエ変換の値、Ｘ１は基準デジタイザ・チャネル経路の出力のＦＦＴの値、Ｘ２はインターリーブ・デジタイザ・チャネル経路の出力のＦＦＴの値。
（４）上記前置増幅器の入力端から上記校正されていない信号発生器を外し、上記インターリーブ・デジタイザ・チャネル経路からの波形出力を測定して上記インターリーブ・デジタイザ・チャネル経路の直流オフセットを測定するステップと；上記マッチ・フィルタを上記インターリーブ・デジタイザ・チャネル経路の出力に適用する前に、上記Filterから上記直流オフセットを減算するステップを更に具えた態様３の方法。
（５）複数チャネルの試験測定機器の各チャネル（Ch1〜Ch4）が前置増幅器（12）を有し、該前置増幅器がスイッチ（14）を介してデジタイザ（16）に直列結合されて入力信号を受け、上記デジタイザが波形を表すデータ・サンプルを発生し、製造用校正定数を用いて上記デジタルの各々からの出力を校正する各チャネル用の帯域幅強調フィルタ（20）を形成し、各チャネルの上記帯域幅にわたって大きさ及び位相特性を補正する形式である上記試験測定機器用のインターリーブ・デジタイザ・チャネルを校正する方法であって；上記スイッチをインターリーブ・モードにして、上記複数チャネルの１つ（Ch1）用の上記前置増幅器（12a）を介して供給される上記入力信号をそのチャネルの上記デジタイザ（16a）に供給して基準デジタイザ・チャネル経路（16a、18a、20a）を形成すると共に、上記複数チャネルの別の１つ（Ch2）用の上記デジタイザ（16b）に供給してインターリーブ・デジタイザ・チャネル経路（16b、18b、20b）を形成するステップと；マッチ・フィルタ（28）を上記インターリーブ・チャネル経路の出力に適用したときに、上記インターリーブ・デジタイザ・チャネル経路の出力が全周波数にて上記基準デジタイザ・チャネル経路の出力に位相及び大きさでマッチするように、上記基準デジタイザ・チャネル経路用及び上記インターリーブ・デジタイザ・チャネル経路用の対応する波形の出力に対して高速フーリエ変換（26）を実行して上記インターリーブ・デジタイザ経路用の上記マッチ・フィルタを計算するステップとを具えたインターリーブ・デジタイザ・チャネルの校正方法。
（６）上記基準デジタイザ・チャネル経路及び上記インターリーブ・デジタイザ・チャネル経路からの出力をインターリーブして、インターリーブ波形を形成するステップ（30）を更に具えた態様５の方法。
（７）上記計算ステップは；校正されていない信号発生器（22）の出力を上記基準デジタイザ・チャネル経路用の上記前置増幅器の入力端に供給し；上記帯域幅強調フィルタの各々を適用した後に、上記基準デジタイザ・チャネル経路及び上記インターリーブ・デジタイザ・チャネル経路の出力に対して高速フーリエ変換（26）を実行して、所定周波数値よりも高い最高高調波にて、上記基準デジタイザ・チャネル経路及び上記インターリーブ・デジタイザ・チャネル経路の間の位相角度を求め；上記位相角度を上記基準デジタイザ・チャネル経路用の上記デジタイザのサンプル・クロックを遅延させる時間値に変換して、上記インターリーブ・デジタイザ・チャネル経路用の上記デジタイザ用の遅延されたサンプル・クロックとし；Filter=IFFT(LPF*X1/X2)としてマッチ・フィルタを計算する態様５の方法。なお、ＩＦＦＴは逆フーリエ変換、ＬＰＦはロウパス・フィルタ応答の高速フーリエ変換の値、Ｘ１は基準デジタイザ・チャネル経路の出力のＦＦＴの値、Ｘ２はインターリーブ・デジタイザ・チャネル経路の出力のＦＦＴの値。
（８）上記前置増幅器の入力端から上記校正されていない信号発生器を外し、上記インターリーブ・デジタイザ・チャネル経路からの波形出力を測定して上記インターリーブ・デジタイザ・チャネル経路の直流オフセットを測定するステップと；上記マッチ・フィルタを上記インターリーブ・デジタイザ・チャネル経路の出力に適用する前に、上記Filterから上記直流オフセットを減算するステップを更に具えた態様７の方法。
【発明の効果】
【０００７】
本発明が提供する方法は、帯域幅強調フィルタにより校正された複数のインターリーブ（インターリーブされた）チャネル経路の１つを基準チャネルとして用い、追加のインターリーブ経路の各々に対して追加の補償フィルタを計算し、その結果を適用し、インターリーブ経路を基準チャネルにほぼ正確にマッチさせて、各デジタイザから得た入力信号に対してインターリーブ・チャネル経路をより正確にマッチさせることができる。本発明の方法により、ユーザは、未校正の高速信号発生器を用いて、インターリーブ経路をオンザフライでインターリーブ経路を簡単に校正できる。本発明の方法では、工場でのオシロスコープの追加校正を必要としない。また、本発明の方法は、製造工程においても用いることができる。本発明の方法は、デジタイザの基本サンプル・レートのナイキスト・ポイントよりも低いチャネル経路帯域幅に特に適用できる。
【０００８】
本発明の利点及び新規な特徴は、添付図を参照した以下の詳細な説明から明らかになろう。
【図面の簡単な説明】
【０００９】
【図１】従来の標準４チャネル・オシロスコープのブロック図である。
【図２】図１のオシロスコープを従来技術としてチャネル１及び２をインターリーブすると共にチャネル３及び４をインターリーブした場合のブロック図である。
【図３】本発明により、インターリーブ・デジタイザ経路を校正する際のブロック図である。
【図４】本発明により、どのようにフィルタを適用するかを示すブロック図である。
【図５】本発明により、１００ＧＳ／ｓインターリーブ・ソフトウェア・ツール用のメニューのスクリーン表示を示す図である。
【実施例】
【００１０】
図１は、従来の標準４チャネル（多チャネル）オシロスコープのブロック図である。かかるオシロスコープは、例えば、本願出願人のテクトロニクス社製ＤＰＯ７２００４Ｂ型デジタル・ストレージ・オシロスコープである。このような典型的な高性能デジタル・ストレージ・オシロスコープの入力段１０は、４チャネルの各々の帯域幅が２０ＧＨｚであり、サンプル・レートが５０ＧＳ／ｓである。各チャネルは、前置増幅器１２ａ、１２ｂ、１２ｃ、１２ｄ（総称して１２）を有し、各前置増幅器は、入力信号を受ける入力端と、出力端とを有する。前置増幅器１２からの出力は、スイッチ１４ａ、１４ｂ（総称して１４）に入力する。スイッチ１４は、全ての前置増幅器の出力が入力し４チャネルの出力を発生する単一のスイッチでもよく、又は、図示のように１対のスイッチでもよい。１対のスイッチの場合、一方のスイッチに最初の２チャネルの信号が入力し、他方のスイッチに残りの２チャネルの信号が入力する。スイッチ１４の出力は、デジタイザ（デジタル化回路）１６ａ、１６ｂ、１６ｃ、１６ｄ（総称して１６）の各々に入力する。デジタイザ１６の出力は、各チャネルのサンプル・データとして取込みメモリ１８ａ、１８ｂ、１８ｃ、１８ｄ（総称して１８）に入力する。取込みメモリ１８の出力は、帯域幅強調（ＢＷＥ: Bandwidth Enhance）フィルタ２０ａ、２０ｂ、２０ｃ、２０ｄ（総称して２０）の各々に入力し、表示用又は更なる処理用に波形データ（Ｗｆｍ）となる。帯域幅強調フィルタ２０により、前置増幅器１２の入力端から波形Ｗｆｍの出力端までの各チャネル経路を工場にて校正して、各前置増幅器及びデジタイザ経路の個別のチャネル経路の周波数及び位相特性をマッチさせる。
【００１１】
しかし、図２に示すように、インターリーブ経路（インターリーブされた経路）モードにスイッチが切り換えられると、チャネル１の入力端からチャネル２のデジタイザ１６ｂを介する信号経路は、工場にて校正されていない。チャネル３の入力端からチャネル４のデジタイザ１６ｄを経由する信号経路も同様である。この図示の実施例において、１００ＧＳ／ｓのサンプル・レートを仮定すると、２チャネルのみがインターリーブされることになり、デジタイザ１６のサンプル・レートが５０ＧＳ／ｓとなる。
【００１２】
後述の如く、本発明の技法は、工場でインターリーブ校正を更に行う必要なく、新たなインターリーブされたチャネル２経路及びチャネル４経路をユーザが容易に校正して、これらチャネル２経路及びチャネル４経路を、工場で校正されたチャネル１経路及びチャネル３経路にほぼ正確にマッチさせることができる。さらに、この技法は、必要なマッチ・フィルタ（一致用フィルタ）を形成する際に信号発生器の応答を数学的にキャンセルするため、校正された信号発生器を必要としない。オシロスコープに組み込むインターリーブ・コードを工場で校正する際にも、本発明の技法を用いてもよいことが理解できよう。しかし、後述では、ソフトウェア・スタンドアローン・アプリケーションとの関連での本発明の技法を説明する。
【００１３】
以下、本発明について、説明する。再び図１を参照する。製造において、各チャネルを特徴付け、ＢＷＥフィルタ２０を形成して、その設定値を不揮発性リード・オンリ・メモリ（ＮＶＲＡＭ）に蓄積する。ＢＷＥフィルタ２０は、その帯域幅にわたって各チャネルの信号の大きさ及び位相を補正する。現在の最新のデジタル・ストレージ・オシロスコープは、デジタイザを用いており、このデジタイザのサンプル・レートは、各チャネルで５０〜８０ＧＳ／ｓである。４個のデジタイザ１６の全てのサンプル・クロックは、各チャネルでのサンプル・ポイント時点にてサンプルを行うように設定される。この例において、５０ＧＳ／ｓのサンプル・レートにより、サンプル・インターバルが２０ピコ秒（２０ｐｓ）になる。
【００１４】
トラック・ホールド・スイッチ１４を図２に示すように設定して、２チャネルにて１００ＧＳ／ｓ動作の設定とする。この例では、チャネル２及び４のデジタイザ１６ｂ、１６ｄのサンプル・クロックは、チャネル１及び３のデジタイザ１６ａ、１６ｃのサンプル・クロックよりも１０ｐｓだけサンプルが遅くなるようにスキューされている（位相がずらされている）。波形が取込みメモリ１８に蓄積された後、デジタル化されたサンプルをチャネル１及び２の間でインターリーブして、１００ＧＳ／ｓの波形を得ることができる。
【００１５】
最初に、各チャネル用のＢＷＥフィルタ２０を調整するために、工場での校正定数を用いて、図１に示すように構成されたオシロスコープに対して、従来技術にて標準のオシロスコープ校正を行う。基本サンプル・レート（この例では、５０ＧＳ／ｓ）にて波形を捕捉し、４０００の如き大きな数の平均を求める。次に、オシロスコープを図３に示すように構成する。ここでは、未校正のステップ発生器２２がパワー・スプリッタ２４を介してチャネル１及び３の入力端に結合されるので、チャネル１及び３の両方のチャネルを同時に校正できる。チャネル１は、適切なスイッチ１４ａを介して、チャネル１用のデジタイザ１６ａ及びチャネル２用のデジタイザ１６ｂの両方に接続される。同様に、チャネル３は、適切なスイッチ１４ｂを介してチャネル３用のデジタイザ１６ｃ及びチャネル４用のデジタイザ１６ｄに接続される。ＢＷＥフィルタ２０ａ、２０ｃを、メモリ１８からの対応デジタル化波形の各々に適用して、チャネル１及び３の各々の位相及び大きさの応答を補正して、これらチャネル１及び３を基準チャネルとする。しかし、インターリーブ・チャネルであるチャネル２及び４の各々に対するＢＷＥフィルタ２０ｂ、２０ｄは、正確に補正されていない、即ち、対応するチャネル１及び３の位相及び周波数特性とマッチしない。これら２つのインターリーブ・チャネルを後述のように補正する。
【００１６】
ＢＷＥフィルタ２０の各々の出力端での各デジタル化波形に対して、高速フーリエ変換（ＦＦＴ）ブロック２６にてＦＦＴ計算をする。２ＧＨｚより高い最高高調波周波数、又はいくつかの他の所定値に対する検索を実行する。複数の被測定チャネル間での遅延が周期の半分よりも大きくならないように周波数選択を行う。これは、位相が巻き込まれないようにするのを確実にするために必要である。選択した周波数にてＦＦＴデータから位相を計算して、チャネル１をｐ１とし、チャネル２をｐ２とする。ｐ２＝ｐ２−ｐ１と割り当てて、位相を巻き込まないようにして、ｐ１＝０に設定する。次に、位相角度を時間ｔ１に変換して、チャネル１及び２の間の時間遅延を求める。同じ手順をチャネル３及び４にも繰り返して、チャネル３及び４の間の遅延時間であるｔ３を求める。
【００１７】
ｔ１及びｔ３の値を用いて、デジタイザ１６のサンプル・クロック間の時間遅延を制御して、チャネル２のサンプル・クロックをチャネル１に対して１０ｐｓだけ遅延させる。同様に、チャネル４のサンプル・クロックをチャネル３のサンプル・クロックから１０ｐｓだけ遅延するようにクロック遅延を設定する。
【００１８】
チャネル２及び４の経路の直流オフセット（Offset2及びOffset4）を測定する。この測定を行うには、ステップ発生器２２を外し、ＢＷＥフィルタ２０ｂ及び２０ｄの出力である波形Wfm2及びWfm4を測定する。次に、マッチ・フィルタ２８ａ（Filter2）を計算し、チャネル２の波形（Ch2wfm）に適用すると、チャネル１の波形（Ch1wfm）とほぼ正確に同じ応答になる。他のマッチ・フィルタ２８ｂ（Filter4）を計算し、チャネル４の波形（Ch4wfm）に適用すると、チャネル３の波形（Ch3wfm）とほぼ正確に同じ応答になる。この計算は、次のようになる。
Filter2=IFFT(LPF*X1/X2)
ここで、IFFTは、逆フーリエ変換であり、*は、乗算記号であり、LPFは、ロウパス・フィルタ応答のＦＦＴの値であり、X1は、ＦＦＴ変換ブロック２６ａの出力の値であり、X2は、ＦＦＴ変換ブロック２６ｂの出力の値である。最終結果の停止帯域（ストップ・バンド）での最大減衰を補償する。同様に、
Filter4=IFFT(LPF*X3/X4)
である。なお、X3は、ＦＦＴ変換ブロック２６ｃの出力の値であり、X4は、ＦＦＴ変換ブロック２６ｄの出力の値である。Filter2及びFilter4は、波形のスケーリング（拡大縮小）する大きさ及び位相を補正する。マッチ・フィルタ２８に適用する前に、まずOffset2及びOffset4をこれれから減算する。
【００１９】
図４は、取込みシステムの実時間動作期間中に、各取込み波形セットで、フィルタ２８ａ、２８ｂ及びインターリーブ動作ブロック３０ａ、３０ｂをどのように動作させるかを示す。チャネル１〜４の各々に対して各ＢＷＥフィルタ２０を特に計算する。しかし、この構成において、チャネル２及び４用のＢＷＥフィルタは、実際には、この２ウェイ（2 Way）接続用の正確なフィルタではない。チャネル１及び３用のＢＷＥフィルタは、これらチャネル用の正確なフィルタである。よって、オンにされたチャネル２及び４用のチャネルＢＷＥフィルタにより本システムを校正するかはオプションである。しかし、オシロスコープにおいて、これらフィルタは、一方を用いれば、プローブ・フィルタと組み合わされ、ユーザがメニューからそれを選択すれば、ロウパス・フィルタと組合される。このため、これらフィルタを図４に含める。
【００２０】
オシロスコープの帯域幅（この例では２０ＧＨｚ）がデジタイザ１６の基本サンプル・レート（５０ＧＳ／ｓ）のナイキスト・ポイント未満である。よって、１００ＧＳ／ｓレートにて最終フィルタ３２ａ、３２ｂ（ＬＰＦ）に適用できる。ロウパス・フィルタ（ＬＰＦ）３２は、チャネルの帯域幅よりもわずかに高いカットオフ周波数を示す。よって、最終波形Wfmi（iは、１〜４）でのチャネルの如何なる小さなミスマッチも、このフィルタにより緩和される。ＬＰＦフィルタ３２が顕著な高周波数ノイズ減衰を行うことが当業者には理解できよう。インターリーブ機能の前に、このＬＰＦを５０ＧＳ／ｓ波形に適用する。よって、５０ＧＳ／ｓシステムでは、カットオフ周波数が２５ＧＨｚ未満であり、同様に、２０ＧＨｚ帯域幅チャネルでは２２ＧＨｚ付近である。
【００２１】
チャネルの帯域幅が基本サンプル・レートのナイキスト・ポイントよりも広いと、Filter2及びFilter4を計算するために計算式にＬＰＦフィルタを適用しないし、この技術を適用しない。
【００２２】
スペクトラム帯域幅の２倍にわたる基本サンプル・レートにて、インターリーブ動作は、ノイズを拡散する傾向にある。よって、最終ＬＰＦフィルタ３２の適用がノイズを減らす。
【００２３】
以下は、１００ＧＳ／ｓインターリーブ・ツール用のMatlab（登録商標）ソフトウェア・アプリケーションの例である。このメニュー５００は、図５に示され、上述のように、プロットタイプのインターリーブ制御システムを示す。これは、オシロスコープをオンにし、ＧＰＩＢコマンドを用い、ＶＩＳＡ（Virtual Instrument Software Architecture）インタフェースを介してオシロスコープを制御する。これは、ＧＰＩＢコマンドを用いて、２ウェイにスコープ・トラック・ホールド・スイッチ１４を設定できる。
【００２４】
校正メニューにより、ユーザは、完全な校正手順により、インターリーブ・チャネルに必要なフィルタ２８を形成し、デジタイザ・クロック・スキューも校正できる。校正を行った後、Ａｃｑ（取込み）ボタンを押して、波形を捕捉し、図４に示す如きデジタル信号処理（ＤＳＰ）を実行し、wfml1及びwfml3波形をオシロスコープの基準１（Ref1）及び基準３（Ref3）「スロット」に戻す。オシロスコープのＧＰＩＢシステムを介して、このアプリケーションを制御し、インターリーブされた波形を取り込める。
【００２５】
よって、本発明の方法は、まず各チャネル用のＢＷＥフィルタを従来技術で校正し、各チャネル波形出力用にＦＦＴに基づいてインターリーブ経路用のマッチ・フィルタを計算して、対応基準経路と実質的に正確にマッチさせることにより、インターリーブ・デジタイザ・チャネルを校正できる。
【符号の説明】
【００２６】
１０ オシロスコープの入力段
１２ 前置増幅器
１４ スイッチ
１６ デジタイザ
１８ メモリ
２０ ＢＷＥフィルタ
２２ ステップ発生器
２４ スプリッタ
２６ ＦＦＴブロック
２８ マッチ・フィルタ
３０ インターリーブ動作ブロック
３２ ロウパス・フィルタ
【技術分野】
【０００１】
本発明は、試験測定機器の校正に関し、特に、複数のインターリーブ・デジタイザ・チャネル信号経路の間で全周波数にて位相及び大きさ（マグニチュード）のマッチを維持しながら、非常に高速のサンプル・レートでデータを取り込めるように、インターリーブ・デジタイザ・チャネル信号経路を校正する方法に関する。
【背景技術】
【０００２】
最新の４チャネル（複数チャネル）デジタル・ストレージ・オシロスコープでは、製造過程において長時間をかけて、これらチャネルを別々に校正している。より高速なサンプル・レートにするために、これらチャネルの２つ以上をインターリーブする際、正確なインターリーブのためには、入力信号に必要となる複数の新たな信号経路を互いに一致（マッチ）させなければならない。このためには、複数の経路を全ての周波数にて位相及び大きさの両方でマッチさせなければならない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００８−５２１０１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、複数チャネルを校正する従来の方法は、校正された複数のステップ発生器を必要とし、その結果、高周波数にて良好なマッチをさせるのが困難であった。
【０００５】
そこで、校正された複数のステップ発生器を必要とせず、インターリーブ（インターリーブされた）デジタイザ・チャネルを現場又は工場にて簡単に校正できる方法が望まれている。
【課題を解決するための手段】
【０００６】
本発明の態様は以下の通りである。
（１）複数チャネル・オシロスコープの各チャネル（Ch1〜CH4）が、入力信号を受ける前置増幅器（１２）と上記入力信号から得たサンプル・データを出力するデジタイザ（１６）とを有し、上記サンプル・データが波形を表し、上記前置増幅器及び上記デジタイザがスイッチ（１４）を介して直列に結合されてチャネル経路を形成する上記複数チャネル・オシロスコープのインターリーブ・デジタイザ・チャネルを校正する方法であって；各チャネル経路の出力用の帯域幅強調フィルタ（２０）を校正して、周波数及び位相特性を補償するステップと；上記スイッチをインターリーブ・モードにして、上記複数チャネルの１つ（Ch1）用の上記前置増幅器（12a）に供給される上記入力信号をそのチャネルの上記デジタイザ（16a）に供給して基準デジタイザ・チャネル経路（16a、18a、20a）を形成すると共に、上記複数チャネルの別の１つ（Ch2）用の上記デジタイザ（16b）に供給してインターリーブ・デジタイザ・チャネル経路（16b、18b、20b）を形成するステップと；マッチ・フィルタ（28a）を上記インターリーブ・チャネル経路の出力に適用したときに、上記インターリーブ・デジタイザ・チャネル経路の出力が全周波数にて上記基準デジタイザ・チャネル経路の出力に位相及び大きさでマッチするように、上記基準デジタイザ・チャネル経路用及び上記インターリーブ・デジタイザ・チャネル経路用の対応する上記帯域幅強調フィルタの出力に対して高速フーリエ変換（26a、26b）を実行して上記インターリーブ・デジタイザ経路用の上記マッチ・フィルタを計算するステップとを具えたインターリーブ・デジタイザ・チャネルの校正方法。なお、括弧内は、単に実施例との対応関係を示すだけであって、本発明を実施例に限定するものではない。
（２）上記基準デジタイザ・チャネル経路及び上記インターリーブ・デジタイザ・チャネル経路からの出力をインターリーブして、インターリーブ波形を形成するステップ（30a）を更に具えた態様１の方法。
（３）上記計算ステップは；校正されていない信号発生器（22）の出力を上記基準デジタイザ・チャネル経路用の上記前置増幅器の入力端に供給し；上記帯域幅強調フィルタの各々を適用した後に、上記基準デジタイザ・チャネル経路及び上記インターリーブ・デジタイザ・チャネル経路の出力に対して高速フーリエ変換（26）を実行して、所定周波数値よりも高い最高高調波にて、上記基準デジタイザ・チャネル経路及び上記インターリーブ・デジタイザ・チャネル経路の間の位相角度を求め；上記位相角度を上記基準デジタイザ・チャネル経路用の上記デジタイザのサンプル・クロックを遅延させる時間値に変換して、上記インターリーブ・デジタイザ・チャネル経路用の上記デジタイザ用の遅延されたサンプル・クロックとし；Filter=IFFT(LPF*X1/X2)としてマッチ・フィルタを計算する態様１の方法。なお、ＩＦＦＴは逆フーリエ変換、ＬＰＦはロウパス・フィルタ応答の高速フーリエ変換の値、Ｘ１は基準デジタイザ・チャネル経路の出力のＦＦＴの値、Ｘ２はインターリーブ・デジタイザ・チャネル経路の出力のＦＦＴの値。
（４）上記前置増幅器の入力端から上記校正されていない信号発生器を外し、上記インターリーブ・デジタイザ・チャネル経路からの波形出力を測定して上記インターリーブ・デジタイザ・チャネル経路の直流オフセットを測定するステップと；上記マッチ・フィルタを上記インターリーブ・デジタイザ・チャネル経路の出力に適用する前に、上記Filterから上記直流オフセットを減算するステップを更に具えた態様３の方法。
（５）複数チャネルの試験測定機器の各チャネル（Ch1〜Ch4）が前置増幅器（12）を有し、該前置増幅器がスイッチ（14）を介してデジタイザ（16）に直列結合されて入力信号を受け、上記デジタイザが波形を表すデータ・サンプルを発生し、製造用校正定数を用いて上記デジタルの各々からの出力を校正する各チャネル用の帯域幅強調フィルタ（20）を形成し、各チャネルの上記帯域幅にわたって大きさ及び位相特性を補正する形式である上記試験測定機器用のインターリーブ・デジタイザ・チャネルを校正する方法であって；上記スイッチをインターリーブ・モードにして、上記複数チャネルの１つ（Ch1）用の上記前置増幅器（12a）を介して供給される上記入力信号をそのチャネルの上記デジタイザ（16a）に供給して基準デジタイザ・チャネル経路（16a、18a、20a）を形成すると共に、上記複数チャネルの別の１つ（Ch2）用の上記デジタイザ（16b）に供給してインターリーブ・デジタイザ・チャネル経路（16b、18b、20b）を形成するステップと；マッチ・フィルタ（28）を上記インターリーブ・チャネル経路の出力に適用したときに、上記インターリーブ・デジタイザ・チャネル経路の出力が全周波数にて上記基準デジタイザ・チャネル経路の出力に位相及び大きさでマッチするように、上記基準デジタイザ・チャネル経路用及び上記インターリーブ・デジタイザ・チャネル経路用の対応する波形の出力に対して高速フーリエ変換（26）を実行して上記インターリーブ・デジタイザ経路用の上記マッチ・フィルタを計算するステップとを具えたインターリーブ・デジタイザ・チャネルの校正方法。
（６）上記基準デジタイザ・チャネル経路及び上記インターリーブ・デジタイザ・チャネル経路からの出力をインターリーブして、インターリーブ波形を形成するステップ（30）を更に具えた態様５の方法。
（７）上記計算ステップは；校正されていない信号発生器（22）の出力を上記基準デジタイザ・チャネル経路用の上記前置増幅器の入力端に供給し；上記帯域幅強調フィルタの各々を適用した後に、上記基準デジタイザ・チャネル経路及び上記インターリーブ・デジタイザ・チャネル経路の出力に対して高速フーリエ変換（26）を実行して、所定周波数値よりも高い最高高調波にて、上記基準デジタイザ・チャネル経路及び上記インターリーブ・デジタイザ・チャネル経路の間の位相角度を求め；上記位相角度を上記基準デジタイザ・チャネル経路用の上記デジタイザのサンプル・クロックを遅延させる時間値に変換して、上記インターリーブ・デジタイザ・チャネル経路用の上記デジタイザ用の遅延されたサンプル・クロックとし；Filter=IFFT(LPF*X1/X2)としてマッチ・フィルタを計算する態様５の方法。なお、ＩＦＦＴは逆フーリエ変換、ＬＰＦはロウパス・フィルタ応答の高速フーリエ変換の値、Ｘ１は基準デジタイザ・チャネル経路の出力のＦＦＴの値、Ｘ２はインターリーブ・デジタイザ・チャネル経路の出力のＦＦＴの値。
（８）上記前置増幅器の入力端から上記校正されていない信号発生器を外し、上記インターリーブ・デジタイザ・チャネル経路からの波形出力を測定して上記インターリーブ・デジタイザ・チャネル経路の直流オフセットを測定するステップと；上記マッチ・フィルタを上記インターリーブ・デジタイザ・チャネル経路の出力に適用する前に、上記Filterから上記直流オフセットを減算するステップを更に具えた態様７の方法。
【発明の効果】
【０００７】
本発明が提供する方法は、帯域幅強調フィルタにより校正された複数のインターリーブ（インターリーブされた）チャネル経路の１つを基準チャネルとして用い、追加のインターリーブ経路の各々に対して追加の補償フィルタを計算し、その結果を適用し、インターリーブ経路を基準チャネルにほぼ正確にマッチさせて、各デジタイザから得た入力信号に対してインターリーブ・チャネル経路をより正確にマッチさせることができる。本発明の方法により、ユーザは、未校正の高速信号発生器を用いて、インターリーブ経路をオンザフライでインターリーブ経路を簡単に校正できる。本発明の方法では、工場でのオシロスコープの追加校正を必要としない。また、本発明の方法は、製造工程においても用いることができる。本発明の方法は、デジタイザの基本サンプル・レートのナイキスト・ポイントよりも低いチャネル経路帯域幅に特に適用できる。
【０００８】
本発明の利点及び新規な特徴は、添付図を参照した以下の詳細な説明から明らかになろう。
【図面の簡単な説明】
【０００９】
【図１】従来の標準４チャネル・オシロスコープのブロック図である。
【図２】図１のオシロスコープを従来技術としてチャネル１及び２をインターリーブすると共にチャネル３及び４をインターリーブした場合のブロック図である。
【図３】本発明により、インターリーブ・デジタイザ経路を校正する際のブロック図である。
【図４】本発明により、どのようにフィルタを適用するかを示すブロック図である。
【図５】本発明により、１００ＧＳ／ｓインターリーブ・ソフトウェア・ツール用のメニューのスクリーン表示を示す図である。
【実施例】
【００１０】
図１は、従来の標準４チャネル（多チャネル）オシロスコープのブロック図である。かかるオシロスコープは、例えば、本願出願人のテクトロニクス社製ＤＰＯ７２００４Ｂ型デジタル・ストレージ・オシロスコープである。このような典型的な高性能デジタル・ストレージ・オシロスコープの入力段１０は、４チャネルの各々の帯域幅が２０ＧＨｚであり、サンプル・レートが５０ＧＳ／ｓである。各チャネルは、前置増幅器１２ａ、１２ｂ、１２ｃ、１２ｄ（総称して１２）を有し、各前置増幅器は、入力信号を受ける入力端と、出力端とを有する。前置増幅器１２からの出力は、スイッチ１４ａ、１４ｂ（総称して１４）に入力する。スイッチ１４は、全ての前置増幅器の出力が入力し４チャネルの出力を発生する単一のスイッチでもよく、又は、図示のように１対のスイッチでもよい。１対のスイッチの場合、一方のスイッチに最初の２チャネルの信号が入力し、他方のスイッチに残りの２チャネルの信号が入力する。スイッチ１４の出力は、デジタイザ（デジタル化回路）１６ａ、１６ｂ、１６ｃ、１６ｄ（総称して１６）の各々に入力する。デジタイザ１６の出力は、各チャネルのサンプル・データとして取込みメモリ１８ａ、１８ｂ、１８ｃ、１８ｄ（総称して１８）に入力する。取込みメモリ１８の出力は、帯域幅強調（ＢＷＥ: Bandwidth Enhance）フィルタ２０ａ、２０ｂ、２０ｃ、２０ｄ（総称して２０）の各々に入力し、表示用又は更なる処理用に波形データ（Ｗｆｍ）となる。帯域幅強調フィルタ２０により、前置増幅器１２の入力端から波形Ｗｆｍの出力端までの各チャネル経路を工場にて校正して、各前置増幅器及びデジタイザ経路の個別のチャネル経路の周波数及び位相特性をマッチさせる。
【００１１】
しかし、図２に示すように、インターリーブ経路（インターリーブされた経路）モードにスイッチが切り換えられると、チャネル１の入力端からチャネル２のデジタイザ１６ｂを介する信号経路は、工場にて校正されていない。チャネル３の入力端からチャネル４のデジタイザ１６ｄを経由する信号経路も同様である。この図示の実施例において、１００ＧＳ／ｓのサンプル・レートを仮定すると、２チャネルのみがインターリーブされることになり、デジタイザ１６のサンプル・レートが５０ＧＳ／ｓとなる。
【００１２】
後述の如く、本発明の技法は、工場でインターリーブ校正を更に行う必要なく、新たなインターリーブされたチャネル２経路及びチャネル４経路をユーザが容易に校正して、これらチャネル２経路及びチャネル４経路を、工場で校正されたチャネル１経路及びチャネル３経路にほぼ正確にマッチさせることができる。さらに、この技法は、必要なマッチ・フィルタ（一致用フィルタ）を形成する際に信号発生器の応答を数学的にキャンセルするため、校正された信号発生器を必要としない。オシロスコープに組み込むインターリーブ・コードを工場で校正する際にも、本発明の技法を用いてもよいことが理解できよう。しかし、後述では、ソフトウェア・スタンドアローン・アプリケーションとの関連での本発明の技法を説明する。
【００１３】
以下、本発明について、説明する。再び図１を参照する。製造において、各チャネルを特徴付け、ＢＷＥフィルタ２０を形成して、その設定値を不揮発性リード・オンリ・メモリ（ＮＶＲＡＭ）に蓄積する。ＢＷＥフィルタ２０は、その帯域幅にわたって各チャネルの信号の大きさ及び位相を補正する。現在の最新のデジタル・ストレージ・オシロスコープは、デジタイザを用いており、このデジタイザのサンプル・レートは、各チャネルで５０〜８０ＧＳ／ｓである。４個のデジタイザ１６の全てのサンプル・クロックは、各チャネルでのサンプル・ポイント時点にてサンプルを行うように設定される。この例において、５０ＧＳ／ｓのサンプル・レートにより、サンプル・インターバルが２０ピコ秒（２０ｐｓ）になる。
【００１４】
トラック・ホールド・スイッチ１４を図２に示すように設定して、２チャネルにて１００ＧＳ／ｓ動作の設定とする。この例では、チャネル２及び４のデジタイザ１６ｂ、１６ｄのサンプル・クロックは、チャネル１及び３のデジタイザ１６ａ、１６ｃのサンプル・クロックよりも１０ｐｓだけサンプルが遅くなるようにスキューされている（位相がずらされている）。波形が取込みメモリ１８に蓄積された後、デジタル化されたサンプルをチャネル１及び２の間でインターリーブして、１００ＧＳ／ｓの波形を得ることができる。
【００１５】
最初に、各チャネル用のＢＷＥフィルタ２０を調整するために、工場での校正定数を用いて、図１に示すように構成されたオシロスコープに対して、従来技術にて標準のオシロスコープ校正を行う。基本サンプル・レート（この例では、５０ＧＳ／ｓ）にて波形を捕捉し、４０００の如き大きな数の平均を求める。次に、オシロスコープを図３に示すように構成する。ここでは、未校正のステップ発生器２２がパワー・スプリッタ２４を介してチャネル１及び３の入力端に結合されるので、チャネル１及び３の両方のチャネルを同時に校正できる。チャネル１は、適切なスイッチ１４ａを介して、チャネル１用のデジタイザ１６ａ及びチャネル２用のデジタイザ１６ｂの両方に接続される。同様に、チャネル３は、適切なスイッチ１４ｂを介してチャネル３用のデジタイザ１６ｃ及びチャネル４用のデジタイザ１６ｄに接続される。ＢＷＥフィルタ２０ａ、２０ｃを、メモリ１８からの対応デジタル化波形の各々に適用して、チャネル１及び３の各々の位相及び大きさの応答を補正して、これらチャネル１及び３を基準チャネルとする。しかし、インターリーブ・チャネルであるチャネル２及び４の各々に対するＢＷＥフィルタ２０ｂ、２０ｄは、正確に補正されていない、即ち、対応するチャネル１及び３の位相及び周波数特性とマッチしない。これら２つのインターリーブ・チャネルを後述のように補正する。
【００１６】
ＢＷＥフィルタ２０の各々の出力端での各デジタル化波形に対して、高速フーリエ変換（ＦＦＴ）ブロック２６にてＦＦＴ計算をする。２ＧＨｚより高い最高高調波周波数、又はいくつかの他の所定値に対する検索を実行する。複数の被測定チャネル間での遅延が周期の半分よりも大きくならないように周波数選択を行う。これは、位相が巻き込まれないようにするのを確実にするために必要である。選択した周波数にてＦＦＴデータから位相を計算して、チャネル１をｐ１とし、チャネル２をｐ２とする。ｐ２＝ｐ２−ｐ１と割り当てて、位相を巻き込まないようにして、ｐ１＝０に設定する。次に、位相角度を時間ｔ１に変換して、チャネル１及び２の間の時間遅延を求める。同じ手順をチャネル３及び４にも繰り返して、チャネル３及び４の間の遅延時間であるｔ３を求める。
【００１７】
ｔ１及びｔ３の値を用いて、デジタイザ１６のサンプル・クロック間の時間遅延を制御して、チャネル２のサンプル・クロックをチャネル１に対して１０ｐｓだけ遅延させる。同様に、チャネル４のサンプル・クロックをチャネル３のサンプル・クロックから１０ｐｓだけ遅延するようにクロック遅延を設定する。
【００１８】
チャネル２及び４の経路の直流オフセット（Offset2及びOffset4）を測定する。この測定を行うには、ステップ発生器２２を外し、ＢＷＥフィルタ２０ｂ及び２０ｄの出力である波形Wfm2及びWfm4を測定する。次に、マッチ・フィルタ２８ａ（Filter2）を計算し、チャネル２の波形（Ch2wfm）に適用すると、チャネル１の波形（Ch1wfm）とほぼ正確に同じ応答になる。他のマッチ・フィルタ２８ｂ（Filter4）を計算し、チャネル４の波形（Ch4wfm）に適用すると、チャネル３の波形（Ch3wfm）とほぼ正確に同じ応答になる。この計算は、次のようになる。
Filter2=IFFT(LPF*X1/X2)
ここで、IFFTは、逆フーリエ変換であり、*は、乗算記号であり、LPFは、ロウパス・フィルタ応答のＦＦＴの値であり、X1は、ＦＦＴ変換ブロック２６ａの出力の値であり、X2は、ＦＦＴ変換ブロック２６ｂの出力の値である。最終結果の停止帯域（ストップ・バンド）での最大減衰を補償する。同様に、
Filter4=IFFT(LPF*X3/X4)
である。なお、X3は、ＦＦＴ変換ブロック２６ｃの出力の値であり、X4は、ＦＦＴ変換ブロック２６ｄの出力の値である。Filter2及びFilter4は、波形のスケーリング（拡大縮小）する大きさ及び位相を補正する。マッチ・フィルタ２８に適用する前に、まずOffset2及びOffset4をこれれから減算する。
【００１９】
図４は、取込みシステムの実時間動作期間中に、各取込み波形セットで、フィルタ２８ａ、２８ｂ及びインターリーブ動作ブロック３０ａ、３０ｂをどのように動作させるかを示す。チャネル１〜４の各々に対して各ＢＷＥフィルタ２０を特に計算する。しかし、この構成において、チャネル２及び４用のＢＷＥフィルタは、実際には、この２ウェイ（2 Way）接続用の正確なフィルタではない。チャネル１及び３用のＢＷＥフィルタは、これらチャネル用の正確なフィルタである。よって、オンにされたチャネル２及び４用のチャネルＢＷＥフィルタにより本システムを校正するかはオプションである。しかし、オシロスコープにおいて、これらフィルタは、一方を用いれば、プローブ・フィルタと組み合わされ、ユーザがメニューからそれを選択すれば、ロウパス・フィルタと組合される。このため、これらフィルタを図４に含める。
【００２０】
オシロスコープの帯域幅（この例では２０ＧＨｚ）がデジタイザ１６の基本サンプル・レート（５０ＧＳ／ｓ）のナイキスト・ポイント未満である。よって、１００ＧＳ／ｓレートにて最終フィルタ３２ａ、３２ｂ（ＬＰＦ）に適用できる。ロウパス・フィルタ（ＬＰＦ）３２は、チャネルの帯域幅よりもわずかに高いカットオフ周波数を示す。よって、最終波形Wfmi（iは、１〜４）でのチャネルの如何なる小さなミスマッチも、このフィルタにより緩和される。ＬＰＦフィルタ３２が顕著な高周波数ノイズ減衰を行うことが当業者には理解できよう。インターリーブ機能の前に、このＬＰＦを５０ＧＳ／ｓ波形に適用する。よって、５０ＧＳ／ｓシステムでは、カットオフ周波数が２５ＧＨｚ未満であり、同様に、２０ＧＨｚ帯域幅チャネルでは２２ＧＨｚ付近である。
【００２１】
チャネルの帯域幅が基本サンプル・レートのナイキスト・ポイントよりも広いと、Filter2及びFilter4を計算するために計算式にＬＰＦフィルタを適用しないし、この技術を適用しない。
【００２２】
スペクトラム帯域幅の２倍にわたる基本サンプル・レートにて、インターリーブ動作は、ノイズを拡散する傾向にある。よって、最終ＬＰＦフィルタ３２の適用がノイズを減らす。
【００２３】
以下は、１００ＧＳ／ｓインターリーブ・ツール用のMatlab（登録商標）ソフトウェア・アプリケーションの例である。このメニュー５００は、図５に示され、上述のように、プロットタイプのインターリーブ制御システムを示す。これは、オシロスコープをオンにし、ＧＰＩＢコマンドを用い、ＶＩＳＡ（Virtual Instrument Software Architecture）インタフェースを介してオシロスコープを制御する。これは、ＧＰＩＢコマンドを用いて、２ウェイにスコープ・トラック・ホールド・スイッチ１４を設定できる。
【００２４】
校正メニューにより、ユーザは、完全な校正手順により、インターリーブ・チャネルに必要なフィルタ２８を形成し、デジタイザ・クロック・スキューも校正できる。校正を行った後、Ａｃｑ（取込み）ボタンを押して、波形を捕捉し、図４に示す如きデジタル信号処理（ＤＳＰ）を実行し、wfml1及びwfml3波形をオシロスコープの基準１（Ref1）及び基準３（Ref3）「スロット」に戻す。オシロスコープのＧＰＩＢシステムを介して、このアプリケーションを制御し、インターリーブされた波形を取り込める。
【００２５】
よって、本発明の方法は、まず各チャネル用のＢＷＥフィルタを従来技術で校正し、各チャネル波形出力用にＦＦＴに基づいてインターリーブ経路用のマッチ・フィルタを計算して、対応基準経路と実質的に正確にマッチさせることにより、インターリーブ・デジタイザ・チャネルを校正できる。
【符号の説明】
【００２６】
１０ オシロスコープの入力段
１２ 前置増幅器
１４ スイッチ
１６ デジタイザ
１８ メモリ
２０ ＢＷＥフィルタ
２２ ステップ発生器
２４ スプリッタ
２６ ＦＦＴブロック
２８ マッチ・フィルタ
３０ インターリーブ動作ブロック
３２ ロウパス・フィルタ
【特許請求の範囲】
【請求項１】
複数チャネル・オシロスコープの各チャネルが、入力信号を受ける前置増幅器と上記入力信号から得たサンプル・データを出力するデジタイザとを有し、上記サンプル・データが波形を表し、上記前置増幅器及び上記デジタイザがスイッチを介して直列に結合されてチャネル経路を形成する上記複数チャネル・オシロスコープのインターリーブ・デジタイザ・チャネルを校正する方法であって、
各チャネル経路の出力用の帯域幅強調フィルタを校正して、周波数及び位相特性を補償し、
上記スイッチをインターリーブ・モードにして、上記複数チャネルの１つ用の上記前置増幅器に供給される上記入力信号をそのチャネルの上記デジタイザに供給して基準デジタイザ・チャネル経路を形成すると共に、上記複数チャネルの別の１つ用の上記デジタイザに供給してインターリーブ・デジタイザ・チャネル経路を形成し、
マッチ・フィルタを上記インターリーブ・チャネル経路の出力に適用したときに、上記インターリーブ・デジタイザ・チャネル経路の出力が全周波数にて上記基準デジタイザ・チャネル経路の出力に位相及び大きさでマッチさせるように、上記基準デジタイザ・チャネル経路用及び上記インターリーブ・デジタイザ・チャネル経路用の対応する上記帯域幅強調フィルタの出力に対して高速フーリエ変換を実行して上記インターリーブ・デジタイザ経路用の上記マッチ・フィルタを計算する
インターリーブ・デジタイザ・チャネルの校正方法。
【請求項２】
複数チャネルの試験測定機器の各チャネルが前置増幅器を有し、該前置増幅器がスイッチを介してデジタイザに直列結合されて入力信号を受け、上記デジタイザが波形を表すデータ・サンプルを発生し、製造用校正定数を用いて上記デジタルの各々からの出力を校正する各チャネル用の帯域幅強調フィルタを形成し、各チャネルの上記帯域幅にわたって大きさ及び位相特性を補正する形式である上記試験測定機器用のインターリーブ・デジタイザ・チャネルを校正する方法であって、
上記スイッチをインターリーブ・モードにして、上記複数チャネルの１つ用の上記前置増幅器を介して供給される上記入力信号をそのチャネルの上記デジタイザに供給して基準デジタイザ・チャネル経路を形成すると共に、上記複数チャネルの別の１つ用の上記デジタイザに供給してインターリーブ・デジタイザ・チャネル経路を形成し、
マッチ・フィルタを上記インターリーブ・チャネル経路の出力に適用したときに、上記インターリーブ・デジタイザ・チャネル経路の出力が全周波数にて上記基準デジタイザ・チャネル経路の出力に位相及び大きさでマッチするように、上記基準デジタイザ・チャネル経路用及び上記インターリーブ・デジタイザ・チャネル経路用の対応する波形の出力に対して高速フーリエ変換を実行して上記インターリーブ・デジタイザ経路用の上記マッチ・フィルタを計算する、
インターリーブ・デジタイザ・チャネルの校正方法。
【請求項１】
複数チャネル・オシロスコープの各チャネルが、入力信号を受ける前置増幅器と上記入力信号から得たサンプル・データを出力するデジタイザとを有し、上記サンプル・データが波形を表し、上記前置増幅器及び上記デジタイザがスイッチを介して直列に結合されてチャネル経路を形成する上記複数チャネル・オシロスコープのインターリーブ・デジタイザ・チャネルを校正する方法であって、
各チャネル経路の出力用の帯域幅強調フィルタを校正して、周波数及び位相特性を補償し、
上記スイッチをインターリーブ・モードにして、上記複数チャネルの１つ用の上記前置増幅器に供給される上記入力信号をそのチャネルの上記デジタイザに供給して基準デジタイザ・チャネル経路を形成すると共に、上記複数チャネルの別の１つ用の上記デジタイザに供給してインターリーブ・デジタイザ・チャネル経路を形成し、
マッチ・フィルタを上記インターリーブ・チャネル経路の出力に適用したときに、上記インターリーブ・デジタイザ・チャネル経路の出力が全周波数にて上記基準デジタイザ・チャネル経路の出力に位相及び大きさでマッチさせるように、上記基準デジタイザ・チャネル経路用及び上記インターリーブ・デジタイザ・チャネル経路用の対応する上記帯域幅強調フィルタの出力に対して高速フーリエ変換を実行して上記インターリーブ・デジタイザ経路用の上記マッチ・フィルタを計算する
インターリーブ・デジタイザ・チャネルの校正方法。
【請求項２】
複数チャネルの試験測定機器の各チャネルが前置増幅器を有し、該前置増幅器がスイッチを介してデジタイザに直列結合されて入力信号を受け、上記デジタイザが波形を表すデータ・サンプルを発生し、製造用校正定数を用いて上記デジタルの各々からの出力を校正する各チャネル用の帯域幅強調フィルタを形成し、各チャネルの上記帯域幅にわたって大きさ及び位相特性を補正する形式である上記試験測定機器用のインターリーブ・デジタイザ・チャネルを校正する方法であって、
上記スイッチをインターリーブ・モードにして、上記複数チャネルの１つ用の上記前置増幅器を介して供給される上記入力信号をそのチャネルの上記デジタイザに供給して基準デジタイザ・チャネル経路を形成すると共に、上記複数チャネルの別の１つ用の上記デジタイザに供給してインターリーブ・デジタイザ・チャネル経路を形成し、
マッチ・フィルタを上記インターリーブ・チャネル経路の出力に適用したときに、上記インターリーブ・デジタイザ・チャネル経路の出力が全周波数にて上記基準デジタイザ・チャネル経路の出力に位相及び大きさでマッチするように、上記基準デジタイザ・チャネル経路用及び上記インターリーブ・デジタイザ・チャネル経路用の対応する波形の出力に対して高速フーリエ変換を実行して上記インターリーブ・デジタイザ経路用の上記マッチ・フィルタを計算する、
インターリーブ・デジタイザ・チャネルの校正方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−８８３０８（Ｐ２０１２−８８３０８Ａ）
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願番号】特願２０１１−２２０３５２（Ｐ２０１１−２２０３５２）
【出願日】平成２３年１０月４日（２０１１．１０．４）
【出願人】（３９１００２３４０）テクトロニクス・インコーポレイテッド (234)
【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願日】平成２３年１０月４日（２０１１．１０．４）
【出願人】（３９１００２３４０）テクトロニクス・インコーポレイテッド (234)
【氏名又は名称原語表記】ＴＥＫＴＲＯＮＩＸ，ＩＮＣ．
[ Back to top ]