インダクタ内蔵基板及び当該基板を含んでなる電気回路
【課題】回路の小型化・低背化への要求を満たしつつ、低い直流抵抗と改善された直流重畳特性とを兼備するインダクタを提供する。
【解決手段】主として磁性材料を含んでなる基板１１、
基板１１中に埋設された導電体からなる第１コイル２２、基板１１の少なくとも一方の面上に配設された、主として磁性材料を含んでなる隆起部１２、及び隆起部１２中に埋設された導電体からなる第２コイル、を含んでなり、基板１１の面に平行な平面による、隆起部１２の断面積が基板１１の断面積より小さく、コイルの中心軸に垂直な平面による、第２コイルの断面積が第１コイル２２の断面積より小さく、第２コイルが第１コイル２２と直接的又は間接的に電気的に接続されている。
【解決手段】主として磁性材料を含んでなる基板１１、
基板１１中に埋設された導電体からなる第１コイル２２、基板１１の少なくとも一方の面上に配設された、主として磁性材料を含んでなる隆起部１２、及び隆起部１２中に埋設された導電体からなる第２コイル、を含んでなり、基板１１の面に平行な平面による、隆起部１２の断面積が基板１１の断面積より小さく、コイルの中心軸に垂直な平面による、第２コイルの断面積が第１コイル２２の断面積より小さく、第２コイルが第１コイル２２と直接的又は間接的に電気的に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタを内蔵する基板（インダクタ内蔵基板）に関する。また、本発明は、インダクタ内蔵基板を含んでなる電気回路にも関する。更に、本発明は、インダクタ内蔵基板を含んでなる電源回路、特に直流・直流変換器（ＤＣ−ＤＣコンバータ）にも関する。
【背景技術】
【０００２】
近年、携帯電話やスマートフォンに代表される携帯型の通信端末における高機能化が顕著になっていることは周知の通りである。具体的には、携帯電話としての通信回路に加え、無線ＬＡＮやブルートゥース（登録商標）等に対応した無線通信回路、又はＧＰＳや磁気、ジャイロ等のセンサー類、さらには小額の決済機能を有した電子マネー端末回路等の様々な機能を実現するための回路の搭載が一般的になりつつある。
【０００３】
上記のような高機能化は通信端末に限られたことではなく、携帯型の各種電子機器（例えば、携帯情報端末（ＰＤＡ）やノート型コンピュータ、デジタルメディアプレイヤー、ブルーレイディスク／ＤＶＤ／ＣＤ／ＭＤプレイヤー、デジタルカメラ、ビデオカメラ等）においても、それぞれの用途に応じた様々な高機能化が図られている。
【０００４】
上述のような携帯型の通信端末や各種電子機器（以降、「携帯端末」と総称する場合がある）においては、携帯端末の大きさや形状に一定の制約があるのは勿論のこと、携帯端末の小型化・低背化は製品の市場での価値にも直結することから、上述のような追加機能用の各回路（以降、単に「追加回路」と称する場合がある）に対する小型化・低背化の要求は極めて強い。また、かかる小型化・低背化の要求は、これらの追加回路のみならず、既存の回路（例えば、これらの追加回路に適切な電源を供給するための電源回路等）に対しても強くなっている。
【０００５】
ところで、前述のような携帯端末は、電源として電池を用いるものが多い。一方、携帯端末に搭載される上記のような各種追加回路は、それぞれの構成に応じて種々の電源電圧が求められるのが実情である。従って、これらの携帯端末は、電池によって供給される電源電圧を各追加回路に最適な所定の動作電圧に変換するための電圧変換装置（例えば、ＤＣ−ＤＣコンバータ等の電源回路）を備えているのが一般的である。尚、ＤＣ−ＤＣコンバータは、典型的には、スイッチング素子及び制御回路を含む半導体集積回路（スイッチングＩＣ）（能動素子）と、出力電圧を平準化するためのインダクタ（コイル）及びコンデンサ等の受動素子を接続線路が形成されたプリント基板等の上に接続して得られるディスクリート回路として構成される（例えば、図１参照）。
【０００６】
上記のように、携帯端末においては、１つの電池を複数の回路で共有するため、各追加回路用の電源回路における効率劣化を抑制することが、電池寿命の観点から重要である。また、各電源回路（例えば、ＤＣ−ＤＣコンバータ）における効率劣化を抑制するには、特にインダクタの重畳特性を良くすること、及び直流抵抗を低くすることが重要である。インダクタの重畳特性を良くするためには、より低い透磁率を有する材料を使用し、大きく多く導体を巻くことが有効である。しかし、このことはインダクタが大きくなることを意味する。また、インダクタを低損失にするには、インダクタを構成するコイルの導線を太くすることが有効である。しかしながら、同じインダクタンスを達成するには、コイルの導線を太くすればする程、コイルの導線の巻きの外周径を大きくする必要があり、インダクタが大きくなってしまう。
【０００７】
そこで、携帯端末用ＤＣ−ＤＣコンバータにおいては、例えば図２に示す具体例におけるように、スイッチングＩＣを樹脂基板（例えば、ＰＣＢ基板）の中に内蔵させて、その分、ＤＣ−ＤＣコンバータの効率劣化に対する影響が大きいインダクタが大きな面積を占めることを可能とすることによって、インダクタにおいて良好な重畳特性及び低損失を実現しようとする試みも行われてきた。尚、図２に示す具体例においては、インダクタに加えて、２個の汎用のチップコンデンサが搭載されている。これらのディスクリート部品のうち、インダクタは、最も大きな面積を占めるのみならず、高さにおいても、インダクタが最も高くなっている。
【０００８】
そこで、インダクタの小型化・低背化と低抵抗化とを両立させるための試みとして、例えば、樹脂等からなる積層基板中にインダクタ（コイル）を埋設し、当該基板上にインダクタ以外の回路素子を配設することが提案されている（例えば、特許文献１参照）。また、基板内に埋設されたインダクタのインダクタンスを更に大きくすることを目的として、フェライト基板中にインダクタ（コイル）を埋設することの提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平７−１６３１４６号公報
【特許文献２】特開２０１０−２３８７７７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
前述のように、インダクタの小型化・低背化については、従来より様々な提案がなされている。しかしながら、昨今の携帯端末の更なる多機能化の進捗により、携帯端末に内蔵される各種回路（多機能化に伴う追加回路や、電源回路等の既存の回路）に対する小型化・低背化の要求は益々強くなってきている。また、前述のようにＤＣ−ＤＣコンバータ等の電源回路を始めとする各種回路において大きな面積及び高さを占め、形状面で最も大きな影響を有するインダクタの小型化・低背化は、インダクタの重畳特性を劣化させてＤＣ−ＤＣコンバータを効率が劣化させると共に、インダクタの直流抵抗を高め、ＤＣ−ＤＣコンバータにおける損失を拡大させるという問題がある。
【００１１】
ところで、コイルに流れる電流の電流値が大きくなると、当該コイルのインダクタンスが小さくなる問題が認められている。この問題を生ずる特性は、「直流重畳特性」と称される。より詳しくは、この問題は、例えば、磁性材料中に埋設された導電体から構成されるコイルに電流を流す場合、電流値が高まるとコイルの周囲に生じる磁場が強まり、磁場が強いときに磁性材料の透磁率が下がる（磁気飽和）現象に起因するものである。この現象は、ＤＣ−ＤＣコンバータにおいて広く使用されている磁性材料であるフェライト材料において特に顕著に観察される。
【００１２】
尚、直流重畳特性を評価するための指標としては、直流電流を重畳しながらのインダクタンスの測定において、インダクタンスが所定の割合（例えば、１０％、３０％、又は５０％）減少する重畳電流値が挙げられる。尚、本明細書においては、インダクタンスが３０％減少する重畳電流値をインダクタの直流重畳特性の指標とし、「直流重畳電流」と称する。
【００１３】
上記のように電流値の増大と共にコイルのインダクタンスが低下する現象が生ずると、例えば、電源回路においてコイルに求められる、出力電圧を平滑化する機能が低下する。その結果、所望のインダクタンスを達成しないことに起因するＤＣ−ＤＣコンバータの効率の劣化が発生する。更に、十分に平滑化されない出力電圧に起因して、出力側に過大な電流が流れる虞が高まり、例えば、携帯端末に含まれる追加回路の故障を招いたり、ＤＣ−ＤＣコンバータを構成するスイッチングＩＣを故障させたりする不具合が生ずる虞が高まる。
【００１４】
従って、ＤＣ−ＤＣコンバータの効率やインダクタによる出力電圧の平滑化機能を適切に維持するためには、直流重畳特性に起因するインダクタンスの低下を抑制する必要がある。直流重畳特性は、上述のように磁束密度の高まりに伴う磁気飽和によって発生するため、コイルの形状を大きくする等して磁束密度の高まり（集中）を抑制することにより改善されることが知られている。しかし、この場合も携帯端末に求められる小型化・低背化の要求に相反することとなる。
【００１５】
以上のように、携帯端末等における各種回路の小型化・低背化の要求に応えるためには、各種回路において最も大きな面積及び高さを占めるインダクタの小型化・低背化が必要であるが、インダクタの小型化・低背化は、損失の増大（直流抵抗の増大）及び直流重畳電流値の低下（直流重畳特性に起因する磁束密度の集中）とトレードオフの関係にあり、これらを同時に満足し得るインダクタに対する継続的な要求が存在する。即ち、本発明の目的は、回路の小型化・低背化への要求を満たしつつ、低い直流抵抗と改善された直流重畳特性とを兼備するインダクタを提供することにある。
【課題を解決するための手段】
【００１６】
上記目的は、
主として磁性材料を含んでなる基板、
前記基板中に埋設された導電体からなる第１コイル、
前記基板の少なくとも一方の面上に配設された、主として磁性材料を含んでなる隆起部、及び
前記隆起部中に埋設された導電体からなる第２コイル、
を含んでなり、
前記基板の面に平行な平面による、前記隆起部の断面積が前記基板の断面積より小さいこと、
コイルの中心軸に垂直な平面による、前記第２コイルの断面積が前記第１コイルの断面積より小さいこと、及び
前記第２コイルが前記第１コイルと直接的又は間接的に電気的に接続されていること、
を特徴とする、インダクタ内蔵基板によって達成される。
【発明の効果】
【００１７】
上記のように、本発明に係るインダクタ内蔵基板は、磁性材料を含んでなる基板中に埋設された第１コイル及び磁性材料を含んでなる隆起部中に埋設された第２コイルを備えている。従って、前述の従来技術のように基板中にのみコイルを埋設したり、コイルをディスクリート部品として基板上に配設したりする場合と比較して、より大きなスペースをインダクタに割り当てることができる。その結果、従来技術において小型化・低背化されたインダクタのように、コイルの直流抵抗の増大に伴う損失の増大や、コイルの小型化・低背化に伴う直流重畳特性の悪化を招くことが回避される。尚、隆起部が形成されていない基板上のスペース及び／又は隆起部の上部のスペースには、本発明に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することができるので、回路全体としての小型化・低背化も十分に達成される。
【図面の簡単な説明】
【００１８】
【図１】典型的なＤＣ−ＤＣコンバータの構成を示す回路図である。
【図２】従来技術に係るＤＣ−ＤＣコンバータの概略構成を示す断面図（ａ）及び平面図（ｂ）である。
【図３】本発明の１つの実施態様に係るインダクタ内蔵基板が適用されたＤＣ−ＤＣコンバータの概略構成を示す断面図（ａ）及び平面図（ｂ）である。
【図４】比較例としての１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図５】比較例としてのもう１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図６】本発明の実施例としての１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図７】本発明の実施例としてのもう１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図８】比較例としてのもう１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図９】図８に示す比較例としてのもう１つの実施態様に係るインダクタ内蔵基板の外観を示す斜視図である。
【図１０】比較例としてのもう１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図１１】本発明の実施例としてのもう１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図１２】各種インダクタ内蔵基板における直流抵抗と重畳電流との関係を表すグラフである。
【発明を実施するための形態】
【００１９】
前述のように、本発明は、回路の小型化・低背化への要求を満たしつつ、低い直流抵抗と改善された直流重畳特性とを兼備するインダクタを提供することを目的とする。
【００２０】
本発明者は、上記目的を達成すべく鋭意研究の結果、従来技術におけるように単に基板中にコイルを埋設するだけではなく、基板上の、比較的厚い（高さが大きい）回路素子が配設されない領域に隆起部を設け、この隆起部中にもコイルを埋設し、これらのコイルを電気的に接続してインダクタとすることにより、従来技術において小型化・低背化されたインダクタのように、コイルの直流抵抗の増大に伴う損失が増大したり、コイルの小型化・低背化に伴って直流重畳特性が悪化したりすることを回避しつつ、回路全体としての小型化・低背化を達成させることを想到するに至ったものである。
【００２１】
即ち、本発明の第１態様は、
主として磁性材料を含んでなる基板、
前記基板中に埋設された導電体からなる第１コイル、
前記基板の少なくとも一方の面上に配設された、主として磁性材料を含んでなる隆起部、及び
前記隆起部中に埋設された導電体からなる第２コイル、
を含んでなり、
前記基板の面に平行な平面による、前記隆起部の断面積が前記基板の断面積より小さいこと、
コイルの中心軸に垂直な平面による、前記第２コイルの断面積が前記第１コイルの断面積より小さいこと、及び
前記第２コイルが前記第１コイルと直接的又は間接的に電気的に接続されていること、
を特徴とする、インダクタ内蔵基板である。
【００２２】
上記のように、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板は、主として磁性材料から構成される。当該基板において使用される磁性材料としては、例えば、インダクタ用コア材料等として使用可能な磁性材料である限り何ら限定されるものではないが、インダクタ用コア材料として広く使用されているフェライト（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト等）が望ましい。また、当該基板の大きさや形状（例えば、面積、厚み等）は、インダクタ内蔵基板が適用される回路の用途や要求特性、当該基板中に埋設される第１コイルの大きさや形状等に応じて、適宜設計される。
【００２３】
同様に、本発明の第１態様に係るインダクタ内蔵基板に含まれる隆起部は、主として磁性材料から構成される。当該隆起部において使用される磁性材料としては、例えば、インダクタ用コア材料等として使用可能な磁性材料である限り何ら限定されるものではないが、インダクタ用コア材料として広く使用されているフェライト（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト等）が望ましい。尚、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板及び隆起部を構成する磁性材料は、同じであっても異なっていてもよい。
【００２４】
また、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板上における隆起部の大きさや形状（例えば、面積、厚み等）は、インダクタ内蔵基板が適用される回路の用途や要求特性、当該隆起部中に埋設される第２コイルの大きさや形状等のみならず、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板上に配設される他の回路素子の大きさや形状、個数等にも応じて設計される。言い換えると、隆起部が形成されていない基板上のスペース及び／又は隆起部の上部のスペースは、本発明の第１態様に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等が配設されるスペースとなる。結果として、上記のように、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板上における隆起部の基板の面に平行な平面による断面積は基板の断面積より小さいことになる。
【００２５】
尚、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板及び隆起部の中に埋設された導電体からなる第１コイル及び第２コイルは、インダクタンスを大きくするためには、（コイルの中心軸に垂直な平面による）それらの断面積をできるだけ大きくすることが望ましい。換言すれば、第１コイル及び第２コイルは、例えば、コイル周辺の磁性材料の肉薄化に伴う磁気飽和に起因する透磁率の低下等の問題が生じない限り、（できるだけ大きな断面積を有するように）できるだけ大きく巻かれていることが望ましい。従って、隆起部の基板の面に平行な平面による断面積は基板の断面積よりも小さいことから、その結果として、コイルの中心軸に垂直な平面による、第２コイルの断面積は、第１コイルの断面積より小さいことが望ましい。
【００２６】
これにより、従来技術と比較して、より大きなスペースをインダクタに割り当てることにより、十分なインダクタンスを達成しつつ、コイルの直流抵抗の増大に伴う損失の増大や、コイルの小型化・低背化に伴う直流重畳特性の悪化を招くことが回避される。加えて、隆起部が形成されていない基板上のスペースには、本発明の第１態様に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することができるので、本発明の第１態様に係るインダクタ内蔵基板を用いる電気回路においては、従来技術に勝る更なる小型化・低背化が回路全体として達成される。
【００２７】
尚、上記隆起部及びその中に埋設された第２コイルに対応する素子をディスクリート部品として構成し、当該ディスクリート部品を上記基板上に配設することによっても、本発明の第１態様に係るインダクタ内蔵基板と類似の構成が得られると考えることもできる。しかしながら、このような構成においては、当該ディスクリート部品と基板との接続箇所に相当するスペース（高さ）が余分に必要とされるので、上述のような小型化・低背化の要求に応えることが難しくなる。
【００２８】
ところで、種々の電気回路を構成する回路素子には、比較的厚い（回路基板面に垂直な方向における高さが大きい）回路素子（例えば、各種コンデンサ等）もあれば、比較的薄い（回路基板面に垂直な方向における高さが小さい）回路素子（例えば、各種ＩＣ等）もある。従って、本発明の第１態様に係るインダクタ内蔵基板（の基板及び隆起部）に内蔵される（第１コイル及び第２コイルを含んでなる）インダクタの設計仕様上可能である場合には、上記比較的厚い回路素子の厚み（高さ）と隆起部の厚み（高さ）との間に差異を設け、この差異によって生ずる隆起部の上部のスペースに、比較的薄い回路素子（例えば、スイッチングＩＣを始めとする各種ＩＣ等）を配設してもよい。これにより、回路全体として、より一層の小型化・低背化が達成される。
【００２９】
尚、上述のように、隆起部の大きさや形状は、インダクタ内蔵基板が適用される回路の用途や要求特性、当該隆起部中に埋設される第２コイルの大きさや形状等のみならず、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板上に配設される他の回路素子の大きさや形状、個数等にも応じて適宜設計される。従って、例えば、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板の周縁部上に隆起部を設け、当該隆起部によって囲まれる凹部を基板の中央部近傍に形成させ、当該凹部の中に他の回路素子や端子等を配設することも想定し得る。しかしながら、このように第２コイルの内側に相当する部分に空洞（キャビティ）が設けられる構成は、本発明の第１態様に係るインダクタ内蔵基板に含まれる隆起部としては好ましくない。
【００３０】
上記のように、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板の周縁部上に隆起部を設け、隆起部によって囲まれるキャビティを基板の中央部近傍の上部に形成させて、当該キャビティの中に他の回路素子を配設する構成が好ましくない理由としては、例えば、以下の事項を挙げることができる。
【００３１】
先ず、当該構成を有するインダクタ内蔵基板を使用する電気回路において小型化・低背化を実現するには、本発明の第１態様に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子や端子等をキャビティ内に配設する必要がある。しかし、キャビティは第２コイルに周囲を囲まれる配置になっており、しかもキャビティの底部は第１コイルのコアの頂部に面している。従って、第１コイル及び第２コイルから発生した磁束がキャビティ内に配設される回路素子に悪影響を及ぼす虞がある。
【００３２】
次に、キャビティの部分には磁性材料が存在しないことから、インダクタ内蔵基板全体としての透磁率が低下してしまうのでインダクタ内蔵基板全体としてのインダクタンスも低下してしまうことに加えて、キャビティを設けるために、第２コイル近傍の磁性材料を肉薄にしたり、第２コイルの導線を細く且つ長くしたりせざるを得ず、その結果として、第２コイル近傍に磁束が集中し易い（磁気飽和を起こし易い）箇所が増えたり、第２コイルの導線が細く且つ長くなることに伴って第２コイルの直流抵抗値が増大したりする虞が高まる。
【００３３】
尚、上記キャビティとしては、その中に他の回路素子や端子等を配設することができる程度の大きさを有する空洞（凹部）が想定されている。即ち、キャビティを設けることに伴うデメリットに関する上記議論は、例えば、本発明の第１態様に係るインダクタ内蔵基板の内部に埋設された各コイルの導線との電気的接続を確保すること等を目的として、例えば、ビアホール等の比較的小さい孔を、発明の第１態様に係るインダクタ内蔵基板の隆起部や基板に設けることをも排除するものではない。
【００３４】
ところで、上記基板中に埋設された導電体からなる第１コイル及び上記隆起部中に埋設された導電体からなる第２コイルは、巻線型コイルであっても積層型コイルであってもよい。これらのコイルが巻線型コイルである場合、例えば、金属等の導電体で予め形成された当該コイルを電気的に接続しておき、基板及び隆起部に対応する形状の成形空間を有する成形型の中の所定に位置に固定し、例えば、ゲルキャスト法によって当該成形型に磁性材料（例えば、フェライト）のスラリーを注入し、当該スラリーを固化させ、焼成することにより、本発明の第１態様に係るインダクタ内蔵基板を得ることができる。
【００３５】
一方、これらのコイルが積層型コイルである場合は、例えば、ドクターブレード法等の方法によって上記のような磁性材料のスラリーから薄板状のグリーンシートを製造する。当該グリーンシート上に、導電体パターンを印刷法（例えば、スクリーン印刷法等）によって形成したものを必要な枚数だけ積層して一体化させて、導電体パターンをコイルとして成形した後に焼成することによっても、本発明の第１態様に係るインダクタ内蔵基板を得ることができる。
【００３６】
あるいは、例えば、ドクターブレード法やゲルキャスト法等を利用して磁性材料のスラリーから製造された磁性材料のシート又は樹脂フィルムなどの保護基材の上に、例えば、スクリーン印刷法等の印刷法によって導電体パターンを配設し、導電体パターンが配設されなかった部分には磁性材料のスラリーをゲルキャスト法等を利用して注入し、当該スラリーを固化させて得られる、導電体パターンが埋設された磁性材料のシートを必要な枚数だけ積層して、導電体パターンをコイルとして構成し、焼成することによっても、本発明の第１態様に係るインダクタ内蔵基板を得ることができる。
【００３７】
因みに、上記導電体パターンは、例えば、主成分として金、銀、銅等から選ばれる少なくとも１種類以上の金属と熱硬化性樹脂前駆体を含んでなる導体ペーストを、例えば、スクリーン印刷等の方法によって印刷することによって形成される。また、上記熱硬化性樹脂前駆体としては、例えば、フェノール樹脂、レゾール樹脂、ウレタン樹脂、エポキシ樹脂、メラミン樹脂等を使用することができる。これらの中では、フェノール樹脂、レゾール樹脂が特に好ましい。かかる導電体ペーストを印刷した後、この導電体ペーストに含まれるバインダーを硬化させることによって、導電体パターンが得られる。
【００３８】
尚、上記に挙げた本発明の第１態様に係るインダクタ内蔵基板の製造方法はあくまでも例示であり、本発明の第１態様に係るインダクタ内蔵基板の製造方法はこれらの特定の方法に限定されるものではない。
【００３９】
以上のように、本発明の第１態様に係るインダクタ内蔵基板においては、基板中に埋設された導電体からなる第１コイルと隆起部中に埋設された導電体からなる第２コイルとが直接的又は間接的に電気的に接続されている。即ち、従来技術のように基板中にのみコイルを埋設したり、コイルをディスクリート部品として基板上に配設したりする場合と比較して、より大きなスペースをインダクタに割り当てることができるので、従来技術において小型化・低背化されたインダクタのように、コイルの直流抵抗の増大に伴う損失の増大や、コイルの小型化・低背化に伴う直流重畳特性の悪化を招くことが回避される。
【００４０】
更に、隆起部が形成されていない基板上のスペース及び／又は隆起部の上部のスペースには、本発明の第１態様に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することができる。その結果、本発明の第１態様に係るインダクタ内蔵基板が適用される電気回路においては、従来技術に勝る小型化・低背化が回路全体として達成される。
【００４１】
ところで、一般的には、コイルは導電体の螺旋構造が筒状（例えば、円筒状、角筒状等）の形状を呈するように構成される。従って、本発明の第１態様に係るインダクタ内蔵基板に含まれる第１コイル及び第２コイルもまた、導電体の螺旋構造が筒状（例えば、円筒状、角筒状等）の形状を呈するように構成されるのが一般的である。即ち、本発明の第１態様に係るインダクタ内蔵基板においては、筒状（例えば、円筒状、角筒状等）の形状を呈する第２コイルが内部に埋設された隆起部は、柱状（例えば、円柱状、角柱状等）の形状を呈するのが一般的である。
【００４２】
しかしながら、本発明に係るインダクタ内蔵基板における隆起部の形状は、必ずしも柱状（例えば、円柱状、角柱状等）である必要は無い。例えば、製造上の理由や、隆起部が配設されていない基板の表面上に、隆起部に隣接して配設される回路素子の形状等により、本発明に係るインダクタ内蔵基板における隆起部は、例えば、錐状（例えば、円錐状、角錐状等）の形状を有していてもよい。その結果、かかる隆起部中に埋設される第２コイルもまた、例えば、錐状（例えば、円錐状、角錐状等）の形状を有していてもよい。
【００４３】
また、前述のように、隆起部の上部のスペースには、本発明に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することもできる。この場合、隆起部の頂面に段差を設ける等して、高さの異なる複数の回路素子や端子を隆起部の頂面に配設してもよい。このように、隆起部の頂面に段差を設ける場合もまた、第２コイルは、前述のように、例えば、コイル周辺の磁性材料の肉薄化に伴う磁気飽和に起因する透磁率の低下等の問題が生じない限り、できるだけ大きな断面積を有するように、できるだけ大きく巻かれていることが望ましい。
【００４４】
即ち、上記のように隆起部の頂面に段差を設ける場合（即ち、隆起部の頂部の形状が階段状である場合）、当該隆起部中に埋設される第２コイルの形状は、当該隆起部の形状に対応したものとなるのが望ましい。具体的には、当該隆起部中に埋設される第２コイルの断面積が、当該隆起部の頂面の形状に対応して、段階的に変化するように、第２コイルの形状が構成されるのが望ましい。
【００４５】
更に、例えば、製造上の理由や、隆起部に求められる機械的強度、その他の何等かの理由により、本発明に係るインダクタ内蔵基板における隆起部と基板との境界領域近傍において、例えば、テーパ形状等の、隆起部の側面と基板の表面とをより連続的に繋ぐ形状を形成してもよい。
【００４６】
上記に対応して、本発明に係るインダクタ内蔵基板に埋設される第１コイルと第２コイルとの接続領域近傍に対応する基板及び／又は隆起部の領域に埋設された少なくとも１巻き分の導電体からなる中間コイルを更に配設してもよい。当該中間コイルの導電体の螺旋構造は、第１コイルの導電体の螺旋構造の第２コイル側の端部における（コイルの中心軸に垂直な平面による）断面と、第２コイルの導電体の螺旋構造の第１コイル側の端部における（コイルの中心軸に垂直な平面による）断面とを、連続的に繋ぐ形状を呈するように形成してもよい。
【００４７】
尚、上記中間コイルの導電体の巻き数が少ない場合、当該導電体の螺旋構造の形状が特定し難い場合も想定される。かかる場合は、中間コイルの導電体の螺旋構造の形状が必ずしも上記のような形状を呈する必要は無く、中間コイルの導電体が、第１コイルの第２コイル側の端部における第１コイルの断面と第２コイルの第１コイル側の端部における第２コイルの断面とを連続的に繋ぐ形状に対応する位置に配設されていればよい。
【００４８】
また、上記中間コイルを、上述のように第１コイルと第２コイルとの接続領域近傍に配設するのみならず、例えば、前述のように隆起部の頂部が階段状の形状を有する場合における、第２コイルの断面積が段階的に変化する箇所に設けてもよい。その結果として、階段状の形状を有する隆起部中に埋設される第２コイルの頂部の形状が連続的な錐状（例えば、円錐状、角錐状等）の形状を有していてもよい。
【００４９】
上述のように、本発明に係るインダクタ内蔵基板においては、例えば、製造上の理由や、隆起部が配設されていない基板の表面上に、隆起部に隣接して配設される回路素子の形状等に対応して、隆起部を種々の形状とすることができ、これに対応して、隆起部中に埋設される第２コイルもまた、種々の形状とすることができる。更に、前述のように、本発明に係るインダクタ内蔵基板に含まれる（第１コイル及び第２コイルを含んでなる）コイルの断面積が不連続に変化する領域に中間コイルを配設して、コイルの断面積が連続的に変化するようにしてもよい。尚、上記中間コイルは、前述の第１コイル及び第２コイルと同様の手法により製造することができるので、ここでは中間コイルの材質や製造方法についての詳細な説明は割愛する。
【００５０】
インダクタ内蔵基板全体としてのインダクタンスを高めるための更なる方策としては、例えば、インダクタ内蔵基板に含まれるコイルの多重化を挙げることができる。コイルの多重化は、前述の第１コイル及び第２コイルの両方又は何れかについて行うことができる。また、コイルの多重化のために新たに追加されるコイルは、対象となるコイルの内側及び／又は外側に配設することができる。
【００５１】
但し、本発明に係るインダクタ内蔵基板に含まれる隆起部においては、スペース面での余裕が少ないため、コイルの多重化を行おうとすると、コイル近傍の磁性材料を肉薄にしたり、導電体を細くしたりせざるを得ず、結果として、コイルの直流重畳特性の悪化や、コイルの直流抵抗の増大に伴う損失の増大を招く虞がある。従って、コイルの多重化は、本発明に係るインダクタ内蔵基板に含まれる基板中で行われることが望ましい。
【００５２】
即ち、本発明の第２態様に係るインダクタ内蔵基板は、
本発明の前記第１態様に係るインダクタ内蔵基板であって、
前記基板中に埋設された導電体からなる第３コイルであって、前記第１コイル及び前記第２コイルのうち少なくとも１つと直接的又は間接的に電気的に接続された第３コイルを更に含んでなること、並びに
前記第３コイルが前記第１コイルの内側及び／又は外側に形成されていること、
を特徴とする、インダクタ内蔵基板である。
【００５３】
上記第３コイルは、前述の第１コイル及び第２コイルと同様の手法により製造することができるので、ここでは第３コイルの材質や製造方法についての詳細な説明は割愛する。
上述のように、本発明の第２態様に係るインダクタ内蔵基板によれば、基板中に埋設された導電体からなる第１コイルの内側及び／又は外側に第３コイルを形成することにより、インダクタ内蔵基板全体としてのインダクタンスを更に高めることができる。
【００５４】
ところで、コイルの中心軸方向の両端部においては、コイルを構成する各導線から発生する磁束の向きが揃い易い。そのため、例えば、コイルの中心軸方向の両端部近傍の磁性材料の厚みが不十分（肉薄）である場合、当該箇所において磁気飽和に起因する直流重畳特性の悪化が生じ易い。
【００５５】
かかる重畳特性の劣化を回避するには、コイルの中心軸方向の両端部における磁束の集中による磁気飽和を抑制する必要がある。かかる対策としては、例えば、インダクタ内蔵基板に含まれる基板及び／又は隆起部を構成する磁性材料中に、少なくとも１層の主として非磁性材料を含んでなる非磁性層を配設することが挙げられる。
【００５６】
上記のようにインダクタ内蔵基板に含まれる基板及び／又は隆起部に非磁性層を配設すると、当該非磁性層を挟んで対向する磁性層（基板及び／又は隆起部のうち主として磁性材料によって構成される部分）に埋設されたコイル（例えば、第１コイル、第２コイル等）から発生する磁束が当該非磁性層によって遮断される。これにより、上述のようなコイルの中心軸方向の両端部における磁束の集中による磁気飽和が抑制され、上述のような重畳特性の劣化が回避される。
【００５７】
従って、本発明の第３態様に係るインダクタ内蔵基板は、
本発明の前記第１態様又は前記第２態様の何れかに係るインダクタ内蔵基板であって、
前記基板及び／又は前記隆起部を構成する磁性材料中に、少なくとも１層の主として非磁性材料を含んでなる非磁性層を更に含んでなること、並びに
前記非磁性層が、前記第１コイル乃至前記第３コイルのうち少なくとの１つのコイルの中心軸と交差するように構成されていること、
を特徴とする、インダクタ内蔵基板である。
【００５８】
上記非磁性層は、例えば、磁性材料のスラリーの代わりに非磁性材料のスラリーを使用して、インダクタ内蔵基板に含まれる基板及び／又は隆起部を構成する磁性材料と同様の手法によって製造することができる。尚、上記非磁性材料は、基板、隆起部、及び各種コイルを含んでなるインダクタ内蔵基板の製造工程に耐え、且つ前述の磁性材料よりも十分に低い透磁率（望ましくは、約１．０の透磁率）を有する限り、特定の材料に限定されるものではないが、例えば、Ｚｎ系フェライト、Ｃｕ系フェライト等の非磁性フェライトや、ガラスセラミックを挙げることができる。これらの中でも、Ｘ−Ｆｅ２Ｏ４（ＸはＣｕ、Ｚｎ）として示される正スピネル構造の固溶体であるＣｕ−Ｚｎ系フェライトが好適である。
【００５９】
また、上記非磁性層は、インダクタ内蔵基板に含まれる各種コイルの構成や想定される用途に応じて、インダクタ内蔵基板に含まれる基板及び隆起部の両方若しくは何れか片方に、それぞれ１層若しくは複数層を設けることができる。尚、上述のように非磁性層を挟んで対向する磁性層に埋設されたコイルから発生する磁束を遮断するという目的を達成するためには、非磁性層の厚みは、好ましくは５μｍ以上であり、より好ましくは１０μｍ以上である。
【００６０】
更に、上記非磁性層は、上述のように非磁性層を挟んで対向する磁性層に埋設されたコイルから発生する磁束を遮断することにより、コイルの中心軸方向の両端部における磁束の集中による磁気飽和を目的として配設される。従って、かかる目的を有効に達成するためには、非磁性層が、磁束を遮断しようとする対象コイルの中心軸と交差するように構成されていることが必要である。
【００６１】
上述のように、本発明の第３態様に係るインダクタ内蔵基板によれば、非磁性層を挟んで対向する磁性層に埋設されたコイルから発生する磁束が非磁性層によって遮断されることにより、コイルの中心軸方向の両端部における磁束の集中による磁気飽和に起因する重畳特性の劣化が抑制される。
【００６２】
以上、本発明の各種実施態様に係るインダクタ内蔵基板の構成及び優位性について説明してきたが、前述のように、本発明の目的は、例えば、携帯端末等に含まれる各種電気回路の小型化・低背化への要求を満たしつつ、低い直流抵抗と改善された直流重畳特性とを兼備するインダクタを提供することにある。逆に言えば、本発明に係るインダクタ内蔵基板は、低い直流抵抗と改善された直流重畳特性とを維持しつつ、例えば、携帯端末等に含まれる各種電気回路の小型化・低背化への要求を満たすことを目的とするものである。
【００６３】
従って、本発明の第４態様は、
本発明の前記第１態様乃至前記第３態様の何れかに係るインダクタ内蔵基板を含んでなる電気回路である。
【００６４】
前述のように、本発明に係るインダクタ内蔵基板は、磁性材料を含んでなる基板中に埋設された第１コイル及び磁性材料を含んでなる隆起部中に埋設された第２コイルを備えている。従って、従来技術のように基板中にのみコイルを埋設したり、コイルをディスクリート部品として基板上に配設したりする場合と比較して、より大きなスペースをインダクタに割り当てることができる。その結果、従来技術において小型化・低背化されたインダクタのように、コイルの直流抵抗の増大に伴う損失の増大や、コイルの小型化・低背化に伴う直流重畳特性の悪化を招くことが回避される。係る利点に加えて、隆起部が形成されていない基板上のスペース及び／又は隆起部の上部のスペースには、本発明に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することができるので、回路全体として従来技術に勝る小型化・低背化を達成することができる。
【００６５】
ところで、前述のように、種々の電気回路に対する小型化・低背化の要求は携帯端末において特に強い。また、昨今の多機能化を実現するために携帯端末には種々の追加回路が搭載されるようになっており、これらの追加回路には、それぞれの構成に応じて種々の電源電圧を供給する必要がある。一方で、携帯端末は電源として電池を用いるものが多い。従って、携帯端末は、電池によって供給される電源電圧を各種追加回路に最適な動作電圧に変換するための電源回路を備える必要があり、当該電源回路においては、出力電圧を平滑化する機能を実現する素子としてインダクタが必要である。しかも、携帯端末においては、１つの電池を複数の回路で共有するため、電源回路における損失を抑制することが、電池寿命の観点から重要である。かかる状況に照らせば、本発明に係るインダクタ内蔵基板は、電源回路用のインダクタとして利用されることが望ましい。
【００６６】
即ち、本発明の第５態様は、
本発明の前記第４態様に係る電気回路であって、前記電気回路が電源回路を構成することを特徴とする電気回路である。
【００６７】
ところで、上記のように電源回路において、電流値によらず高い効率を実現したり、出力電圧を平滑化する機能を安定して実現するには、前述のように、インダクタに流れる電流値の増大に伴う磁気飽和に起因する磁性材料における透磁率の低下を生じ難い、良好な直流重畳特性を有するインダクタを使用することが望ましい。直流重畳特性が低いインダクタを使用すると、ＤＣ−ＤＣコンバータの効率が劣化したり、出力電圧が十分に平滑化されず、インダクタの出力側に過大な電流が流れ、出力側に接続された他の回路素子や他の回路の故障等を招く虞がある。特に、直流・直流変換器（ＤＣ−ＤＣコンバータ）を構成するスイッチングＩＣについては、電流値によらず高い効率を維持することと、供給電圧の平滑化を安定に実行することが極めて重要である。かかる状況に照らせば、本発明に係るインダクタ内蔵基板は、直流・直流変換器用のインダクタとして利用されることが望ましい。
【００６８】
即ち、本発明の第６態様は、
本発明の前記第５態様に係る電気回路であって、前記電源回路が直流・直流変換器を構成することを特徴とする電気回路である。
上述のように、直流・直流変換器（ＤＣ−ＤＣコンバータ）は、本発明に係るインダクタ内蔵基板の利点を最大限に発揮し得る用途の１つである。
【００６９】
以上のように、本発明に係るインダクタ内蔵基板によれば、従来技術のように基板中にのみコイルを埋設したり、コイルをディスクリート部品として基板上に配設したりする場合と比較して、より大きなスペースをインダクタに割り当てることができる。その結果、従来技術において小型化・低背化されたインダクタのように、コイルの直流抵抗の増大に伴う損失の増大や、コイルの小型化・低背化に伴う直流重畳特性の悪化を招くことが回避される。
【００７０】
尚、隆起部が形成されていない基板上のスペース及び／又は隆起部の上部のスペースには、本発明に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することができるので、回路全体としての小型化・低背化も十分に達成される。即ち、本発明に係るインダクタ内蔵基板によれば、回路の小型化・低背化への要求を満たしつつ、低い直流抵抗と改善された直流重畳特性とを兼備するインダクタを提供するという目的が達成される。
【００７１】
以下、本発明の幾つかの実施態様に係るインダクタ内蔵基板につき、添付図面等を参照しつつ説明する。但し、以下に述べる説明はあくまで例示を目的とするものであり、本発明の範囲が以下の説明に限定されるものと解釈されるべきではない。
【実施例１】
【００７２】
１．各種インダクタ内蔵基板の構成
表１は、本発明の優位性を説明する実施例として製造した各種インダクタ内蔵基板の構成及び特性を示す。先ず、各種インダクタ内蔵基板の構成について説明する。尚、実施例として製造した各種サンプルは何れも、スクリーン印刷法によって配設される導電体パターンに、ゲルキャスト法によって磁性材料又は非磁性材料を注入して得られる層を必要な枚数だけ積層し、導電体パターンをコイルとして構成し、焼成することにより製造した。
【００７３】
但し、ここで説明する各種実施例及び比較例において、導体ペーストは、 銀（Ａｇ）に、熱硬化性フェノール樹脂、酢酸ブチルカルビトール、メラミン樹脂粉末を加え構成した。尚、メラミン樹脂粉末の量は、焼成時における磁性体部（フェライト）とコイル部（導電体部）との収縮差を 出来るだけ小さくするように調整した。
また、各種実施例及び比較例において、磁性体層のフェライト材料は、Ｎｉ−Ｃｕ−Ｚｎ系フェライトとし、非磁性体層のフェライト材料は、Ｃｕ−Ｚｎ系フェライトとした。
【００７４】
更に、磁性材料及び非磁性材料の層の厚みは何れも２０μｍとした（但し、キャビティ構造を有するサンプルＣＶＴＹＷ及びＣＶＴＹＮにおける非磁性層の厚みは、それぞれ１００μｍ及び１５０μｍとした）。更に、各種サンプルにおけるコイルは四角柱状の螺旋構造を呈しており、その巻き数は断面の１辺当たり０．２５としてカウントした。尚、以下に説明する各種サンプルの構成を示す図面においては、基板や隆起部に埋設されたコイルの構造を見え易くするために、非磁性層は図示しない。
【００７５】
【表１】
【００７６】
番号「ＬＬ３１０」によって示されるサンプル（以降、単に「サンプルＬＬ３１０」と称する。他のサンプルについても同様）は、比較例としてのサンプルである。具体的には、サンプルＬＬ３１０は、本発明に係るインダクタ内蔵基板とは異なり、基板上に隆起部が配設されておらず、磁性材料としてのフェライトからなる基板中に埋設されたコイルのみを備えている（図４参照）。より詳細には、表１に示されているように、サンプルＬＬ３１０は、幅２．９ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．４ｍｍの外寸を有する。このフェライト製の基板中に、幅２２０μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が３．２５回のコイルが形成されている。尚、サンプルＬＬ３１０においては、表１に示されているように、導電体パターンを含む層のうち、下から２番目の層と３番目の層との間に１層の非磁性層が配設されている。
【００７７】
また、サンプルＬＬ３２０は、幅１９５μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＬＬ３１０と同じ構成を有する、比較例としてのサンプルである。以上のように、サンプルＬＬ３１０及びＬＬ４２０は、本発明に係るインダクタ内蔵基板における基板部分のみからなる構成に対応する比較例としてのサンプルである。
【００７８】
次に、サンプルＳＨ４１０は、上記サンプルＬＬ３１０やＬＬ３２０が本発明に係るインダクタ内蔵基板における基板部分のみからなる構成に対応する比較例であるのに対し、これらよりも平面積が小さい隆起部のみからなる構成に対応する比較例である。具体的には、サンプルＳＨ４１０は、本発明に係るインダクタ内蔵基板とは異なり、磁性材料としてのフェライトからなる隆起部中に埋設されたコイルのみを備えている（但し、隆起部の高さ（厚み）は、本発明に係るインダクタ内蔵基板における基板の高さ（厚み）と隆起部の高さ（厚み）との合計に相当する高さ（厚み）とした）（図５参照）。
【００７９】
より詳細には、表１に示されているように、サンプルＳＨ４１０は、幅２．３ｍｍ、奥行き１．３ｍｍ、高さ（厚み）０．６ｍｍの外寸を有する。このフェライト製の隆起部中に、幅１９５μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が４．２５回のコイルが形成されている。尚、サンプルＳＨ４１０においては、表１に示されているように、導電体パターンを含む層のうち、下から２番目の層と３番目の層との間、及び下から４番目の層と５番目の層との間にそれぞれ１層（即ち、合計で２層）の非磁性層が配設されている。
【００８０】
また、サンプルＳＨ４２０は、幅１８５μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＳＨ４１０と同じ構成を有する、比較例としてのサンプルである。
【００８１】
次に、サンプルＳＨ６１０は、幅２５０μｍ、高さ（厚み）１０μｍの導電体パターンが使用されていること、及び導電体パターンの巻き数が６．２５回であることを除き、サンプルＳＨ４１０と同じ構成を有する、比較例としてのサンプルである。また、サンプルＳＨ６２０は、幅２３５μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＳＨ６１０と同じ構成を有する、比較例としてのサンプルである。以上のように、サンプルＳＨ４１０、ＳＨ４２０、ＳＨ６１０、及びＳＨ６２０は、本発明に係るインダクタ内蔵基板における隆起部のみからなる構成に対応する比較例である。
【００８２】
一方、サンプルＢＣ６１０は、基板上の中央部に隆起部が配設された、本発明の１つの実施態様に係るインダクタ内蔵基板に対応する実施例である。具体的には、サンプルＢＣ６１０は、磁性材料としてのフェライトからなる基板中に埋設された第１コイルと、磁性材料としてのフェライトからなる隆起部中に埋設された第２コイルを備えている（図６参照）。より詳細には、表１に示されているように、サンプルＢＣ６１０は、幅２．９ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．４ｍｍの外寸を有する基板上の中央部に、幅１．３ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．２ｍｍの外寸を有する隆起部が配設された外観を有する。
【００８３】
このフェライト製の基板中に、幅３２５μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が４．２５回の第１コイルが形成されている。また、このフェライト製の隆起部の中に、幅３２５μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が２．２５回の第２コイルが形成されている。尚、サンプルＳＨ４１０においては、表１に示されているように、導電体パターンを含む層のうち、基板中の下から１番目の層と２番目の層との間及び下から５番目の層と６番目の層（隆起部中の最下層に該当する）との間にそれぞれ１層、並びに隆起部中の下から２番目の層と３番目の層との間に１層（即ち、合計で３層）の非磁性層が配設されている。
【００８４】
また、サンプルＢＣ６２０は、幅３００μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＢＣ６１０と同じ構成を有する、本発明のもう１つの実施態様に係るインダクタ内蔵基板に対応する実施例としてのサンプルである。以上のように、サンプルＢＣ６１０及びＢＣ６２０は、本発明に係るインダクタ内蔵基板に対応する実施例である。
【００８５】
次に、サンプルＢＥ６１０は、上記サンプルＢＣ６１０やＢＣ６２０においては、隆起部が基板上の中央部に配設されているのに対し、隆起部が基板上の一方の端に寄せて配設された、本発明のもう１つの実施態様に係るインダクタ内蔵基板に対応する実施例である。具体的には、サンプルＢＥ６１０は、磁性材料としてのフェライトからなる基板中に埋設された第１コイルと、基板上の一方の端に寄せて配設された磁性材料としてのフェライトからなる隆起部中に埋設された第２コイルを備えている（図７参照）。
【００８６】
より詳細には、表１に示されているように、サンプルＢＥ６１０は、幅２．９ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．４ｍｍの外寸を有する基板上の一方の端に寄せて、幅１．３ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．２ｍｍの外寸を有する隆起部が配設された外観を有する。このフェライト製の基板中に、幅３３６μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が４．２５回の第１コイルが形成されている。また、このフェライト製の隆起部の中に、幅３３６μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が２．２５回の第２コイルが形成されている。尚、サンプルＢＥ６１０においては、表１に示されているように、導電体パターンを含む層のうち、基板中の下から１番目の層と２番目の層との間及び下から５番目の層と６番目の層（隆起部中の最下層に該当する）との間にそれぞれ１層、並びに隆起部中の下から２番目の層と３番目の層との間に１層（即ち、合計で３層）の非磁性層が配設されている。
【００８７】
また、サンプルＢＥ６２０は、幅３００μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＢＣ６１０と同じ構成を有する、本発明のもう１つの実施態様に係るインダクタ内蔵基板に対応する実施例としてのサンプルである。以上のように、サンプルＢＥ６１０及びＢＥ６２０は、本発明に係るインダクタ内蔵基板に対応する実施例である。
【００８８】
一方、サンプルＣＶＴＹＷは、基板の周縁部上に隆起部を設け、隆起部によって囲まれるキャビティを基板の中央部近傍の上部に形成させた、比較例としてのサンプルである。具体的には、サンプルＣＶＴＹＷは、磁性材料としてのフェライトからなる基板中に埋設された第１コイルと、磁性材料としてのフェライトからなる、基板の周縁部上に設けられた隆起部中に埋設された第２コイルを備えている。尚、サンプルＣＶＴＹＷにおいては、第１コイルと第２コイルとが同じ断面形状を有するので、第１コイルと第２コイルとが１つの連続した螺旋構造を形成している（図８参照）。
【００８９】
より詳細には、表１に示されているように、サンプルＣＶＴＹＷは、基板と基板の周縁部上に設けられた隆起部とによって、幅２．９ｍｍ、奥行き２．３ｍｍ、高さ（厚み）１．０ｍｍの外寸を有する。加えて、基板の中央部近傍の上部には、基板の上面と基板の周縁部上に設けられた隆起部の内面とによって、幅２．２ｍｍ、奥行き１．８５ｍｍ、高さ（深さ）０．６ｍｍの内寸を有するキャビティ（空洞）隆起部が形成されている（図８においては、コイルを見易くする目的で、キャビティは図示されていない。基板及び隆起部の外観については、図９を参照）。このキャビティの大きさは、携帯端末において一般的に使用されるＤＣ−ＤＣコンバータを構成する回路素子（例えば、コンデンサやスイッチングＩＣ等）を収容するのに必要な容積として算出したものである。
【００９０】
上述のように、サンプルＣＶＴＹＷにおいては、基板中の第１コイルと隆起部中の第２コイルとが一体となって、１つの連続した螺旋構造を呈するコイルを形成している。このコイルは、短辺部分については、幅１００μｍ、高さ（厚み）３０μｍ、長辺部分については、幅２７５μｍ、高さ（厚み）３０μｍの導電体パターンにより、巻き数が７．２５回のコイルとして構成されている。尚、サンプルＣＶＴＹＷにおいては、表１に示されているように、導電体パターンを含む層のうち、基板及び隆起部を通して、下から２番目の層と３番目の層との間、下から４番目の層と５番目の層との間、及び下から６番目の層と７番目の層との間にそれぞれ１層（即ち、合計で３層）の非磁性層が配設されている。
【００９１】
また、サンプルＣＶＴＹＮは、短辺部分については、幅５０μｍ、高さ（厚み）３０μｍ、長辺部分については、幅２２５μｍ、高さ（厚み）３０μｍの、より細い導電体パターンにより、巻き数が６．２５回のコイルが構成されていることを除き、サンプルＣＶＴＹＷと同じ構成を有する、比較例としてのサンプルである。以上のように、サンプルＣＶＴＹＷ及びＣＶＴＹＮは、基板と基板の周縁部上に設けられた隆起部とによって形成されるキャビティを有する構成に対応する比較例である。
【００９２】
次に、サンプルＤＣ４１０は、上記サンプルＬＬ３１０やＬＬ３２０においては、基板中に埋設されるコイルが第１コイルのみ（即ち、一重）であるのに対し、基板中に埋設された第１コイルの内側に、もう１つのコイルが更に形成された、比較例である。サンプルＤＣ４１０においては、本発明に係るインダクタ内蔵基板とは異なり、基板上に隆起部が配設されていない。具体的には、サンプルＤＣ４１０は、磁性材料としてのフェライトからなる基板中に埋設された第１コイル及び第１コイルの内側に埋設された第３コイルを備えている（図１０参照）。
【００９３】
より詳細には、表１に示されているように、サンプルＤＣ４１０は、幅２．９ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．４ｍｍの外寸を有する。このフェライト製の基板中に、幅３８６μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が４．２５回の第１コイル及び第３コイルが形成されている。尚、サンプルＤＣ４１０においては、表１に示されているように、導電体パターンを含む層のうち、基板中の下から１番目の層と２番目の層との間及び下から３番目の層と４番目の層との間にそれぞれ１層（即ち、合計で２層）の非磁性層が配設されている。
【００９４】
また、サンプルＤＣ４２０は、幅３５９μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＤＣ４１０と同じ構成を有する、比較例としてのサンプルである。以上のように、サンプルＤＣ４１０及びＤＣ４２０は、基板上に隆起部が配設されておらず、基板中に埋設されるコイルが二重化された構成に対応する比較例である。
【００９５】
次に、サンプルＤＢ６１０は、上記サンプルＤＣ４１０やＤＣ４２０においては、基板上に隆起部が配設されていないのに対し、基板上の中央部に隆起部が配設された、本発明のもう１つの実施態様に係るインダクタ内蔵基板に対応する実施例である。尚、サンプルＤＢ６１０の基板中では、上記サンプルＤＣ４１０やＤＣ４２０と同様に、本発明の第２態様における第３コイルに該当するコイルが、第１コイルの内側に形成されている。具体的には、サンプルＤＢ６１０は、磁性材料としてのフェライトからなる基板中に埋設された第１コイル及び第コイルの内側に埋設された第３コイル、並びに基板上の中央部に配設された磁性材料としてのフェライトからなる隆起部中に埋設された第２コイルを備えている（図１１参照）。
【００９６】
より詳細には、表１に示されているように、サンプルＤＢ６１０は、幅２．９ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．４ｍｍの外寸を有する基板上の中央部に、幅１．３ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．２ｍｍの外寸を有する隆起部が配設された外観を有する。このフェライト製の基板中に、幅３２３μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が４．２５回の第１コイル及び第３コイルが形成されている。また、このフェライト製の隆起部の中に、幅３２３μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が２．２５回の第２コイルが形成されている。尚、サンプルＤＢ６１０においては、表１に示されているように、導電体パターンを含む層のうち、基板中の下から１番目の層と２番目の層との間及び下から４番目の層と５番目の層との間にそれぞれ１層、並びに隆起部中の下から２番目の層と３番目の層との間に１層（即ち、合計で３層）の非磁性層が配設されている。
【００９７】
また、サンプルＤＢ６２０は、幅３１１μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＤＢ６１０と同じ構成を有する、本発明のもう１つの実施態様に係るインダクタ内蔵基板に対応する実施例としてのサンプルである。以上のように、サンプルＤＢ６１０及びＤＢ６２０は、本発明に係るインダクタ内蔵基板に対応する実施例である。
【００９８】
上述のような構成を有する各種インダクタ内蔵基板の特性測定について、以下に詳しく説明する。尚、表１に示すように、各種インダクタ内蔵基板の全てのサンプルについて、アジレント社のＬＣＲメータ４２８５Ａによって周波数を１ＭＨｚに固定した状態で測定されるインダクタンスが約１μＨとなるように、個々のサンプルにおけるコイルの巻き数、断面積と非磁性層の数との組み合わせによって調整した。
【００９９】
２．各種インダクタ内蔵基板の特性測定
表１に示すように、上述のような構成を有する各種インダクタ内蔵基板のそれぞれについて、直流抵抗及び重畳電流を測定した。それぞれの測定項目の測定方法につき、以下に説明する。
【０１００】
（１）直流抵抗
前述のように、携帯端末において使用される各種回路においては、回路素子等の電気抵抗を低減し、回路における損失を抑制することが、電池寿命の観点から重要である。ここでいう「直流抵抗」は、ケースレー社のマルチ・メータ（２０００型）に４端子プローブを接続し、４端子法にて測定した。
【０１０１】
（２）重畳電流
前述のように、昨今の益々の高機能化に伴って携帯端末に搭載される回路は益々多種多様になってきており、例えば、ＤＣ−ＤＣコンバータ等の電源回路に流れる電流値も増大の一途を辿っている。一方、磁性材料中に埋設されたコイルに流れる電流が増大すると、前述の「直流重畳特性」に起因してコイルのインダクタンスが低下し、例えば、ＤＣ−ＤＣコンバータの効率が低下する。あるいは、ＤＣ−ＤＣコンバータ等の電源回路の出力電圧を平滑化する機能が低下する。その結果、過大な電流が出力側に流れる虞が高まり、例えば、携帯端末に含まれる追加回路の故障を招く等の虞が高まる。このような問題を低減するには、電流値の増大によるインダクタンスの低下が小さいインダクタが求められる。
【０１０２】
インダクタンス及び重畳電流は、アジレント社のＬＣＲメータ４２８５Ａを用い、１ＭＨｚに周波数を固定した状態で、直流電流を重畳しながらインダクタンスを測定した。重畳電流は、直流電流が流れていない状態からインダクタンスが３０％減少したときの値として求めた。
【０１０３】
前述のように、本明細書においては、直流電流重畳インダクタンス測定により、インダクタンス−直流電流バイアス（Ｌ−Ｉｄｃ）特性から求められる、インダクタンスが３０％減少するバイアス電流値を、インダクタの直流重畳特性の指標として測定し、「重畳電流」と称する。
【０１０４】
３．各種インダクタ内蔵基板の特性評価
上記のように測定した各種インダクタ内蔵基板の各特性は、前述のように、表１に列挙されている。損失が小さく、電流値が増大しても出力電圧の平滑化機能が低下しないインダクタ内蔵基板の特定としては、直流抵抗が低く、重畳電流が大きいことが望ましいと言える。そこで、表１に列挙されている、各種インダクタ内蔵基板における直流抵抗と重畳電流との関係を表すグラフを図１２に示す。
【０１０５】
上記のように、損失が小さく、電流値が増大しても出力電圧の平滑化機能が低下しないインダクタ内蔵基板の特定としては、直流抵抗が低く、重畳電流が大きいことが望ましい。即ち、直流抵抗を横軸とし、重畳電流を縦軸とする図１２のようなグラフにおいては、グラフの左上にプロットがあるものほど、好ましい特性を有するインダクタ内蔵基板であると言うことができる。
【０１０６】
図１２に示すグラフにおいては、前述の比較例の各種サンプルについては白抜きのプロットで示されており（但し、キャビティ構造を有する比較例のサンプルＣＶＴＹＷ及びＣＶＴＹＮについては×印のプロット）、本発明に係る各種サンプルについては黒塗りのプロットで示されている。より詳しくは、前述の比較例のサンプルＬＬ３１０及びＬＬ３２０（基板のみ）は白抜きの丸印で、ＳＨ４１０及びＳＨ４２０（隆起部のみで、コイルの巻き数が少ない）は白抜きの三角印で、ＳＨ６１０及びＳＨ６２０（隆起部のみで、コイルの巻き数が多い）は白抜きの四角印で、ＣＶＴＹＷ及びＣＶＴＹＮ（キャビティ）は×印で、ＤＣ４１０及びＤＣ４２０（基板中に二重コイルのみ）は白抜きの菱形印で、それぞれ示されており、本発明に係るサンプルＢＣ６１０及びＢＣ６２０（基板＋中央に隆起部）は黒塗りの丸印で、ＢＥ６１０及びＢＥ６２０（基板＋端に隆起部）は黒塗りの三角印で、ＤＢ６１０及びＤＢ６２０（基板中に二重コイル＋中央に隆起部）は黒塗りの菱形印で、それぞれ示されている。
【０１０７】
先ず、基板中に二重コイルが埋設されているサンプル（ＤＣ４１０及びＤＣ４２０、並びにＤＢ６１０及びＤＢ６２０）以外の各種サンプルにおいては、図１２に示すグラフからも明らかなように、白抜きのプロットで表される比較例の各種サンプルと比較して、黒塗りのプロットで表される本発明に係る各種サンプルの方が、より低い直流抵抗において、より高い重畳電流を達成している（直流抵抗と重畳電流とのバランスが良い）。また、基板中に二重コイルが埋設されているサンプル（ＤＣ４１０及びＤＣ４２０、並びにＤＢ６１０及びＤＢ６２０）同士を比較した場合でも、白抜きのプロットで表される比較例のサンプルと比較して、黒塗りのプロットで表される本発明に係るサンプルの方が、より低い直流抵抗において、より高い重畳電流を達成している（直流抵抗と重畳電流とのバランスが良い）。
【０１０８】
具体的には、基板のみにコイルを埋設したサンプル（ＬＬ３１０及びＬＬ３２０）や隆起部のみにコイルを埋設したサンプル（ＳＨ４１０及びＳＨ４２０）については、直流抵抗が低い点は望ましいものの、何れも重畳電流が４００ｍＡ前後と低い。また、巻き数を増やしたコイルを隆起部のみに埋設したサンプル（ＳＨ６１０及びＳＨ６２０）についても、重畳電流が５００ｍＡ前後までしか向上していない。
【０１０９】
更に、基板の周縁部上に隆起部を設け、隆起部によって囲まれるキャビティを基板の中央部近傍の上部に形成させたサンプル（ＣＶＴＹＷ及びＣＶＴＹＮ）については、直流抵抗は著しく高く、重畳電流は著しく低い結果となった。これは、前述のように、キャビティを設けるために、コイルの導線を細く且つ長くせざるを得ないことから、直流抵抗値が上昇し、キャビティ周辺の磁性材料を肉薄にせざるを得ないことから、（第２）コイル近傍において磁束の集中による磁気飽和が起こり易くなったことに起因するものと考えられる。以上のように、比較例としての各種インダクタ内蔵基板においては、所望の特性を達成することはできなかった。
【０１１０】
これに対し、磁性材料を含んでなる基板中に埋設された第１コイル及び磁性材料を含んでなる隆起部中に埋設された第２コイルを備える、本発明に係る各種サンプル（ＢＣ６１０及びＢＣ６２０（隆起部が中央に配設）、及びＢＥ６１０及びＢＥ６２０（隆起部が端部に配設）においては、キャビティを有するサンプルを除く比較例の各種サンプルと殆ど同等の直流抵抗を維持しつつ、６００ｍＡ前後から７００ｍＡ近くに至る高い重畳電流を達成した。一方、基板中に埋設されたコイルを二重化した比較例のサンプルＤＣ４１０及びＤＣ４２０（基板中に二重コイルのみ。隆起部無し）は、基板中に埋設されたコイルを二重化した効果により、約６７０ｍＡから約７７０ｍＡという高い重畳電流を達成した。これに対し、基板中に埋設されたコイルを二重化した上に更に隆起部中に埋設された第２コイルを備える、本発明に係るサンプルＤＢ６１０及びＤＢ６２０においては、基板中に埋設されたコイルを二重化したのみの比較例のサンプルＤＣ４１０及びＤＣ４２０を更に上回る、約８００〜９００ｍＡという非常に高い重畳電流を達成した。これらの基板中に埋設されたコイルを二重化したサンプル同士の比較からも、隆起部中に埋設された第２コイルの重畳特性の改善における効果が大きいことが認められる。
【０１１１】
以上の結果からも明らかなように、本発明に係るインダクタ内蔵基板においては、従来技術において小型化・低背化されたインダクタのように、コイルの直流抵抗の増大に伴う損失の増大や、コイルの小型化・低背化に伴う直流重畳特性の悪化を招くことが回避される。尚、前述のように、隆起部が形成されていない基板上のスペース及び／又は隆起部の上部のスペースには、本発明に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することができるので、回路全体としての小型化・低背化も十分に達成される。
【０１１２】
以上、本発明を説明することを目的として、特定の構成有する幾つかの実施態様について説明してきたが、本発明の範囲は、これらの例示的な実施態様に限定されるものではなく、特許請求の範囲及び明細書に記載された事項の範囲内で、適宜修正を加えることができることは言うまでも無い。
【符号の説明】
【０１１３】
１１…基板、１２…隆起部、２１…インダクタ、２２…コイル、２３…コイルによって生ずる磁束、３１…コンデンサ、及び４１…スイッチングＩＣ。
【技術分野】
【０００１】
本発明は、インダクタを内蔵する基板（インダクタ内蔵基板）に関する。また、本発明は、インダクタ内蔵基板を含んでなる電気回路にも関する。更に、本発明は、インダクタ内蔵基板を含んでなる電源回路、特に直流・直流変換器（ＤＣ−ＤＣコンバータ）にも関する。
【背景技術】
【０００２】
近年、携帯電話やスマートフォンに代表される携帯型の通信端末における高機能化が顕著になっていることは周知の通りである。具体的には、携帯電話としての通信回路に加え、無線ＬＡＮやブルートゥース（登録商標）等に対応した無線通信回路、又はＧＰＳや磁気、ジャイロ等のセンサー類、さらには小額の決済機能を有した電子マネー端末回路等の様々な機能を実現するための回路の搭載が一般的になりつつある。
【０００３】
上記のような高機能化は通信端末に限られたことではなく、携帯型の各種電子機器（例えば、携帯情報端末（ＰＤＡ）やノート型コンピュータ、デジタルメディアプレイヤー、ブルーレイディスク／ＤＶＤ／ＣＤ／ＭＤプレイヤー、デジタルカメラ、ビデオカメラ等）においても、それぞれの用途に応じた様々な高機能化が図られている。
【０００４】
上述のような携帯型の通信端末や各種電子機器（以降、「携帯端末」と総称する場合がある）においては、携帯端末の大きさや形状に一定の制約があるのは勿論のこと、携帯端末の小型化・低背化は製品の市場での価値にも直結することから、上述のような追加機能用の各回路（以降、単に「追加回路」と称する場合がある）に対する小型化・低背化の要求は極めて強い。また、かかる小型化・低背化の要求は、これらの追加回路のみならず、既存の回路（例えば、これらの追加回路に適切な電源を供給するための電源回路等）に対しても強くなっている。
【０００５】
ところで、前述のような携帯端末は、電源として電池を用いるものが多い。一方、携帯端末に搭載される上記のような各種追加回路は、それぞれの構成に応じて種々の電源電圧が求められるのが実情である。従って、これらの携帯端末は、電池によって供給される電源電圧を各追加回路に最適な所定の動作電圧に変換するための電圧変換装置（例えば、ＤＣ−ＤＣコンバータ等の電源回路）を備えているのが一般的である。尚、ＤＣ−ＤＣコンバータは、典型的には、スイッチング素子及び制御回路を含む半導体集積回路（スイッチングＩＣ）（能動素子）と、出力電圧を平準化するためのインダクタ（コイル）及びコンデンサ等の受動素子を接続線路が形成されたプリント基板等の上に接続して得られるディスクリート回路として構成される（例えば、図１参照）。
【０００６】
上記のように、携帯端末においては、１つの電池を複数の回路で共有するため、各追加回路用の電源回路における効率劣化を抑制することが、電池寿命の観点から重要である。また、各電源回路（例えば、ＤＣ−ＤＣコンバータ）における効率劣化を抑制するには、特にインダクタの重畳特性を良くすること、及び直流抵抗を低くすることが重要である。インダクタの重畳特性を良くするためには、より低い透磁率を有する材料を使用し、大きく多く導体を巻くことが有効である。しかし、このことはインダクタが大きくなることを意味する。また、インダクタを低損失にするには、インダクタを構成するコイルの導線を太くすることが有効である。しかしながら、同じインダクタンスを達成するには、コイルの導線を太くすればする程、コイルの導線の巻きの外周径を大きくする必要があり、インダクタが大きくなってしまう。
【０００７】
そこで、携帯端末用ＤＣ−ＤＣコンバータにおいては、例えば図２に示す具体例におけるように、スイッチングＩＣを樹脂基板（例えば、ＰＣＢ基板）の中に内蔵させて、その分、ＤＣ−ＤＣコンバータの効率劣化に対する影響が大きいインダクタが大きな面積を占めることを可能とすることによって、インダクタにおいて良好な重畳特性及び低損失を実現しようとする試みも行われてきた。尚、図２に示す具体例においては、インダクタに加えて、２個の汎用のチップコンデンサが搭載されている。これらのディスクリート部品のうち、インダクタは、最も大きな面積を占めるのみならず、高さにおいても、インダクタが最も高くなっている。
【０００８】
そこで、インダクタの小型化・低背化と低抵抗化とを両立させるための試みとして、例えば、樹脂等からなる積層基板中にインダクタ（コイル）を埋設し、当該基板上にインダクタ以外の回路素子を配設することが提案されている（例えば、特許文献１参照）。また、基板内に埋設されたインダクタのインダクタンスを更に大きくすることを目的として、フェライト基板中にインダクタ（コイル）を埋設することの提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平７−１６３１４６号公報
【特許文献２】特開２０１０−２３８７７７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
前述のように、インダクタの小型化・低背化については、従来より様々な提案がなされている。しかしながら、昨今の携帯端末の更なる多機能化の進捗により、携帯端末に内蔵される各種回路（多機能化に伴う追加回路や、電源回路等の既存の回路）に対する小型化・低背化の要求は益々強くなってきている。また、前述のようにＤＣ−ＤＣコンバータ等の電源回路を始めとする各種回路において大きな面積及び高さを占め、形状面で最も大きな影響を有するインダクタの小型化・低背化は、インダクタの重畳特性を劣化させてＤＣ−ＤＣコンバータを効率が劣化させると共に、インダクタの直流抵抗を高め、ＤＣ−ＤＣコンバータにおける損失を拡大させるという問題がある。
【００１１】
ところで、コイルに流れる電流の電流値が大きくなると、当該コイルのインダクタンスが小さくなる問題が認められている。この問題を生ずる特性は、「直流重畳特性」と称される。より詳しくは、この問題は、例えば、磁性材料中に埋設された導電体から構成されるコイルに電流を流す場合、電流値が高まるとコイルの周囲に生じる磁場が強まり、磁場が強いときに磁性材料の透磁率が下がる（磁気飽和）現象に起因するものである。この現象は、ＤＣ−ＤＣコンバータにおいて広く使用されている磁性材料であるフェライト材料において特に顕著に観察される。
【００１２】
尚、直流重畳特性を評価するための指標としては、直流電流を重畳しながらのインダクタンスの測定において、インダクタンスが所定の割合（例えば、１０％、３０％、又は５０％）減少する重畳電流値が挙げられる。尚、本明細書においては、インダクタンスが３０％減少する重畳電流値をインダクタの直流重畳特性の指標とし、「直流重畳電流」と称する。
【００１３】
上記のように電流値の増大と共にコイルのインダクタンスが低下する現象が生ずると、例えば、電源回路においてコイルに求められる、出力電圧を平滑化する機能が低下する。その結果、所望のインダクタンスを達成しないことに起因するＤＣ−ＤＣコンバータの効率の劣化が発生する。更に、十分に平滑化されない出力電圧に起因して、出力側に過大な電流が流れる虞が高まり、例えば、携帯端末に含まれる追加回路の故障を招いたり、ＤＣ−ＤＣコンバータを構成するスイッチングＩＣを故障させたりする不具合が生ずる虞が高まる。
【００１４】
従って、ＤＣ−ＤＣコンバータの効率やインダクタによる出力電圧の平滑化機能を適切に維持するためには、直流重畳特性に起因するインダクタンスの低下を抑制する必要がある。直流重畳特性は、上述のように磁束密度の高まりに伴う磁気飽和によって発生するため、コイルの形状を大きくする等して磁束密度の高まり（集中）を抑制することにより改善されることが知られている。しかし、この場合も携帯端末に求められる小型化・低背化の要求に相反することとなる。
【００１５】
以上のように、携帯端末等における各種回路の小型化・低背化の要求に応えるためには、各種回路において最も大きな面積及び高さを占めるインダクタの小型化・低背化が必要であるが、インダクタの小型化・低背化は、損失の増大（直流抵抗の増大）及び直流重畳電流値の低下（直流重畳特性に起因する磁束密度の集中）とトレードオフの関係にあり、これらを同時に満足し得るインダクタに対する継続的な要求が存在する。即ち、本発明の目的は、回路の小型化・低背化への要求を満たしつつ、低い直流抵抗と改善された直流重畳特性とを兼備するインダクタを提供することにある。
【課題を解決するための手段】
【００１６】
上記目的は、
主として磁性材料を含んでなる基板、
前記基板中に埋設された導電体からなる第１コイル、
前記基板の少なくとも一方の面上に配設された、主として磁性材料を含んでなる隆起部、及び
前記隆起部中に埋設された導電体からなる第２コイル、
を含んでなり、
前記基板の面に平行な平面による、前記隆起部の断面積が前記基板の断面積より小さいこと、
コイルの中心軸に垂直な平面による、前記第２コイルの断面積が前記第１コイルの断面積より小さいこと、及び
前記第２コイルが前記第１コイルと直接的又は間接的に電気的に接続されていること、
を特徴とする、インダクタ内蔵基板によって達成される。
【発明の効果】
【００１７】
上記のように、本発明に係るインダクタ内蔵基板は、磁性材料を含んでなる基板中に埋設された第１コイル及び磁性材料を含んでなる隆起部中に埋設された第２コイルを備えている。従って、前述の従来技術のように基板中にのみコイルを埋設したり、コイルをディスクリート部品として基板上に配設したりする場合と比較して、より大きなスペースをインダクタに割り当てることができる。その結果、従来技術において小型化・低背化されたインダクタのように、コイルの直流抵抗の増大に伴う損失の増大や、コイルの小型化・低背化に伴う直流重畳特性の悪化を招くことが回避される。尚、隆起部が形成されていない基板上のスペース及び／又は隆起部の上部のスペースには、本発明に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することができるので、回路全体としての小型化・低背化も十分に達成される。
【図面の簡単な説明】
【００１８】
【図１】典型的なＤＣ−ＤＣコンバータの構成を示す回路図である。
【図２】従来技術に係るＤＣ−ＤＣコンバータの概略構成を示す断面図（ａ）及び平面図（ｂ）である。
【図３】本発明の１つの実施態様に係るインダクタ内蔵基板が適用されたＤＣ−ＤＣコンバータの概略構成を示す断面図（ａ）及び平面図（ｂ）である。
【図４】比較例としての１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図５】比較例としてのもう１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図６】本発明の実施例としての１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図７】本発明の実施例としてのもう１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図８】比較例としてのもう１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図９】図８に示す比較例としてのもう１つの実施態様に係るインダクタ内蔵基板の外観を示す斜視図である。
【図１０】比較例としてのもう１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図１１】本発明の実施例としてのもう１つの実施態様に係るインダクタ内蔵基板の概略構成を示す斜視図である。
【図１２】各種インダクタ内蔵基板における直流抵抗と重畳電流との関係を表すグラフである。
【発明を実施するための形態】
【００１９】
前述のように、本発明は、回路の小型化・低背化への要求を満たしつつ、低い直流抵抗と改善された直流重畳特性とを兼備するインダクタを提供することを目的とする。
【００２０】
本発明者は、上記目的を達成すべく鋭意研究の結果、従来技術におけるように単に基板中にコイルを埋設するだけではなく、基板上の、比較的厚い（高さが大きい）回路素子が配設されない領域に隆起部を設け、この隆起部中にもコイルを埋設し、これらのコイルを電気的に接続してインダクタとすることにより、従来技術において小型化・低背化されたインダクタのように、コイルの直流抵抗の増大に伴う損失が増大したり、コイルの小型化・低背化に伴って直流重畳特性が悪化したりすることを回避しつつ、回路全体としての小型化・低背化を達成させることを想到するに至ったものである。
【００２１】
即ち、本発明の第１態様は、
主として磁性材料を含んでなる基板、
前記基板中に埋設された導電体からなる第１コイル、
前記基板の少なくとも一方の面上に配設された、主として磁性材料を含んでなる隆起部、及び
前記隆起部中に埋設された導電体からなる第２コイル、
を含んでなり、
前記基板の面に平行な平面による、前記隆起部の断面積が前記基板の断面積より小さいこと、
コイルの中心軸に垂直な平面による、前記第２コイルの断面積が前記第１コイルの断面積より小さいこと、及び
前記第２コイルが前記第１コイルと直接的又は間接的に電気的に接続されていること、
を特徴とする、インダクタ内蔵基板である。
【００２２】
上記のように、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板は、主として磁性材料から構成される。当該基板において使用される磁性材料としては、例えば、インダクタ用コア材料等として使用可能な磁性材料である限り何ら限定されるものではないが、インダクタ用コア材料として広く使用されているフェライト（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト等）が望ましい。また、当該基板の大きさや形状（例えば、面積、厚み等）は、インダクタ内蔵基板が適用される回路の用途や要求特性、当該基板中に埋設される第１コイルの大きさや形状等に応じて、適宜設計される。
【００２３】
同様に、本発明の第１態様に係るインダクタ内蔵基板に含まれる隆起部は、主として磁性材料から構成される。当該隆起部において使用される磁性材料としては、例えば、インダクタ用コア材料等として使用可能な磁性材料である限り何ら限定されるものではないが、インダクタ用コア材料として広く使用されているフェライト（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト等）が望ましい。尚、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板及び隆起部を構成する磁性材料は、同じであっても異なっていてもよい。
【００２４】
また、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板上における隆起部の大きさや形状（例えば、面積、厚み等）は、インダクタ内蔵基板が適用される回路の用途や要求特性、当該隆起部中に埋設される第２コイルの大きさや形状等のみならず、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板上に配設される他の回路素子の大きさや形状、個数等にも応じて設計される。言い換えると、隆起部が形成されていない基板上のスペース及び／又は隆起部の上部のスペースは、本発明の第１態様に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等が配設されるスペースとなる。結果として、上記のように、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板上における隆起部の基板の面に平行な平面による断面積は基板の断面積より小さいことになる。
【００２５】
尚、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板及び隆起部の中に埋設された導電体からなる第１コイル及び第２コイルは、インダクタンスを大きくするためには、（コイルの中心軸に垂直な平面による）それらの断面積をできるだけ大きくすることが望ましい。換言すれば、第１コイル及び第２コイルは、例えば、コイル周辺の磁性材料の肉薄化に伴う磁気飽和に起因する透磁率の低下等の問題が生じない限り、（できるだけ大きな断面積を有するように）できるだけ大きく巻かれていることが望ましい。従って、隆起部の基板の面に平行な平面による断面積は基板の断面積よりも小さいことから、その結果として、コイルの中心軸に垂直な平面による、第２コイルの断面積は、第１コイルの断面積より小さいことが望ましい。
【００２６】
これにより、従来技術と比較して、より大きなスペースをインダクタに割り当てることにより、十分なインダクタンスを達成しつつ、コイルの直流抵抗の増大に伴う損失の増大や、コイルの小型化・低背化に伴う直流重畳特性の悪化を招くことが回避される。加えて、隆起部が形成されていない基板上のスペースには、本発明の第１態様に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することができるので、本発明の第１態様に係るインダクタ内蔵基板を用いる電気回路においては、従来技術に勝る更なる小型化・低背化が回路全体として達成される。
【００２７】
尚、上記隆起部及びその中に埋設された第２コイルに対応する素子をディスクリート部品として構成し、当該ディスクリート部品を上記基板上に配設することによっても、本発明の第１態様に係るインダクタ内蔵基板と類似の構成が得られると考えることもできる。しかしながら、このような構成においては、当該ディスクリート部品と基板との接続箇所に相当するスペース（高さ）が余分に必要とされるので、上述のような小型化・低背化の要求に応えることが難しくなる。
【００２８】
ところで、種々の電気回路を構成する回路素子には、比較的厚い（回路基板面に垂直な方向における高さが大きい）回路素子（例えば、各種コンデンサ等）もあれば、比較的薄い（回路基板面に垂直な方向における高さが小さい）回路素子（例えば、各種ＩＣ等）もある。従って、本発明の第１態様に係るインダクタ内蔵基板（の基板及び隆起部）に内蔵される（第１コイル及び第２コイルを含んでなる）インダクタの設計仕様上可能である場合には、上記比較的厚い回路素子の厚み（高さ）と隆起部の厚み（高さ）との間に差異を設け、この差異によって生ずる隆起部の上部のスペースに、比較的薄い回路素子（例えば、スイッチングＩＣを始めとする各種ＩＣ等）を配設してもよい。これにより、回路全体として、より一層の小型化・低背化が達成される。
【００２９】
尚、上述のように、隆起部の大きさや形状は、インダクタ内蔵基板が適用される回路の用途や要求特性、当該隆起部中に埋設される第２コイルの大きさや形状等のみならず、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板上に配設される他の回路素子の大きさや形状、個数等にも応じて適宜設計される。従って、例えば、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板の周縁部上に隆起部を設け、当該隆起部によって囲まれる凹部を基板の中央部近傍に形成させ、当該凹部の中に他の回路素子や端子等を配設することも想定し得る。しかしながら、このように第２コイルの内側に相当する部分に空洞（キャビティ）が設けられる構成は、本発明の第１態様に係るインダクタ内蔵基板に含まれる隆起部としては好ましくない。
【００３０】
上記のように、本発明の第１態様に係るインダクタ内蔵基板に含まれる基板の周縁部上に隆起部を設け、隆起部によって囲まれるキャビティを基板の中央部近傍の上部に形成させて、当該キャビティの中に他の回路素子を配設する構成が好ましくない理由としては、例えば、以下の事項を挙げることができる。
【００３１】
先ず、当該構成を有するインダクタ内蔵基板を使用する電気回路において小型化・低背化を実現するには、本発明の第１態様に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子や端子等をキャビティ内に配設する必要がある。しかし、キャビティは第２コイルに周囲を囲まれる配置になっており、しかもキャビティの底部は第１コイルのコアの頂部に面している。従って、第１コイル及び第２コイルから発生した磁束がキャビティ内に配設される回路素子に悪影響を及ぼす虞がある。
【００３２】
次に、キャビティの部分には磁性材料が存在しないことから、インダクタ内蔵基板全体としての透磁率が低下してしまうのでインダクタ内蔵基板全体としてのインダクタンスも低下してしまうことに加えて、キャビティを設けるために、第２コイル近傍の磁性材料を肉薄にしたり、第２コイルの導線を細く且つ長くしたりせざるを得ず、その結果として、第２コイル近傍に磁束が集中し易い（磁気飽和を起こし易い）箇所が増えたり、第２コイルの導線が細く且つ長くなることに伴って第２コイルの直流抵抗値が増大したりする虞が高まる。
【００３３】
尚、上記キャビティとしては、その中に他の回路素子や端子等を配設することができる程度の大きさを有する空洞（凹部）が想定されている。即ち、キャビティを設けることに伴うデメリットに関する上記議論は、例えば、本発明の第１態様に係るインダクタ内蔵基板の内部に埋設された各コイルの導線との電気的接続を確保すること等を目的として、例えば、ビアホール等の比較的小さい孔を、発明の第１態様に係るインダクタ内蔵基板の隆起部や基板に設けることをも排除するものではない。
【００３４】
ところで、上記基板中に埋設された導電体からなる第１コイル及び上記隆起部中に埋設された導電体からなる第２コイルは、巻線型コイルであっても積層型コイルであってもよい。これらのコイルが巻線型コイルである場合、例えば、金属等の導電体で予め形成された当該コイルを電気的に接続しておき、基板及び隆起部に対応する形状の成形空間を有する成形型の中の所定に位置に固定し、例えば、ゲルキャスト法によって当該成形型に磁性材料（例えば、フェライト）のスラリーを注入し、当該スラリーを固化させ、焼成することにより、本発明の第１態様に係るインダクタ内蔵基板を得ることができる。
【００３５】
一方、これらのコイルが積層型コイルである場合は、例えば、ドクターブレード法等の方法によって上記のような磁性材料のスラリーから薄板状のグリーンシートを製造する。当該グリーンシート上に、導電体パターンを印刷法（例えば、スクリーン印刷法等）によって形成したものを必要な枚数だけ積層して一体化させて、導電体パターンをコイルとして成形した後に焼成することによっても、本発明の第１態様に係るインダクタ内蔵基板を得ることができる。
【００３６】
あるいは、例えば、ドクターブレード法やゲルキャスト法等を利用して磁性材料のスラリーから製造された磁性材料のシート又は樹脂フィルムなどの保護基材の上に、例えば、スクリーン印刷法等の印刷法によって導電体パターンを配設し、導電体パターンが配設されなかった部分には磁性材料のスラリーをゲルキャスト法等を利用して注入し、当該スラリーを固化させて得られる、導電体パターンが埋設された磁性材料のシートを必要な枚数だけ積層して、導電体パターンをコイルとして構成し、焼成することによっても、本発明の第１態様に係るインダクタ内蔵基板を得ることができる。
【００３７】
因みに、上記導電体パターンは、例えば、主成分として金、銀、銅等から選ばれる少なくとも１種類以上の金属と熱硬化性樹脂前駆体を含んでなる導体ペーストを、例えば、スクリーン印刷等の方法によって印刷することによって形成される。また、上記熱硬化性樹脂前駆体としては、例えば、フェノール樹脂、レゾール樹脂、ウレタン樹脂、エポキシ樹脂、メラミン樹脂等を使用することができる。これらの中では、フェノール樹脂、レゾール樹脂が特に好ましい。かかる導電体ペーストを印刷した後、この導電体ペーストに含まれるバインダーを硬化させることによって、導電体パターンが得られる。
【００３８】
尚、上記に挙げた本発明の第１態様に係るインダクタ内蔵基板の製造方法はあくまでも例示であり、本発明の第１態様に係るインダクタ内蔵基板の製造方法はこれらの特定の方法に限定されるものではない。
【００３９】
以上のように、本発明の第１態様に係るインダクタ内蔵基板においては、基板中に埋設された導電体からなる第１コイルと隆起部中に埋設された導電体からなる第２コイルとが直接的又は間接的に電気的に接続されている。即ち、従来技術のように基板中にのみコイルを埋設したり、コイルをディスクリート部品として基板上に配設したりする場合と比較して、より大きなスペースをインダクタに割り当てることができるので、従来技術において小型化・低背化されたインダクタのように、コイルの直流抵抗の増大に伴う損失の増大や、コイルの小型化・低背化に伴う直流重畳特性の悪化を招くことが回避される。
【００４０】
更に、隆起部が形成されていない基板上のスペース及び／又は隆起部の上部のスペースには、本発明の第１態様に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することができる。その結果、本発明の第１態様に係るインダクタ内蔵基板が適用される電気回路においては、従来技術に勝る小型化・低背化が回路全体として達成される。
【００４１】
ところで、一般的には、コイルは導電体の螺旋構造が筒状（例えば、円筒状、角筒状等）の形状を呈するように構成される。従って、本発明の第１態様に係るインダクタ内蔵基板に含まれる第１コイル及び第２コイルもまた、導電体の螺旋構造が筒状（例えば、円筒状、角筒状等）の形状を呈するように構成されるのが一般的である。即ち、本発明の第１態様に係るインダクタ内蔵基板においては、筒状（例えば、円筒状、角筒状等）の形状を呈する第２コイルが内部に埋設された隆起部は、柱状（例えば、円柱状、角柱状等）の形状を呈するのが一般的である。
【００４２】
しかしながら、本発明に係るインダクタ内蔵基板における隆起部の形状は、必ずしも柱状（例えば、円柱状、角柱状等）である必要は無い。例えば、製造上の理由や、隆起部が配設されていない基板の表面上に、隆起部に隣接して配設される回路素子の形状等により、本発明に係るインダクタ内蔵基板における隆起部は、例えば、錐状（例えば、円錐状、角錐状等）の形状を有していてもよい。その結果、かかる隆起部中に埋設される第２コイルもまた、例えば、錐状（例えば、円錐状、角錐状等）の形状を有していてもよい。
【００４３】
また、前述のように、隆起部の上部のスペースには、本発明に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することもできる。この場合、隆起部の頂面に段差を設ける等して、高さの異なる複数の回路素子や端子を隆起部の頂面に配設してもよい。このように、隆起部の頂面に段差を設ける場合もまた、第２コイルは、前述のように、例えば、コイル周辺の磁性材料の肉薄化に伴う磁気飽和に起因する透磁率の低下等の問題が生じない限り、できるだけ大きな断面積を有するように、できるだけ大きく巻かれていることが望ましい。
【００４４】
即ち、上記のように隆起部の頂面に段差を設ける場合（即ち、隆起部の頂部の形状が階段状である場合）、当該隆起部中に埋設される第２コイルの形状は、当該隆起部の形状に対応したものとなるのが望ましい。具体的には、当該隆起部中に埋設される第２コイルの断面積が、当該隆起部の頂面の形状に対応して、段階的に変化するように、第２コイルの形状が構成されるのが望ましい。
【００４５】
更に、例えば、製造上の理由や、隆起部に求められる機械的強度、その他の何等かの理由により、本発明に係るインダクタ内蔵基板における隆起部と基板との境界領域近傍において、例えば、テーパ形状等の、隆起部の側面と基板の表面とをより連続的に繋ぐ形状を形成してもよい。
【００４６】
上記に対応して、本発明に係るインダクタ内蔵基板に埋設される第１コイルと第２コイルとの接続領域近傍に対応する基板及び／又は隆起部の領域に埋設された少なくとも１巻き分の導電体からなる中間コイルを更に配設してもよい。当該中間コイルの導電体の螺旋構造は、第１コイルの導電体の螺旋構造の第２コイル側の端部における（コイルの中心軸に垂直な平面による）断面と、第２コイルの導電体の螺旋構造の第１コイル側の端部における（コイルの中心軸に垂直な平面による）断面とを、連続的に繋ぐ形状を呈するように形成してもよい。
【００４７】
尚、上記中間コイルの導電体の巻き数が少ない場合、当該導電体の螺旋構造の形状が特定し難い場合も想定される。かかる場合は、中間コイルの導電体の螺旋構造の形状が必ずしも上記のような形状を呈する必要は無く、中間コイルの導電体が、第１コイルの第２コイル側の端部における第１コイルの断面と第２コイルの第１コイル側の端部における第２コイルの断面とを連続的に繋ぐ形状に対応する位置に配設されていればよい。
【００４８】
また、上記中間コイルを、上述のように第１コイルと第２コイルとの接続領域近傍に配設するのみならず、例えば、前述のように隆起部の頂部が階段状の形状を有する場合における、第２コイルの断面積が段階的に変化する箇所に設けてもよい。その結果として、階段状の形状を有する隆起部中に埋設される第２コイルの頂部の形状が連続的な錐状（例えば、円錐状、角錐状等）の形状を有していてもよい。
【００４９】
上述のように、本発明に係るインダクタ内蔵基板においては、例えば、製造上の理由や、隆起部が配設されていない基板の表面上に、隆起部に隣接して配設される回路素子の形状等に対応して、隆起部を種々の形状とすることができ、これに対応して、隆起部中に埋設される第２コイルもまた、種々の形状とすることができる。更に、前述のように、本発明に係るインダクタ内蔵基板に含まれる（第１コイル及び第２コイルを含んでなる）コイルの断面積が不連続に変化する領域に中間コイルを配設して、コイルの断面積が連続的に変化するようにしてもよい。尚、上記中間コイルは、前述の第１コイル及び第２コイルと同様の手法により製造することができるので、ここでは中間コイルの材質や製造方法についての詳細な説明は割愛する。
【００５０】
インダクタ内蔵基板全体としてのインダクタンスを高めるための更なる方策としては、例えば、インダクタ内蔵基板に含まれるコイルの多重化を挙げることができる。コイルの多重化は、前述の第１コイル及び第２コイルの両方又は何れかについて行うことができる。また、コイルの多重化のために新たに追加されるコイルは、対象となるコイルの内側及び／又は外側に配設することができる。
【００５１】
但し、本発明に係るインダクタ内蔵基板に含まれる隆起部においては、スペース面での余裕が少ないため、コイルの多重化を行おうとすると、コイル近傍の磁性材料を肉薄にしたり、導電体を細くしたりせざるを得ず、結果として、コイルの直流重畳特性の悪化や、コイルの直流抵抗の増大に伴う損失の増大を招く虞がある。従って、コイルの多重化は、本発明に係るインダクタ内蔵基板に含まれる基板中で行われることが望ましい。
【００５２】
即ち、本発明の第２態様に係るインダクタ内蔵基板は、
本発明の前記第１態様に係るインダクタ内蔵基板であって、
前記基板中に埋設された導電体からなる第３コイルであって、前記第１コイル及び前記第２コイルのうち少なくとも１つと直接的又は間接的に電気的に接続された第３コイルを更に含んでなること、並びに
前記第３コイルが前記第１コイルの内側及び／又は外側に形成されていること、
を特徴とする、インダクタ内蔵基板である。
【００５３】
上記第３コイルは、前述の第１コイル及び第２コイルと同様の手法により製造することができるので、ここでは第３コイルの材質や製造方法についての詳細な説明は割愛する。
上述のように、本発明の第２態様に係るインダクタ内蔵基板によれば、基板中に埋設された導電体からなる第１コイルの内側及び／又は外側に第３コイルを形成することにより、インダクタ内蔵基板全体としてのインダクタンスを更に高めることができる。
【００５４】
ところで、コイルの中心軸方向の両端部においては、コイルを構成する各導線から発生する磁束の向きが揃い易い。そのため、例えば、コイルの中心軸方向の両端部近傍の磁性材料の厚みが不十分（肉薄）である場合、当該箇所において磁気飽和に起因する直流重畳特性の悪化が生じ易い。
【００５５】
かかる重畳特性の劣化を回避するには、コイルの中心軸方向の両端部における磁束の集中による磁気飽和を抑制する必要がある。かかる対策としては、例えば、インダクタ内蔵基板に含まれる基板及び／又は隆起部を構成する磁性材料中に、少なくとも１層の主として非磁性材料を含んでなる非磁性層を配設することが挙げられる。
【００５６】
上記のようにインダクタ内蔵基板に含まれる基板及び／又は隆起部に非磁性層を配設すると、当該非磁性層を挟んで対向する磁性層（基板及び／又は隆起部のうち主として磁性材料によって構成される部分）に埋設されたコイル（例えば、第１コイル、第２コイル等）から発生する磁束が当該非磁性層によって遮断される。これにより、上述のようなコイルの中心軸方向の両端部における磁束の集中による磁気飽和が抑制され、上述のような重畳特性の劣化が回避される。
【００５７】
従って、本発明の第３態様に係るインダクタ内蔵基板は、
本発明の前記第１態様又は前記第２態様の何れかに係るインダクタ内蔵基板であって、
前記基板及び／又は前記隆起部を構成する磁性材料中に、少なくとも１層の主として非磁性材料を含んでなる非磁性層を更に含んでなること、並びに
前記非磁性層が、前記第１コイル乃至前記第３コイルのうち少なくとの１つのコイルの中心軸と交差するように構成されていること、
を特徴とする、インダクタ内蔵基板である。
【００５８】
上記非磁性層は、例えば、磁性材料のスラリーの代わりに非磁性材料のスラリーを使用して、インダクタ内蔵基板に含まれる基板及び／又は隆起部を構成する磁性材料と同様の手法によって製造することができる。尚、上記非磁性材料は、基板、隆起部、及び各種コイルを含んでなるインダクタ内蔵基板の製造工程に耐え、且つ前述の磁性材料よりも十分に低い透磁率（望ましくは、約１．０の透磁率）を有する限り、特定の材料に限定されるものではないが、例えば、Ｚｎ系フェライト、Ｃｕ系フェライト等の非磁性フェライトや、ガラスセラミックを挙げることができる。これらの中でも、Ｘ−Ｆｅ２Ｏ４（ＸはＣｕ、Ｚｎ）として示される正スピネル構造の固溶体であるＣｕ−Ｚｎ系フェライトが好適である。
【００５９】
また、上記非磁性層は、インダクタ内蔵基板に含まれる各種コイルの構成や想定される用途に応じて、インダクタ内蔵基板に含まれる基板及び隆起部の両方若しくは何れか片方に、それぞれ１層若しくは複数層を設けることができる。尚、上述のように非磁性層を挟んで対向する磁性層に埋設されたコイルから発生する磁束を遮断するという目的を達成するためには、非磁性層の厚みは、好ましくは５μｍ以上であり、より好ましくは１０μｍ以上である。
【００６０】
更に、上記非磁性層は、上述のように非磁性層を挟んで対向する磁性層に埋設されたコイルから発生する磁束を遮断することにより、コイルの中心軸方向の両端部における磁束の集中による磁気飽和を目的として配設される。従って、かかる目的を有効に達成するためには、非磁性層が、磁束を遮断しようとする対象コイルの中心軸と交差するように構成されていることが必要である。
【００６１】
上述のように、本発明の第３態様に係るインダクタ内蔵基板によれば、非磁性層を挟んで対向する磁性層に埋設されたコイルから発生する磁束が非磁性層によって遮断されることにより、コイルの中心軸方向の両端部における磁束の集中による磁気飽和に起因する重畳特性の劣化が抑制される。
【００６２】
以上、本発明の各種実施態様に係るインダクタ内蔵基板の構成及び優位性について説明してきたが、前述のように、本発明の目的は、例えば、携帯端末等に含まれる各種電気回路の小型化・低背化への要求を満たしつつ、低い直流抵抗と改善された直流重畳特性とを兼備するインダクタを提供することにある。逆に言えば、本発明に係るインダクタ内蔵基板は、低い直流抵抗と改善された直流重畳特性とを維持しつつ、例えば、携帯端末等に含まれる各種電気回路の小型化・低背化への要求を満たすことを目的とするものである。
【００６３】
従って、本発明の第４態様は、
本発明の前記第１態様乃至前記第３態様の何れかに係るインダクタ内蔵基板を含んでなる電気回路である。
【００６４】
前述のように、本発明に係るインダクタ内蔵基板は、磁性材料を含んでなる基板中に埋設された第１コイル及び磁性材料を含んでなる隆起部中に埋設された第２コイルを備えている。従って、従来技術のように基板中にのみコイルを埋設したり、コイルをディスクリート部品として基板上に配設したりする場合と比較して、より大きなスペースをインダクタに割り当てることができる。その結果、従来技術において小型化・低背化されたインダクタのように、コイルの直流抵抗の増大に伴う損失の増大や、コイルの小型化・低背化に伴う直流重畳特性の悪化を招くことが回避される。係る利点に加えて、隆起部が形成されていない基板上のスペース及び／又は隆起部の上部のスペースには、本発明に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することができるので、回路全体として従来技術に勝る小型化・低背化を達成することができる。
【００６５】
ところで、前述のように、種々の電気回路に対する小型化・低背化の要求は携帯端末において特に強い。また、昨今の多機能化を実現するために携帯端末には種々の追加回路が搭載されるようになっており、これらの追加回路には、それぞれの構成に応じて種々の電源電圧を供給する必要がある。一方で、携帯端末は電源として電池を用いるものが多い。従って、携帯端末は、電池によって供給される電源電圧を各種追加回路に最適な動作電圧に変換するための電源回路を備える必要があり、当該電源回路においては、出力電圧を平滑化する機能を実現する素子としてインダクタが必要である。しかも、携帯端末においては、１つの電池を複数の回路で共有するため、電源回路における損失を抑制することが、電池寿命の観点から重要である。かかる状況に照らせば、本発明に係るインダクタ内蔵基板は、電源回路用のインダクタとして利用されることが望ましい。
【００６６】
即ち、本発明の第５態様は、
本発明の前記第４態様に係る電気回路であって、前記電気回路が電源回路を構成することを特徴とする電気回路である。
【００６７】
ところで、上記のように電源回路において、電流値によらず高い効率を実現したり、出力電圧を平滑化する機能を安定して実現するには、前述のように、インダクタに流れる電流値の増大に伴う磁気飽和に起因する磁性材料における透磁率の低下を生じ難い、良好な直流重畳特性を有するインダクタを使用することが望ましい。直流重畳特性が低いインダクタを使用すると、ＤＣ−ＤＣコンバータの効率が劣化したり、出力電圧が十分に平滑化されず、インダクタの出力側に過大な電流が流れ、出力側に接続された他の回路素子や他の回路の故障等を招く虞がある。特に、直流・直流変換器（ＤＣ−ＤＣコンバータ）を構成するスイッチングＩＣについては、電流値によらず高い効率を維持することと、供給電圧の平滑化を安定に実行することが極めて重要である。かかる状況に照らせば、本発明に係るインダクタ内蔵基板は、直流・直流変換器用のインダクタとして利用されることが望ましい。
【００６８】
即ち、本発明の第６態様は、
本発明の前記第５態様に係る電気回路であって、前記電源回路が直流・直流変換器を構成することを特徴とする電気回路である。
上述のように、直流・直流変換器（ＤＣ−ＤＣコンバータ）は、本発明に係るインダクタ内蔵基板の利点を最大限に発揮し得る用途の１つである。
【００６９】
以上のように、本発明に係るインダクタ内蔵基板によれば、従来技術のように基板中にのみコイルを埋設したり、コイルをディスクリート部品として基板上に配設したりする場合と比較して、より大きなスペースをインダクタに割り当てることができる。その結果、従来技術において小型化・低背化されたインダクタのように、コイルの直流抵抗の増大に伴う損失の増大や、コイルの小型化・低背化に伴う直流重畳特性の悪化を招くことが回避される。
【００７０】
尚、隆起部が形成されていない基板上のスペース及び／又は隆起部の上部のスペースには、本発明に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することができるので、回路全体としての小型化・低背化も十分に達成される。即ち、本発明に係るインダクタ内蔵基板によれば、回路の小型化・低背化への要求を満たしつつ、低い直流抵抗と改善された直流重畳特性とを兼備するインダクタを提供するという目的が達成される。
【００７１】
以下、本発明の幾つかの実施態様に係るインダクタ内蔵基板につき、添付図面等を参照しつつ説明する。但し、以下に述べる説明はあくまで例示を目的とするものであり、本発明の範囲が以下の説明に限定されるものと解釈されるべきではない。
【実施例１】
【００７２】
１．各種インダクタ内蔵基板の構成
表１は、本発明の優位性を説明する実施例として製造した各種インダクタ内蔵基板の構成及び特性を示す。先ず、各種インダクタ内蔵基板の構成について説明する。尚、実施例として製造した各種サンプルは何れも、スクリーン印刷法によって配設される導電体パターンに、ゲルキャスト法によって磁性材料又は非磁性材料を注入して得られる層を必要な枚数だけ積層し、導電体パターンをコイルとして構成し、焼成することにより製造した。
【００７３】
但し、ここで説明する各種実施例及び比較例において、導体ペーストは、 銀（Ａｇ）に、熱硬化性フェノール樹脂、酢酸ブチルカルビトール、メラミン樹脂粉末を加え構成した。尚、メラミン樹脂粉末の量は、焼成時における磁性体部（フェライト）とコイル部（導電体部）との収縮差を 出来るだけ小さくするように調整した。
また、各種実施例及び比較例において、磁性体層のフェライト材料は、Ｎｉ−Ｃｕ−Ｚｎ系フェライトとし、非磁性体層のフェライト材料は、Ｃｕ−Ｚｎ系フェライトとした。
【００７４】
更に、磁性材料及び非磁性材料の層の厚みは何れも２０μｍとした（但し、キャビティ構造を有するサンプルＣＶＴＹＷ及びＣＶＴＹＮにおける非磁性層の厚みは、それぞれ１００μｍ及び１５０μｍとした）。更に、各種サンプルにおけるコイルは四角柱状の螺旋構造を呈しており、その巻き数は断面の１辺当たり０．２５としてカウントした。尚、以下に説明する各種サンプルの構成を示す図面においては、基板や隆起部に埋設されたコイルの構造を見え易くするために、非磁性層は図示しない。
【００７５】
【表１】
【００７６】
番号「ＬＬ３１０」によって示されるサンプル（以降、単に「サンプルＬＬ３１０」と称する。他のサンプルについても同様）は、比較例としてのサンプルである。具体的には、サンプルＬＬ３１０は、本発明に係るインダクタ内蔵基板とは異なり、基板上に隆起部が配設されておらず、磁性材料としてのフェライトからなる基板中に埋設されたコイルのみを備えている（図４参照）。より詳細には、表１に示されているように、サンプルＬＬ３１０は、幅２．９ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．４ｍｍの外寸を有する。このフェライト製の基板中に、幅２２０μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が３．２５回のコイルが形成されている。尚、サンプルＬＬ３１０においては、表１に示されているように、導電体パターンを含む層のうち、下から２番目の層と３番目の層との間に１層の非磁性層が配設されている。
【００７７】
また、サンプルＬＬ３２０は、幅１９５μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＬＬ３１０と同じ構成を有する、比較例としてのサンプルである。以上のように、サンプルＬＬ３１０及びＬＬ４２０は、本発明に係るインダクタ内蔵基板における基板部分のみからなる構成に対応する比較例としてのサンプルである。
【００７８】
次に、サンプルＳＨ４１０は、上記サンプルＬＬ３１０やＬＬ３２０が本発明に係るインダクタ内蔵基板における基板部分のみからなる構成に対応する比較例であるのに対し、これらよりも平面積が小さい隆起部のみからなる構成に対応する比較例である。具体的には、サンプルＳＨ４１０は、本発明に係るインダクタ内蔵基板とは異なり、磁性材料としてのフェライトからなる隆起部中に埋設されたコイルのみを備えている（但し、隆起部の高さ（厚み）は、本発明に係るインダクタ内蔵基板における基板の高さ（厚み）と隆起部の高さ（厚み）との合計に相当する高さ（厚み）とした）（図５参照）。
【００７９】
より詳細には、表１に示されているように、サンプルＳＨ４１０は、幅２．３ｍｍ、奥行き１．３ｍｍ、高さ（厚み）０．６ｍｍの外寸を有する。このフェライト製の隆起部中に、幅１９５μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が４．２５回のコイルが形成されている。尚、サンプルＳＨ４１０においては、表１に示されているように、導電体パターンを含む層のうち、下から２番目の層と３番目の層との間、及び下から４番目の層と５番目の層との間にそれぞれ１層（即ち、合計で２層）の非磁性層が配設されている。
【００８０】
また、サンプルＳＨ４２０は、幅１８５μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＳＨ４１０と同じ構成を有する、比較例としてのサンプルである。
【００８１】
次に、サンプルＳＨ６１０は、幅２５０μｍ、高さ（厚み）１０μｍの導電体パターンが使用されていること、及び導電体パターンの巻き数が６．２５回であることを除き、サンプルＳＨ４１０と同じ構成を有する、比較例としてのサンプルである。また、サンプルＳＨ６２０は、幅２３５μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＳＨ６１０と同じ構成を有する、比較例としてのサンプルである。以上のように、サンプルＳＨ４１０、ＳＨ４２０、ＳＨ６１０、及びＳＨ６２０は、本発明に係るインダクタ内蔵基板における隆起部のみからなる構成に対応する比較例である。
【００８２】
一方、サンプルＢＣ６１０は、基板上の中央部に隆起部が配設された、本発明の１つの実施態様に係るインダクタ内蔵基板に対応する実施例である。具体的には、サンプルＢＣ６１０は、磁性材料としてのフェライトからなる基板中に埋設された第１コイルと、磁性材料としてのフェライトからなる隆起部中に埋設された第２コイルを備えている（図６参照）。より詳細には、表１に示されているように、サンプルＢＣ６１０は、幅２．９ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．４ｍｍの外寸を有する基板上の中央部に、幅１．３ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．２ｍｍの外寸を有する隆起部が配設された外観を有する。
【００８３】
このフェライト製の基板中に、幅３２５μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が４．２５回の第１コイルが形成されている。また、このフェライト製の隆起部の中に、幅３２５μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が２．２５回の第２コイルが形成されている。尚、サンプルＳＨ４１０においては、表１に示されているように、導電体パターンを含む層のうち、基板中の下から１番目の層と２番目の層との間及び下から５番目の層と６番目の層（隆起部中の最下層に該当する）との間にそれぞれ１層、並びに隆起部中の下から２番目の層と３番目の層との間に１層（即ち、合計で３層）の非磁性層が配設されている。
【００８４】
また、サンプルＢＣ６２０は、幅３００μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＢＣ６１０と同じ構成を有する、本発明のもう１つの実施態様に係るインダクタ内蔵基板に対応する実施例としてのサンプルである。以上のように、サンプルＢＣ６１０及びＢＣ６２０は、本発明に係るインダクタ内蔵基板に対応する実施例である。
【００８５】
次に、サンプルＢＥ６１０は、上記サンプルＢＣ６１０やＢＣ６２０においては、隆起部が基板上の中央部に配設されているのに対し、隆起部が基板上の一方の端に寄せて配設された、本発明のもう１つの実施態様に係るインダクタ内蔵基板に対応する実施例である。具体的には、サンプルＢＥ６１０は、磁性材料としてのフェライトからなる基板中に埋設された第１コイルと、基板上の一方の端に寄せて配設された磁性材料としてのフェライトからなる隆起部中に埋設された第２コイルを備えている（図７参照）。
【００８６】
より詳細には、表１に示されているように、サンプルＢＥ６１０は、幅２．９ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．４ｍｍの外寸を有する基板上の一方の端に寄せて、幅１．３ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．２ｍｍの外寸を有する隆起部が配設された外観を有する。このフェライト製の基板中に、幅３３６μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が４．２５回の第１コイルが形成されている。また、このフェライト製の隆起部の中に、幅３３６μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が２．２５回の第２コイルが形成されている。尚、サンプルＢＥ６１０においては、表１に示されているように、導電体パターンを含む層のうち、基板中の下から１番目の層と２番目の層との間及び下から５番目の層と６番目の層（隆起部中の最下層に該当する）との間にそれぞれ１層、並びに隆起部中の下から２番目の層と３番目の層との間に１層（即ち、合計で３層）の非磁性層が配設されている。
【００８７】
また、サンプルＢＥ６２０は、幅３００μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＢＣ６１０と同じ構成を有する、本発明のもう１つの実施態様に係るインダクタ内蔵基板に対応する実施例としてのサンプルである。以上のように、サンプルＢＥ６１０及びＢＥ６２０は、本発明に係るインダクタ内蔵基板に対応する実施例である。
【００８８】
一方、サンプルＣＶＴＹＷは、基板の周縁部上に隆起部を設け、隆起部によって囲まれるキャビティを基板の中央部近傍の上部に形成させた、比較例としてのサンプルである。具体的には、サンプルＣＶＴＹＷは、磁性材料としてのフェライトからなる基板中に埋設された第１コイルと、磁性材料としてのフェライトからなる、基板の周縁部上に設けられた隆起部中に埋設された第２コイルを備えている。尚、サンプルＣＶＴＹＷにおいては、第１コイルと第２コイルとが同じ断面形状を有するので、第１コイルと第２コイルとが１つの連続した螺旋構造を形成している（図８参照）。
【００８９】
より詳細には、表１に示されているように、サンプルＣＶＴＹＷは、基板と基板の周縁部上に設けられた隆起部とによって、幅２．９ｍｍ、奥行き２．３ｍｍ、高さ（厚み）１．０ｍｍの外寸を有する。加えて、基板の中央部近傍の上部には、基板の上面と基板の周縁部上に設けられた隆起部の内面とによって、幅２．２ｍｍ、奥行き１．８５ｍｍ、高さ（深さ）０．６ｍｍの内寸を有するキャビティ（空洞）隆起部が形成されている（図８においては、コイルを見易くする目的で、キャビティは図示されていない。基板及び隆起部の外観については、図９を参照）。このキャビティの大きさは、携帯端末において一般的に使用されるＤＣ−ＤＣコンバータを構成する回路素子（例えば、コンデンサやスイッチングＩＣ等）を収容するのに必要な容積として算出したものである。
【００９０】
上述のように、サンプルＣＶＴＹＷにおいては、基板中の第１コイルと隆起部中の第２コイルとが一体となって、１つの連続した螺旋構造を呈するコイルを形成している。このコイルは、短辺部分については、幅１００μｍ、高さ（厚み）３０μｍ、長辺部分については、幅２７５μｍ、高さ（厚み）３０μｍの導電体パターンにより、巻き数が７．２５回のコイルとして構成されている。尚、サンプルＣＶＴＹＷにおいては、表１に示されているように、導電体パターンを含む層のうち、基板及び隆起部を通して、下から２番目の層と３番目の層との間、下から４番目の層と５番目の層との間、及び下から６番目の層と７番目の層との間にそれぞれ１層（即ち、合計で３層）の非磁性層が配設されている。
【００９１】
また、サンプルＣＶＴＹＮは、短辺部分については、幅５０μｍ、高さ（厚み）３０μｍ、長辺部分については、幅２２５μｍ、高さ（厚み）３０μｍの、より細い導電体パターンにより、巻き数が６．２５回のコイルが構成されていることを除き、サンプルＣＶＴＹＷと同じ構成を有する、比較例としてのサンプルである。以上のように、サンプルＣＶＴＹＷ及びＣＶＴＹＮは、基板と基板の周縁部上に設けられた隆起部とによって形成されるキャビティを有する構成に対応する比較例である。
【００９２】
次に、サンプルＤＣ４１０は、上記サンプルＬＬ３１０やＬＬ３２０においては、基板中に埋設されるコイルが第１コイルのみ（即ち、一重）であるのに対し、基板中に埋設された第１コイルの内側に、もう１つのコイルが更に形成された、比較例である。サンプルＤＣ４１０においては、本発明に係るインダクタ内蔵基板とは異なり、基板上に隆起部が配設されていない。具体的には、サンプルＤＣ４１０は、磁性材料としてのフェライトからなる基板中に埋設された第１コイル及び第１コイルの内側に埋設された第３コイルを備えている（図１０参照）。
【００９３】
より詳細には、表１に示されているように、サンプルＤＣ４１０は、幅２．９ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．４ｍｍの外寸を有する。このフェライト製の基板中に、幅３８６μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が４．２５回の第１コイル及び第３コイルが形成されている。尚、サンプルＤＣ４１０においては、表１に示されているように、導電体パターンを含む層のうち、基板中の下から１番目の層と２番目の層との間及び下から３番目の層と４番目の層との間にそれぞれ１層（即ち、合計で２層）の非磁性層が配設されている。
【００９４】
また、サンプルＤＣ４２０は、幅３５９μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＤＣ４１０と同じ構成を有する、比較例としてのサンプルである。以上のように、サンプルＤＣ４１０及びＤＣ４２０は、基板上に隆起部が配設されておらず、基板中に埋設されるコイルが二重化された構成に対応する比較例である。
【００９５】
次に、サンプルＤＢ６１０は、上記サンプルＤＣ４１０やＤＣ４２０においては、基板上に隆起部が配設されていないのに対し、基板上の中央部に隆起部が配設された、本発明のもう１つの実施態様に係るインダクタ内蔵基板に対応する実施例である。尚、サンプルＤＢ６１０の基板中では、上記サンプルＤＣ４１０やＤＣ４２０と同様に、本発明の第２態様における第３コイルに該当するコイルが、第１コイルの内側に形成されている。具体的には、サンプルＤＢ６１０は、磁性材料としてのフェライトからなる基板中に埋設された第１コイル及び第コイルの内側に埋設された第３コイル、並びに基板上の中央部に配設された磁性材料としてのフェライトからなる隆起部中に埋設された第２コイルを備えている（図１１参照）。
【００９６】
より詳細には、表１に示されているように、サンプルＤＢ６１０は、幅２．９ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．４ｍｍの外寸を有する基板上の中央部に、幅１．３ｍｍ、奥行き２．３ｍｍ、高さ（厚み）０．２ｍｍの外寸を有する隆起部が配設された外観を有する。このフェライト製の基板中に、幅３２３μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が４．２５回の第１コイル及び第３コイルが形成されている。また、このフェライト製の隆起部の中に、幅３２３μｍ、高さ（厚み）１０μｍの導電体パターンにより、巻き数が２．２５回の第２コイルが形成されている。尚、サンプルＤＢ６１０においては、表１に示されているように、導電体パターンを含む層のうち、基板中の下から１番目の層と２番目の層との間及び下から４番目の層と５番目の層との間にそれぞれ１層、並びに隆起部中の下から２番目の層と３番目の層との間に１層（即ち、合計で３層）の非磁性層が配設されている。
【００９７】
また、サンプルＤＢ６２０は、幅３１１μｍ、高さ（厚み）２０μｍの、より太い導電体パターンが使用されていることを除き、サンプルＤＢ６１０と同じ構成を有する、本発明のもう１つの実施態様に係るインダクタ内蔵基板に対応する実施例としてのサンプルである。以上のように、サンプルＤＢ６１０及びＤＢ６２０は、本発明に係るインダクタ内蔵基板に対応する実施例である。
【００９８】
上述のような構成を有する各種インダクタ内蔵基板の特性測定について、以下に詳しく説明する。尚、表１に示すように、各種インダクタ内蔵基板の全てのサンプルについて、アジレント社のＬＣＲメータ４２８５Ａによって周波数を１ＭＨｚに固定した状態で測定されるインダクタンスが約１μＨとなるように、個々のサンプルにおけるコイルの巻き数、断面積と非磁性層の数との組み合わせによって調整した。
【００９９】
２．各種インダクタ内蔵基板の特性測定
表１に示すように、上述のような構成を有する各種インダクタ内蔵基板のそれぞれについて、直流抵抗及び重畳電流を測定した。それぞれの測定項目の測定方法につき、以下に説明する。
【０１００】
（１）直流抵抗
前述のように、携帯端末において使用される各種回路においては、回路素子等の電気抵抗を低減し、回路における損失を抑制することが、電池寿命の観点から重要である。ここでいう「直流抵抗」は、ケースレー社のマルチ・メータ（２０００型）に４端子プローブを接続し、４端子法にて測定した。
【０１０１】
（２）重畳電流
前述のように、昨今の益々の高機能化に伴って携帯端末に搭載される回路は益々多種多様になってきており、例えば、ＤＣ−ＤＣコンバータ等の電源回路に流れる電流値も増大の一途を辿っている。一方、磁性材料中に埋設されたコイルに流れる電流が増大すると、前述の「直流重畳特性」に起因してコイルのインダクタンスが低下し、例えば、ＤＣ−ＤＣコンバータの効率が低下する。あるいは、ＤＣ−ＤＣコンバータ等の電源回路の出力電圧を平滑化する機能が低下する。その結果、過大な電流が出力側に流れる虞が高まり、例えば、携帯端末に含まれる追加回路の故障を招く等の虞が高まる。このような問題を低減するには、電流値の増大によるインダクタンスの低下が小さいインダクタが求められる。
【０１０２】
インダクタンス及び重畳電流は、アジレント社のＬＣＲメータ４２８５Ａを用い、１ＭＨｚに周波数を固定した状態で、直流電流を重畳しながらインダクタンスを測定した。重畳電流は、直流電流が流れていない状態からインダクタンスが３０％減少したときの値として求めた。
【０１０３】
前述のように、本明細書においては、直流電流重畳インダクタンス測定により、インダクタンス−直流電流バイアス（Ｌ−Ｉｄｃ）特性から求められる、インダクタンスが３０％減少するバイアス電流値を、インダクタの直流重畳特性の指標として測定し、「重畳電流」と称する。
【０１０４】
３．各種インダクタ内蔵基板の特性評価
上記のように測定した各種インダクタ内蔵基板の各特性は、前述のように、表１に列挙されている。損失が小さく、電流値が増大しても出力電圧の平滑化機能が低下しないインダクタ内蔵基板の特定としては、直流抵抗が低く、重畳電流が大きいことが望ましいと言える。そこで、表１に列挙されている、各種インダクタ内蔵基板における直流抵抗と重畳電流との関係を表すグラフを図１２に示す。
【０１０５】
上記のように、損失が小さく、電流値が増大しても出力電圧の平滑化機能が低下しないインダクタ内蔵基板の特定としては、直流抵抗が低く、重畳電流が大きいことが望ましい。即ち、直流抵抗を横軸とし、重畳電流を縦軸とする図１２のようなグラフにおいては、グラフの左上にプロットがあるものほど、好ましい特性を有するインダクタ内蔵基板であると言うことができる。
【０１０６】
図１２に示すグラフにおいては、前述の比較例の各種サンプルについては白抜きのプロットで示されており（但し、キャビティ構造を有する比較例のサンプルＣＶＴＹＷ及びＣＶＴＹＮについては×印のプロット）、本発明に係る各種サンプルについては黒塗りのプロットで示されている。より詳しくは、前述の比較例のサンプルＬＬ３１０及びＬＬ３２０（基板のみ）は白抜きの丸印で、ＳＨ４１０及びＳＨ４２０（隆起部のみで、コイルの巻き数が少ない）は白抜きの三角印で、ＳＨ６１０及びＳＨ６２０（隆起部のみで、コイルの巻き数が多い）は白抜きの四角印で、ＣＶＴＹＷ及びＣＶＴＹＮ（キャビティ）は×印で、ＤＣ４１０及びＤＣ４２０（基板中に二重コイルのみ）は白抜きの菱形印で、それぞれ示されており、本発明に係るサンプルＢＣ６１０及びＢＣ６２０（基板＋中央に隆起部）は黒塗りの丸印で、ＢＥ６１０及びＢＥ６２０（基板＋端に隆起部）は黒塗りの三角印で、ＤＢ６１０及びＤＢ６２０（基板中に二重コイル＋中央に隆起部）は黒塗りの菱形印で、それぞれ示されている。
【０１０７】
先ず、基板中に二重コイルが埋設されているサンプル（ＤＣ４１０及びＤＣ４２０、並びにＤＢ６１０及びＤＢ６２０）以外の各種サンプルにおいては、図１２に示すグラフからも明らかなように、白抜きのプロットで表される比較例の各種サンプルと比較して、黒塗りのプロットで表される本発明に係る各種サンプルの方が、より低い直流抵抗において、より高い重畳電流を達成している（直流抵抗と重畳電流とのバランスが良い）。また、基板中に二重コイルが埋設されているサンプル（ＤＣ４１０及びＤＣ４２０、並びにＤＢ６１０及びＤＢ６２０）同士を比較した場合でも、白抜きのプロットで表される比較例のサンプルと比較して、黒塗りのプロットで表される本発明に係るサンプルの方が、より低い直流抵抗において、より高い重畳電流を達成している（直流抵抗と重畳電流とのバランスが良い）。
【０１０８】
具体的には、基板のみにコイルを埋設したサンプル（ＬＬ３１０及びＬＬ３２０）や隆起部のみにコイルを埋設したサンプル（ＳＨ４１０及びＳＨ４２０）については、直流抵抗が低い点は望ましいものの、何れも重畳電流が４００ｍＡ前後と低い。また、巻き数を増やしたコイルを隆起部のみに埋設したサンプル（ＳＨ６１０及びＳＨ６２０）についても、重畳電流が５００ｍＡ前後までしか向上していない。
【０１０９】
更に、基板の周縁部上に隆起部を設け、隆起部によって囲まれるキャビティを基板の中央部近傍の上部に形成させたサンプル（ＣＶＴＹＷ及びＣＶＴＹＮ）については、直流抵抗は著しく高く、重畳電流は著しく低い結果となった。これは、前述のように、キャビティを設けるために、コイルの導線を細く且つ長くせざるを得ないことから、直流抵抗値が上昇し、キャビティ周辺の磁性材料を肉薄にせざるを得ないことから、（第２）コイル近傍において磁束の集中による磁気飽和が起こり易くなったことに起因するものと考えられる。以上のように、比較例としての各種インダクタ内蔵基板においては、所望の特性を達成することはできなかった。
【０１１０】
これに対し、磁性材料を含んでなる基板中に埋設された第１コイル及び磁性材料を含んでなる隆起部中に埋設された第２コイルを備える、本発明に係る各種サンプル（ＢＣ６１０及びＢＣ６２０（隆起部が中央に配設）、及びＢＥ６１０及びＢＥ６２０（隆起部が端部に配設）においては、キャビティを有するサンプルを除く比較例の各種サンプルと殆ど同等の直流抵抗を維持しつつ、６００ｍＡ前後から７００ｍＡ近くに至る高い重畳電流を達成した。一方、基板中に埋設されたコイルを二重化した比較例のサンプルＤＣ４１０及びＤＣ４２０（基板中に二重コイルのみ。隆起部無し）は、基板中に埋設されたコイルを二重化した効果により、約６７０ｍＡから約７７０ｍＡという高い重畳電流を達成した。これに対し、基板中に埋設されたコイルを二重化した上に更に隆起部中に埋設された第２コイルを備える、本発明に係るサンプルＤＢ６１０及びＤＢ６２０においては、基板中に埋設されたコイルを二重化したのみの比較例のサンプルＤＣ４１０及びＤＣ４２０を更に上回る、約８００〜９００ｍＡという非常に高い重畳電流を達成した。これらの基板中に埋設されたコイルを二重化したサンプル同士の比較からも、隆起部中に埋設された第２コイルの重畳特性の改善における効果が大きいことが認められる。
【０１１１】
以上の結果からも明らかなように、本発明に係るインダクタ内蔵基板においては、従来技術において小型化・低背化されたインダクタのように、コイルの直流抵抗の増大に伴う損失の増大や、コイルの小型化・低背化に伴う直流重畳特性の悪化を招くことが回避される。尚、前述のように、隆起部が形成されていない基板上のスペース及び／又は隆起部の上部のスペースには、本発明に係るインダクタ内蔵基板に内蔵されるインダクタ以外の回路素子（例えば、コンデンサ、各種ＩＣ（集積回路）等）や端子等を配設することができるので、回路全体としての小型化・低背化も十分に達成される。
【０１１２】
以上、本発明を説明することを目的として、特定の構成有する幾つかの実施態様について説明してきたが、本発明の範囲は、これらの例示的な実施態様に限定されるものではなく、特許請求の範囲及び明細書に記載された事項の範囲内で、適宜修正を加えることができることは言うまでも無い。
【符号の説明】
【０１１３】
１１…基板、１２…隆起部、２１…インダクタ、２２…コイル、２３…コイルによって生ずる磁束、３１…コンデンサ、及び４１…スイッチングＩＣ。
【特許請求の範囲】
【請求項１】
主として磁性材料を含んでなる基板、
前記基板中に埋設された導電体からなる第１コイル、
前記基板の少なくとも一方の面上に配設された、主として磁性材料を含んでなる隆起部、及び
前記隆起部中に埋設された導電体からなる第２コイル、
を含んでなり、
前記基板の面に平行な平面による、前記隆起部の断面積が前記基板の断面積より小さいこと、
コイルの中心軸に垂直な平面による、前記第２コイルの断面積が前記第１コイルの断面積より小さいこと、及び
前記第２コイルが前記第１コイルと直接的又は間接的に電気的に接続されていること、
を特徴とする、インダクタ内蔵基板。
【請求項２】
請求項１に記載のインダクタ内蔵基板であって、
前記基板中に埋設された導電体からなる第３コイルであって、前記第１コイル、前記第２コイル、及び前記第３コイルのうち少なくとも１つと直接的又は間接的に電気的に接続された第３コイルを更に含んでなること、並びに
前記第３コイルが前記第１コイルの内側及び／又は外側に形成されていること、
を特徴とする、インダクタ内蔵基板。
【請求項３】
請求項１又は請求項２の何れか１項に記載のインダクタ内蔵基板であって、
前記基板及び／又は前記隆起部を構成する磁性材料中に、少なくとも１層の主として非磁性材料を含んでなる非磁性層を更に含んでなること、並びに
前記非磁性層が、前記第１コイル乃至前記第３コイルのうち少なくとの１つのコイルの中心軸と交差するように構成されていること、
を特徴とする、インダクタ内蔵基板。
【請求項４】
請求項１乃至請求項３の何れか１項に記載のインダクタ内蔵基板を含んでなる電気回路。
【請求項５】
請求項４に記載の電気回路であって、前記電気回路が電源回路を構成することを特徴とする電気回路。
【請求項６】
請求項５に記載の電気回路であって、前記電源回路が直流・直流変換器を構成することを特徴とする電気回路。
【請求項１】
主として磁性材料を含んでなる基板、
前記基板中に埋設された導電体からなる第１コイル、
前記基板の少なくとも一方の面上に配設された、主として磁性材料を含んでなる隆起部、及び
前記隆起部中に埋設された導電体からなる第２コイル、
を含んでなり、
前記基板の面に平行な平面による、前記隆起部の断面積が前記基板の断面積より小さいこと、
コイルの中心軸に垂直な平面による、前記第２コイルの断面積が前記第１コイルの断面積より小さいこと、及び
前記第２コイルが前記第１コイルと直接的又は間接的に電気的に接続されていること、
を特徴とする、インダクタ内蔵基板。
【請求項２】
請求項１に記載のインダクタ内蔵基板であって、
前記基板中に埋設された導電体からなる第３コイルであって、前記第１コイル、前記第２コイル、及び前記第３コイルのうち少なくとも１つと直接的又は間接的に電気的に接続された第３コイルを更に含んでなること、並びに
前記第３コイルが前記第１コイルの内側及び／又は外側に形成されていること、
を特徴とする、インダクタ内蔵基板。
【請求項３】
請求項１又は請求項２の何れか１項に記載のインダクタ内蔵基板であって、
前記基板及び／又は前記隆起部を構成する磁性材料中に、少なくとも１層の主として非磁性材料を含んでなる非磁性層を更に含んでなること、並びに
前記非磁性層が、前記第１コイル乃至前記第３コイルのうち少なくとの１つのコイルの中心軸と交差するように構成されていること、
を特徴とする、インダクタ内蔵基板。
【請求項４】
請求項１乃至請求項３の何れか１項に記載のインダクタ内蔵基板を含んでなる電気回路。
【請求項５】
請求項４に記載の電気回路であって、前記電気回路が電源回路を構成することを特徴とする電気回路。
【請求項６】
請求項５に記載の電気回路であって、前記電源回路が直流・直流変換器を構成することを特徴とする電気回路。
【図１】
【図２】
【図３】
【図９】
【図１２】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１０】
【図１１】
【図２】
【図３】
【図９】
【図１２】
【図４】
【図５】
【図６】
【図７】
【図８】
【図１０】
【図１１】
【公開番号】特開２０１２−１９１１１５（Ｐ２０１２−１９１１１５Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５５３２２（Ｐ２０１１−５５３２２）
【出願日】平成２３年３月１４日（２０１１．３．１４）
【出願人】（０００００４０６４）日本碍子株式会社 (2,325)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月１４日（２０１１．３．１４）
【出願人】（０００００４０６４）日本碍子株式会社 (2,325)
【Ｆターム（参考）】
[ Back to top ]