コプレーナ線路及びその製造方法
【課題】シリコン単結晶基板に膜厚が１０μｍ以上であるような厚い絶縁層を形成することなく、ミリ波帯域での基板への電磁波の漏れによる減衰を抑制する。
【解決手段】一方の主表面２０ａ側にアモルファスシリコン層２２を備える高抵抗シリコン基板２０と、アモルファスシリコン層上に設けられた絶縁層３０と、絶縁層上に形成された信号線路４２と、絶縁層上の、信号線路を挟む位置に形成された一対の接地導体４４とを備えて構成される。
【解決手段】一方の主表面２０ａ側にアモルファスシリコン層２２を備える高抵抗シリコン基板２０と、アモルファスシリコン層上に設けられた絶縁層３０と、絶縁層上に形成された信号線路４２と、絶縁層上の、信号線路を挟む位置に形成された一対の接地導体４４とを備えて構成される。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ミリ波の周波数帯域で動作する集積回路チップ間の接続や、集積回路チップとパッケージの同軸コネクタとの接続に用いられるコプレーナ線路と、その製造方法に関するものである。
【背景技術】
【０００２】
マイクロ波やミリ波の周波数帯域で用いられるコプレーナ線路は、一般にＧａＡｓあるいはＩｎＰ等の化合物半導体結晶基板に、金属配線パターンが形成されて構成される。これら化合物半導体結晶基板は、１０７Ω・ｃｍ程度の高い抵抗率を有するため、化合物半導体結晶基板に、コプレーナ線路を形成すれば、基板への電磁波の漏れを低減できる。
【０００３】
従って、化合物半導体結晶基板を用いることにより、周波数が１０ＧＨｚ以上の高周波数帯域におけるＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を作成することが可能である。すなわち、化合物半導体結晶基板にトランジスタ又はミキサ等の能動デバイスや、能動デバイスの入出力側にインピーダンス整合回路としての伝送線路、あるいは、フィルタ又はインダクタ等の受動素子を形成することができる。
【０００４】
しかしながら、化合物半導体結晶基板は、シリコン単結晶基板と比較して高価格である。また、これら化合物半導体結晶基板の市場におけるサイズの主流は、直径３〜４インチ（１インチは約２．５４ｃｍ）である。一方、シリコン単結晶基板のサイズの主流は、直径６インチ以上である。このように、化合物半導体結晶基板は、高価格である上、サイズも小さいので、化合物半導体結晶基板に形成されるコプレーナ線路は、製造コストが高くなる。
【０００５】
一方、抵抗率が１ｋΩ・ｃｍ〜１０ｋΩ・ｃｍ程度のシリコン単結晶基板に膜厚が１０μｍ以上のシリコン酸化膜、シリコン窒化膜又はポリイミド膜などの絶縁膜を形成し、この絶縁膜上に信号線路と接地導体を形成したコプレーナ線路が知られている（例えば、特許文献１参照）。このコプレーナ線路によれば、基板として シリコン単結晶基板を用いる場合であっても、基板への電磁波の漏れを低減でき、周波数が１０ＧＨｚ以上の高周波帯域のＭＭＩＣを製造することが可能である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−６８７１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の特許文献１に開示されているコプレーナ線路では、絶縁膜の膜厚が１０μｍ以上である。絶縁膜としてシリコン酸化膜又はシリコン窒化膜を、発明者が使用できるプラズマＣＶＤ装置を用いて形成する場合、膜厚１０μｍの絶縁膜を形成するには、４〜１２時間必要であり、プラズマＣＶＤ法による絶縁膜の形成は非現実的である。
【０００８】
また、発明者が行った実験によれば、絶縁膜の膜厚が０．２〜２μｍ程度の場合は、１〜３０ＧＨｚの周波数について、減衰定数が１ｄＢ／ｍｍ以上に劣化することが確認された。これは、シリコン酸化膜やシリコン窒化膜などの絶縁膜と、高抵抗のシリコン単結晶基板（以下、高抵抗シリコン基板とも称する。）の界面に、抵抗率が０．０１Ω・ｃｍ程度の低抵抗層が生じているためである。この低抵抗層の影響を防ぐには、絶縁膜の厚みが１０μｍ程度必要とされる。
【０００９】
そこで、この出願に係る発明者が鋭意研究を行ったところ、高抵抗シリコン基板の１つの主表面側にアモルファスシリコン層を設け、このアモルファスシリコン層上に絶縁層を設けることで、絶縁層の厚みを１０μｍ以上にすることなく、減衰定数の劣化を抑制できることを見出した。
【００１０】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、ミリ波帯域での基板への電磁波の漏れによる減衰が小さいコプレーナ線路及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上述した目的を達成するために、この発明のコプレーナ線路は、一方の主表面側にアモルファスシリコン層を備える高抵抗シリコン基板と、アモルファスシリコン層上に設けられた絶縁層と、絶縁層上に形成された信号線路と、絶縁層上の、信号線路を挟む位置に形成された一対の接地導体とを備えて構成される。
【００１２】
また、この発明のコプレーナ線路の製造方法は、以下の工程を備えている。先ず、高抵抗シリコン基板の一方の主表面側に、アモルファスシリコン層を形成する。次に、アモルファスシリコン層上に絶縁層を形成する。次に、絶縁層上に、信号線路と、信号線路を挟む位置に一対の接地導体を形成する。
【発明の効果】
【００１３】
この発明のコプレーナ線路とその製造方法によれば、高抵抗シリコン基板にアモルファスシリコン層を設け、アモルファスシリコン層上に絶縁層を形成することで、高抵抗シリコン基板と、絶縁層との境界の低抵抗層が生じなくなり、この結果、減衰定数の劣化を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態のコプレーナ線路の切断端面を示す図である。
【図２】基板表面付近の断面ＴＥＭ像である。
【図３】コプレーナ線路の評価方法を説明するための模式図である。
【図４】減衰定数の周波数依存性を示す特性図（１）である。
【図５】第２実施形態のコプレーナ線路の切断端面を示す図である。
【図６】第２実施形態のコプレーナ線路の製造方法を示す図である。
【図７】減衰定数の周波数依存性を示す特性図（２）である。
【図８】減衰定数の周波数依存性を示す特性図（３）である。
【発明を実施するための形態】
【００１５】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
【００１６】
（第１実施形態）
図１を参照して、第１実施形態のコプレーナ線路について、その構成と製造方法を説明する。図１は、第１実施形態のコプレーナ線路の切断端面を示す図である。
【００１７】
コプレーナ線路１０は、基板２０、絶縁層３０、信号線路４２及び一対の接地導体４４を備えている。
【００１８】
基板２０として、高抵抗のシリコン単結晶基板（高抵抗シリコン基板）が用いられる。ここでは、高抵抗シリコン基板の抵抗率は、１ｋΩ・ｃｍ以上１０ｋΩ・ｃｍ以下とする。
【００１９】
基板２０は、一方の主表面２０ａ側に、アモルファスシリコン層２２を備えている。アモルファスシリコン層２２は、例えば、１〜数ｎｍ程度の厚みで形成される。
【００２０】
アモルファスシリコン層２２は、基板２０の主表面２０ａにイオン衝撃によるダメージを与えることにより、形成される。アモルファスシリコン層２２の形成は、例えば、ＳＦ６ガスを用いた反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法で行われる。ＳＦ６ガスを用いたＲＩＥを２分間行うと、１．８ｎｍ厚のアモルファスシリコン層２２が得られる。
【００２１】
図２は、ＲＩＥでダメージを与えたシリコン基板表面付近の断面ＴＥＭ像である。なお、図２は、基板２０と絶縁層３０を示している。基板２０の絶縁層３０側の表面付近に１．８ｎｍ厚のアモルファスシリコン層が形成されている。
【００２２】
絶縁層３０は、基板２０の主表面２０ａ上、すなわち、アモルファスシリコン層２２上に設けられている。
【００２３】
絶縁層３０の形成は、例えば、任意好適な従来周知のプラズマＣＶＤ法や熱ＣＶＤ法により行われ、絶縁層３０として、ＳｉＯ２膜、ＳｉＮ膜、又は、ＳｉＯＮ膜が形成される。
【００２４】
この絶縁層３０の厚みは、信号線路４２及び接地導体４４と、基板２０とが絶縁される程度の膜厚であれば良く、例えば、１００ｎｍ以上の厚みで形成される。一方、絶縁層３０の厚みが大きくなると、応力の影響が大きくなるので、絶縁層３０の厚みを２μｍ程度以下にするのが好ましい。ここでは、絶縁層３０として、２００ｎｍ厚のＳｉＮ膜を設けるものとする。
【００２５】
ここで、絶縁層３０をＳｉＯ２膜又はＳｉＯＮ膜で形成する場合、信号線路４２及び接地導体４４との密着力を高めるために、ＳｉＯ２膜又はＳｉＯＮ膜上に、膜厚が２０ｎｍ程度のごく薄いＳｉＮ膜を形成するのが良い。すなわち、絶縁層３０は、ＳｉＮ膜で形成されるか、あるいは、ＳｉＯ２膜及びＳｉＯＮ膜のいずれか一方と、ＳｉＮ膜との積層構造として形成されるのが良い。
【００２６】
信号線路４２は、絶縁層３０上に設けられている。また、一対の接地導体４４は、絶縁層３０上の、信号線路４２を挟む位置に、設けられている。
【００２７】
信号線路４２及び接地導体４４は、例えば、従来周知のフォトリソグラフィ法及びめっきにより形成される。
【００２８】
この場合、先ず、絶縁層３０上にレジストを塗布する。その後、露光及び現像を行い、信号線路４２が形成される領域、及び、接地導体４４が形成される領域のレジストを除去して、コプレーナ線路用のレジストパターンを形成する。その後、例えば、めっきにより金属膜を形成する。金属膜の材質として、例えば金（Ａｕ）を用いることができる。
【００２９】
その後、有機溶剤等を用いて、レジストパターンを除去すると、信号線路４２及び接地導体４４が得られる。
【００３０】
高周波帯域では、電磁波の表皮効果のため信号は導体の表面付近のみを通過することになるが、信号線路の電気抵抗を低下させるため、あるいは、給電配線として用いる場合の電流密度を確保するために、信号線路の厚みは数μｍ程度必要となる。このため、信号線路の形成はめっき法を用いて行うのが良い。
【００３１】
この構成では、アモルファスシリコン層を有する高抵抗シリコン基板を用い、アモルファスシリコン層上にＳｉＮ膜やＳｉＯ２膜で形成された絶縁層を備えている。従って、ＳｉＮやＳｉＯ２は、直接単結晶シリコンに接しない。アモルファスシリコンのバンドギャップは、１．４〜１．８ｅＶであり、単結晶シリコンの１．１ｅＶより広い。このため、単結晶シリコンのバンド曲がりが生じにくくなり、結果として低抵抗層が生じないものと考えられる。
【００３２】
図３（Ａ）及び（Ｂ）を参照して、コプレーナ線路の動作の評価方法を説明する。図３（Ａ）は、図１を参照して説明した一構成例のコプレーナ線路の概略的な上面図である。なお、図３（Ａ）中、構成要素にハッチングを施してあるが、このハッチングは断面を表示するのではなく、各構成要素の領域を強調して示してあるに過ぎない。図１は、図３（Ａ）のＩ−Ｉ´線に沿って取った端面図に相当する。
【００３３】
図３（Ｂ）は、コプレーナ線路の小信号特性としてＳパラメータを求めるための評価装置の模式図である。
【００３４】
コプレーナ線路のパターンでは、基板表面に、信号線路４２と、信号線路４２を挟む位置に１対の接地導体４４−１及び４４−２とが配置されている。信号線路４２の両端には、第１ポートＰ１と第２ポートＰ２である電極パッドが形成されている。また、接地導体４４の両端にも、それぞれ、接地ポートＱである電極パッドが形成されている。
【００３５】
図３（Ａ）に示す構成例では、信号線路４２と、１対の接地導体４４−１及び４４−２の対向辺は互いに平行となっている。また、信号線路４２と、１対の接地導体４４−１及び４４−２との距離は、同一となっている。また、信号線路４２の長手方向に対して対称なパターンとなっている。
【００３６】
図３（Ｂ）に示す、Ｓパラメータを求めるための評価装置は、ネットワークアナライザ１２４、パーソナルコンピュータ１２６、基板搭載ステージ１２８、及び、プローブヘッド１３２−１及び１３２−２を備えている。コプレーナ線路１０が形成された被測定基板は、基板搭載ステージ１２８に設置される。接地導体４４−１及び４４−２の両端の接地ポートＱと、信号線路４２の第１ポートＰ１及び第２ポートＰ２は、従来周知のコプレーナ形状を有するプローブヘッド１３２−１及び１３２−２を介して、ネットワークアナライザ１２４に接続される。コプレーナ形状を有するプローブヘッド１３２−１及び１３２−２は、信号線路４２の第１ポートＰ１及び第２ポートＰ２と、接地導体４４−１及び４４−２の接地ポートＱに、同時に接触可能である形状に形成されている。すなわち、この構成例では、一方のプローブヘッド１３２−１は、図３（Ａ）中の信号線路４２及び接地導体４４−１及び４４−２の左側の電極パッドに接続され、他方のプローブヘッド１３２−２は、右側の電極パッドに接続される。
【００３７】
このプローブヘッド１３２−１及び１３２−２として、例えば、カスケードマイクロテック社が提供しているエアコプレーナプローブヘッドを用いることができる。また、ネットワークアナライザには、アジレント・テクノロジー株式会社やアンリツ株式会社等から提供されている、測定周波数帯域に応じたネットワークアナライザを適宜利用することができる。
【００３８】
高周波数帯域における小信号特性を示す指標として、Ｓパラメータを行列要素とするＳ行列が利用されている。Ｓパラメータは、入力信号に対する、透過出力電気信号及び反射出力電気信号の、電力成分の比として表現されるパラメータであるため、高周波数帯域においても、測定することが可能なパラメータである。Ｓ行列は次式(１)によって定義される２行２列の行列である。
【００３９】
【数１】
ここで、ａ１及びａ２は入力信号の電力を与える縦ベクトル成分である。また、ｂ１、ｂ２は出力信号の電力を与える縦ベクトル成分である。
【００４０】
信号線路４２の両端をそれぞれ第１ポートＰ１及び第２ポートＰ２とした場合、第１ポートＰ１に入力信号ａ１を入力して、第１ポートＰ１から出力される反射信号ｂ１及び第２ポートＰ２から出力される透過信号ｂ２を観測することによって、第１ポートＰ１に入力された入力信号ａ１に対する反射係数及び透過係数を求めそれぞれをＳ行列のＳ１１及びＳ２１成分とする。そして、第２ポートＰ２に入力信号ａ２を入力して、第２ポートＰ２から出力される反射信号ｂ２及び第１ポートＰ１から出力される透過信号ｂ１を観測することによって、第２ポートＰ２に入力された入力信号ａ２に対する反射係数及び透過係数を求めそれぞれをＳ行列のＳ２２及びＳ１２成分とすることにより、コプレーナ線路のＳ行列が確定される。
【００４１】
すなわち、Ｓ行列の行列要素Ｓ１１やＳ２２は、第１ポートＰ１あるいは第２ポートＰ２側で観測される反射係数である。一方、Ｓ行列の行列要素Ｓ１２やＳ２１は、第１ポートＰ１から第２ポートＰ２への透過係数、あるいは第２ポートＰ２から第１ポートＰ１への透過係数である。
【００４２】
図３（Ａ）に示したコプレーナ線路１０の場合には、第１ポートＰ１と第２ポートＰ２とに対して、そのパターン形状が左右対称の形をしている。このため、測定誤差、あるいは外部環境の擾乱による影響を除けば、Ｓ１１＝Ｓ２２、かつＳ１２＝Ｓ２１となるはずである。外部環境の擾乱とは、温度変化あるいは雑音等を指す。
【００４３】
ここで、小信号（入力信号）の周波数帯域を必要とする周波数帯域に設定して、Ｓパラメータの計測を実行する。減衰定数αｍは、計測されたＳパラメータのうちＳ２１（又はＳ１２）を用いて、次式（２）で与えられる。
【００４４】
【数２】
ここで、Ｈはコプレーナ線路を形成する信号線路の両端の間隔（第１ポートＰ１と第２ポートＰ２の間の間隔）であり、伝送線路の長さに該当する。
【００４５】
上述した方法で得られた減衰定数αｍを図４に示す。図４は、減衰定数の周波数依存性を示す特性図である。図４では、横軸に周波数（ＧＨｚ）を取って示し、縦軸に、減衰定数αｍ（ｄＢ／ｍｍ）を取って示している。図４は、図１を参照して説明した本発明のコプレーナ線路についての測定結果である。基板として、高抵抗シリコン基板を用いた場合の減衰定数を◆で示している。また、基板をＩｎＰ基板とした場合の減衰定数を■で示している。
【００４６】
図４に示されるように、本発明の構成によれば、基板に安価なシリコン基板を用いた場合でも、化合物半導体基板であるＩｎＰ基板を用いた場合と同等の減衰定数を有するコプレーナ線路が形成されていることがわかる。
【００４７】
（第２実施形態）
図５を参照して、第２実施形態のコプレーナ線路について、その構成を説明する。図５は、第２実施形態のコプレーナ線路の切断端面を示す図である。
【００４８】
コプレーナ線路では、中央の信号線路の両側にある一対の接地導体の電位を常に一致させるように、接地導体間を電気的に接続するブリッジ配線が所定の間隔で設けられる。直線状の配線の場合、信号線路を伝播する電磁波の波長の１／４程度の距離ごとにブリッジ配線が設けられる。また、信号線路が９０°曲がる場合にも、ブリッジ配線を設ける。通常は、このブリッジ配線は、エアブリッジ構造で形成される。
【００４９】
第２実施形態のコプレーナ線路１２は、絶縁層内に一対の接地導体間を電気的に接続するブリッジ配線を有する点が、第１実施形態のコプレーナ線路１０と異なっていて、それ以外の点は同様である。以下の説明では、第１実施形態と重複する部分の説明を省略することがある。
【００５０】
第２実施形態のコプレーナ線路１２は、絶縁層が、第１絶縁層３２と第２絶縁層３４を備えて構成されている。
【００５１】
第１絶縁層３２として、例えば、ＳｉＮ膜が、アモルファスシリコン層２２上に形成されている。この第１絶縁層３２の厚みは、後述するブリッジ配線５０と、基板２０とが絶縁される程度の膜厚であれば良く、例えば２００ｎｍの厚みで形成される。
【００５２】
第１絶縁層３２上に、ブリッジ配線５０が設けられている。このブリッジ配線５０は、一対の接地導体４６間を電気的に接続するのに用いられる。なお、ブリッジ配線５０は、信号線路４２の形状及び長さ、並びに、信号線路を伝播する電磁波の波長等に応じた所定の間隔で、複数設けられる。
【００５３】
第２絶縁層３４は、第１絶縁層３２上に設けられ、ブリッジ配線５０を覆う。この第２絶縁層３４の厚みは、信号線路４２とブリッジ配線５０とが絶縁される程度の膜厚であれば良く、例えば２５０ｎｍの厚みで形成される。また、第２絶縁層３４には、各ブリッジ配線５０の両端を露出するコンタクトホール３６が形成されている。
【００５４】
接地導体４６は、第２絶縁層３４上に形成されるとともに、コンタクトホール３６内にも設けられる。この構成により、ブリッジ配線５０が、一対の接地導体４６を電気的に接続する。
【００５５】
図６を参照して、ブリッジ配線を信号線路の下側に備えるコプレーナ線路の製造方法について説明する。図６は、ブリッジ配線を信号線路の下側に備えるコプレーナ線路の製造方法を示す工程図である。図６（Ａ）〜（Ｅ）は、各工程で形成される構造体の主要部の切断端面を示している。
【００５６】
先ず、ＳＦ６ガスを用いたＲＩＥ法により、高抵抗シリコン基板の表面を２分間エッチングする。この結果、一方の主表面２０ａ側にアモルファスシリコン層２２を備える基板２０が得られる（図６（Ａ））。
【００５７】
次に、アモルファスシリコン層２２上に、第１絶縁層３２を形成する。第１絶縁層３２の形成は、例えば、プラズマＣＶＤ法により、ＳｉＮ膜を２００ｎｍ程度の厚みで成長させることにより行われる（図６（Ｂ））。
【００５８】
次に、第１絶縁層３２上に、ブリッジ配線５０を形成する。ブリッジ配線５０は、従来周知のリフトオフを利用して形成される。具体的には、先ず、第１絶縁層３２上にレジストを塗布する。その後、露光及び現像を行い、ブリッジ配線５０が形成される領域のレジストを除去して、ブリッジ配線用のレジストパターンを形成する。次に、蒸着により金属膜を形成する。その後、有機溶剤等を用いてレジストパターンを除去すると、ブリッジ配線５０が得られる（図６（Ｃ））。
【００５９】
ブリッジ配線５０を形成した後、第１絶縁層３２上に、ブリッジ配線５０を覆う第２絶縁層３４を形成する。第２絶縁層３４は、第１絶縁層３２と同様に形成すれば良く、例えば、２００ｎｍ程度の厚みのＳｉＮ膜として形成される。
【００６０】
次に、第２絶縁層３４にブリッジ配線５０の両端を露出するコンタクトホール３６を開口する。このコンタクトホール３６の開口は、任意好適な従来周知の方法で行えば良く、例えば、フォトリソグラフィ及びドライエッチングにより行われる（図６（Ｄ））。
【００６１】
次に、第２絶縁層３４上に、信号線路４２と、信号線路４２を挟む位置に一対の接地導体４６を形成する。この場合、先ず、第２絶縁層３４上にレジストを塗布する。その後、露光及び現像を行い、信号線路４２が形成される領域、及び、接地導体４６が形成される領域のレジストを除去して、コプレーナ線路用のレジストパターンを形成する。その後、例えば、めっきにより金属膜を形成する。金属膜の材質として、例えば金（Ａｕ）を用いることができる。その後、有機溶剤等を用いて、レジストパターンを除去すると、信号線路４２及び接地導体４６が得られる。
【００６２】
このとき、接地導体４６は、コンタクトホール３６内にも形成され、ブリッジ配線５０に接続される。この結果、ブリッジ配線５０は、一対の接地導体間を電気的に接続する（図６（Ｅ））。
【００６３】
その後、第２絶縁層３４上に、ＳｉＮ膜などで形成される保護膜（図示を省略する。）を形成し、信号線路４２及び接地導体４６を覆う。
【００６４】
通常のエアブリッジ構造のブリッジ配線は、めっきにより形成される。このため、信号線路及び接地導体の形成工程と、ブリッジ配線の形成工程とで、２回のめっき工程が必要になる。このように、めっき工程を２回行うことが、製造時間や製造コストの増大に繋がる。
【００６５】
また、通常のコプレーナ線路では、信号線路及び接地導体の上側表面の位置は、基板表面に対して高くなる。従って、信号線路及び接地導体を形成した後に、ブリッジ配線を形成する場合、段差の大きいところでエアブリッジ構造が形成されることになる。この結果、信号線路と接地導体の間でブリッジ配線が垂れ下がるような形状になり、大きな寄生容量成分となって、信号の損失につながる。
【００６６】
また、段差の大きいところでフォトリソグラフィを行うのは、フォトレジストの粘度や塗布条件、あるいは、リフロー工程の時間や温度などの最適化が必要となり、実施が困難な場合がある。
【００６７】
これに対し、図６を参照して説明した製造方法によれば、ブリッジ配線が信号線路及び接地導体の下側に形成されている。このため、ブリッジ配線の形成をめっきでなく、蒸着等で行うことができる。この結果、必要なめっき工程の回数が１回になり、製造時間や製造コストの増大を抑えることができる。
【００６８】
また、図６を参照して説明した製造方法によれば、ブリッジ配線５０が、信号線路４２と設置導体４６の間で垂れ下がるような形状にならない。このため、ブリッジ配線に起因する寄生容量成分は、エアブリッジ構造に比べて小さくなる。
【００６９】
また、フォトリソグラフィ工程が、段差の大きなところで行われることはなく、実施が容易である。
【００７０】
図７を参照して、第２の実施形態のコプレーナ線路での減衰定数について説明する。図７は、減衰定数の周波数依存性を示す特性図である。図７では、横軸に周波数（ＧＨｚ）を取って示し、縦軸に、減衰定数αｍ（ｄＢ／ｍｍ）を取って示している。図７は、第２実施形態のコプレーナ線路についての測定結果であり、基板として高抵抗シリコン基板を用いた場合の減衰定数を◆で示している。また、基板としてＩｎＰ基板を用いた場合の減衰定数を■で示している。図７では、信号線路４２の長さを１５７０μｍとし、１０個のブリッジ配線を形成した場合の測定結果が示されている。
【００７１】
図７に示されるように、第２実施形態の構成によれば、基板に安価なシリコン基板を用いると、ＩｎＰ基板を用いた場合に比べて、減衰定数が劣化しているものの、低周波領域では減衰定数が１ｄＢ／ｍｍ以下に保たれている。また、１００ＧＨｚ帯域付近では、ＩｎＰ基板と同等の特性が示されていることがわかる。
【００７２】
（他の実施形態）
上述した各実施形態では、絶縁層として、ＳｉＮ膜やＳｉＯ２膜を用いる例について説明しているが、ＡＬ−Ｐｏｌｙｍｅｒ（旭硝子株式会社製：商品名）などのフッ素系の感光性低誘電率コーティング樹脂を用いても良い。
【００７３】
ＡＬ−Ｐｏｌｙｍｅｒは、膜厚が厚いと有機溶剤と反応して膨張したり、脱ガスベーク時に多量のガスを放出したりする。このため、例えば、ＡＬ−Ｐｏｌｙｍｅｒの直上に形成されるシリコン窒化膜を爆裂させることがある。
【００７４】
一方、ＡＬ−Ｐｏｌｙｍｅｒの膜厚を薄くして、１μｍ以下にすると、溶液に浸した場合にＡＬ−Ｐｏｌｙｍｅｒ内に侵入する溶液が少なくなり、脱ガスベーク時における放出ガスが少なくなる。このため、シリコン窒化膜の爆裂を防ぐことができる。しかし、Ａｌ−Ｐｏｌｙｍｅｒは、その膜厚が２μｍ以下になると、高抵抗シリコン基板との界面に生じる低抵抗層の影響が大きくなり、減衰定数が劣化する。
【００７５】
しかし、基板がアモルファスシリコン層を有していて、アモルファスシリコン層上に、Ａｌ−Ｐｏｌｙｍｅｒで絶縁層を形成すると、低抵抗層の影響がなくなり、膜厚が１μｍ以下であっても、良好な減衰定数を示す。
【００７６】
図８を参照して、絶縁層をＡＬ−Ｐｏｌｙｍｅｒで形成した場合の減衰定数について説明する。図８は、減衰定数の周波数依存性を示す特性図である。図８では、横軸に周波数（ＧＨｚ）を取って示し、縦軸に、減衰定数αｍ（ｄＢ／ｍｍ）を取って示している。図８は、基板として高抵抗シリコン基板を用いて、アモルファスシリコン層を設けた場合の減衰定数を◆で示している。ここでは、第１絶縁層３２を０．６５μｍ厚のＡＬ−Ｐｏｙｍｅｒ、及び、第２絶縁層３４を２５０ｎｍ厚のＳｉＯＮ膜と２０ｎｍ厚のＳｉＮ膜の積層構造としている。
【００７７】
また、第１絶縁層３２を０．６５μｍ厚のＡＬ−Ｐｏｙｍｅｒ、及び、第２絶縁層３４を２５０ｎｍ厚のＳｉＯＮ膜と２０ｎｍ厚のＳｉＮ膜の積層構造とし、アモルファスシリコン層を設けない場合の減衰定数を■で示している。
【００７８】
図８に示されるように、高抵抗シリコン基板にアモルファスシリコン層を形成することにより、アモルファスシリコン層を形成しない場合に比べて、良好な減衰定数が得られる。
【符号の説明】
【００７９】
１０、１２ コプレーナ線路
２０ 基板
２２ アモルファスシリコン層
３０ 絶縁層
３２ 第１絶縁層
３４ 第２絶縁層
３６ コンタクトホール
４２ 信号線路
４４、４６ 接地導体
５０ ブリッジ配線
１２４ ネットワークアナライザ
１２６ パーソナルコンピュータ
１２８ 基板搭載ステージ
１３２ プローブヘッド
【技術分野】
【０００１】
この発明は、ミリ波の周波数帯域で動作する集積回路チップ間の接続や、集積回路チップとパッケージの同軸コネクタとの接続に用いられるコプレーナ線路と、その製造方法に関するものである。
【背景技術】
【０００２】
マイクロ波やミリ波の周波数帯域で用いられるコプレーナ線路は、一般にＧａＡｓあるいはＩｎＰ等の化合物半導体結晶基板に、金属配線パターンが形成されて構成される。これら化合物半導体結晶基板は、１０７Ω・ｃｍ程度の高い抵抗率を有するため、化合物半導体結晶基板に、コプレーナ線路を形成すれば、基板への電磁波の漏れを低減できる。
【０００３】
従って、化合物半導体結晶基板を用いることにより、周波数が１０ＧＨｚ以上の高周波数帯域におけるＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を作成することが可能である。すなわち、化合物半導体結晶基板にトランジスタ又はミキサ等の能動デバイスや、能動デバイスの入出力側にインピーダンス整合回路としての伝送線路、あるいは、フィルタ又はインダクタ等の受動素子を形成することができる。
【０００４】
しかしながら、化合物半導体結晶基板は、シリコン単結晶基板と比較して高価格である。また、これら化合物半導体結晶基板の市場におけるサイズの主流は、直径３〜４インチ（１インチは約２．５４ｃｍ）である。一方、シリコン単結晶基板のサイズの主流は、直径６インチ以上である。このように、化合物半導体結晶基板は、高価格である上、サイズも小さいので、化合物半導体結晶基板に形成されるコプレーナ線路は、製造コストが高くなる。
【０００５】
一方、抵抗率が１ｋΩ・ｃｍ〜１０ｋΩ・ｃｍ程度のシリコン単結晶基板に膜厚が１０μｍ以上のシリコン酸化膜、シリコン窒化膜又はポリイミド膜などの絶縁膜を形成し、この絶縁膜上に信号線路と接地導体を形成したコプレーナ線路が知られている（例えば、特許文献１参照）。このコプレーナ線路によれば、基板として シリコン単結晶基板を用いる場合であっても、基板への電磁波の漏れを低減でき、周波数が１０ＧＨｚ以上の高周波帯域のＭＭＩＣを製造することが可能である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−６８７１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の特許文献１に開示されているコプレーナ線路では、絶縁膜の膜厚が１０μｍ以上である。絶縁膜としてシリコン酸化膜又はシリコン窒化膜を、発明者が使用できるプラズマＣＶＤ装置を用いて形成する場合、膜厚１０μｍの絶縁膜を形成するには、４〜１２時間必要であり、プラズマＣＶＤ法による絶縁膜の形成は非現実的である。
【０００８】
また、発明者が行った実験によれば、絶縁膜の膜厚が０．２〜２μｍ程度の場合は、１〜３０ＧＨｚの周波数について、減衰定数が１ｄＢ／ｍｍ以上に劣化することが確認された。これは、シリコン酸化膜やシリコン窒化膜などの絶縁膜と、高抵抗のシリコン単結晶基板（以下、高抵抗シリコン基板とも称する。）の界面に、抵抗率が０．０１Ω・ｃｍ程度の低抵抗層が生じているためである。この低抵抗層の影響を防ぐには、絶縁膜の厚みが１０μｍ程度必要とされる。
【０００９】
そこで、この出願に係る発明者が鋭意研究を行ったところ、高抵抗シリコン基板の１つの主表面側にアモルファスシリコン層を設け、このアモルファスシリコン層上に絶縁層を設けることで、絶縁層の厚みを１０μｍ以上にすることなく、減衰定数の劣化を抑制できることを見出した。
【００１０】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、ミリ波帯域での基板への電磁波の漏れによる減衰が小さいコプレーナ線路及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上述した目的を達成するために、この発明のコプレーナ線路は、一方の主表面側にアモルファスシリコン層を備える高抵抗シリコン基板と、アモルファスシリコン層上に設けられた絶縁層と、絶縁層上に形成された信号線路と、絶縁層上の、信号線路を挟む位置に形成された一対の接地導体とを備えて構成される。
【００１２】
また、この発明のコプレーナ線路の製造方法は、以下の工程を備えている。先ず、高抵抗シリコン基板の一方の主表面側に、アモルファスシリコン層を形成する。次に、アモルファスシリコン層上に絶縁層を形成する。次に、絶縁層上に、信号線路と、信号線路を挟む位置に一対の接地導体を形成する。
【発明の効果】
【００１３】
この発明のコプレーナ線路とその製造方法によれば、高抵抗シリコン基板にアモルファスシリコン層を設け、アモルファスシリコン層上に絶縁層を形成することで、高抵抗シリコン基板と、絶縁層との境界の低抵抗層が生じなくなり、この結果、減衰定数の劣化を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態のコプレーナ線路の切断端面を示す図である。
【図２】基板表面付近の断面ＴＥＭ像である。
【図３】コプレーナ線路の評価方法を説明するための模式図である。
【図４】減衰定数の周波数依存性を示す特性図（１）である。
【図５】第２実施形態のコプレーナ線路の切断端面を示す図である。
【図６】第２実施形態のコプレーナ線路の製造方法を示す図である。
【図７】減衰定数の周波数依存性を示す特性図（２）である。
【図８】減衰定数の周波数依存性を示す特性図（３）である。
【発明を実施するための形態】
【００１５】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
【００１６】
（第１実施形態）
図１を参照して、第１実施形態のコプレーナ線路について、その構成と製造方法を説明する。図１は、第１実施形態のコプレーナ線路の切断端面を示す図である。
【００１７】
コプレーナ線路１０は、基板２０、絶縁層３０、信号線路４２及び一対の接地導体４４を備えている。
【００１８】
基板２０として、高抵抗のシリコン単結晶基板（高抵抗シリコン基板）が用いられる。ここでは、高抵抗シリコン基板の抵抗率は、１ｋΩ・ｃｍ以上１０ｋΩ・ｃｍ以下とする。
【００１９】
基板２０は、一方の主表面２０ａ側に、アモルファスシリコン層２２を備えている。アモルファスシリコン層２２は、例えば、１〜数ｎｍ程度の厚みで形成される。
【００２０】
アモルファスシリコン層２２は、基板２０の主表面２０ａにイオン衝撃によるダメージを与えることにより、形成される。アモルファスシリコン層２２の形成は、例えば、ＳＦ６ガスを用いた反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法で行われる。ＳＦ６ガスを用いたＲＩＥを２分間行うと、１．８ｎｍ厚のアモルファスシリコン層２２が得られる。
【００２１】
図２は、ＲＩＥでダメージを与えたシリコン基板表面付近の断面ＴＥＭ像である。なお、図２は、基板２０と絶縁層３０を示している。基板２０の絶縁層３０側の表面付近に１．８ｎｍ厚のアモルファスシリコン層が形成されている。
【００２２】
絶縁層３０は、基板２０の主表面２０ａ上、すなわち、アモルファスシリコン層２２上に設けられている。
【００２３】
絶縁層３０の形成は、例えば、任意好適な従来周知のプラズマＣＶＤ法や熱ＣＶＤ法により行われ、絶縁層３０として、ＳｉＯ２膜、ＳｉＮ膜、又は、ＳｉＯＮ膜が形成される。
【００２４】
この絶縁層３０の厚みは、信号線路４２及び接地導体４４と、基板２０とが絶縁される程度の膜厚であれば良く、例えば、１００ｎｍ以上の厚みで形成される。一方、絶縁層３０の厚みが大きくなると、応力の影響が大きくなるので、絶縁層３０の厚みを２μｍ程度以下にするのが好ましい。ここでは、絶縁層３０として、２００ｎｍ厚のＳｉＮ膜を設けるものとする。
【００２５】
ここで、絶縁層３０をＳｉＯ２膜又はＳｉＯＮ膜で形成する場合、信号線路４２及び接地導体４４との密着力を高めるために、ＳｉＯ２膜又はＳｉＯＮ膜上に、膜厚が２０ｎｍ程度のごく薄いＳｉＮ膜を形成するのが良い。すなわち、絶縁層３０は、ＳｉＮ膜で形成されるか、あるいは、ＳｉＯ２膜及びＳｉＯＮ膜のいずれか一方と、ＳｉＮ膜との積層構造として形成されるのが良い。
【００２６】
信号線路４２は、絶縁層３０上に設けられている。また、一対の接地導体４４は、絶縁層３０上の、信号線路４２を挟む位置に、設けられている。
【００２７】
信号線路４２及び接地導体４４は、例えば、従来周知のフォトリソグラフィ法及びめっきにより形成される。
【００２８】
この場合、先ず、絶縁層３０上にレジストを塗布する。その後、露光及び現像を行い、信号線路４２が形成される領域、及び、接地導体４４が形成される領域のレジストを除去して、コプレーナ線路用のレジストパターンを形成する。その後、例えば、めっきにより金属膜を形成する。金属膜の材質として、例えば金（Ａｕ）を用いることができる。
【００２９】
その後、有機溶剤等を用いて、レジストパターンを除去すると、信号線路４２及び接地導体４４が得られる。
【００３０】
高周波帯域では、電磁波の表皮効果のため信号は導体の表面付近のみを通過することになるが、信号線路の電気抵抗を低下させるため、あるいは、給電配線として用いる場合の電流密度を確保するために、信号線路の厚みは数μｍ程度必要となる。このため、信号線路の形成はめっき法を用いて行うのが良い。
【００３１】
この構成では、アモルファスシリコン層を有する高抵抗シリコン基板を用い、アモルファスシリコン層上にＳｉＮ膜やＳｉＯ２膜で形成された絶縁層を備えている。従って、ＳｉＮやＳｉＯ２は、直接単結晶シリコンに接しない。アモルファスシリコンのバンドギャップは、１．４〜１．８ｅＶであり、単結晶シリコンの１．１ｅＶより広い。このため、単結晶シリコンのバンド曲がりが生じにくくなり、結果として低抵抗層が生じないものと考えられる。
【００３２】
図３（Ａ）及び（Ｂ）を参照して、コプレーナ線路の動作の評価方法を説明する。図３（Ａ）は、図１を参照して説明した一構成例のコプレーナ線路の概略的な上面図である。なお、図３（Ａ）中、構成要素にハッチングを施してあるが、このハッチングは断面を表示するのではなく、各構成要素の領域を強調して示してあるに過ぎない。図１は、図３（Ａ）のＩ−Ｉ´線に沿って取った端面図に相当する。
【００３３】
図３（Ｂ）は、コプレーナ線路の小信号特性としてＳパラメータを求めるための評価装置の模式図である。
【００３４】
コプレーナ線路のパターンでは、基板表面に、信号線路４２と、信号線路４２を挟む位置に１対の接地導体４４−１及び４４−２とが配置されている。信号線路４２の両端には、第１ポートＰ１と第２ポートＰ２である電極パッドが形成されている。また、接地導体４４の両端にも、それぞれ、接地ポートＱである電極パッドが形成されている。
【００３５】
図３（Ａ）に示す構成例では、信号線路４２と、１対の接地導体４４−１及び４４−２の対向辺は互いに平行となっている。また、信号線路４２と、１対の接地導体４４−１及び４４−２との距離は、同一となっている。また、信号線路４２の長手方向に対して対称なパターンとなっている。
【００３６】
図３（Ｂ）に示す、Ｓパラメータを求めるための評価装置は、ネットワークアナライザ１２４、パーソナルコンピュータ１２６、基板搭載ステージ１２８、及び、プローブヘッド１３２−１及び１３２−２を備えている。コプレーナ線路１０が形成された被測定基板は、基板搭載ステージ１２８に設置される。接地導体４４−１及び４４−２の両端の接地ポートＱと、信号線路４２の第１ポートＰ１及び第２ポートＰ２は、従来周知のコプレーナ形状を有するプローブヘッド１３２−１及び１３２−２を介して、ネットワークアナライザ１２４に接続される。コプレーナ形状を有するプローブヘッド１３２−１及び１３２−２は、信号線路４２の第１ポートＰ１及び第２ポートＰ２と、接地導体４４−１及び４４−２の接地ポートＱに、同時に接触可能である形状に形成されている。すなわち、この構成例では、一方のプローブヘッド１３２−１は、図３（Ａ）中の信号線路４２及び接地導体４４−１及び４４−２の左側の電極パッドに接続され、他方のプローブヘッド１３２−２は、右側の電極パッドに接続される。
【００３７】
このプローブヘッド１３２−１及び１３２−２として、例えば、カスケードマイクロテック社が提供しているエアコプレーナプローブヘッドを用いることができる。また、ネットワークアナライザには、アジレント・テクノロジー株式会社やアンリツ株式会社等から提供されている、測定周波数帯域に応じたネットワークアナライザを適宜利用することができる。
【００３８】
高周波数帯域における小信号特性を示す指標として、Ｓパラメータを行列要素とするＳ行列が利用されている。Ｓパラメータは、入力信号に対する、透過出力電気信号及び反射出力電気信号の、電力成分の比として表現されるパラメータであるため、高周波数帯域においても、測定することが可能なパラメータである。Ｓ行列は次式(１)によって定義される２行２列の行列である。
【００３９】
【数１】
ここで、ａ１及びａ２は入力信号の電力を与える縦ベクトル成分である。また、ｂ１、ｂ２は出力信号の電力を与える縦ベクトル成分である。
【００４０】
信号線路４２の両端をそれぞれ第１ポートＰ１及び第２ポートＰ２とした場合、第１ポートＰ１に入力信号ａ１を入力して、第１ポートＰ１から出力される反射信号ｂ１及び第２ポートＰ２から出力される透過信号ｂ２を観測することによって、第１ポートＰ１に入力された入力信号ａ１に対する反射係数及び透過係数を求めそれぞれをＳ行列のＳ１１及びＳ２１成分とする。そして、第２ポートＰ２に入力信号ａ２を入力して、第２ポートＰ２から出力される反射信号ｂ２及び第１ポートＰ１から出力される透過信号ｂ１を観測することによって、第２ポートＰ２に入力された入力信号ａ２に対する反射係数及び透過係数を求めそれぞれをＳ行列のＳ２２及びＳ１２成分とすることにより、コプレーナ線路のＳ行列が確定される。
【００４１】
すなわち、Ｓ行列の行列要素Ｓ１１やＳ２２は、第１ポートＰ１あるいは第２ポートＰ２側で観測される反射係数である。一方、Ｓ行列の行列要素Ｓ１２やＳ２１は、第１ポートＰ１から第２ポートＰ２への透過係数、あるいは第２ポートＰ２から第１ポートＰ１への透過係数である。
【００４２】
図３（Ａ）に示したコプレーナ線路１０の場合には、第１ポートＰ１と第２ポートＰ２とに対して、そのパターン形状が左右対称の形をしている。このため、測定誤差、あるいは外部環境の擾乱による影響を除けば、Ｓ１１＝Ｓ２２、かつＳ１２＝Ｓ２１となるはずである。外部環境の擾乱とは、温度変化あるいは雑音等を指す。
【００４３】
ここで、小信号（入力信号）の周波数帯域を必要とする周波数帯域に設定して、Ｓパラメータの計測を実行する。減衰定数αｍは、計測されたＳパラメータのうちＳ２１（又はＳ１２）を用いて、次式（２）で与えられる。
【００４４】
【数２】
ここで、Ｈはコプレーナ線路を形成する信号線路の両端の間隔（第１ポートＰ１と第２ポートＰ２の間の間隔）であり、伝送線路の長さに該当する。
【００４５】
上述した方法で得られた減衰定数αｍを図４に示す。図４は、減衰定数の周波数依存性を示す特性図である。図４では、横軸に周波数（ＧＨｚ）を取って示し、縦軸に、減衰定数αｍ（ｄＢ／ｍｍ）を取って示している。図４は、図１を参照して説明した本発明のコプレーナ線路についての測定結果である。基板として、高抵抗シリコン基板を用いた場合の減衰定数を◆で示している。また、基板をＩｎＰ基板とした場合の減衰定数を■で示している。
【００４６】
図４に示されるように、本発明の構成によれば、基板に安価なシリコン基板を用いた場合でも、化合物半導体基板であるＩｎＰ基板を用いた場合と同等の減衰定数を有するコプレーナ線路が形成されていることがわかる。
【００４７】
（第２実施形態）
図５を参照して、第２実施形態のコプレーナ線路について、その構成を説明する。図５は、第２実施形態のコプレーナ線路の切断端面を示す図である。
【００４８】
コプレーナ線路では、中央の信号線路の両側にある一対の接地導体の電位を常に一致させるように、接地導体間を電気的に接続するブリッジ配線が所定の間隔で設けられる。直線状の配線の場合、信号線路を伝播する電磁波の波長の１／４程度の距離ごとにブリッジ配線が設けられる。また、信号線路が９０°曲がる場合にも、ブリッジ配線を設ける。通常は、このブリッジ配線は、エアブリッジ構造で形成される。
【００４９】
第２実施形態のコプレーナ線路１２は、絶縁層内に一対の接地導体間を電気的に接続するブリッジ配線を有する点が、第１実施形態のコプレーナ線路１０と異なっていて、それ以外の点は同様である。以下の説明では、第１実施形態と重複する部分の説明を省略することがある。
【００５０】
第２実施形態のコプレーナ線路１２は、絶縁層が、第１絶縁層３２と第２絶縁層３４を備えて構成されている。
【００５１】
第１絶縁層３２として、例えば、ＳｉＮ膜が、アモルファスシリコン層２２上に形成されている。この第１絶縁層３２の厚みは、後述するブリッジ配線５０と、基板２０とが絶縁される程度の膜厚であれば良く、例えば２００ｎｍの厚みで形成される。
【００５２】
第１絶縁層３２上に、ブリッジ配線５０が設けられている。このブリッジ配線５０は、一対の接地導体４６間を電気的に接続するのに用いられる。なお、ブリッジ配線５０は、信号線路４２の形状及び長さ、並びに、信号線路を伝播する電磁波の波長等に応じた所定の間隔で、複数設けられる。
【００５３】
第２絶縁層３４は、第１絶縁層３２上に設けられ、ブリッジ配線５０を覆う。この第２絶縁層３４の厚みは、信号線路４２とブリッジ配線５０とが絶縁される程度の膜厚であれば良く、例えば２５０ｎｍの厚みで形成される。また、第２絶縁層３４には、各ブリッジ配線５０の両端を露出するコンタクトホール３６が形成されている。
【００５４】
接地導体４６は、第２絶縁層３４上に形成されるとともに、コンタクトホール３６内にも設けられる。この構成により、ブリッジ配線５０が、一対の接地導体４６を電気的に接続する。
【００５５】
図６を参照して、ブリッジ配線を信号線路の下側に備えるコプレーナ線路の製造方法について説明する。図６は、ブリッジ配線を信号線路の下側に備えるコプレーナ線路の製造方法を示す工程図である。図６（Ａ）〜（Ｅ）は、各工程で形成される構造体の主要部の切断端面を示している。
【００５６】
先ず、ＳＦ６ガスを用いたＲＩＥ法により、高抵抗シリコン基板の表面を２分間エッチングする。この結果、一方の主表面２０ａ側にアモルファスシリコン層２２を備える基板２０が得られる（図６（Ａ））。
【００５７】
次に、アモルファスシリコン層２２上に、第１絶縁層３２を形成する。第１絶縁層３２の形成は、例えば、プラズマＣＶＤ法により、ＳｉＮ膜を２００ｎｍ程度の厚みで成長させることにより行われる（図６（Ｂ））。
【００５８】
次に、第１絶縁層３２上に、ブリッジ配線５０を形成する。ブリッジ配線５０は、従来周知のリフトオフを利用して形成される。具体的には、先ず、第１絶縁層３２上にレジストを塗布する。その後、露光及び現像を行い、ブリッジ配線５０が形成される領域のレジストを除去して、ブリッジ配線用のレジストパターンを形成する。次に、蒸着により金属膜を形成する。その後、有機溶剤等を用いてレジストパターンを除去すると、ブリッジ配線５０が得られる（図６（Ｃ））。
【００５９】
ブリッジ配線５０を形成した後、第１絶縁層３２上に、ブリッジ配線５０を覆う第２絶縁層３４を形成する。第２絶縁層３４は、第１絶縁層３２と同様に形成すれば良く、例えば、２００ｎｍ程度の厚みのＳｉＮ膜として形成される。
【００６０】
次に、第２絶縁層３４にブリッジ配線５０の両端を露出するコンタクトホール３６を開口する。このコンタクトホール３６の開口は、任意好適な従来周知の方法で行えば良く、例えば、フォトリソグラフィ及びドライエッチングにより行われる（図６（Ｄ））。
【００６１】
次に、第２絶縁層３４上に、信号線路４２と、信号線路４２を挟む位置に一対の接地導体４６を形成する。この場合、先ず、第２絶縁層３４上にレジストを塗布する。その後、露光及び現像を行い、信号線路４２が形成される領域、及び、接地導体４６が形成される領域のレジストを除去して、コプレーナ線路用のレジストパターンを形成する。その後、例えば、めっきにより金属膜を形成する。金属膜の材質として、例えば金（Ａｕ）を用いることができる。その後、有機溶剤等を用いて、レジストパターンを除去すると、信号線路４２及び接地導体４６が得られる。
【００６２】
このとき、接地導体４６は、コンタクトホール３６内にも形成され、ブリッジ配線５０に接続される。この結果、ブリッジ配線５０は、一対の接地導体間を電気的に接続する（図６（Ｅ））。
【００６３】
その後、第２絶縁層３４上に、ＳｉＮ膜などで形成される保護膜（図示を省略する。）を形成し、信号線路４２及び接地導体４６を覆う。
【００６４】
通常のエアブリッジ構造のブリッジ配線は、めっきにより形成される。このため、信号線路及び接地導体の形成工程と、ブリッジ配線の形成工程とで、２回のめっき工程が必要になる。このように、めっき工程を２回行うことが、製造時間や製造コストの増大に繋がる。
【００６５】
また、通常のコプレーナ線路では、信号線路及び接地導体の上側表面の位置は、基板表面に対して高くなる。従って、信号線路及び接地導体を形成した後に、ブリッジ配線を形成する場合、段差の大きいところでエアブリッジ構造が形成されることになる。この結果、信号線路と接地導体の間でブリッジ配線が垂れ下がるような形状になり、大きな寄生容量成分となって、信号の損失につながる。
【００６６】
また、段差の大きいところでフォトリソグラフィを行うのは、フォトレジストの粘度や塗布条件、あるいは、リフロー工程の時間や温度などの最適化が必要となり、実施が困難な場合がある。
【００６７】
これに対し、図６を参照して説明した製造方法によれば、ブリッジ配線が信号線路及び接地導体の下側に形成されている。このため、ブリッジ配線の形成をめっきでなく、蒸着等で行うことができる。この結果、必要なめっき工程の回数が１回になり、製造時間や製造コストの増大を抑えることができる。
【００６８】
また、図６を参照して説明した製造方法によれば、ブリッジ配線５０が、信号線路４２と設置導体４６の間で垂れ下がるような形状にならない。このため、ブリッジ配線に起因する寄生容量成分は、エアブリッジ構造に比べて小さくなる。
【００６９】
また、フォトリソグラフィ工程が、段差の大きなところで行われることはなく、実施が容易である。
【００７０】
図７を参照して、第２の実施形態のコプレーナ線路での減衰定数について説明する。図７は、減衰定数の周波数依存性を示す特性図である。図７では、横軸に周波数（ＧＨｚ）を取って示し、縦軸に、減衰定数αｍ（ｄＢ／ｍｍ）を取って示している。図７は、第２実施形態のコプレーナ線路についての測定結果であり、基板として高抵抗シリコン基板を用いた場合の減衰定数を◆で示している。また、基板としてＩｎＰ基板を用いた場合の減衰定数を■で示している。図７では、信号線路４２の長さを１５７０μｍとし、１０個のブリッジ配線を形成した場合の測定結果が示されている。
【００７１】
図７に示されるように、第２実施形態の構成によれば、基板に安価なシリコン基板を用いると、ＩｎＰ基板を用いた場合に比べて、減衰定数が劣化しているものの、低周波領域では減衰定数が１ｄＢ／ｍｍ以下に保たれている。また、１００ＧＨｚ帯域付近では、ＩｎＰ基板と同等の特性が示されていることがわかる。
【００７２】
（他の実施形態）
上述した各実施形態では、絶縁層として、ＳｉＮ膜やＳｉＯ２膜を用いる例について説明しているが、ＡＬ−Ｐｏｌｙｍｅｒ（旭硝子株式会社製：商品名）などのフッ素系の感光性低誘電率コーティング樹脂を用いても良い。
【００７３】
ＡＬ−Ｐｏｌｙｍｅｒは、膜厚が厚いと有機溶剤と反応して膨張したり、脱ガスベーク時に多量のガスを放出したりする。このため、例えば、ＡＬ−Ｐｏｌｙｍｅｒの直上に形成されるシリコン窒化膜を爆裂させることがある。
【００７４】
一方、ＡＬ−Ｐｏｌｙｍｅｒの膜厚を薄くして、１μｍ以下にすると、溶液に浸した場合にＡＬ−Ｐｏｌｙｍｅｒ内に侵入する溶液が少なくなり、脱ガスベーク時における放出ガスが少なくなる。このため、シリコン窒化膜の爆裂を防ぐことができる。しかし、Ａｌ−Ｐｏｌｙｍｅｒは、その膜厚が２μｍ以下になると、高抵抗シリコン基板との界面に生じる低抵抗層の影響が大きくなり、減衰定数が劣化する。
【００７５】
しかし、基板がアモルファスシリコン層を有していて、アモルファスシリコン層上に、Ａｌ−Ｐｏｌｙｍｅｒで絶縁層を形成すると、低抵抗層の影響がなくなり、膜厚が１μｍ以下であっても、良好な減衰定数を示す。
【００７６】
図８を参照して、絶縁層をＡＬ−Ｐｏｌｙｍｅｒで形成した場合の減衰定数について説明する。図８は、減衰定数の周波数依存性を示す特性図である。図８では、横軸に周波数（ＧＨｚ）を取って示し、縦軸に、減衰定数αｍ（ｄＢ／ｍｍ）を取って示している。図８は、基板として高抵抗シリコン基板を用いて、アモルファスシリコン層を設けた場合の減衰定数を◆で示している。ここでは、第１絶縁層３２を０．６５μｍ厚のＡＬ−Ｐｏｙｍｅｒ、及び、第２絶縁層３４を２５０ｎｍ厚のＳｉＯＮ膜と２０ｎｍ厚のＳｉＮ膜の積層構造としている。
【００７７】
また、第１絶縁層３２を０．６５μｍ厚のＡＬ−Ｐｏｙｍｅｒ、及び、第２絶縁層３４を２５０ｎｍ厚のＳｉＯＮ膜と２０ｎｍ厚のＳｉＮ膜の積層構造とし、アモルファスシリコン層を設けない場合の減衰定数を■で示している。
【００７８】
図８に示されるように、高抵抗シリコン基板にアモルファスシリコン層を形成することにより、アモルファスシリコン層を形成しない場合に比べて、良好な減衰定数が得られる。
【符号の説明】
【００７９】
１０、１２ コプレーナ線路
２０ 基板
２２ アモルファスシリコン層
３０ 絶縁層
３２ 第１絶縁層
３４ 第２絶縁層
３６ コンタクトホール
４２ 信号線路
４４、４６ 接地導体
５０ ブリッジ配線
１２４ ネットワークアナライザ
１２６ パーソナルコンピュータ
１２８ 基板搭載ステージ
１３２ プローブヘッド
【特許請求の範囲】
【請求項１】
一方の主表面側にアモルファスシリコン層を備える高抵抗シリコン基板と、
前記アモルファスシリコン層上に設けられた絶縁層と、
該絶縁層上に形成された信号線路と、
前記絶縁層上の、前記信号線路を挟む位置に形成された一対の接地導体と
を備えることを特徴とするコプレーナ線路。
【請求項２】
前記絶縁層内に、前記一対の接地導体間を電気的に接続するブリッジ配線を有する
ことを特徴とする請求項１に記載のコプレーナ線路。
【請求項３】
前記絶縁層が、シリコン窒化膜で形成される
ことを特徴とする請求項１又は２に記載のコプレーナ線路。
【請求項４】
前記絶縁層が、フッ素系の感光性低誘電率コーティング樹脂を含む
ことを特徴とする請求項１又は２に記載のコプレーナ線路。
【請求項５】
高抵抗シリコン基板の一方の主表面側に、アモルファスシリコン層を形成する工程と、
該アモルファスシリコン層上に絶縁層を形成する工程と、
該絶縁層上に、信号線路と、該信号線路を挟む位置に一対の接地導体を形成する工程と
を備えることを特徴とするコプレーナ線路の製造方法。
【請求項６】
高抵抗シリコン基板の一方の主表面側に、アモルファスシリコン層を形成する工程と、
該アモルファスシリコン層上に第１絶縁層を形成する工程と、
該第１絶縁層上に、ブリッジ配線を形成する工程と、
前記第１絶縁層上に、前記ブリッジ配線を覆う第２絶縁層を形成する工程と、
該第２絶縁層に前記ブリッジ配線を露出するコンタクトホールを開口する工程と、
前記第２絶縁層上に、信号線路と、該信号線路を挟む位置に一対の接地導体を形成する工程と
を備え、
前記ブリッジ配線が、前記一対の接地導体間を電気的に接続する
ことを特徴とするコプレーナ線路の製造方法。
【請求項１】
一方の主表面側にアモルファスシリコン層を備える高抵抗シリコン基板と、
前記アモルファスシリコン層上に設けられた絶縁層と、
該絶縁層上に形成された信号線路と、
前記絶縁層上の、前記信号線路を挟む位置に形成された一対の接地導体と
を備えることを特徴とするコプレーナ線路。
【請求項２】
前記絶縁層内に、前記一対の接地導体間を電気的に接続するブリッジ配線を有する
ことを特徴とする請求項１に記載のコプレーナ線路。
【請求項３】
前記絶縁層が、シリコン窒化膜で形成される
ことを特徴とする請求項１又は２に記載のコプレーナ線路。
【請求項４】
前記絶縁層が、フッ素系の感光性低誘電率コーティング樹脂を含む
ことを特徴とする請求項１又は２に記載のコプレーナ線路。
【請求項５】
高抵抗シリコン基板の一方の主表面側に、アモルファスシリコン層を形成する工程と、
該アモルファスシリコン層上に絶縁層を形成する工程と、
該絶縁層上に、信号線路と、該信号線路を挟む位置に一対の接地導体を形成する工程と
を備えることを特徴とするコプレーナ線路の製造方法。
【請求項６】
高抵抗シリコン基板の一方の主表面側に、アモルファスシリコン層を形成する工程と、
該アモルファスシリコン層上に第１絶縁層を形成する工程と、
該第１絶縁層上に、ブリッジ配線を形成する工程と、
前記第１絶縁層上に、前記ブリッジ配線を覆う第２絶縁層を形成する工程と、
該第２絶縁層に前記ブリッジ配線を露出するコンタクトホールを開口する工程と、
前記第２絶縁層上に、信号線路と、該信号線路を挟む位置に一対の接地導体を形成する工程と
を備え、
前記ブリッジ配線が、前記一対の接地導体間を電気的に接続する
ことを特徴とするコプレーナ線路の製造方法。
【図１】
【図３】
【図６】
【図２】
【図４】
【図５】
【図７】
【図８】
【図３】
【図６】
【図２】
【図４】
【図５】
【図７】
【図８】
【公開番号】特開２０１１−４４８５７（Ｐ２０１１−４４８５７Ａ）
【公開日】平成２３年３月３日（２０１１．３．３）
【国際特許分類】
【出願番号】特願２００９−１９０９８１（Ｐ２００９−１９０９８１）
【出願日】平成２１年８月２０日（２００９．８．２０）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
【公開日】平成２３年３月３日（２０１１．３．３）
【国際特許分類】
【出願日】平成２１年８月２０日（２００９．８．２０）
【出願人】（００００００２９５）沖電気工業株式会社 (6,645)
[ Back to top ]