サンプルアンドホールド回路
【課題】製造ばらつきや、温度変化により、ローパスフィルタの特性ばらつきや特性変動が発生するという課題があった。また、低い周波数ノイズ除去で回路チップが大きくなるという課題があった。これら課題を解決するサンプルアンドホールド回路を提供する。
【解決手段】本発明のサンプルアンドホールド回路は、外部電気信号が入力されるための信号入力端子と、内部電気信号を出力するための信号出力端子と、外部電気信号に起因する電荷を蓄積するよう信号入力端子に接続された第１の電荷蓄積手段と、第１の電荷蓄積手段に接続され、電荷を第１の電荷蓄積手段との容量の比に応じて分配蓄積可能とする第２の電荷蓄積手段と、第１の電荷蓄積手段に電荷を蓄積することと、電荷の分配蓄積ならびにこれに起因する内部電気信号を信号出力端子に出力することとを切り替え制御する制御手段とを有する。
【解決手段】本発明のサンプルアンドホールド回路は、外部電気信号が入力されるための信号入力端子と、内部電気信号を出力するための信号出力端子と、外部電気信号に起因する電荷を蓄積するよう信号入力端子に接続された第１の電荷蓄積手段と、第１の電荷蓄積手段に接続され、電荷を第１の電荷蓄積手段との容量の比に応じて分配蓄積可能とする第２の電荷蓄積手段と、第１の電荷蓄積手段に電荷を蓄積することと、電荷の分配蓄積ならびにこれに起因する内部電気信号を信号出力端子に出力することとを切り替え制御する制御手段とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ機能を併せ持つサンプルアンドホールド回路に関する。
【背景技術】
【０００２】
図１３は、従来例のサンプルアンドホールド回路である。信号入力端子２０１より入力された信号をサンプリングする際、スイッチ２０７に制御端子２０３より制御信号が加えられてスイッチ２０７は導通し、入力信号によりキャパシタ２０５は充電される。また制御信号によりスイッチ２０７を開状態とすると入力信号の電圧がキャパシタ２０５にホールドされ出力信号として信号出力端子より出力される。また入力信号には交流ノイズが重畳しており、そのままでは出力端子２０２に希望信号に交流ノイズが重畳して出力されるので、この交流のノイズを除去するために、前記スイッチ２０７とキャパシタ２０５の間に抵抗器２１０を加え、前記キャパシタ２０５と抵抗器２１０とによりローパスフィルタを構成する手法をとっていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３０７４９６
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したサンプルアンドホールド回路は、集積回路内に形成された場合、集積回路内に作りこまれた抵抗器２１０の製造工程のばらつきに起因する抵抗値のばらつきや、使用中の温度変化による抵抗値の変化で、ローパスフィルタの特性ばらつきや特性変動が発生するという課題があった。また、より低い周波数の交流ノイズを除去したいときには、構成する抵抗器２１０の抵抗値やキャパシタ２０５の容量値を大きくする必要があり、集積回路内に形成する場合には、より大きな素子面積が必要となるため、集積回路チップの大きさが大きくなるという課題があった。
【０００５】
本発明は、上述課題に鑑みてなされ、その目的はサンプルアンドホールド回路に内蔵されるローパスフィルタ特性の製造方法に起因するばらつきや、温度変化に起因する変動を少なくし、かつ集積回路に集積化した際に集積回路チップサイズを小さくすることが可能な回路を提供するものである。
【課題を解決するための手段】
【０００６】
本発明のサンプルアンドホールド回路は、外部電気信号が入力されるための第１の信号入力端子と、内部電気信号を出力するための第１の信号出力端子と、前記外部電気信号に起因する電荷を蓄積するよう前記第１の信号入力端子に接続された第１の電荷蓄積手段と、前記第１の電荷蓄積手段に接続され、前記第１の電荷蓄積手段に蓄積された電荷を前記第１の電荷蓄積手段との電荷蓄積容量の比に応じて分配蓄積可能とする第２の電荷蓄積手段と、前記第１の電荷蓄積手段に電荷を蓄積するサンプリング状態とすることと、前記電荷の分配蓄積ならびに前記分配蓄積した電荷に起因する前記内部電気信号を前記第１の信号入力端子と隔絶して前記第１の信号出力端子に出力するホールド状態とすることとを切り替え制御する制御手段と、を有することを特徴とする。
【０００７】
この構成とすることにより、本発明のサンプルアンドホールド回路は、製造工程のばらつきによりその特性（抵抗値）が変動したり、使用中の環境変化に起因した温度変動で特性（抵抗値）が変動する抵抗器を用いること無く、サンプルアンドホールド回路内にローパスフィルタを形成できる。また、このローパスフィルタは、回路内に作り込まれる素子（電荷蓄積手段）の大きさ（面積）に直結する絶対値ではなく、作り込まれる二つの電荷蓄積手段の容量比でカットオフ周波数が決まることから、フォトマスク精度で正確な容量比（カットオフ周波数）を作りこむことが可能であり、また作りこまれる素子を極小とすることが可能となる。さらに、使用中や環境変化に起因する温度変動があったとしても、電荷蓄積手段の容量比が変動しないことから、所定のカットオフ周波数が安定して得られる。
【０００８】
この結果、本発明のサンプルアンドホールド回路は、特性ばらつきや特性変動が少なく、かつ小型にできるという効果を奏する。
【０００９】
また、本発明のサンプルアンドホールド回路は、前記第１の信号入力端子と前記第１の信号出力端子との間に設けられ、前記第１の信号入力端子に入力端子を接続し、前記第１の信号出力端子に出力端子を接続した第１のスイッチング手段と、前記第１の電荷蓄積手段と前記第２の電荷蓄積手段との間に設けられた第２のスイッチング手段とを具備するとともに、前記第１の電荷蓄積手段に設けられた二つの端子のうちの一方の端子が前記第１のスイッチング手段の前記出力端子に接続されており、前記制御手段は、前記第１のスイッチング手段のスイッチング状態を閉状態にするとともに前記第２のスイッチング手段のスイッチング状態を開状態にして前記サンプリング状態とすることと、前記第１のスイッチング手段のスイッチング状態を開状態にするとともに前記第２のスイッチング手段のスイッチング状態を閉状態にして前記ホールド状態とすることとを切り替える前記切り替え制御を行うものであることが好ましい。
【００１０】
この構成とすることにより、本発明のサンプルアンドホールド回路は、前記効果を確実に奏するとともに、第１のスイッチング手段と第２のスイッチング手段とを適宜配置してそれらのスイッチング状態を適宜制御するため、サンプリング状態とホールド状態との容易で確実な切り替え制御が可能となる。
【００１１】
また、本発明のサンプルアンドホールド回路は、前記第２の電荷蓄積手段に設けられた二つの端子のうちの一方の端子を介して前記第２の電荷蓄積手段と前記第２のスイッチング手段とが直列接続されており、該直列接続された前記第２の電荷蓄積手段と前記第２のスイッチング手段とが、前記第１の電荷蓄積手段と並列接続されていることが好ましい。
【００１２】
この構成とすることにより、本発明のサンプルアンドホールド回路は、前記同様にサンプルアンドホールド回路内にローパスフィルタが形成でき、かつそのローパスフィルタは小型でかつ特性ばらつき、特性変動を少なくできる。
【００１３】
また、本発明のサンプルアンドホールド回路は、前記第２のスイッチング手段は、前記第１のスイッチング手段の前記出力端子と前記第１の信号出力端子との間を断続するように設けられ、前記第２の電荷蓄積手段は、具備された二つの端子のうちの一方の端子が前記第１の信号出力端子に接続されている構成とすることができる。
【００１４】
この構成とすることにより、本発明のサンプルアンドホールド回路は、前記同様の効果を確実に奏するとともに、サンプリング時に混入するノイズの信号出力端子への流出を低減する効果を奏する。
【００１５】
また、本発明のサンプルアンドホールド回路は、第２の信号入力端子と、該第２の信号入力端子に接続した入力端子を有する第３のスイッチング手段と、前記第３のスイッチング手段に設けられた出力端子に接続された第２の信号出力端子とを有し、前記第１の電荷蓄積手段に設けられた二つの端子のうちの他方の端子が前記第３のスイッチング手段に設けられた前記出力端子に接続されており、前記第２の電荷蓄積手段に設けられた二つの端子のうちの他方の端子と前記第２の信号出力端子との間に第４のスイッチング手段が設けられており、前記制御手段は、前記第１のスイッチング手段と前記第３のスイッチング手段のスイッチング状態とを同じ状態となるように制御し、前記第２のスイッチング手段と前記第４のスイッチング手段のスイッチング状態とを同じ状態となるように制御することが好ましい。
【００１６】
この構成とすることにより、本発明のサンプルアンドホールド回路は、サンプルアンドホールド回路内にローパスフィルタが形成でき、かつそのローパスフィルタは小型でかつ特性ばらつき、特性変動を少なくできるとともに、サンプリング時に二つの信号入力端子に混入する同相ノイズを効果的に除去することが可能となる。
【００１７】
また、本発明のサンプルアンドホールド回路は、第２の信号入力端子と、該第２の信号入力端子に接続した入力端子を有する第３のスイッチング手段と、該第３のスイッチング手段に設けられた出力端子に接続した入力端子を有する第４のスイッチング手段と、該第４のスイッチング手段に設けられた出力端子に接続された第２の信号出力端子とを有し、前記第１の電荷蓄積手段の他方の端子が前記第３のスイッチング手段に設けられた前記出力端子に接続され、前記第２の電荷蓄積手段の他方の端子が前記第４のスイッチング手段に設けられた前記出力端子に接続されており、前記制御手段は、前記第１のスイッチング手段と前記第３のスイッチング手段のスイッチング状態を同じ状態となるように制御し、前記第２のスイッチング手段と前記第４のスイッチング手段のスイッチング状態を同じ状態となるように制御することが好ましい。
【００１８】
この構成とすることにより、本発明のサンプルアンドホールド回路は、サンプルアンドホールド回路内にローパスフィルタが形成でき、かつそのローパスフィルタは小型でかつ特性ばらつき、特性変動を少なくできるうえ、サンプリング時に二つの信号入力端子に混入する同相ノイズを効果的に除去することが可能となるとともに、除去しきれない異相ノイズの信号出力端子への流出を低減する効果を奏する。
【００１９】
また、本発明のサンプルアンドホールド回路は、前記第１の電荷蓄積手段および前記第２の電荷蓄積手段の少なくとも一方は、容量調節スイッチング手段を介して直列または並列に接続された容量調節電荷蓄積手段を有することが好ましい。
【００２０】
この構成とすることにより、本発明のサンプルアンドホールド回路は、サンプルアンドホールド回路内に形成される二つの電荷蓄積手段の容量比を使用目的、状況に応じて適宜選択、設定することができ、ローパスフィルタのカットオフ周波数を使用目的、状況に応じて所望の値に適宜選択、設定することが可能となる。
【００２１】
また、本発明のサンプルアンドホールド回路は、前記制御手段は、前記第１のスイッチング手段のスイッチング状態と前記第２のスイッチング手段のスイッチング状態とを同時に閉状態とならないようにする制御手段であることが好ましい。
【００２２】
この構成とすることにより、本発明のサンプルアンドホールド回路は、第１のスイッチング手段と第２のスイッチング手段とのスイッチング状態を適切に制御できるため、容易で確実な切り替え制御が可能となる。
【００２３】
また、本発明のサンプルアンドホールド回路は、前記制御手段は、前記第１のスイッチング手段及び前記第３のスイッチング手段のスイッチング状態を同じ状態とするようそれぞれ制御し、前記第２のスイッチング手段及び前記第４のスイッチング手段のスイッチング状態を同じ状態にするようそれぞれ制御するとともに、同じ状態に制御される前記第１のスイッチング手段及び前記第３のスイッチング手段のスイッチング状態と、同じ状態に制御される前記第２のスイッチング手段及び前記第４のスイッチング手段のスイッチング状態とを、同時に閉状態とならないようにする制御手段であることが好ましい。
【００２４】
この構成とすることにより、タンデム型の本発明のサンプルアンドホールド回路は、各スイッチング手段のスイッチング状態を適切に制御できるため、容易で効果的な切り替え制御が可能となる。
【発明の効果】
【００２５】
本発明のサンプルアンドホールド回路は、サンプルアンドホールド回路内に安定したカットオフ周波数を有するローパスフィルタを形成できる。また、このローパスフィルタは、回路内に作り込まれる素子（電荷蓄積手段）の大きさ（面積）に直結する絶対値ではなく、作り込まれる電荷蓄積手段の容量比でカットオフ周波数が決まることから、使用するフォトマスク精度で正確な容量比（カットオフ周波数）を作り込むことが可能であり、また作り込まれる素子を小型とすることが可能となる。さらに、使用中や環境変化に起因する温度変動があったとしても、電荷蓄積手段の容量比が変動しにくいことから、所定のカットオフ周波数が安定して得られる。
【００２６】
この結果、本発明のサンプルアンドホールド回路は、特性ばらつきや特性変動が少なく、かつ小型にできるという効果を奏する。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施の形態を示す回路図である。
【図２】本発明の第１の実施の形態におけるスイッチング手段の制御信号と外部入力信号、および内部出力信号の状態を表す制御タイミング図である。
【図３】本発明の本発明の第２の実施の形態を示す回路図である。
【図４】本発明の第２の実施の形態におけるＳスイッチング手段の制御信号と外部入力信号、および内部出力信号の状態を表す制御タイミング図である。
【図５】本発明の第３の実施の形態を示す回路図である。
【図６】本発明の第３の実施の形態におけるスイッチング手段の制御信号と外部入力信号、および内部出力信号の状態を表す制御タイミング図である。
【図７】本発明の第４の実施の形態を示す回路図である。
【図８】本発明の第４の実施の形態におけるスイッチング手段の制御信号と外部入力信号、および内部出力信号の状態を表す制御タイミング図である。
【図９】本発明の第５の実施の形態を示す回路図である。
【図１０】本発明の第５の実施の形態におけるスイッチング手段の制御信号と外部入力信号、および内部出力信号の状態を表す制御タイミング図である。
【図１１】本発明の第６の実施の形態を示す回路図である。
【図１２】本発明の第６の実施の形態におけるスイッチング手段の制御信号と内部入力信号、および内部出力信号の状態を表す制御タイミング図である。
【図１３】従来のサンプルアンドホールド回路の例を示す回路図である。
【発明を実施するための最良の形態】
【００２８】
以下に図面を参照し、本発明の実施の形態について説明する。
【００２９】
［第１の実施の形態］
図１は本発明の第１の実施の形態によるサンプルアンドホールド回路を示す回路図である。図１において第１の信号入力端子１に第１のスイッチング手段（以下ＳＷと呼ぶ）７の入力端子７１が接続され、ＳＷ７の出力端子７２には第１の信号出力端子２が接続されるとともに、一端５１がＳＷ７の出力端子７２に接続され他端５２を接地した第１の電荷蓄積手段である第１のキャパシタ５が接続される。ＳＷ７の出力端子７２にはさらに、第１のキャパシタ５と並列に、他端６２を接地した第２の電荷蓄積手段である第２のキャパシタ６の一端６１が第２のスイッチング手段であるＳＷ８を経由して接続される。ＳＷ７およびＳＷ８の開閉はそれぞれ第１の制御端子３および第２の制御端子４を経由し制御手段３０である制御信号発生回路からの制御信号により制御される。
【００３０】
図２に示した制御タイミング図を用いて動作を説明する。図２において、Ａが第１の信号入力端子１に入力する外部電気信号の信号電圧の時間推移、Ｂが第１の信号出力端子２から出力される内部電気信号の信号電圧の時間推移、ＣおよびＤはそれぞれＳＷ７およびＳＷ８の接断を制御するための制御電圧の時間推移、言い換えれば第１の制御端子３および第２の制御端子４の電圧の時間推移を表す。ＣおよびＤに示すようにＳＷ７およびＳＷ８の制御信号はある時間連続する電圧レベルハイ（Ｈ）とある時間連続する電圧レベルロー（Ｌ）を組み合わせの周期的な繰り返しにより構成される。説明を簡単にするため、初期は第１のキャパシタ５および第２のキャパシタ６に蓄えられている電荷は０であるとする。ＳＷ７およびＳＷ８はそれぞれ第１の制御端子３および第２の制御端子４の電圧レベルがハイ（Ｈ）のとき閉じ、ロー（Ｌ）のとき開くものとする。また第１の制御端子３がＨとなり第２の制御端子４がＬである状態を「サンプリング状態」、第１の制御端子３がＬ、第２の制御端子４がＨである状態を「ホールド状態」と呼ぶことにする。第１の制御端子３および第２の制御端子４は制御タイミング図に従えば同時にＨになることはなく、この結果ＳＷ７およびＳＷ８が同時に閉じることはない。
【００３１】
初期ｔ０＝０でホールド状態であるとし外部電気信号の信号電圧は０であるとする。次に第１の信号入力端子１に入力される外部電気信号の信号電圧が時刻ｔ１でステップ状にある電圧Ｖｉｎに上昇したとする。その後、第２の制御端子４の電圧がＬとなりＳＷ８が開状態、そして時刻ｔ２では第１の制御端子３の電圧がＨとなってサンプリング状態となる。このとき第１のキャパシタ５が充電され、第１の信号出力端子２の電圧が上昇し、ほぼ第１の信号入力端子１の電圧Ｖｉｎに到達する。続いて第１の制御端子３の電圧がＬとなりＳＷ７が開状態でサンプリング状態ではなくなった後、ｔ３で第２の制御端子４の電圧がＨとなってＳＷ８が閉状態となりホールド状態となる。ホールド状態直前までの第２のキャパシタ６の電荷は最初の仮定のとおり０であるから、ホールド状態では第１のキャパシタ５および第２のキャパシタ６にかかる電圧が同じになるように第１のキャパシタ５に蓄えられた電荷が第２のキャパシタ６に移動し、第１の信号出力端子２の電圧が下降してある電圧に落ち着く。この電圧をＶ１とする。するとＶｉｎ＞Ｖ１である。またこの電圧Ｖ１は第１のキャパシタ５および第２のキャパシタ６にかかる電圧に等しいことはいうまでもない。
【００３２】
続いて第２のＳＷ８が開きホールド状態が解除されるが、第２のキャパシタ６には第２のＳＷ８が閉じているときと同じ電荷量が保持されるため第２のキャパシタ６の出力電圧Ｖ１もそのまま保持される。次にｔ４で再びサンプリング状態となり第１のＳＷ７が閉じ、第１のキャパシタ５が充電され第１の信号出力端子２の電圧が上昇し、ほぼ入力１の電圧Ｖｉｎに到達する。続いて第１の制御端子３の電圧がＬとなり第１のＳＷ７が開きサンプリング状態でなくなった後、ｔ５で第２のＳＷ８が閉じホールド状態となる。
【００３３】
ホールド状態直前までの第２のキャパシタ６の電荷はｔ３からｔ４で保持した電荷でありその時の電圧Ｖ１が保持されている。ｔ５で第２のＳＷ８が閉じてホールド状態になると、Ｖｉｎ＞Ｖ１であるので第１のキャパシタ５に蓄えられた電荷が第２のキャパシタ６に移動し、第１の信号出力端子２の電圧が下降しある電圧Ｖ２に落ち着くが前ほどの電圧Ｖ１までは下がらない。すなわちＶｉｎ＞Ｖ２＞Ｖ１である。
【００３４】
ｔ６、ｔ７でも同様にサンプリング状態、ホールド状態となり第１の信号出力端子２が下降するが前ほどの電圧まで下がらない。以下このようにサンプリング状態とホールド状態とを繰り返し第１の信号出力端子２の電圧は入力１の電圧Ｖｉｎに限りなく近づく。以上が第１の信号入力端子１に入力する外部電気信号の信号電圧がステップ状に変化した場合の動作説明である。
【００３５】
第１の信号入力端子１に入力する外部電気信号の信号電圧がステップ状ではなく時々刻々と変化した場合も同様の動作となる。ｎ番目のサンプリング状態で第１の信号入力端子１に入力する外部電気信号の信号電圧に応じた電荷を第１のキャパシタ５に蓄え、これにより発生する電圧とそれ以前のプロセスで第２のキャパシタ６に蓄えられた電荷で発生する電圧とを次に続くホールド状態で比較し、電圧が同じになるように第１のキャパシタ５から第２のキャパシタ６への電荷の移動が行われる。第１のキャパシタ５の電圧が第２のキャパシタ６の電圧より高いときは正の電荷を、その逆では負の電荷を引き抜くことになる。特性を簡単に求めるため、数式で説明する。
【００３６】
第１のキャパシタ５の静電容量値をＣ１、第２のキャパシタ６の静電容量値をＣ２とする。ｎ番目のサンプリング状態の「時刻」を番号でｎと表記し、その後に続くホールド状態の「時刻」を番号でｎとあらわすこととする。これに従うと、「１回前」のホールド状態はｎ−１という「時刻番号」になる。同様に、そのときの電荷量Ｑや入力１の電圧Ｖもかっこ［］を付加しその中の添え字として表記する。
【００３７】
「ｎ番目のサンプリング状態」時、第１の信号入力端子１に入力する外部電気信号の信号電圧をＶｉｎ［ｎ］とし、第１のキャパシタ５に充電される電荷Ｑ１［ｎ］、第１のキャパシタ５の電圧をＶ１［ｎ］とすれば、下記（数１）の関係となる。
【００３８】
【数１】
このとき、第２のキャパシタ６の電圧は、ひとつ前の「時刻番号」でホールド状態なので、この電圧をＶ２［ｎ−１］とし、その時この第２のキャパシタに蓄えられている電荷をＱ２［ｎ−１］とすると、両者には下記（数２）の関係がある。
【００３９】
【数２】
第１のキャパシタ５の電荷と第２のキャパシタ６の電荷の合計（全電荷）をＱとすると、（数１）、（数２）より、下記（数３）の関係がある。
【００４０】
【数３】
続いて、「時刻番号」ｎのホールド状態に移行するが、前記説明のとおり、ＳＷ８が閉じるため、第１のキャパシタ５と第２のキャパシタ６が並列接続され、第１のキャパシタと第２のキャパシタ６の両端に加わる電圧が等しくなるように、第１のキャパシタ５と第２のキャパシタ６間で電荷移動が起き、ある電圧に落ち着く。このとき、すなわち「時刻番号」ｎの「並列接続された」第１のキャパシタ５と第２のキャパシタ６の合成容量値をＣ、電圧をＶ２［ｎ］（第１の信号出力端子２と同値）とすると、（数４）の関係がある。
【００４１】
【数４】
電荷保存の法則から、（数３）の値と（数４）の値とが等しいことから、「時刻番号」ｎの第１の信号出力端子２の電圧Ｖ２［ｎ］は、（数５）と表すことがでる。
【００４２】
【数５】
これは差分式であるから、見やすくするために、
Ｖ２［ｎ］＝ｙ［ｎ］
Ｖ２［ｎ−１］＝ｙ［ｎ−１］
Ｖ１［ｎ］＝ｘ［ｎ］
と置き換え、整理すると、（数６）となる。
【００４３】
【数６】
ここで ａは下記（数７）の関係を満たす。
【００４４】
【数７】
また、（数６）のｚ変換は（数８）であり、その伝達関数は（数９）となる。
ここで、ＸおよびＹはそれぞれｘおよびｙのｚ変換を示す。
【００４５】
【数８】
【００４６】
【数９】
（数７）よりＣ１とＣ２との「比」をどのように変えても、その比は０＜ａ＜１が取りうる値であり、Ｈ（ｚ）は安定であり、また伝達関数（数９）からこの回路がローパスフィルタの特性を示すことがわかる。
【００４７】
またこのローパスフィルタのカットオフ周波数をｆ、サンプル繰り返し周期をＴ（図２におけるｔ４−ｔ２）とすれば伝達関数（数９）のＺにｃｏｓ（ωＴ）＋ｊｓｉｎ（ωＴ）を代入し、（数１０）の関係式から、（数１１）が得られ、明らかにａの値を変えることによってｆが可変できることが分かる。
【００４８】
【数１０】
【００４９】
【数１１】
また（数１１）からサンプル繰返し周期Ｔを変えてもｆを可変できることがわかる。さらに付け加えれば、サンプル繰返し周期Ｔを時々刻々変化させても良くその場合は（数１１）に応じてｆが時々刻々変化することになる。通常一定周期Ｔでサンプリングを行うと１／Ｔの周波数の整数倍の高調波が発生し、より高い周波数のノイズがダウンコンバートされて希望信号に重畳される。Ｔが常に一定であればこのノイズの重畳も一様でありノイズパワーが局在して妨害となりやすいが、Ｔを刻一刻と変化させることによりノイズのダウンコンバート周波数も刻一刻と変化し、結果としてノイズパワーの分散を行うことが出来る。このようにして雑音耐性向上を図ることができる。
【００５０】
通常、ＩＣ等の集積回路プロセスでは、容量値の「絶対値」のばらつきを抑えることは非常に困難だが、容量値の「比」は非常に精度よく実現でき、なおかつ、抵抗を使用しない本発明の第１の実施の形態の構成にすることにより、集積回路プロセスでは最もばらつきが少ないフィルタ機能付きサンプルアンドホールド回路を実現できる。またこのローパスフィルタのカットオフ周波数を下げて使いたいときに、従来の例では作り込む抵抗やキャパシタの抵抗値や容量値の値を大きくしなければならない。これに対し本発明によれば、カットオフ周波数が容量値の比で決定できることから、容量値を大きくせずにカットオフ周波数を下げることができ、フィルタ機能付きサンプルアンドホールド回路をＩＣ内に組み込む場合チップサイズを小さく抑えることが可能となる。
【００５１】
［第２の実施の形態］
図３は本発明の第２の実施の形態を示す回路図である。図３において１が信号入力端子であり、ＳＷ７の入力端子７１が接続され、ＳＷ７の出力端子７２には、他方の端子５２を接地された第１のキャパシタ５の一方の端子５１が接続される。ＳＷ７の出力端子７２にはさらに、ＳＷ８の入力端子８１に接続され、ＳＷ８の出力端子８２は第１の信号出力端子２および他方の端子６２を接地された第２のキャパシタ６の一方の端子６１と接続される。ＳＷ７およびＳＷ８の開閉は第１の制御端子３および第２の制御端子４を経由し制御手段３０である制御信号発生回路からのデータにより制御される。図４は本第２の実施の形態構成時の動作を説明する制御タイミング図である。Ａ、Ｂ、Ｃ、およびＤは第１の実施の形態と同様である。回路構成が異なること、図３の第１の信号出力端子２のサンプリング状態、ホールド状態直前・直後の波形が異なることを除けば、第１の実施の形態とまったく同様に説明できる。図３のＢ（出力信号電圧）の時間推移によれば、第１の実施の形態よりもさらにノイズレベルを低く抑えた内部電気信号出力が得られる。
【００５２】
［第３の実施の形態］
図５は、本発明の第１の実施の形態に示したフィルタ機能付きサンプルアンドホールド回路を平衡回路に変形した本発明の第３の実施の形態を示す回路図である。２つの信号入力端子の一方の第１の信号入力端子１は第１の実施の形態の回路の信号入力端子と同様であり、他方の信号入力端子である第２の信号入力端子２１には第３のスイッチング手段であるＳＷ１７の入力端子１７１が接続され、ＳＷ１７の出力端子１７２には第２の信号出力端子２２が接続されるとともに、第４のスイッチング手段であるＳＷ１８の入力端子１８１が接続される。また第１のキャパシタ５はＳＷ７の出力端子７２とＳＷ１７の出力端子１７２との間に接続され、第２のキャパシタ６はＳＷ８の出力端子８２と、ＳＷ１８の出力端子１８２との間に接続されている。ＳＷ７とＳＷ１７の開閉を制御する制御端子は結線されて第１の制御端子３となり、ＳＷ８とＳＷ１８の開閉を制御する制御端子は結線されて１つの第２の制御端子４となり制御手段３０である制御信号発生回路からの制御信号により制御される。
【００５３】
図６は図５に示したフィルタ機能付きサンプルアンドホールド回路の制御タイミング図である。図６において、Ａは第１の信号入力端子１に入力する外部電気信号の信号電圧の時間推移、Ａ２は第２の信号入力端子２１に入る信号電圧の時間推移、Ｂは第１の信号出力端子２から出力される内部電気信号の信号電圧の時間推移、Ｂ２は第２の信号出力端子２２における出力信号電圧の時間推移、ＣはＳＷ７およびＳＷ１７の開閉を制御する制御電圧の時間推移、ＤはＳＷ８およびＳＷ１８の開閉を制御する制御電圧の時間推移をあらわす。ＣおよびＤに示すようにＳＷ７およびＳＷ８の制御信号はある時間連続する電圧レベルハイ（Ｈ）とある時間連続する電圧レベルロー（Ｌ）を組み合わせの周期的な繰り返しにより構成されることは前記第１の実施の形態と同じである。
以上に述べた構成とＳＷの開閉制御により第１の実施の形態を平衡回路化したものが得られる。
【００５４】
［第４の実施の形態］
図７は、本発明の第２の実施の形態に示したフィルタ機能付きサンプルアンドホールド回路を平衡回路に変形した第４の実施の形態を示す回路図である。二つの信号入力端子の一方である第１の信号入力端子１は、第２の実施の形態の回路の第１の信号入力端子と同様であり、他方である第２の信号入力端子２１には第３のスイッチング手段であるＳＷ１７の入力端子１７１が接続され、ＳＷ１７の出力端子１７２には第４のスイッチング手段であるＳＷ１８の入力端子１８１が接続され、さらにＳＷ１８の出力端子１８２には第２の信号出力端子２２が接続されている。
【００５５】
また第１のキャパシタ５がＳＷ７の出力端子７２とＳＷ１７の出力端子１７２に接続され、第２のキャパシタ６は、第１の信号出力２と第２の信号出力端子２２との間に接続されている。またＳＷ７とＳＷ１７の開閉を制御する制御端子とは結線され第１の制御端子３となり、ＳＷ８およびＳＷ１８の開閉を制御する制御端子とは結線され第２の制御端子４となり、それぞれ制御手段３０である制御信号発生回路による制御信号により開閉を制御される。
【００５６】
図８は、図７に示したフィルタ機能付きサンプルアンドホールド回路の制御タイミング図である。図８におけるＡ、Ａ２、Ｂ、Ｂ２、Ｃ、およびＤの意味は、前述第３の実施の形態で説明したＡ、Ａ２、Ｂ、Ｂ２、Ｃ、およびＤの意味と同様である。またＣ，Ｄに示すようにＳＷ７、ＳＷ８の制御信号はある時間連続する電圧レベルハイ（Ｈ）とある時間連続する電圧レベルロー（Ｌ）を組み合わせの周期的な繰り返しにより構成されることは、前記第１の実施の形態と同じである。
このような構成とスイッチング制御により、第４の実施の形態では第２の実施の形態を平衡回路化したものが得られる。
【００５７】
［第５の実施の形態］
図９は、本発明の第５の実施の形態を示す回路図である。入力される外部電気信号にはノイズ成分が含まれることがあり、ノイズ周波数分布は直流成分から高周波帯まで広域に分布するが、本来の外部電気信号もある範囲に周波数が分布しており、条件によってはローパスフィルタのカットオフ周波数を調整する必要が生じる。その対策にフィルタを構成するキャパシタの容量値を切り替えてカットオフ周波数を切り替える手法がとられる。
【００５８】
第５の実施の形態は、図９に示すように、第１の実施の形態の第１のキャパシタ５に並列に第３のキャパシタ１３を設け、第１のキャパシタ５と第３のキャパシタ１３の間にＳＷ１１を設け、さらに第３のキャパシタ１３と並列に第４のキャパシタ１４を設け、第３のキャパシタ１３と第４のキャパシタ１４の間にＳＷ１２を設けている。ＳＷ１１およびＳＷ１２の開閉により、第１のキャパシタ５との合成容量が適宜形成される。（数７）よりＣ１を増大することになり、（数９）のaが変化するため、フィルタのカットオフ周波数を可変できる。このように追加した第３のキャパシタ１３および１４により可変されるカットオフ周波数は容量値の比で決まることから、製造プロセスのバラつきに起因するキャパシタ容量値の絶対値のばらつきによる影響が抑えられる。本実施の形態では第１のキャパシタ５と並列に第３のキャパシタ１３および１４を付加しＳＷ１１およびＳＷ１２にて切り替えているが、キャパシタの合成容量値の変更は付加するキャパシタを第１のキャパシタ５と直列に入れて切り替えて行っても良い。
【００５９】
図１０にＳＷの制御タイミング図を示す。Ａ，Ｂ，Ｃ，Ｄは前記第１の実施の形態で述べた内容と同じである。Ｅは新たに追加されたＳＷ１１の制御信号の推移、言い換えれば制御端子１５の電圧推移をあらわす。この制御は、通常サンプルとホールドの繰り返しが行われる前の初期段階であるｔｓにおいて行われ、合成容量を切り替えるが、使用環境の変化で必要に応じＥ２のようにサンプルとホールドの繰り返しの途中のｔｘのタイミングで切り替えても良い。
ＳＷ１２も同様に適宜開閉制御され、第４のキャパシタ１４を適宜接続しても良い。
【００６０】
［第６の実施の形態］
図１１は、本発明の第６の実施の形態を示す回路図である。この図のように、第２のキャパシタ６に並列に第３のキャパシタ１３を接続して第２のキャパシタ６と第３のキャパシタ１３の間にＳＷ１１を設け、さらに第３のキャパシタ１３に並列に第４のキャパシタ１４を接続し、第３のキャパシタ１３と第４のキャパシタ１４の間にＳＷ１２を設けている。ＳＷ１１、およびＳＷ１２は、それぞれ制御手段３０である制御信号発生回路からの制御信号により開閉制御され、適宜第２のキャパシタ６との合成容量が形成される。合成容量が形成されると（数７）より、Ｃ２が増大したことになり、（数９）のaが変化するため、フィルタのカットオフ周波数を可変できる。
【００６１】
このように追加したキャパシタにより可変されるカットオフ周波数は、容量の比により設定されるので、第５の実施の形態と同様にばらつきが抑えられる。この例では第１のキャパシタ５と並列に第３のキャパシタ１３および１４を付加しＳＷ１１およびＳＷ１２にて切り替えているが、キャパシタの合成容量値の変更は付加するキャパシタを第２のキャパシタ６と直列に入れて切り替えて行っても良い。
【００６２】
図１２にＳＷの制御タイミング図を示す。Ａ、Ｂ、Ｃ、およびＤは前記第１の実施の形態で述べた内容と同じである。Ｅは新たに追加されたＳＷ１１の制御信号の推移、言い換えれば制御端子１５の電圧推移を表す。
この制御は、通常サンプルとホールドの繰り返しが行われる前の初期段階であるｔｓにおいて行われ、合成容量を切り替えるが、使用環境の変化で必要に応じＥ２のようにサンプルとホールドの繰り返しの途中のｔｘのタイミングで切り替えても良い。
ＳＷ１２も同様に適宜開閉制御され、第４のキャパシタ１４を適宜接続しても良い。
【００６３】
本実施の形態により小さい面積のキャパシタを用いた特性ばらつきが少なく、そのカットオフ周波数を容量切り替え、ＳＷのタイミングの切り替えで変更できるローパスフィルタを具備したサンプル、ホールド回路が実現できる。
【符号の説明】
【００６４】
１ 第１の信号入力端子
２ 第１の信号出力端子
１０１ 第２の信号入力端子
１０２ 第２の信号出力端子
５ 第１の電荷蓄積手段（第１のキャパシタ）
５１ 第１の電荷蓄積手段の一方の端子
５２ 第１の電荷蓄積手段の他方の端子
６ 第２の電荷蓄積手段（第２のキャパシタ）
６１ 第２の電荷蓄積手段の一方の端子
６２ 第２の電荷蓄積手段の他方の端子
３０ 制御手段（制御信号発生回路）
７ 第１のスイッチング手段（第１のＳＷ）
７１ 第１のスイッチング手段の入力端子
７２ 第１のスイッチング手段の出力端子
８ 第２のスイッチング手段（第２のＳＷ）
１０７ 第３のスイッチング手段（第３のＳＷ）
１７１ 第３のスイッチング手段の入力端子
１７２ 第３のスイッチング手段の出力端子
１０８ 第４のスイッチング手段（第４のＳＷ）
１８１ 第４のスイッチング手段の入力端子
１８２ 第４のスイッチング手段の出力端子
１１、１２ 容量調節スイッチング手段（容量値切り替え用スイッチ）
１３、１４ 容量調節電荷蓄積手段（容量値変更用キャパシタ）
Ａ：外部信号入力端子の電圧
Ｂ：内部信号出力端子の電圧
Ｃ：ＳＷ７、ＳＷ１７の開閉を制御する制御電圧（第１の制御端子３の電圧）
Ｄ：ＳＷ８、ＳＷ１８の開閉を制御する制御電圧（第２の制御端子４の電圧）
Ｅ、Ｅ２：ＳＷ１１の開閉を制御する制御電圧（制御端子１５の電圧）
【技術分野】
【０００１】
本発明は、フィルタ機能を併せ持つサンプルアンドホールド回路に関する。
【背景技術】
【０００２】
図１３は、従来例のサンプルアンドホールド回路である。信号入力端子２０１より入力された信号をサンプリングする際、スイッチ２０７に制御端子２０３より制御信号が加えられてスイッチ２０７は導通し、入力信号によりキャパシタ２０５は充電される。また制御信号によりスイッチ２０７を開状態とすると入力信号の電圧がキャパシタ２０５にホールドされ出力信号として信号出力端子より出力される。また入力信号には交流ノイズが重畳しており、そのままでは出力端子２０２に希望信号に交流ノイズが重畳して出力されるので、この交流のノイズを除去するために、前記スイッチ２０７とキャパシタ２０５の間に抵抗器２１０を加え、前記キャパシタ２０５と抵抗器２１０とによりローパスフィルタを構成する手法をとっていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３０７４９６
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したサンプルアンドホールド回路は、集積回路内に形成された場合、集積回路内に作りこまれた抵抗器２１０の製造工程のばらつきに起因する抵抗値のばらつきや、使用中の温度変化による抵抗値の変化で、ローパスフィルタの特性ばらつきや特性変動が発生するという課題があった。また、より低い周波数の交流ノイズを除去したいときには、構成する抵抗器２１０の抵抗値やキャパシタ２０５の容量値を大きくする必要があり、集積回路内に形成する場合には、より大きな素子面積が必要となるため、集積回路チップの大きさが大きくなるという課題があった。
【０００５】
本発明は、上述課題に鑑みてなされ、その目的はサンプルアンドホールド回路に内蔵されるローパスフィルタ特性の製造方法に起因するばらつきや、温度変化に起因する変動を少なくし、かつ集積回路に集積化した際に集積回路チップサイズを小さくすることが可能な回路を提供するものである。
【課題を解決するための手段】
【０００６】
本発明のサンプルアンドホールド回路は、外部電気信号が入力されるための第１の信号入力端子と、内部電気信号を出力するための第１の信号出力端子と、前記外部電気信号に起因する電荷を蓄積するよう前記第１の信号入力端子に接続された第１の電荷蓄積手段と、前記第１の電荷蓄積手段に接続され、前記第１の電荷蓄積手段に蓄積された電荷を前記第１の電荷蓄積手段との電荷蓄積容量の比に応じて分配蓄積可能とする第２の電荷蓄積手段と、前記第１の電荷蓄積手段に電荷を蓄積するサンプリング状態とすることと、前記電荷の分配蓄積ならびに前記分配蓄積した電荷に起因する前記内部電気信号を前記第１の信号入力端子と隔絶して前記第１の信号出力端子に出力するホールド状態とすることとを切り替え制御する制御手段と、を有することを特徴とする。
【０００７】
この構成とすることにより、本発明のサンプルアンドホールド回路は、製造工程のばらつきによりその特性（抵抗値）が変動したり、使用中の環境変化に起因した温度変動で特性（抵抗値）が変動する抵抗器を用いること無く、サンプルアンドホールド回路内にローパスフィルタを形成できる。また、このローパスフィルタは、回路内に作り込まれる素子（電荷蓄積手段）の大きさ（面積）に直結する絶対値ではなく、作り込まれる二つの電荷蓄積手段の容量比でカットオフ周波数が決まることから、フォトマスク精度で正確な容量比（カットオフ周波数）を作りこむことが可能であり、また作りこまれる素子を極小とすることが可能となる。さらに、使用中や環境変化に起因する温度変動があったとしても、電荷蓄積手段の容量比が変動しないことから、所定のカットオフ周波数が安定して得られる。
【０００８】
この結果、本発明のサンプルアンドホールド回路は、特性ばらつきや特性変動が少なく、かつ小型にできるという効果を奏する。
【０００９】
また、本発明のサンプルアンドホールド回路は、前記第１の信号入力端子と前記第１の信号出力端子との間に設けられ、前記第１の信号入力端子に入力端子を接続し、前記第１の信号出力端子に出力端子を接続した第１のスイッチング手段と、前記第１の電荷蓄積手段と前記第２の電荷蓄積手段との間に設けられた第２のスイッチング手段とを具備するとともに、前記第１の電荷蓄積手段に設けられた二つの端子のうちの一方の端子が前記第１のスイッチング手段の前記出力端子に接続されており、前記制御手段は、前記第１のスイッチング手段のスイッチング状態を閉状態にするとともに前記第２のスイッチング手段のスイッチング状態を開状態にして前記サンプリング状態とすることと、前記第１のスイッチング手段のスイッチング状態を開状態にするとともに前記第２のスイッチング手段のスイッチング状態を閉状態にして前記ホールド状態とすることとを切り替える前記切り替え制御を行うものであることが好ましい。
【００１０】
この構成とすることにより、本発明のサンプルアンドホールド回路は、前記効果を確実に奏するとともに、第１のスイッチング手段と第２のスイッチング手段とを適宜配置してそれらのスイッチング状態を適宜制御するため、サンプリング状態とホールド状態との容易で確実な切り替え制御が可能となる。
【００１１】
また、本発明のサンプルアンドホールド回路は、前記第２の電荷蓄積手段に設けられた二つの端子のうちの一方の端子を介して前記第２の電荷蓄積手段と前記第２のスイッチング手段とが直列接続されており、該直列接続された前記第２の電荷蓄積手段と前記第２のスイッチング手段とが、前記第１の電荷蓄積手段と並列接続されていることが好ましい。
【００１２】
この構成とすることにより、本発明のサンプルアンドホールド回路は、前記同様にサンプルアンドホールド回路内にローパスフィルタが形成でき、かつそのローパスフィルタは小型でかつ特性ばらつき、特性変動を少なくできる。
【００１３】
また、本発明のサンプルアンドホールド回路は、前記第２のスイッチング手段は、前記第１のスイッチング手段の前記出力端子と前記第１の信号出力端子との間を断続するように設けられ、前記第２の電荷蓄積手段は、具備された二つの端子のうちの一方の端子が前記第１の信号出力端子に接続されている構成とすることができる。
【００１４】
この構成とすることにより、本発明のサンプルアンドホールド回路は、前記同様の効果を確実に奏するとともに、サンプリング時に混入するノイズの信号出力端子への流出を低減する効果を奏する。
【００１５】
また、本発明のサンプルアンドホールド回路は、第２の信号入力端子と、該第２の信号入力端子に接続した入力端子を有する第３のスイッチング手段と、前記第３のスイッチング手段に設けられた出力端子に接続された第２の信号出力端子とを有し、前記第１の電荷蓄積手段に設けられた二つの端子のうちの他方の端子が前記第３のスイッチング手段に設けられた前記出力端子に接続されており、前記第２の電荷蓄積手段に設けられた二つの端子のうちの他方の端子と前記第２の信号出力端子との間に第４のスイッチング手段が設けられており、前記制御手段は、前記第１のスイッチング手段と前記第３のスイッチング手段のスイッチング状態とを同じ状態となるように制御し、前記第２のスイッチング手段と前記第４のスイッチング手段のスイッチング状態とを同じ状態となるように制御することが好ましい。
【００１６】
この構成とすることにより、本発明のサンプルアンドホールド回路は、サンプルアンドホールド回路内にローパスフィルタが形成でき、かつそのローパスフィルタは小型でかつ特性ばらつき、特性変動を少なくできるとともに、サンプリング時に二つの信号入力端子に混入する同相ノイズを効果的に除去することが可能となる。
【００１７】
また、本発明のサンプルアンドホールド回路は、第２の信号入力端子と、該第２の信号入力端子に接続した入力端子を有する第３のスイッチング手段と、該第３のスイッチング手段に設けられた出力端子に接続した入力端子を有する第４のスイッチング手段と、該第４のスイッチング手段に設けられた出力端子に接続された第２の信号出力端子とを有し、前記第１の電荷蓄積手段の他方の端子が前記第３のスイッチング手段に設けられた前記出力端子に接続され、前記第２の電荷蓄積手段の他方の端子が前記第４のスイッチング手段に設けられた前記出力端子に接続されており、前記制御手段は、前記第１のスイッチング手段と前記第３のスイッチング手段のスイッチング状態を同じ状態となるように制御し、前記第２のスイッチング手段と前記第４のスイッチング手段のスイッチング状態を同じ状態となるように制御することが好ましい。
【００１８】
この構成とすることにより、本発明のサンプルアンドホールド回路は、サンプルアンドホールド回路内にローパスフィルタが形成でき、かつそのローパスフィルタは小型でかつ特性ばらつき、特性変動を少なくできるうえ、サンプリング時に二つの信号入力端子に混入する同相ノイズを効果的に除去することが可能となるとともに、除去しきれない異相ノイズの信号出力端子への流出を低減する効果を奏する。
【００１９】
また、本発明のサンプルアンドホールド回路は、前記第１の電荷蓄積手段および前記第２の電荷蓄積手段の少なくとも一方は、容量調節スイッチング手段を介して直列または並列に接続された容量調節電荷蓄積手段を有することが好ましい。
【００２０】
この構成とすることにより、本発明のサンプルアンドホールド回路は、サンプルアンドホールド回路内に形成される二つの電荷蓄積手段の容量比を使用目的、状況に応じて適宜選択、設定することができ、ローパスフィルタのカットオフ周波数を使用目的、状況に応じて所望の値に適宜選択、設定することが可能となる。
【００２１】
また、本発明のサンプルアンドホールド回路は、前記制御手段は、前記第１のスイッチング手段のスイッチング状態と前記第２のスイッチング手段のスイッチング状態とを同時に閉状態とならないようにする制御手段であることが好ましい。
【００２２】
この構成とすることにより、本発明のサンプルアンドホールド回路は、第１のスイッチング手段と第２のスイッチング手段とのスイッチング状態を適切に制御できるため、容易で確実な切り替え制御が可能となる。
【００２３】
また、本発明のサンプルアンドホールド回路は、前記制御手段は、前記第１のスイッチング手段及び前記第３のスイッチング手段のスイッチング状態を同じ状態とするようそれぞれ制御し、前記第２のスイッチング手段及び前記第４のスイッチング手段のスイッチング状態を同じ状態にするようそれぞれ制御するとともに、同じ状態に制御される前記第１のスイッチング手段及び前記第３のスイッチング手段のスイッチング状態と、同じ状態に制御される前記第２のスイッチング手段及び前記第４のスイッチング手段のスイッチング状態とを、同時に閉状態とならないようにする制御手段であることが好ましい。
【００２４】
この構成とすることにより、タンデム型の本発明のサンプルアンドホールド回路は、各スイッチング手段のスイッチング状態を適切に制御できるため、容易で効果的な切り替え制御が可能となる。
【発明の効果】
【００２５】
本発明のサンプルアンドホールド回路は、サンプルアンドホールド回路内に安定したカットオフ周波数を有するローパスフィルタを形成できる。また、このローパスフィルタは、回路内に作り込まれる素子（電荷蓄積手段）の大きさ（面積）に直結する絶対値ではなく、作り込まれる電荷蓄積手段の容量比でカットオフ周波数が決まることから、使用するフォトマスク精度で正確な容量比（カットオフ周波数）を作り込むことが可能であり、また作り込まれる素子を小型とすることが可能となる。さらに、使用中や環境変化に起因する温度変動があったとしても、電荷蓄積手段の容量比が変動しにくいことから、所定のカットオフ周波数が安定して得られる。
【００２６】
この結果、本発明のサンプルアンドホールド回路は、特性ばらつきや特性変動が少なく、かつ小型にできるという効果を奏する。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施の形態を示す回路図である。
【図２】本発明の第１の実施の形態におけるスイッチング手段の制御信号と外部入力信号、および内部出力信号の状態を表す制御タイミング図である。
【図３】本発明の本発明の第２の実施の形態を示す回路図である。
【図４】本発明の第２の実施の形態におけるＳスイッチング手段の制御信号と外部入力信号、および内部出力信号の状態を表す制御タイミング図である。
【図５】本発明の第３の実施の形態を示す回路図である。
【図６】本発明の第３の実施の形態におけるスイッチング手段の制御信号と外部入力信号、および内部出力信号の状態を表す制御タイミング図である。
【図７】本発明の第４の実施の形態を示す回路図である。
【図８】本発明の第４の実施の形態におけるスイッチング手段の制御信号と外部入力信号、および内部出力信号の状態を表す制御タイミング図である。
【図９】本発明の第５の実施の形態を示す回路図である。
【図１０】本発明の第５の実施の形態におけるスイッチング手段の制御信号と外部入力信号、および内部出力信号の状態を表す制御タイミング図である。
【図１１】本発明の第６の実施の形態を示す回路図である。
【図１２】本発明の第６の実施の形態におけるスイッチング手段の制御信号と内部入力信号、および内部出力信号の状態を表す制御タイミング図である。
【図１３】従来のサンプルアンドホールド回路の例を示す回路図である。
【発明を実施するための最良の形態】
【００２８】
以下に図面を参照し、本発明の実施の形態について説明する。
【００２９】
［第１の実施の形態］
図１は本発明の第１の実施の形態によるサンプルアンドホールド回路を示す回路図である。図１において第１の信号入力端子１に第１のスイッチング手段（以下ＳＷと呼ぶ）７の入力端子７１が接続され、ＳＷ７の出力端子７２には第１の信号出力端子２が接続されるとともに、一端５１がＳＷ７の出力端子７２に接続され他端５２を接地した第１の電荷蓄積手段である第１のキャパシタ５が接続される。ＳＷ７の出力端子７２にはさらに、第１のキャパシタ５と並列に、他端６２を接地した第２の電荷蓄積手段である第２のキャパシタ６の一端６１が第２のスイッチング手段であるＳＷ８を経由して接続される。ＳＷ７およびＳＷ８の開閉はそれぞれ第１の制御端子３および第２の制御端子４を経由し制御手段３０である制御信号発生回路からの制御信号により制御される。
【００３０】
図２に示した制御タイミング図を用いて動作を説明する。図２において、Ａが第１の信号入力端子１に入力する外部電気信号の信号電圧の時間推移、Ｂが第１の信号出力端子２から出力される内部電気信号の信号電圧の時間推移、ＣおよびＤはそれぞれＳＷ７およびＳＷ８の接断を制御するための制御電圧の時間推移、言い換えれば第１の制御端子３および第２の制御端子４の電圧の時間推移を表す。ＣおよびＤに示すようにＳＷ７およびＳＷ８の制御信号はある時間連続する電圧レベルハイ（Ｈ）とある時間連続する電圧レベルロー（Ｌ）を組み合わせの周期的な繰り返しにより構成される。説明を簡単にするため、初期は第１のキャパシタ５および第２のキャパシタ６に蓄えられている電荷は０であるとする。ＳＷ７およびＳＷ８はそれぞれ第１の制御端子３および第２の制御端子４の電圧レベルがハイ（Ｈ）のとき閉じ、ロー（Ｌ）のとき開くものとする。また第１の制御端子３がＨとなり第２の制御端子４がＬである状態を「サンプリング状態」、第１の制御端子３がＬ、第２の制御端子４がＨである状態を「ホールド状態」と呼ぶことにする。第１の制御端子３および第２の制御端子４は制御タイミング図に従えば同時にＨになることはなく、この結果ＳＷ７およびＳＷ８が同時に閉じることはない。
【００３１】
初期ｔ０＝０でホールド状態であるとし外部電気信号の信号電圧は０であるとする。次に第１の信号入力端子１に入力される外部電気信号の信号電圧が時刻ｔ１でステップ状にある電圧Ｖｉｎに上昇したとする。その後、第２の制御端子４の電圧がＬとなりＳＷ８が開状態、そして時刻ｔ２では第１の制御端子３の電圧がＨとなってサンプリング状態となる。このとき第１のキャパシタ５が充電され、第１の信号出力端子２の電圧が上昇し、ほぼ第１の信号入力端子１の電圧Ｖｉｎに到達する。続いて第１の制御端子３の電圧がＬとなりＳＷ７が開状態でサンプリング状態ではなくなった後、ｔ３で第２の制御端子４の電圧がＨとなってＳＷ８が閉状態となりホールド状態となる。ホールド状態直前までの第２のキャパシタ６の電荷は最初の仮定のとおり０であるから、ホールド状態では第１のキャパシタ５および第２のキャパシタ６にかかる電圧が同じになるように第１のキャパシタ５に蓄えられた電荷が第２のキャパシタ６に移動し、第１の信号出力端子２の電圧が下降してある電圧に落ち着く。この電圧をＶ１とする。するとＶｉｎ＞Ｖ１である。またこの電圧Ｖ１は第１のキャパシタ５および第２のキャパシタ６にかかる電圧に等しいことはいうまでもない。
【００３２】
続いて第２のＳＷ８が開きホールド状態が解除されるが、第２のキャパシタ６には第２のＳＷ８が閉じているときと同じ電荷量が保持されるため第２のキャパシタ６の出力電圧Ｖ１もそのまま保持される。次にｔ４で再びサンプリング状態となり第１のＳＷ７が閉じ、第１のキャパシタ５が充電され第１の信号出力端子２の電圧が上昇し、ほぼ入力１の電圧Ｖｉｎに到達する。続いて第１の制御端子３の電圧がＬとなり第１のＳＷ７が開きサンプリング状態でなくなった後、ｔ５で第２のＳＷ８が閉じホールド状態となる。
【００３３】
ホールド状態直前までの第２のキャパシタ６の電荷はｔ３からｔ４で保持した電荷でありその時の電圧Ｖ１が保持されている。ｔ５で第２のＳＷ８が閉じてホールド状態になると、Ｖｉｎ＞Ｖ１であるので第１のキャパシタ５に蓄えられた電荷が第２のキャパシタ６に移動し、第１の信号出力端子２の電圧が下降しある電圧Ｖ２に落ち着くが前ほどの電圧Ｖ１までは下がらない。すなわちＶｉｎ＞Ｖ２＞Ｖ１である。
【００３４】
ｔ６、ｔ７でも同様にサンプリング状態、ホールド状態となり第１の信号出力端子２が下降するが前ほどの電圧まで下がらない。以下このようにサンプリング状態とホールド状態とを繰り返し第１の信号出力端子２の電圧は入力１の電圧Ｖｉｎに限りなく近づく。以上が第１の信号入力端子１に入力する外部電気信号の信号電圧がステップ状に変化した場合の動作説明である。
【００３５】
第１の信号入力端子１に入力する外部電気信号の信号電圧がステップ状ではなく時々刻々と変化した場合も同様の動作となる。ｎ番目のサンプリング状態で第１の信号入力端子１に入力する外部電気信号の信号電圧に応じた電荷を第１のキャパシタ５に蓄え、これにより発生する電圧とそれ以前のプロセスで第２のキャパシタ６に蓄えられた電荷で発生する電圧とを次に続くホールド状態で比較し、電圧が同じになるように第１のキャパシタ５から第２のキャパシタ６への電荷の移動が行われる。第１のキャパシタ５の電圧が第２のキャパシタ６の電圧より高いときは正の電荷を、その逆では負の電荷を引き抜くことになる。特性を簡単に求めるため、数式で説明する。
【００３６】
第１のキャパシタ５の静電容量値をＣ１、第２のキャパシタ６の静電容量値をＣ２とする。ｎ番目のサンプリング状態の「時刻」を番号でｎと表記し、その後に続くホールド状態の「時刻」を番号でｎとあらわすこととする。これに従うと、「１回前」のホールド状態はｎ−１という「時刻番号」になる。同様に、そのときの電荷量Ｑや入力１の電圧Ｖもかっこ［］を付加しその中の添え字として表記する。
【００３７】
「ｎ番目のサンプリング状態」時、第１の信号入力端子１に入力する外部電気信号の信号電圧をＶｉｎ［ｎ］とし、第１のキャパシタ５に充電される電荷Ｑ１［ｎ］、第１のキャパシタ５の電圧をＶ１［ｎ］とすれば、下記（数１）の関係となる。
【００３８】
【数１】
このとき、第２のキャパシタ６の電圧は、ひとつ前の「時刻番号」でホールド状態なので、この電圧をＶ２［ｎ−１］とし、その時この第２のキャパシタに蓄えられている電荷をＱ２［ｎ−１］とすると、両者には下記（数２）の関係がある。
【００３９】
【数２】
第１のキャパシタ５の電荷と第２のキャパシタ６の電荷の合計（全電荷）をＱとすると、（数１）、（数２）より、下記（数３）の関係がある。
【００４０】
【数３】
続いて、「時刻番号」ｎのホールド状態に移行するが、前記説明のとおり、ＳＷ８が閉じるため、第１のキャパシタ５と第２のキャパシタ６が並列接続され、第１のキャパシタと第２のキャパシタ６の両端に加わる電圧が等しくなるように、第１のキャパシタ５と第２のキャパシタ６間で電荷移動が起き、ある電圧に落ち着く。このとき、すなわち「時刻番号」ｎの「並列接続された」第１のキャパシタ５と第２のキャパシタ６の合成容量値をＣ、電圧をＶ２［ｎ］（第１の信号出力端子２と同値）とすると、（数４）の関係がある。
【００４１】
【数４】
電荷保存の法則から、（数３）の値と（数４）の値とが等しいことから、「時刻番号」ｎの第１の信号出力端子２の電圧Ｖ２［ｎ］は、（数５）と表すことがでる。
【００４２】
【数５】
これは差分式であるから、見やすくするために、
Ｖ２［ｎ］＝ｙ［ｎ］
Ｖ２［ｎ−１］＝ｙ［ｎ−１］
Ｖ１［ｎ］＝ｘ［ｎ］
と置き換え、整理すると、（数６）となる。
【００４３】
【数６】
ここで ａは下記（数７）の関係を満たす。
【００４４】
【数７】
また、（数６）のｚ変換は（数８）であり、その伝達関数は（数９）となる。
ここで、ＸおよびＹはそれぞれｘおよびｙのｚ変換を示す。
【００４５】
【数８】
【００４６】
【数９】
（数７）よりＣ１とＣ２との「比」をどのように変えても、その比は０＜ａ＜１が取りうる値であり、Ｈ（ｚ）は安定であり、また伝達関数（数９）からこの回路がローパスフィルタの特性を示すことがわかる。
【００４７】
またこのローパスフィルタのカットオフ周波数をｆ、サンプル繰り返し周期をＴ（図２におけるｔ４−ｔ２）とすれば伝達関数（数９）のＺにｃｏｓ（ωＴ）＋ｊｓｉｎ（ωＴ）を代入し、（数１０）の関係式から、（数１１）が得られ、明らかにａの値を変えることによってｆが可変できることが分かる。
【００４８】
【数１０】
【００４９】
【数１１】
また（数１１）からサンプル繰返し周期Ｔを変えてもｆを可変できることがわかる。さらに付け加えれば、サンプル繰返し周期Ｔを時々刻々変化させても良くその場合は（数１１）に応じてｆが時々刻々変化することになる。通常一定周期Ｔでサンプリングを行うと１／Ｔの周波数の整数倍の高調波が発生し、より高い周波数のノイズがダウンコンバートされて希望信号に重畳される。Ｔが常に一定であればこのノイズの重畳も一様でありノイズパワーが局在して妨害となりやすいが、Ｔを刻一刻と変化させることによりノイズのダウンコンバート周波数も刻一刻と変化し、結果としてノイズパワーの分散を行うことが出来る。このようにして雑音耐性向上を図ることができる。
【００５０】
通常、ＩＣ等の集積回路プロセスでは、容量値の「絶対値」のばらつきを抑えることは非常に困難だが、容量値の「比」は非常に精度よく実現でき、なおかつ、抵抗を使用しない本発明の第１の実施の形態の構成にすることにより、集積回路プロセスでは最もばらつきが少ないフィルタ機能付きサンプルアンドホールド回路を実現できる。またこのローパスフィルタのカットオフ周波数を下げて使いたいときに、従来の例では作り込む抵抗やキャパシタの抵抗値や容量値の値を大きくしなければならない。これに対し本発明によれば、カットオフ周波数が容量値の比で決定できることから、容量値を大きくせずにカットオフ周波数を下げることができ、フィルタ機能付きサンプルアンドホールド回路をＩＣ内に組み込む場合チップサイズを小さく抑えることが可能となる。
【００５１】
［第２の実施の形態］
図３は本発明の第２の実施の形態を示す回路図である。図３において１が信号入力端子であり、ＳＷ７の入力端子７１が接続され、ＳＷ７の出力端子７２には、他方の端子５２を接地された第１のキャパシタ５の一方の端子５１が接続される。ＳＷ７の出力端子７２にはさらに、ＳＷ８の入力端子８１に接続され、ＳＷ８の出力端子８２は第１の信号出力端子２および他方の端子６２を接地された第２のキャパシタ６の一方の端子６１と接続される。ＳＷ７およびＳＷ８の開閉は第１の制御端子３および第２の制御端子４を経由し制御手段３０である制御信号発生回路からのデータにより制御される。図４は本第２の実施の形態構成時の動作を説明する制御タイミング図である。Ａ、Ｂ、Ｃ、およびＤは第１の実施の形態と同様である。回路構成が異なること、図３の第１の信号出力端子２のサンプリング状態、ホールド状態直前・直後の波形が異なることを除けば、第１の実施の形態とまったく同様に説明できる。図３のＢ（出力信号電圧）の時間推移によれば、第１の実施の形態よりもさらにノイズレベルを低く抑えた内部電気信号出力が得られる。
【００５２】
［第３の実施の形態］
図５は、本発明の第１の実施の形態に示したフィルタ機能付きサンプルアンドホールド回路を平衡回路に変形した本発明の第３の実施の形態を示す回路図である。２つの信号入力端子の一方の第１の信号入力端子１は第１の実施の形態の回路の信号入力端子と同様であり、他方の信号入力端子である第２の信号入力端子２１には第３のスイッチング手段であるＳＷ１７の入力端子１７１が接続され、ＳＷ１７の出力端子１７２には第２の信号出力端子２２が接続されるとともに、第４のスイッチング手段であるＳＷ１８の入力端子１８１が接続される。また第１のキャパシタ５はＳＷ７の出力端子７２とＳＷ１７の出力端子１７２との間に接続され、第２のキャパシタ６はＳＷ８の出力端子８２と、ＳＷ１８の出力端子１８２との間に接続されている。ＳＷ７とＳＷ１７の開閉を制御する制御端子は結線されて第１の制御端子３となり、ＳＷ８とＳＷ１８の開閉を制御する制御端子は結線されて１つの第２の制御端子４となり制御手段３０である制御信号発生回路からの制御信号により制御される。
【００５３】
図６は図５に示したフィルタ機能付きサンプルアンドホールド回路の制御タイミング図である。図６において、Ａは第１の信号入力端子１に入力する外部電気信号の信号電圧の時間推移、Ａ２は第２の信号入力端子２１に入る信号電圧の時間推移、Ｂは第１の信号出力端子２から出力される内部電気信号の信号電圧の時間推移、Ｂ２は第２の信号出力端子２２における出力信号電圧の時間推移、ＣはＳＷ７およびＳＷ１７の開閉を制御する制御電圧の時間推移、ＤはＳＷ８およびＳＷ１８の開閉を制御する制御電圧の時間推移をあらわす。ＣおよびＤに示すようにＳＷ７およびＳＷ８の制御信号はある時間連続する電圧レベルハイ（Ｈ）とある時間連続する電圧レベルロー（Ｌ）を組み合わせの周期的な繰り返しにより構成されることは前記第１の実施の形態と同じである。
以上に述べた構成とＳＷの開閉制御により第１の実施の形態を平衡回路化したものが得られる。
【００５４】
［第４の実施の形態］
図７は、本発明の第２の実施の形態に示したフィルタ機能付きサンプルアンドホールド回路を平衡回路に変形した第４の実施の形態を示す回路図である。二つの信号入力端子の一方である第１の信号入力端子１は、第２の実施の形態の回路の第１の信号入力端子と同様であり、他方である第２の信号入力端子２１には第３のスイッチング手段であるＳＷ１７の入力端子１７１が接続され、ＳＷ１７の出力端子１７２には第４のスイッチング手段であるＳＷ１８の入力端子１８１が接続され、さらにＳＷ１８の出力端子１８２には第２の信号出力端子２２が接続されている。
【００５５】
また第１のキャパシタ５がＳＷ７の出力端子７２とＳＷ１７の出力端子１７２に接続され、第２のキャパシタ６は、第１の信号出力２と第２の信号出力端子２２との間に接続されている。またＳＷ７とＳＷ１７の開閉を制御する制御端子とは結線され第１の制御端子３となり、ＳＷ８およびＳＷ１８の開閉を制御する制御端子とは結線され第２の制御端子４となり、それぞれ制御手段３０である制御信号発生回路による制御信号により開閉を制御される。
【００５６】
図８は、図７に示したフィルタ機能付きサンプルアンドホールド回路の制御タイミング図である。図８におけるＡ、Ａ２、Ｂ、Ｂ２、Ｃ、およびＤの意味は、前述第３の実施の形態で説明したＡ、Ａ２、Ｂ、Ｂ２、Ｃ、およびＤの意味と同様である。またＣ，Ｄに示すようにＳＷ７、ＳＷ８の制御信号はある時間連続する電圧レベルハイ（Ｈ）とある時間連続する電圧レベルロー（Ｌ）を組み合わせの周期的な繰り返しにより構成されることは、前記第１の実施の形態と同じである。
このような構成とスイッチング制御により、第４の実施の形態では第２の実施の形態を平衡回路化したものが得られる。
【００５７】
［第５の実施の形態］
図９は、本発明の第５の実施の形態を示す回路図である。入力される外部電気信号にはノイズ成分が含まれることがあり、ノイズ周波数分布は直流成分から高周波帯まで広域に分布するが、本来の外部電気信号もある範囲に周波数が分布しており、条件によってはローパスフィルタのカットオフ周波数を調整する必要が生じる。その対策にフィルタを構成するキャパシタの容量値を切り替えてカットオフ周波数を切り替える手法がとられる。
【００５８】
第５の実施の形態は、図９に示すように、第１の実施の形態の第１のキャパシタ５に並列に第３のキャパシタ１３を設け、第１のキャパシタ５と第３のキャパシタ１３の間にＳＷ１１を設け、さらに第３のキャパシタ１３と並列に第４のキャパシタ１４を設け、第３のキャパシタ１３と第４のキャパシタ１４の間にＳＷ１２を設けている。ＳＷ１１およびＳＷ１２の開閉により、第１のキャパシタ５との合成容量が適宜形成される。（数７）よりＣ１を増大することになり、（数９）のaが変化するため、フィルタのカットオフ周波数を可変できる。このように追加した第３のキャパシタ１３および１４により可変されるカットオフ周波数は容量値の比で決まることから、製造プロセスのバラつきに起因するキャパシタ容量値の絶対値のばらつきによる影響が抑えられる。本実施の形態では第１のキャパシタ５と並列に第３のキャパシタ１３および１４を付加しＳＷ１１およびＳＷ１２にて切り替えているが、キャパシタの合成容量値の変更は付加するキャパシタを第１のキャパシタ５と直列に入れて切り替えて行っても良い。
【００５９】
図１０にＳＷの制御タイミング図を示す。Ａ，Ｂ，Ｃ，Ｄは前記第１の実施の形態で述べた内容と同じである。Ｅは新たに追加されたＳＷ１１の制御信号の推移、言い換えれば制御端子１５の電圧推移をあらわす。この制御は、通常サンプルとホールドの繰り返しが行われる前の初期段階であるｔｓにおいて行われ、合成容量を切り替えるが、使用環境の変化で必要に応じＥ２のようにサンプルとホールドの繰り返しの途中のｔｘのタイミングで切り替えても良い。
ＳＷ１２も同様に適宜開閉制御され、第４のキャパシタ１４を適宜接続しても良い。
【００６０】
［第６の実施の形態］
図１１は、本発明の第６の実施の形態を示す回路図である。この図のように、第２のキャパシタ６に並列に第３のキャパシタ１３を接続して第２のキャパシタ６と第３のキャパシタ１３の間にＳＷ１１を設け、さらに第３のキャパシタ１３に並列に第４のキャパシタ１４を接続し、第３のキャパシタ１３と第４のキャパシタ１４の間にＳＷ１２を設けている。ＳＷ１１、およびＳＷ１２は、それぞれ制御手段３０である制御信号発生回路からの制御信号により開閉制御され、適宜第２のキャパシタ６との合成容量が形成される。合成容量が形成されると（数７）より、Ｃ２が増大したことになり、（数９）のaが変化するため、フィルタのカットオフ周波数を可変できる。
【００６１】
このように追加したキャパシタにより可変されるカットオフ周波数は、容量の比により設定されるので、第５の実施の形態と同様にばらつきが抑えられる。この例では第１のキャパシタ５と並列に第３のキャパシタ１３および１４を付加しＳＷ１１およびＳＷ１２にて切り替えているが、キャパシタの合成容量値の変更は付加するキャパシタを第２のキャパシタ６と直列に入れて切り替えて行っても良い。
【００６２】
図１２にＳＷの制御タイミング図を示す。Ａ、Ｂ、Ｃ、およびＤは前記第１の実施の形態で述べた内容と同じである。Ｅは新たに追加されたＳＷ１１の制御信号の推移、言い換えれば制御端子１５の電圧推移を表す。
この制御は、通常サンプルとホールドの繰り返しが行われる前の初期段階であるｔｓにおいて行われ、合成容量を切り替えるが、使用環境の変化で必要に応じＥ２のようにサンプルとホールドの繰り返しの途中のｔｘのタイミングで切り替えても良い。
ＳＷ１２も同様に適宜開閉制御され、第４のキャパシタ１４を適宜接続しても良い。
【００６３】
本実施の形態により小さい面積のキャパシタを用いた特性ばらつきが少なく、そのカットオフ周波数を容量切り替え、ＳＷのタイミングの切り替えで変更できるローパスフィルタを具備したサンプル、ホールド回路が実現できる。
【符号の説明】
【００６４】
１ 第１の信号入力端子
２ 第１の信号出力端子
１０１ 第２の信号入力端子
１０２ 第２の信号出力端子
５ 第１の電荷蓄積手段（第１のキャパシタ）
５１ 第１の電荷蓄積手段の一方の端子
５２ 第１の電荷蓄積手段の他方の端子
６ 第２の電荷蓄積手段（第２のキャパシタ）
６１ 第２の電荷蓄積手段の一方の端子
６２ 第２の電荷蓄積手段の他方の端子
３０ 制御手段（制御信号発生回路）
７ 第１のスイッチング手段（第１のＳＷ）
７１ 第１のスイッチング手段の入力端子
７２ 第１のスイッチング手段の出力端子
８ 第２のスイッチング手段（第２のＳＷ）
１０７ 第３のスイッチング手段（第３のＳＷ）
１７１ 第３のスイッチング手段の入力端子
１７２ 第３のスイッチング手段の出力端子
１０８ 第４のスイッチング手段（第４のＳＷ）
１８１ 第４のスイッチング手段の入力端子
１８２ 第４のスイッチング手段の出力端子
１１、１２ 容量調節スイッチング手段（容量値切り替え用スイッチ）
１３、１４ 容量調節電荷蓄積手段（容量値変更用キャパシタ）
Ａ：外部信号入力端子の電圧
Ｂ：内部信号出力端子の電圧
Ｃ：ＳＷ７、ＳＷ１７の開閉を制御する制御電圧（第１の制御端子３の電圧）
Ｄ：ＳＷ８、ＳＷ１８の開閉を制御する制御電圧（第２の制御端子４の電圧）
Ｅ、Ｅ２：ＳＷ１１の開閉を制御する制御電圧（制御端子１５の電圧）
【特許請求の範囲】
【請求項１】
外部電気信号が入力されるための第１の信号入力端子と、
内部電気信号を出力するための第１の信号出力端子と、
前記外部電気信号に起因する電荷を蓄積するよう前記第１の信号入力端子に接続された第１の電荷蓄積手段と、
前記第１の電荷蓄積手段に接続され、前記第１の電荷蓄積手段に蓄積された電荷を前記第１の電荷蓄積手段との電荷蓄積容量の比に応じて分配蓄積可能とする第２の電荷蓄積手段と、
前記第１の電荷蓄積手段に電荷を蓄積するサンプリング状態とすることと、前記電荷の分配蓄積ならびに前記分配蓄積した電荷に起因する前記内部電気信号を前記第１の信号入力端子と隔絶して前記第１の信号出力端子に出力するホールド状態とすることとを切り替え制御する制御手段と、
を有することを特徴とするサンプルアンドホールド回路。
【請求項２】
前記第１の信号入力端子と前記第１の信号出力端子との間に設けられ、前記第１の信号入力端子に入力端子を接続し、前記第１の信号出力端子に出力端子を接続した第１のスイッチング手段と、
前記第１の電荷蓄積手段と前記第２の電荷蓄積手段との間に設けられた第２のスイッチング手段とを具備するとともに、
前記第１の電荷蓄積手段に設けられた二つの端子のうちの一方の端子が前記第１のスイッチング手段の前記出力端子に接続されており、
前記制御手段は、前記第１のスイッチング手段のスイッチング状態を閉状態にするとともに前記第２のスイッチング手段のスイッチング状態を開状態にして前記サンプリング状態とすることと、前記第１のスイッチング手段のスイッチング状態を開状態にするとともに前記第２のスイッチング手段のスイッチング状態を閉状態にして前記ホールド状態とすることとを切り替える前記切り替え制御を行うものであることを特徴とする請求項１記載のサンプルアンドホールド回路。
【請求項３】
前記第２の電荷蓄積手段に設けられた二つの端子のうちの一方の端子を介して前記第２の電荷蓄積手段と前記第２のスイッチング手段とが直列接続されており、
該直列接続された前記第２の電荷蓄積手段と前記第２のスイッチング手段とが、前記第１の電荷蓄積手段と並列接続されていることを特徴とする請求項２記載のサンプルアンドホールド回路。
【請求項４】
前記第２のスイッチング手段は、前記第１のスイッチング手段の前記出力端子と前記第１の信号出力端子との間を断続するように設けられ、前記第２の電荷蓄積手段は、具備された二つの端子のうちの一方の端子が前記第１の信号出力端子に接続されていることを特徴とする請求項２記載のサンプルアンドホールド回路。
【請求項５】
第２の信号入力端子と、該第２の信号入力端子に接続した入力端子を有する第３のスイッチング手段と、前記第３のスイッチング手段に設けられた出力端子に接続された第２の信号出力端子とを有し、前記第１の電荷蓄積手段に設けられた二つの端子のうちの他方の端子が前記第３のスイッチング手段に設けられた前記出力端子に接続されており、前記第２の電荷蓄積手段に設けられた二つの端子のうちの他方の端子と前記第２の信号出力端子との間に第４のスイッチング手段が設けられており、
前記制御手段は、前記第１のスイッチング手段と前記第３のスイッチング手段のスイッチング状態とを同じ状態となるように制御し、前記第２のスイッチング手段と前記第４のスイッチング手段のスイッチング状態とを同じ状態となるように制御することを特徴とする請求項３記載のサンプルアンドホールド回路。
【請求項６】
第２の信号入力端子と、該第２の信号入力端子に接続した入力端子を有する第３のスイッチング手段と、該第３のスイッチング手段に設けられた出力端子に接続した入力端子を有する第４のスイッチング手段と、該第４のスイッチング手段に設けられた出力端子に接続された第２の信号出力端子とを有し、前記第１の電荷蓄積手段の他方の端子が前記第3のスイッチング手段に設けられた前記出力端子に接続され、前記第２の電荷蓄積手段の他方の端子が前記第４のスイッチング手段に設けられた前記出力端子に接続されており、
前記制御手段は、前記第１のスイッチング手段と前記第３のスイッチング手段のスイッチング状態を同じ状態となるように制御し、前記第２のスイッチング手段と前記第４のスイッチング手段のスイッチング状態を同じ状態となるように制御することを特徴とする請求項４記載のサンプルアンドホールド回路。
【請求項７】
前記第１の電荷蓄積手段および前記第２の電荷蓄積手段の少なくとも一方は、容量調節スイッチング手段を介して直列または並列に接続された容量調節電荷蓄積手段を有することを特徴とする請求項２記載のサンプルアンドホールド回路。
【請求項８】
前記制御手段は、前記第１のスイッチング手段のスイッチング状態と前記第２のスイッチング手段のスイッチング状態とを同時に閉状態とならないようにする制御手段であることを特徴とする請求項２ないし請求項４のいずれか一項に記載のサンプルアンドホールド回路。
【請求項９】
前記制御手段は、前記第１のスイッチング手段及び前記第３のスイッチング手段のスイッチング状態を同じ状態とするようそれぞれ制御し、前記第２のスイッチング手段及び前記第４のスイッチング手段のスイッチング状態を同じ状態にするようそれぞれ制御するとともに、
同じ状態に制御される前記第１のスイッチング手段及び前記第3のスイッチング手段のスイッチング状態と、同じ状態に制御される前記第２のスイッチング手段及び前記第４のスイッチング手段のスイッチング状態とを、同時に閉状態とならないようにする制御手段であることを特徴とする請求項５または請求項６に記載のサンプルアンドホールド回路。
【請求項１】
外部電気信号が入力されるための第１の信号入力端子と、
内部電気信号を出力するための第１の信号出力端子と、
前記外部電気信号に起因する電荷を蓄積するよう前記第１の信号入力端子に接続された第１の電荷蓄積手段と、
前記第１の電荷蓄積手段に接続され、前記第１の電荷蓄積手段に蓄積された電荷を前記第１の電荷蓄積手段との電荷蓄積容量の比に応じて分配蓄積可能とする第２の電荷蓄積手段と、
前記第１の電荷蓄積手段に電荷を蓄積するサンプリング状態とすることと、前記電荷の分配蓄積ならびに前記分配蓄積した電荷に起因する前記内部電気信号を前記第１の信号入力端子と隔絶して前記第１の信号出力端子に出力するホールド状態とすることとを切り替え制御する制御手段と、
を有することを特徴とするサンプルアンドホールド回路。
【請求項２】
前記第１の信号入力端子と前記第１の信号出力端子との間に設けられ、前記第１の信号入力端子に入力端子を接続し、前記第１の信号出力端子に出力端子を接続した第１のスイッチング手段と、
前記第１の電荷蓄積手段と前記第２の電荷蓄積手段との間に設けられた第２のスイッチング手段とを具備するとともに、
前記第１の電荷蓄積手段に設けられた二つの端子のうちの一方の端子が前記第１のスイッチング手段の前記出力端子に接続されており、
前記制御手段は、前記第１のスイッチング手段のスイッチング状態を閉状態にするとともに前記第２のスイッチング手段のスイッチング状態を開状態にして前記サンプリング状態とすることと、前記第１のスイッチング手段のスイッチング状態を開状態にするとともに前記第２のスイッチング手段のスイッチング状態を閉状態にして前記ホールド状態とすることとを切り替える前記切り替え制御を行うものであることを特徴とする請求項１記載のサンプルアンドホールド回路。
【請求項３】
前記第２の電荷蓄積手段に設けられた二つの端子のうちの一方の端子を介して前記第２の電荷蓄積手段と前記第２のスイッチング手段とが直列接続されており、
該直列接続された前記第２の電荷蓄積手段と前記第２のスイッチング手段とが、前記第１の電荷蓄積手段と並列接続されていることを特徴とする請求項２記載のサンプルアンドホールド回路。
【請求項４】
前記第２のスイッチング手段は、前記第１のスイッチング手段の前記出力端子と前記第１の信号出力端子との間を断続するように設けられ、前記第２の電荷蓄積手段は、具備された二つの端子のうちの一方の端子が前記第１の信号出力端子に接続されていることを特徴とする請求項２記載のサンプルアンドホールド回路。
【請求項５】
第２の信号入力端子と、該第２の信号入力端子に接続した入力端子を有する第３のスイッチング手段と、前記第３のスイッチング手段に設けられた出力端子に接続された第２の信号出力端子とを有し、前記第１の電荷蓄積手段に設けられた二つの端子のうちの他方の端子が前記第３のスイッチング手段に設けられた前記出力端子に接続されており、前記第２の電荷蓄積手段に設けられた二つの端子のうちの他方の端子と前記第２の信号出力端子との間に第４のスイッチング手段が設けられており、
前記制御手段は、前記第１のスイッチング手段と前記第３のスイッチング手段のスイッチング状態とを同じ状態となるように制御し、前記第２のスイッチング手段と前記第４のスイッチング手段のスイッチング状態とを同じ状態となるように制御することを特徴とする請求項３記載のサンプルアンドホールド回路。
【請求項６】
第２の信号入力端子と、該第２の信号入力端子に接続した入力端子を有する第３のスイッチング手段と、該第３のスイッチング手段に設けられた出力端子に接続した入力端子を有する第４のスイッチング手段と、該第４のスイッチング手段に設けられた出力端子に接続された第２の信号出力端子とを有し、前記第１の電荷蓄積手段の他方の端子が前記第3のスイッチング手段に設けられた前記出力端子に接続され、前記第２の電荷蓄積手段の他方の端子が前記第４のスイッチング手段に設けられた前記出力端子に接続されており、
前記制御手段は、前記第１のスイッチング手段と前記第３のスイッチング手段のスイッチング状態を同じ状態となるように制御し、前記第２のスイッチング手段と前記第４のスイッチング手段のスイッチング状態を同じ状態となるように制御することを特徴とする請求項４記載のサンプルアンドホールド回路。
【請求項７】
前記第１の電荷蓄積手段および前記第２の電荷蓄積手段の少なくとも一方は、容量調節スイッチング手段を介して直列または並列に接続された容量調節電荷蓄積手段を有することを特徴とする請求項２記載のサンプルアンドホールド回路。
【請求項８】
前記制御手段は、前記第１のスイッチング手段のスイッチング状態と前記第２のスイッチング手段のスイッチング状態とを同時に閉状態とならないようにする制御手段であることを特徴とする請求項２ないし請求項４のいずれか一項に記載のサンプルアンドホールド回路。
【請求項９】
前記制御手段は、前記第１のスイッチング手段及び前記第３のスイッチング手段のスイッチング状態を同じ状態とするようそれぞれ制御し、前記第２のスイッチング手段及び前記第４のスイッチング手段のスイッチング状態を同じ状態にするようそれぞれ制御するとともに、
同じ状態に制御される前記第１のスイッチング手段及び前記第3のスイッチング手段のスイッチング状態と、同じ状態に制御される前記第２のスイッチング手段及び前記第４のスイッチング手段のスイッチング状態とを、同時に閉状態とならないようにする制御手段であることを特徴とする請求項５または請求項６に記載のサンプルアンドホールド回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−１７５６９７（Ｐ２０１１−１７５６９７Ａ）
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願番号】特願２０１０−３８０６４（Ｐ２０１０−３８０６４）
【出願日】平成２２年２月２４日（２０１０．２．２４）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
【公開日】平成２３年９月８日（２０１１．９．８）
【国際特許分類】
【出願日】平成２２年２月２４日（２０１０．２．２４）
【出願人】（００００１００９８）アルプス電気株式会社 (4,263)
[ Back to top ]