ディスプレイパネルの中間調画像表示方法

【目的】ＡＰＬ（平均映像レベル）の小さい暗い画面でも、コントラスト比が低下するのを防止し、ＡＰＬの大、小時の消費電力の差を小さくすること。
【構成】各画素についての１フィールド表示期間を表示階調のビット数Ｎのサブフィールド期間に時分割し、各サブフィールド期間の表示パルス数に重み付けをして中間調画像を表示する方法において、ＡＰＬの大きさで表示画像の明るさを３段階に区分し、表示画像が明るくなるほど表示階調数が多くなるように、表示画像の明るさの段階に応じてＮの数を切り換える。ＡＰＬが１０％未満のときは、図の変換パターン■に示すように最大表示パルス数が５１２の８ビット階調用の信号を輝度の大きい最大表示パルス数が８９６の６ビット階調用の信号にレベル変換し、ＡＰＬが１０％以上２５％未満のときは、変換パターン■に示すように最大表示パルス数が６４０の７ビット階調用の信号にレベル変換する。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プラズマディスプレイパネル（以下単にＰＤＰと記述する）や液晶ディスプレイパネル（以下単にＬＣＤと記述する）のようなディスプレイパネルにおいて、各画素についての１画面表示期間（例えば１フィールド表示期間または１フレーム表示期間）を表示階調に対応したビット数Ｎ（Ｎは２以上の整数）の表示期間（例えばサブフィールド期間）に時分割し、各分割表示期間の表示パルス数に各ビットに対応した重み付けをすることによってビデオ信号の中間調画像を表示する方法に関するものである。
【０００２】
【従来の技術】従来、この種の中間調画像表示方法には、ＪＡＰＡＮＤＩＳＰＬＡＹ’９２の６０５から６０８までに「Ｓ１６-２ＡＦｕｌｌＣｏｌｏｒＡＣＰｌａｓｍａｗｉｔｈ２５６ＧｒａｙＳｃａｌｅ」として記載された方法が知られていた。
【０００３】すなわち、８ビット、２５６階調で中間調を表示の場合には、図３の（ａ）、（ｂ）に示すように、各画素についての１フィールド表示期間１Ｆ（例えば約１６．６ｍｓ）を８つのサブフィールド期間ＳＦ１〜ＳＦ８に時分割し、各サブフィールド期間ＳＦ１、…、ＳＦ８をさらにアドレス期間ＡＰと表示期間ＳＰに時分割し、この表示期間ＳＰに１：２：４：８：…：１２８の比率の重み付けをする。
【０００４】例えば、サブフィールド期間ＳＦ１の表示期間ＳＰに２個の表示パルスを割り当てたとすると、サブフィールド期間ＳＦ３、ＳＦ８の表示期間ＳＰには８（＝２×４）、２５６（＝２×１２８）個の表示パルスを割り当てる。また、アドレス期間ＡＰはサブフィールド期間ＳＦ１、…、ＳＦ８に関係なく一定（例えば１．５ｍｓ）で、ディスプレイパネルによって決まり、ステップ１、２、３、４の期間からなる。
【０００５】ステップ１の期間では、直前の表示期間の影響を排除して全ての放電ドットを同じ状態にするために、ドットマトリックス型のＰＤＰのＸＳｕｓｔａｉｎ電極に消去パルスが加えられる。ステップ２の期間では、前記ＰＤＰのＸＳｕｓｔａｉｎ電極とＹ１、Ｙ２、…、Ｙ４８０Ｓｕｓｔａｉｎ電極の間に書き込みパルスを加え、０Ｖに維持されているアドレス電極によって螢光体の表面にイオンの一部が積み重ねられる。ステップ３の期間では、壁電荷を除去するためにＸＳｕｓｔａｉｎ電極に消去パルスが加えられる。ステップ４の期間では、前記ＰＤＰのアドレス電極にスキャンパルスが加えられる。
【０００６】
【発明が解決しようとする課題】しかしながら、上述した従来の中間調画像表示方法では、表示階調を多くするために時分割するサブフィールド期間の数を多くすると、これに伴ってアドレス期間ＡＰの数が多くなって表示期間ＳＰが短くなり（表示パルス数が少なくなり）、表示輝度の最大値が小さくなる。
【０００７】このため、ビデオ信号のＡＰＬ（平均映像レベル）が小さくなる暗い画面では、コントラスト比が低下し表示画質が劣化するという問題点があった。また、ディスプレイパネル（例えばＰＤＰ）では、ＡＰＬの大きいときと小さいときの消費電力の差が大きく、電源の負担が大きくなるという問題点があった。
【０００８】本発明は上述の問題点に鑑みなされたもので、ビデオ信号のＡＰＬが小さくなる暗い画面でも、コントラスト比が低下するのを防止して表示画質を改善することができ、ＡＰＬの大きいときと小さいときの消費電力の差を小さくすることができる、ディスプレイパネルの中間調画像表示方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】本発明は、ディスプレイパネルの各画素についての１画面表示期間を表示階調に対応したビット数Ｎ（Ｎは２以上の整数）の表示期間に時分割し、各分割表示期間の表示パルス数に各ビットに対応した重み付けをすることによってビデオ信号の中間調画像を表示する方法において、前記ビデオ信号のＡＰＬ（平均映像レベル）を設定レベルと比較することによって表示画像の明るさをｍ段階（ｍは２以上の整数）に区分し、表示画像の明るさが明るくなるほど表示階調数が多くなるように、表示画像の明るさの段階に応じて前記分割数Ｎの数を切り換えて中間調画像を表示するようにしたことを特徴とするものである。
【００１０】
【作用】ビデオ信号のＡＰＬを設定レベルと比較することによって表示画像の明るさがｍ段階（例えば３段階）に区分される。この区分されたｍ段階の表示画像の明るさに対応して、１画面表示期間（例えば１フィールド表示期間）の分割数（例えばサブフィールド数）Ｎの数が、表示画像の明るさが明るいほど表示階調が多くなる（例えば表示階調が６４、１２８、２５６となる）ように、例えばＮ₁（例えば６）、Ｎ₂（例えば７）、Ｎ₃（例えば８）と切り換えられる。
【００１１】このため、ＡＰＬが小さくなる暗い画面では、分割数（例えばサブフィールド数）Ｎの数が小さくなる方向へ（例えば８から６へ）切り換わるので、アドレス期間ＡＰの数が少なくなって表示期間が長くなり（表示パルス数が多くなり）、表示輝度の最大値が小さくならず、コントラスト比が低下しない。
【００１２】
【実施例】以下、本発明による中間調画像表示方法の一実施例を図１および図２を用いて説明する。図１は本発明方法を実施する装置の要部の概略構成を示すものである。図１の（ａ）において、Ｒ、Ｇ、Ｂ信号はビデオ信号としての赤、緑、青の８ビット階調（２５６階調）のディジタル信号を表わす。１０はγ補正・レベル変換回路で、このγ補正・レベル変換回路１０は、後述する制御回路２０からの制御信号に基づいて、Ｒ、Ｇ、Ｂ信号のγ補正およびレベル変換を行なうように構成されている。
【００１３】前記γ補正・レベル変換回路１０の出力側には、フィールドメモリ１２、ＰＤＰドライバ１４およびディスプレイパネルの一例としてのドットマトリックス型のＰＤＰ１６が順次結合している。Ｙ信号は輝度信号で、この輝度信号Ｙは例えばＲ、Ｇ、Ｂ信号に基づいて作成される。１８は積分回路で、この積分回路１８はＹ信号を積分することによってＡＰＬ（平均映像レベル）を出力するように構成されている。
【００１４】２０は制御回路で、この制御回路２０は、前記積分回路１８からのＡＰＬを予め設定された設定レベルと比較することによって表示画像の明るさを大きく３段階に区分し、対応した制御信号■、■、■を後述する表示タイミング信号出力回路２２に出力するとともに、この３段階のそれぞれをさらに３段階に区分し、対応した制御信号■ｌ、■ｍ、■ｈ、■ｌ、■ｍ、■ｈ、■ｌ、■ｍ、■ｈを前記γ補正・レベル変換回路１０に出力するように構成されている。
【００１５】すなわち、前記制御回路２０は、前記積分回路１８からのＡＰＬが、１０％未満の範囲内の低（例えば３．５％未満）、中（例えば３．５％以上７％未満）、高（例えば７％以上１０％未満）のときは、それぞれ制御信号■ｌ、■ｍ、■ｈを出力し、１０％以上２５％未満の範囲内の低（例えば１０％以上１５％未満）、中（例えば１５％以上２０％未満）、高（例えば２０％以上２５％未満）のときは、それぞれ制御信号■ｌ、■ｍ、■ｈを出力し、２５％以上の範囲内の低（例えば２５％以上５０％未満）、中（例えば５０％以上７５％未満）、高（例えば７５％以上）のときは、それぞれ制御信号■ｌ、■ｍ、■ｈを出力するように構成されている。
【００１６】そして、前記γ補正・レベル変換回路１０は、前記制御回路２０からの制御信号■ｌ、■ｍ、■ｈに基づいて、図１の（ｂ）の変換パターン■ｌ、■ｍ、■ｈに示すように、入力した８ビット階調用のＲ、Ｇ、Ｂ信号をγ補正（明るさの非線形性の補正）するとともに６ビット階調用のＲ、Ｇ、Ｂ信号にレベル変換して出力するように構成されている。
【００１７】また、前記γ補正・レベル変換回路１０は、前記制御回路２０からの制御信号■ｌ、■ｍ、■ｈ又は制御信号■ｌ、■ｍ、■ｈに基づいて、図１の（ｂ）の変換パターン■ｌ、■ｍ、■ｈ又は■ｌ、■ｍ、■ｈに示すように、入力した８ビット階調用のＲ、Ｇ、Ｂ信号をγ補正するとともに７ビット階調用又は８ビット階調用のＲ、Ｇ、Ｂ信号にレベル変換して出力するように構成されている。
【００１８】２２は表示タイミング信号出力回路で、この表示タイミング信号出力回路２２は、サブフィールド数カウンタ２４と表示パルス数カウンタ２６とを主体に構成され、前記制御回路２０からの制御信号■、■、■に基づいて、図２の（ａ）、（ｂ）、（ｃ）に示すようなタイミングで、表示タイミングパルス■、■、■を表示制御回路２８に出力するように構成されている。
【００１９】すなわち、前記サブフィールド数カウンタ２４は前記制御回路２０からの制御信号■、■、■に基づいてサブフィールド数６、７、８に対応したパルスを出力し、前記表示パルス数カウンタ２６は前記サブフィールド数カウンタ２４からの出力信号に基づいて６、７、８ビット階調に対応した数の表示パルスを前記表示制御回路２８に出力するとともに、キャリー出力をリセット信号として前記サブフィールド数カウンタ２４に出力するように構成されている。
【００２０】前記表示制御回路２８は、前記表示タイミング信号出力回路２２からの表示タイミングパルス■、■、■に基づいて、前記フィールドメモリ１２に書き込む表示データを６、７、８ビット階調のデータに制御するように構成されている。
【００２１】前記表示タイミングパルス■の表示タイミングは、図２の（ａ）に示すように、１Ｆ（１フィールド表示期間）を６のサブフィールド期間ＳＦ１〜ＳＦ６に時分割し、各サブフィールド期間ＳＦ１、ＳＦ２、ＳＦ３、…、ＳＦ６をさらにＡＰ（アドレス期間）とＳＰ１（表示期間１）、ＡＰとＳＰ２、ＡＰとＳＰ３、…、ＡＰとＳＰ６に時分割し、これらの表示期間ＳＰ１、ＳＰ２、ＳＰ３、…、ＳＰ６に１４、２８、５６、…、４４８個の表示パルスを割り当て、１：２：４：…：３２の比率の重み付けをする。この表示パルスの数は、説明の便宜上、前記ＰＤＰ１６で固有に決まるＡＰと表示パルスの周期をそれぞれ１．５ｍｓと７．５μｓとし、１Ｆを１６ｍｓとして決めている。
【００２２】すなわち、１Ｆが６のＳＦに時分割されているので、１Ｆ内のアドレス期間は９ｍｓ（＝１．５ｍｓ×６）となり、１Ｆ内の表示期間は７ｍｓ（＝１６ｍｓ−９ｍｓ）となる。このため、この７ｍｓの表示期間内で６４（６ビット）の重み付けをするときの単位の重みの表示パルス数は１４（＝７×１０００／６４／７．５）となる。なお、ＡＰは、図３の（ｂ）で説明した従来例と同様に、ステップ１、２、３、４の期間からなっている。
【００２３】前記表示タイミングパルス■の表示タイミングは、図２の（ｂ）に示すように、１Ｆを７のサブフィールド期間ＳＦ１〜ＳＦ７に時分割し、各サブフィールド期間ＳＦ１、ＳＦ２、ＳＦ３、…、ＳＦ７の表示期間ＳＰ１、ＳＰ２、ＳＰ３、…、ＳＰ７に５、１０、２０、…、３２０の表示パルスを割り当て、１：２：４：…：６４の比率の重み付けをする。この表示パルスの数は次のように決められる。
【００２４】すなわち、１Ｆが７のＳＦに時分割されているので、１Ｆ内のアドレス期間は１０．５ｍｓ（＝１．５ｍｓ×７）となり、１Ｆ内の表示期間は５．５ｍｓ（＝１６ｍｓ−１０．５ｍｓ）となる。このため、この５．５ｍｓの表示期間内で１２８（７ビット）の重み付けをするときの単位の重みの表示パルス数は５（＝５．５×１０００／１２８／７．５）となる。
【００２５】前記表示タイミングパルス■の表示タイミングは、図２の（ｃ）に示すように（図３の（ａ）とほぼ同様に）、１Ｆを８のサブフィールド期間ＳＦ１〜ＳＦ８に時分割し、各サブフィールド期間ＳＦ１、ＳＦ２、ＳＦ３、…、ＳＦ８の表示期間ＳＰ１、ＳＰ２、ＳＰ３、…、ＳＰ８に２、４、８、…、２５６の表示パルスを割り当て、１：２：４：…：１２８の比率の重み付けをする。この表示パルスの数は次のように決められる。
【００２６】すなわち、１Ｆが８のＳＦに時分割されているので、１Ｆ内のアドレス期間は１２ｍｓ（＝１．５ｍｓ×８）となり、１Ｆ内の表示期間は４ｍｓ（＝１６ｍｓ−１２ｍｓ）となる。このため、この４ｍｓの表示期間内で２５６（８ビット）の重み付けをするときの単位の重みの表示パルス数は２（＝４×１０００／２５６／７．５）となる。
【００２７】つぎに、前記実施例の作用を説明する。
（イ）積分回路１８はＹ信号を積分することによってＡＰＬを出力し、制御回路２０は、このＡＰＬを予め設定した設定レベルと比較することによって、表示画像の明るさに対応した制御信号■ｌ、■ｍ、■ｈ、■ｌ、■ｍ、■ｈ、■ｌ、■ｍ、■ｈをγ補正・レベル変換回路１０に出力するとともに、制御信号■、■、■を表示タイミング信号出力回路２２に出力する。
【００２８】（ロ）γ補正・レベル変換回路１０は、制御回路２０からの制御信号■ｌ、■ｍ、■ｈ、■ｌ、■ｍ、■ｈ、■ｌ、■ｍ、■ｈに基づいて、入力したＲ、Ｇ、Ｂ信号をγ補正するとともに、輝度レベル変換する。すなわち、ＡＰＬが１０％未満の範囲内の低（例えば３．５％未満）、中（例えば３．５％以上７％未満）、高（例えば７％以上１０％未満）のときは、図１の（ｂ）の変換パターン■ｌ、■ｍ、■ｈに示すように、入力した８ビット階調用のＲ、Ｇ、Ｂ信号をγ補正するとともに６ビット階調用のＲ、Ｇ、Ｂ信号に輝度レベル変換して出力する。
【００２９】そして、ＡＰＬが１０％以上２５％未満の範囲内の低（例えば１０％以上１５％未満）、中（例えば１５％以上２０％未満）、高（例えば２０％以上２５％未満）のときは、図１の（ｂ）の変換パターン■ｌ、■ｍ、■ｈに示すように、入力した８ビット階調用のＲ、Ｇ、Ｂ信号をγ補正するとともに、７ビット階調用又は８ビット階調用のＲ、Ｇ、Ｂ信号にレベル変換して出力する。
【００３０】また、ＡＰＬが２５％以上の範囲内の低（例えば２５％以上５０％未満）、中（例えば５０％以上７５％未満）、高（例えば７５％以上）のときは、図１R>１の（ｂ）の変換パターン■ｌ、■ｍ、■ｈに示すように、入力した８ビット階調用のＲ、Ｇ、Ｂ信号をγ補正するとともに８ビット階調用のＲ、Ｇ、Ｂ信号にレベル変換して出力する。
【００３１】（ハ）一方、表示タイミング信号出力回路２２は、制御回路２０からの制御信号■、■、■に基づいて図２の（ａ）（ｂ）（ｃ）に示すような表示タイミングを持った表示タイミングパルス■、■、■を表示制御回路２８に出力する。すなわち、ＡＰＬが１０％未満のときは、図２の（ａ）に示すような６ビット階調の表示タイミングを持った、最大表示パルス数８９６の表示タイミングパルス■が表示制御回路２８に入力する。
【００３２】そして、ＡＰＬが１０％以上２５％未満のときは、図２の（ｂ）に示すような７ビット階調の表示タイミングを持った、最大表示パルス数６４０の表示タイミングパルス■が表示制御回路２８に入力する。また、ＡＰＬが２５％以上のときは、図２の（ｃ）に示すような８ビット階調の表示タイミングを持った、最大表示パルス数５１２の表示タイミングパルス■が表示制御回路２８に入力する。
【００３３】（ニ）表示制御回路２８は、表示タイミング信号出力回路２２からの表示タイミングパルス■、■、■に基づいて、フィールドメモリ１２に書き込む表示データを６、７、８ビット階調のデータに制御する。
【００３４】（ホ）上述のようにγ補正およびレベル変換されるとともに、階調変換されてフィールドメモリ１２に書き込まれた表示データは、ＰＤＰドライバ１４を介してＰＤＰ１６に送られる。このため、ＰＤＰ１６は図１の（ｂ）に示す変換パターンに近似した表示特性で表示する。
【００３５】すなわち、ＡＰＬが１０％未満の範囲内の低、中、高のときは（暗い画面のときは）、ＰＤＰ１６は図１の（ｂ）の変換パターン■ｌ、■ｍ、■ｈに近似した表示特性で表示する。そして、ＡＰＬが１０％以上２５％未満の範囲内の低、中、高のときは、ＰＤＰ１６は図１の（ｂ）の変換パターン■ｌ、■ｍ、■ｈに近似した表示特性で表示する。また、ＡＰＬが２５％以上の範囲内の低、中、高のときは、図１の（ｂ）の変換パターン■ｌ、■ｍ、■ｈに近似した表示特性で表示する。
【００３６】前記実施例では、ＡＰＬを３段階に区分し、これに対応して表示階調を６、７、８ビット階調の３段階に切り換えるようにしたが、本発明はこれに限るものでなく、ＡＰＬをｍ段階（ｍは２以上の整数）に区分し、これに対応して表示階調を相異なるビット階調のｍ段階に切り換え、表示画像の明るさが明るくなるほど表示階調数が多くなるようにするものであればよい。例えば、ＡＰＬを４段階に区分し、これに対応して表示階調を５、６、７、８ビット階調の４段階に切り換えるようにしてもよい。
【００３７】前記実施例では、３段階の表示画像の明るさのそれぞれにおけるビデオ信号のγ補正およびレベル変換の変換パターンを、各段階内におけるＡＰＬの大きさに応じて３種類設定して、隣接する段階間の切り換え時における輝度レベルの変化をスムースにするようにしたが、本発明はこれに限るものでなく、γ補正およびレベル変換の変換パターンを各段階内におけるＡＰＬの大きさに応じて３種類以外の複数種類（例えば２種類）設けて、隣接する段階間の切り換え時における輝度レベルの変化をスムースにするようにしてもよいし、またはγ補正およびレベル変換の変換パターンを各段階について１種類だけ設けてもよい。
【００３８】前記実施例では、３段階の表示画像の明るさのそれぞれについて、ビデオ信号のγ補正およびレベル変換を行なうことによって、明るさの非線形性の補正を同時に行なうようにしたが、本発明はこれに限るものでなく、γ補正を省略したものについても本発明を利用することができる。
【００３９】
【発明の効果】本発明によるディスプレイパネルの中間調画像表示方法は、上記のように、ビデオ信号のＡＰＬを設定レベルと比較することによって表示画像の明るさをｍ段階（ｍは２以上の整数）に区分し、表示画像の明るさが明るくなるほど表示階調数が多くなるように、表示画像の明るさの段階に応じて１画面表示期間（例えば１フィールド表示期間）の分割数（例えばサブフィールド数）Ｎの数を切り換えて中間調画像を表示するように構成したので、分割数（例えばサブフィールド数）Ｎの数は、表示画像の明るさが明るいほど表示階調数が多くなる（例えば表示階調数が６４、１２８、２５６となる）ように、例えば６、７、８と切り換えられる。
【００４０】このため、ＡＰＬが小さくなる暗い画面では、分割数（例えばサブフィールド数）Ｎの数が小さくなる方向へ（例えば８から６へ）切り換わりアドレス期間ＡＰの数が少なくなるので、暗い画面でも表示輝度の最大値が小さくならず、コントラスト比が低下しない。すなわち、従来例より表示画質を改善することができる。さらに、ＡＰＬの大きいときは表示輝度が小さくなるに方向に表示階調数が制御され、ＡＰＬが小さいときは表示輝度を大きくする方向に表示階調数が制御されるので、ＡＰＬの大きいときと小さいときの消費電力の差を小さくして平均化することができ、電源の負担を小さくすることができる。
【図面の簡単な説明】
【図１】本発明によるディスプレイパネルの中間調画像表示方法の一実施例を示すもので、（ａ）は本発明方法を実施する装置の要部概略構成図、（ｂ）は（ａ）のγ補正・レベル変換回路の作用を説明する特性図である。
【図２】図１の（ａ）の表示タイミング信号出力回路が出力する表示タイミングパルスの表示タイミングを説明する説明図で、（ａ）は６ビット階調の表示タイミングを表わし、（ｂ）は７ビット階調の表示タイミングを表わし、（ｃ）は８ビット階調の表示タイミングを表わす。
【図３】従来例の表示タイミングパルスの表示タイミングを説明する説明図である。
【符号の説明】
１０…γ補正・レベル変換回路、
１２…フィールドメモリ、
１４…ＰＤＰドライバ、１６…ＰＤＰ、
１８…積分回路、２０…制御回路、
２２…表示タイミング信号出力回路、
２８…表示制御回路、
１Ｆ…１フィールド表示期間（１画面表示期間の一例）、
ＡＰＬ…平均画像レベル、
ＰＤＰ…プラズマディスプレイパネル（ディスプレイパネルの一例）、
Ｒ、Ｇ、Ｂ…ディジタルのＲ、Ｇ、Ｂ信号（ビデオ信号の一例）、
ＳＦ１〜ＳＦ８…サブフィールド期間（分割表示期間の一例）、
Ｙ…輝度信号。

【特許請求の範囲】
【請求項１】ディスプレイパネルの各画素についての１画面表示期間を表示階調に対応したビット数Ｎ（Ｎは２以上の整数）の表示期間に時分割し、各分割表示期間の表示パルス数に各ビットに対応した重み付けをすることによってビデオ信号の中間調画像を表示する方法において、前記ビデオ信号のＡＰＬ（平均映像レベル）を設定レベルと比較することによって表示画像の明るさをｍ段階（ｍは２以上の整数）に区分し、表示画像の明るさが明るくなるほど表示階調数が多くなるように、表示画像の明るさの段階に応じて前記分割数Ｎの数を切り換えて中間調画像を表示するようにしたことを特徴とするディスプレイパネルの中間調画像表示方法。
【請求項２】ｍ段階の表示画像の明るさのそれぞれにおけるビデオ信号のレベル変換パターンを、隣接する段階間の切り換えをスムースにするために、各段階内におけるＡＰＬの大きさに応じて複数種類設けてなる請求項１記載のディスプレイパネルの中間調画像表示方法。
【請求項３】ｍ段階の表示画像の明るさのそれぞれにおけるビデオ信号のレベル変換パターンは、明るさの非線形性を補正するγ補正を兼用してなる請求項２記載のディスプレイパネルの中間調画像表示方法。

【図１】