デジタル音声信号処理装置
【目的】 従来における音切れやノイズを低減する。
【構成】 ステレオ音声信号が入力される音声信号処理装置であって、入力された左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変換部２Ｌ、２Ｒと、該Ａ／Ｄ変換部からの各デジタル信号を複数の周波数帯域に分割する周波数帯域分割部６Ｌ、６Ｒと、前記分割された周波数帯域の左右のデジタル音声信号を所定の演算により合成する音声信号合成部１０ｉと、前記分割された周波数帯域の左右のデジタル音声信号から所定の演算により音像定位位置を推定する音像定位位置推定部１１ｉと、前記音声信号合成部並びに音像定位位置推定部からのデータを所定のフォーマットに変換するデータ変換部１２ｉと、該データ変換部からの出力信号に基づいて前記分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカ５を駆動するスピーカ駆動部４とを有する。
【構成】 ステレオ音声信号が入力される音声信号処理装置であって、入力された左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変換部２Ｌ、２Ｒと、該Ａ／Ｄ変換部からの各デジタル信号を複数の周波数帯域に分割する周波数帯域分割部６Ｌ、６Ｒと、前記分割された周波数帯域の左右のデジタル音声信号を所定の演算により合成する音声信号合成部１０ｉと、前記分割された周波数帯域の左右のデジタル音声信号から所定の演算により音像定位位置を推定する音像定位位置推定部１１ｉと、前記音声信号合成部並びに音像定位位置推定部からのデータを所定のフォーマットに変換するデータ変換部１２ｉと、該データ変換部からの出力信号に基づいて前記分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカ５を駆動するスピーカ駆動部４とを有する。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば映画館、劇場あるいはホームシアター等に用いられ、ステレオ音声信号に基づき推定された音像定位位置に対応するスピーカを駆動するデジタル音声信号処理装置に関する。
【０００２】
【従来の技術】一般に２つのスピーカによる音声信号のステレオ再生方式では、左右のスピーカを底辺とする２等辺三角形の頂点となるような位置、即ち左右のスピーカから等距離となるような位置でしか正常な音像定位を得ることができないとされている。そして特に２つのスピーカを底辺とする正三角形の頂点付近で聴取するのが良いといわれている。即ち２つのスピーカによる音声信号のステレオ再生方式では、正常な音像定位を得ることができる聴取位置は限られた範囲に限定されることになる。
【０００３】例えば日本音響学会講演論文集第357 〜358 頁、「１−５−１４車室内における非対称音場の改善方法」（昭和63年 3月）に開示されているように聴取者に対する前方の左右スピーカ取付位置が非対称である場合には左右スピーカ間の音の分布が聴取者に近いスピーカ方向に偏り、本来のステレオ再生効果が得られないという問題が生じるので、これを解決すべく左右スピーカから聴取位置までの距離を合わせるように見かけ上の音源を作り出す方法が提案されている。
【０００４】また本発明は特願平４−９７８３０号の明細書及び図面において、上記左右スピーカ間の音の分布が聴取者に近いスピーカ方向に偏り、ステレオ再生効果が得られないという問題点を解決すべく、入力された音声信号を複数の周波数帯域に分割し、分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカを駆動する手段を有する音声信号再生装置を先に提案した。
【０００５】
【発明が解決しようとする課題】ところで特願平４−９７８３０号の音声信号再生装置では、音像定位位置に対応したスピーカを選択するためのスピーカ選択部において切り換えスイッチが動作する度に音切れやノイズが発生するという問題点があった。
【０００６】本発明は斯かる従来技術における音切れやノイズを低減することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明の第１発明は、ステレオ音声信号が入力される音声信号処理装置であって、入力された左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部からの各デジタル信号を複数の周波数帯域に分割する周波数帯域分割部と、前記分割された周波数帯域の左右のデジタル音声信号を所定の演算により合成する音声信号合成部と、前記分割された周波数帯域の左右のデジタル音声信号から所定の演算により音像定位位置を推定する音像定位位置推定部と、前記音声信号合成部並びに音像定位位置推定部からのデータを所定のフォーマットに変換するデータ変換部と、該データ変換部からの出力信号に基づいて前記分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカを駆動するスピーカ駆動部とを有する。
【０００８】また本発明の第２発明は、ステレオ音声信号が入力される音声信号処理装置であって、入力された左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部からの各デジタル信号を複数の周波数帯域に分割しこの分割された周波数帯域の左右のデジタル音声信号を所定の演算により合成するとともに前記分割された周波数帯域の左右のデジタル音声信号から所定の演算により音像定位位置を推定するデジタル信号処理部と、該デジタル信号処理部からの出力信号に基づいて前記分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカを駆動するスピーカ駆動部とよりなり、前記スピーカ駆動部は前記合成された音声信号をＤ／Ａ変換するＤ／Ａ変換部を有し、且つこのＤ／Ａ変換部は入力されたデジタル音声信号を記憶する第１の記憶手段と、該第１記憶手段で記憶されたデジタル信号を第２記憶手段からの出力信号に順次加算する加算手段と、該加算手段の加算演算後の出力信号を記憶するとともにデジタル信号をアナログ信号に復元するＤ／Ａ変換手段に対して前記記憶された加算演算後のデジタル信号を出力する第２記憶手段とを有する。
【０００９】
【作用】音声を周波数帯域に分割し、各周波数帯域の音像定位位置に対応する位置に配置されたスピーカを駆動し、正常な音像定位位置をスピーカ上に持ってくることにより、どの位置にいる聴取者に対しても音像定位位置は一定となる。
【００１０】またスピーカ選択スイッチが不要であるため音切れやノイズを抑制することが可能となる。
【００１１】
【実施例】以下本発明のデジタル音声処理装置の２つの実施例について図面に基づき詳細に説明する。
【００１２】［第１実施例］図１は第１実施例のデジタル音声信号処理装置の概要を説明する回路ブロック図であり、１Ｌ、１Ｒは左右のアナログ信号即ちＬｃｈ音声信号とＲｃｈ音声信号とを夫々入力するローパスフィルタ、２Ｌ、２Ｒは該ローパスフィルタ１Ｌ、１Ｒからのアナログ信号を夫々入力しデジタル信号ＬＤ［ｎ−１，０］、ＲＤ［ｎ−１，０］に変換するＡ／Ｄ変換部、３はこれらＡ／Ｄ変換部２Ｌ、２Ｒの出力ＬＤ［ｎ−１，０］、ＲＤ［ｎ−１，０］を用いて演算しスピーカ駆動用の信号Ｄ［２ｎ−１，０］を出力するデジタル信号処理部、４はスピーカ駆動部、５は該スピーカ駆動部４の出力ＤＡ１〜ＤＡｐにより分離された周波数帯域に対応したスピーカが駆動されるスピーカアレイである。
【００１３】なお、以下図中細い信号線はアナログ信号を、太い信号線はデジタル信号を表すものとする。
【００１４】次に図２は前記デジタル信号処理部３の中身を示す回路ブロック図であり、６Ｌ、６Ｒは前記Ａ／Ｄ変換部２Ｌ、２Ｒからのデジタル信号ＬＤ［ｎ−１，０］、ＲＤ［ｎ−１，０］を入力し周波数帯域に分割する周波数帯域分割部、７は前記周波数帯域分割部６Ｌ、６Ｒから出力される各周波数帯域毎の信号ＬＤｉ［ｎ−１，０］、ＲＤｉ［ｎ−１，０］（１≦ｉ≦ｍ）を入力し所定の演算を行うデータ演算処理部、８はこのデータ演算処理部７の出力ＤＤｉ［２ｎ−１，０］（１≦ｉ≦ｍ）を所定の方法で加算し出力Ｄ［２ｎ−１，０］を得るデータ加算部である。
【００１５】更に図３は前記周波数帯域分割部６Ｌ、６Ｒの中身、図４は前記データ演算処理部７の中身、図５は前記スピーカ駆動部４の中身を夫々示すブロック図である。
【００１６】前記図３において各周波数帯域分割部６Ｌ、６Ｒは分割しようとする周波数帯域の数に一致したバンドパスフィルタ９Ｌ（Ｒ）ｉ（１≦ｉ≦ｍ）から構成される。
【００１７】前記図４においてデータ演算処理部７は前記周波数帯域分割部６Ｌ、６Ｒからの各出力ＬＤｉ［ｎ−１，０］、ＲＤｉ［ｎ−１，０］を用いて加算を行う音声信号合成部１０ｉと、減算を行う音像定位位置推定部１１ｉと，これら音声信号合成部１０ｉと音像定位位置推定部１１ｉの出力ＡＤｉ［ｎ−１，０］、ＳＤｉ［ｎ−１，０］（１≦ｉ≦ｍ）をデータ変換し音像定位位置情報及び音声信号情報を表現するデータ変換し音像定位位置情報及び音声信号情報を表現するデータＤＤｉ［２ｎ−１，０］（１≦ｉ≦ｍ）を出力するデータ変換部１２ｉから構成される。
【００１８】前記図５においてスピーカ駆動部４は前記データ加算部８によってデータ処理部７の各出力ＤＤｉ［２ｎ−１，０］を加算した結果得られたＤ［２ｎ−１，０］のうちの上位ｎビットの出力をデコードしてセレクト信号ＣＳｋ（１≦ｋ≦ｐ）を出力するデコード部１３と、前記セレクト信号ＣＳｋによって選択され前記データ加算部８からの下位ｎビットのデジタルデータＤ［ｎ−１，０］を入力されるＤ／Ａ変換部１４ｋ（１≦ｋ≦ｐ）と、このＤ／Ａ変換部１４ｋの出力を通すローパスフィルタ１５ｋ（１≦ｋ≦ｐ）と、アンプ１６ｋ（１≦ｋ≦ｐ）とよりなり、該アンプ１６ｋからスピーカアレイ５に対して駆動信号ＤＡｋ（１≦ｋ≦ｐ）が出力される。
【００１９】図６は前記スピーカアレイ５を構成する一つの素スピーカ１７を示す概観斜視図であり、この素スピーカは角型平面スピーカであり、その振動板１８はスクリーンの機能を持つものである。そしてこの素スピーカ１７を図７に示すように横一列に所定数（ここではｐ個）並べてアレイ５を構成している。この時の横一列の各素スピーカ１７の配線は図７に示すように各スピーカ１７の＋端子ｋ（１≦ｋ≦ｐ）が夫々スピーカ駆動部４と接続され、−端子はすべて一本の線に接続されてスピーカ駆動部４と接続されている。
【００２０】次に斯かる構成を有するデジタル音声信号処理装置の動作について説明する。まずＡ／Ｄ変換部２Ｌ、２Ｒに夫々ローパスフィルタ１Ｌ、１Ｒを通してＬｃｈ音声信号、Ｒｃｈ音声信号が入力される。入力された音声信号は夫々デジタル信号に変換され、図８に示すフォーマット１９でＬＤ［ｎ−１，０］、ＲＤ［ｎ−１，０］として出力される。
【００２１】続いてデジタル信号処理部３に夫々ＬＤ［ｎ−１，０］、ＲＤ［ｎ−１，０］が入力される。入力されたデジタル信号は夫々周波数帯域分割部６Ｌ、６Ｒに入力される。
【００２２】周波数帯域分割部６Ｌ、６Ｒでは入力信号をバンドパスフィルタ９Ｌ（Ｒ）ｉで所定のバンド数ｍに分割し、Ｌ（Ｒ）Ｄｉ［ｎ−１，０］に対し、音声信号合成部１０ｉにおいてはＬＤｉ［ｎ−１，０］＋ＲＤｉ［ｎ−１，０］という演算を、音像定位位置推定部１１ｉにおいてはＬＤｉ［ｎ−１，０］−ＲＤｉ［ｎ−１，０］という演算を行い、夫々音声信号情報を表現するデータＡＤｉ［ｎ−１，０］、音像定位位置情報を表現するデータＳＤｉ［ｎ−１，０］として出力する。
【００２３】斯かるデータは、続くデータ変換部１２ｉにおいて図９に示すフォーマット２０の上位ｎビットにＳＤｉ［ｎ−１，０］を、下位ｎビットにＡＤｉ［ｎ−１，０］といった形に変換され、音像定位位置情報及び音声信号情報を表現するデータＤＤｉ［２ｎ−１，０］として出力される。このデータは、更にデータ加算部８に入力され、入力された全データに対して上位ｎビットの値が等しいもの、即ち同一の音像定位位置情報を持つデータについて、下位ｎビットの値が加算され、Ｄ［２ｎ−１，０］として出力される。
【００２４】次にスピーカ駆動部４にＤ［２ｎ−１，０］が入力される。Ｄ［２ｎ−１，０］の上位ｎビットであるＤ［２ｎ−１，ｎ］はデコード部１３へ、下位ｎビットであるＤ［ｎ−１，０］はＤ／Ａ変換部１４ｋに入力される。デコード部１３では予め用意された変換テーブルに基づき入力されたＤ［２ｎ−１，ｎ］の値をｋ（１≦ｋ≦ｐ）に変換し、ｋに対応したセレクト信号ＣＳｋを出力する。従って変換テーブルを変更することで任意のパターンでセレクト信号ＣＳｋを出力することが可能である。
【００２５】上記セレクト信号ＣＳｋによりＡ／Ｄ変換部１４ｋが選択され、Ｄ［ｎ−１，０］がアナログ信号に変換され、ローパスフィルタ１５ｋ、アンプ１６ｋを経て、スピーカ駆動信号ＤＡｋとして出力される。このスピーカ駆動信号ＤＡｋによりスピーカアレイ５を駆動する。
【００２６】以上のようにしてローパスフィルタ１Ｌ、１Ｒを通してＡ／Ｄ変換部２Ｌ、２Ｒでデジタル信号に変換されてデジタル信号処理部３に入力されたデジタル信号Ｌ（Ｒ）Ｄ［ｎ−１，０］は、周波数帯域分割部６Ｌ、６Ｒにより複数の帯域に分割され、データ演算処理部７において夫々の帯域のデジタル信号ＬＤｉ［ｎ−１，０］、ＲＤｉ［ｎ−１，０］を演算処理することで音像定位位置情報及び音声信号情報を表現するデータＤＤｉ［２ｎ−１，０］として出力され、データ加算部８において同一な音像定位位置情報を持ったデータ毎に加算され、Ｄ［２ｎ−１，０］として出力され、スピーカ駆動部４に入力される。
【００２７】そしてスピーカ駆動部４では、デコード部１３で音像定位位置情報Ｄ［２ｎ−１，ｎ］を変換テーブルに基づきデコードすることでセレクト信号ＣＳｋを出力し、セレクト信号ＣＳｋで選択されたＤ／Ａ変換部１４ｋにデジタル信号Ｄ［ｎ−１，０］が入力され、アナログ信号に変換後、ローパスフィルタ１５ｋを通してアンプ１６ｋで増幅され、音像定位位置に対応する素スピーカ１７を駆動し、その素スピーカ１７から音声が再生される。
【００２８】従って、音像は常に音像定位位置に対応するスピーカ上に定位しているので、聴取者の聴取位置が変化しても音像定位位置は変化しない。また上記構成としたためスピーカ選択スイッチが不要となり、従来問題であった音切れやノイズを低減することができる。
【００２９】なお本第１実施例では平面角型スピーカとしたが、他の方式のスピーカとし、聴取者を取り囲むように配置しても良い。
【００３０】［第２実施例］次に本発明デジタル音声処理装置の第２実施例について図面に基づき詳細に説明する。但し第１実施例と同一構成要素については同一符号を付し、詳細な説明は割愛する。本第２実施例は、第１実施例に使用した汎用のＤ／Ａ変換部１４ｉを改良し、該第１実施例においてデジタル信号処理部３内のデータ加算部８及びデータ演算処理部７内のデータ変換部１２ｉを不要としたことを特徴とし、回路構成をより簡潔にしたものである。
【００３１】まず改良されたＤ／Ａ変換部について図１０R>０の回路ブロック図及び図１１の動作タイミングチャートに基づき詳細に説明する。
【００３２】図１の回路ブロック図において、２１はＩＮＰＵＴ ＲＥＧＩＳＴＥＲ、２２はＡＤＤＥＲ、２３はＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ、２４はＤＡＣ ＲＥＧＩＳＴＥＲ、２５はＤＡＣ（Desital Analog Converter) 、２６は第１ＤＥＬＡＹ、２７は第２ＤＥＬＡＹ、２８はＡＮＤ回路、２９はバッファアンプ、Ａ〜Ｄは内部データバスである。
【００３３】次に図１の各構成要素についての動作を図２R>２のタイミングチャートを参照しながら説明する。但し図中ＲＥＳＥＴ等の信号の上に付けいているバーは省略する。まずＲＥＳＥＴ信号が入力されると、このＲＥＳＥＴ信号の立ち上がり３０でＩＮＰＵＴ ＲＥＧＩＳＴＥＲ２１、ＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ２３及びＤＡＣ ＲＥＧＩＳＴＥＲ２４が０にクリアされ、内部データバスＡ［ｎ−１，０］、Ｂ［ｎ−１，０］、Ｄ［ｎ−１，０］へφ（ＮＵＬＬ）が出力される。但し、φはｎｂｉｔのデータがすべて０である信号でを表している。
【００３４】外部からデータを入力する時には外部データバスＤＡＴＡ［ｎ−１，０］のデータα0 が確定した後に、チップセレクト信号ＣＳをＨＩＧＨにセットする。このチップセレクト信号ＣＳの立ち上がり３１でＩＮＰＵＴ ＲＥＧＩＳＴＥＲ２１に外部データバスＤＡＴＡ［ｎ−１，０］のデータα0 が取り込まれ、内部データバスＡ［ｎ−１，０］にα0 が出力される。
【００３５】その後前記チップセレクト信号ＣＳを第１ＤＥＬＡＹ２６により遅延させて演算開始信号ＯＰＳとする。この時の遅延時間は、先のＩＮＰＵＴ ＲＥＧＩＳＴＥＲ２１に外部データバスＤＡＴＡ［ｎ−１，０］のデータα0 が取り込まれ、内部データバスＡ［ｎ−１，０］上にデータα0 が確定するのに必要な時間とする。
【００３６】前記演算開始信号ＯＰＳの立ち上がり３２により内部データバスＡ［ｎ−１，０］のデータα0 と内部データバスＢ［ｎ−１，０］のデータφがＡＤＤＥＲ２２に取り込まれる。ＡＤＤＥＲ２ではβ＝φ＋α0 という演算が行われ、演算終了信号ＯＰＥが出力されると同時に、内部データバスＣ［ｎ−１，０］にβ0 が出力される。そして演算終了信号ＯＰＥの立ち上がり３３によりＯＵＴＰＵＴＲＥＧＩＳＴＥＲ２３に内部データバスＣ［ｎ−１，０］上のデータβ0 が取り込まれ、内部データバスＢ［ｎ−１，０］にβ0 が出力される。
【００３７】これと同様にｋ番目のデータαk が入力された場合の動作は次のとおりである。まずチップセレクト信号ＣＳをＬＯＷにし、外部データバスＤＡＴＡ［ｎ−１，０］にデータを入力する。そして外部データバスＤＡＴＡ［ｎ−１，０］のデータαk が確定した後に、チップセレクト信号ＣＳをＨＩＧＨにする。
【００３８】このチップセレクト信号ＣＳの立ち上がり３４でＩＮＰＵＴ ＲＥＧＩＳＴＥＲ２１に外部データＤＡＴＡ［ｎ−１，０］のデータαk が取り込まれ、内部データバスＡ［ｎ−１，０］にαk が出力される。
【００３９】次にチップセレクト信号ＣＳを第１ＤＥＬＡＹ２６により遅延させて演算開始信号ＯＰＳとする。この時の遅延時間は、先のＩＮＰＵＴ ＲＥＧＩＳＴＥＲ２１に外部データバスＤＡＴＡ［ｎ−１，０］のデータαk が取り込まれ、内部データバスＡ［ｎ−１、０］上にデータバスＡ［ｎ−１，０］のデータαk が確定するのに必要な時間とする。
【００４０】演算開始信号ＯＰＳの立ち上がり３５により内部データバスＡ［ｎ−１，０］のデータαk と内部データバスＢ［ｎ−１，０］のデータβk-1 がＡＤＤＥＲ２２に取り込まれる。そして前記ＡＤＤＥＲ２２ではβk ＝βk-1 ＋αk という演算が行われ、演算終了信号ＯＰＥが出力されると同時に内部データバスＣ［ｎ−１，０］にβk が取り込まれ、内部データバスＢ［ｎ−１，０］にデータβk が出力される。
【００４１】このようにして一連のデータα0 〜αk が処理された後にＤ／Ａ変換開始信号ＬＤＡＣを入力すると、Ｄ／Ａ変換開始信号ＬＤＡＣの立ち上がり３７で内部データバスＢ［ｎ−１，０］のデータβk がＤＡＣ ＲＥＧＩＳＴＥＲ３４に取り込まれ、内部データバスＤ［ｎ−１，０］にβk が出力される。
【００４２】ＤＡＣ２５は送られてきたデータβk をアナログ信号に変換する。このアナログ信号はバッファアンプ２９を通してＶout として外部に出力される。またＤ／Ａ変換開始信号ＬＤＡＣは第２ＤＥＬＡＹ２７で遅延され、Ｄ／Ａ変換終了信号ＣＶＥとなり、さらにＡＮＤ回路２８でＤ／Ａ変換周力信号ＣＶＥとＲＥＳＥＴ信号の論理積をとることでＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ２３をクリアするための制御信号ＣＬＥＡＲとなる。そしてＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ２３は制御信号の立ち上がり３９でクリアされ、内部データバスＢ［ｎ−１，０］へが出力される。
【００４３】斯かるＤ／Ａ変換部を前記第１実施例のデジタル音声信号処理装置に適用すると、前記図２に示すデジタル信号処理部３においてデータ加算部８が不要となり、図１２に示されるような構成及び各データ信号の入出力状態となる。
【００４４】また前記図４に示されるデータ演算処理部７において、データ変換部１２ｉが不要となり、図１３に示されるような構成及び各データ信号の入出力状態となる。
【００４５】更に図５に示されるスピーカ駆動部４は図１４１４に示されるように入力データがアドレスバスＳＤｉ［ｎ−１，０］とデータバスＡＤｉ［ｎ−１，０］とに分離された形となる。したがって図１に示されるデジタル音声信号処理装置の構成図は図１５に示されるように入出力データの値が変わることになる斯かる第２実施例の構成により、デジタル信号処理部３での処理量を軽減し、第１実施例の構成よりも処理時間を短くすることができる。
【００４６】
【発明の効果】以上の説明のように本発明によれば、従来問題であった音切れやノイズを低減することができ、聴取者の位置にかかわらず、音像定位位置が変化しないので聴取者の聴取位置の自由度が高く、聴取者がどのような位置にいようとも十分な音響効果が期待できる。
【００４７】またＤ／Ａ変換部を本発明のように改良することによりデジタル信号処理量が軽減され、装置としての処理能力が向上する効果が期待できるものとなる。
【図面の簡単な説明】
【図１】デジタル音声信号処理装置の第１実施例の構成を示す回路ブロック図である。
【図２】図１のデジタル信号処理部の詳細を示す回路ブロック図である。
【図３】図２の周波数帯域分割部の詳細を示す回路ブロック図である。
【図４】図２のデータ演算処理部の詳細を示す回路ブロック図である。
【図５】図１のスピーカ駆動部の詳細を示す回路ブロック図である。
【図６】図１のスピーカアレイを構成する素スピーカの概観斜視図である。
【図７】図１のスピーカアレイの結線状態を示す概観斜視図である。
【図８】ｎビットのデジタル信号のフォーマットを示す概念図である。
【図９】２ｎビットのデジタル信号のフォーマットを示す概念図である。
【図１０】デジタル音声信号処理装置の第２実施例で用いられるＤ／Ａ変換部の構成を示す回路ブロック図である。
【図１１】図１０のＤ／Ａ変換部の各構成におけるデータ信号入出力のタイミングチャートである。
【図１２】図２に相当する第２実施例のデジタル信号処理部の回路ブロック図である。
【図１３】図４に相当する第２実施例のデータ演算処理部の回路ブロック図である。
【図１４】図５に相当する第２実施例のスピーカ駆動部の回路ブロック図である。
【図１５】図１に相当する第２実施例のデジタル信号処理部の回路ブロック図である。
【符号の説明】
１Ｌ、１Ｒ ローパスフィルタ
２Ｌ、２Ｒ Ａ／Ｄ変換部
３ デジタル信号処理部
４ スピーカ駆動部
５ スピーカアレイ
６Ｌ、６Ｒ 周波数帯域分割部
７ データ処理部
８ データ加算部
１０ｉ 音声信号合成部
１１ｉ 音像定位位置推定部
１２ｉ データ変換部
２１ ＩＮＰＵＴ ＲＥＧＩＳＴＥＲ
２２ ＡＤＤＥＲ
２３ ＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ
２４ ＤＡＣ ＲＥＧＩＳＴＥＲ
２５ ＤＡＣ
２６、２７ ＤＥＬＡＹ１、２
２８ ＡＮＤ回路
２９ バッファアンプ
【０００１】
【産業上の利用分野】本発明は、例えば映画館、劇場あるいはホームシアター等に用いられ、ステレオ音声信号に基づき推定された音像定位位置に対応するスピーカを駆動するデジタル音声信号処理装置に関する。
【０００２】
【従来の技術】一般に２つのスピーカによる音声信号のステレオ再生方式では、左右のスピーカを底辺とする２等辺三角形の頂点となるような位置、即ち左右のスピーカから等距離となるような位置でしか正常な音像定位を得ることができないとされている。そして特に２つのスピーカを底辺とする正三角形の頂点付近で聴取するのが良いといわれている。即ち２つのスピーカによる音声信号のステレオ再生方式では、正常な音像定位を得ることができる聴取位置は限られた範囲に限定されることになる。
【０００３】例えば日本音響学会講演論文集第357 〜358 頁、「１−５−１４車室内における非対称音場の改善方法」（昭和63年 3月）に開示されているように聴取者に対する前方の左右スピーカ取付位置が非対称である場合には左右スピーカ間の音の分布が聴取者に近いスピーカ方向に偏り、本来のステレオ再生効果が得られないという問題が生じるので、これを解決すべく左右スピーカから聴取位置までの距離を合わせるように見かけ上の音源を作り出す方法が提案されている。
【０００４】また本発明は特願平４−９７８３０号の明細書及び図面において、上記左右スピーカ間の音の分布が聴取者に近いスピーカ方向に偏り、ステレオ再生効果が得られないという問題点を解決すべく、入力された音声信号を複数の周波数帯域に分割し、分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカを駆動する手段を有する音声信号再生装置を先に提案した。
【０００５】
【発明が解決しようとする課題】ところで特願平４−９７８３０号の音声信号再生装置では、音像定位位置に対応したスピーカを選択するためのスピーカ選択部において切り換えスイッチが動作する度に音切れやノイズが発生するという問題点があった。
【０００６】本発明は斯かる従来技術における音切れやノイズを低減することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明の第１発明は、ステレオ音声信号が入力される音声信号処理装置であって、入力された左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部からの各デジタル信号を複数の周波数帯域に分割する周波数帯域分割部と、前記分割された周波数帯域の左右のデジタル音声信号を所定の演算により合成する音声信号合成部と、前記分割された周波数帯域の左右のデジタル音声信号から所定の演算により音像定位位置を推定する音像定位位置推定部と、前記音声信号合成部並びに音像定位位置推定部からのデータを所定のフォーマットに変換するデータ変換部と、該データ変換部からの出力信号に基づいて前記分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカを駆動するスピーカ駆動部とを有する。
【０００８】また本発明の第２発明は、ステレオ音声信号が入力される音声信号処理装置であって、入力された左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部からの各デジタル信号を複数の周波数帯域に分割しこの分割された周波数帯域の左右のデジタル音声信号を所定の演算により合成するとともに前記分割された周波数帯域の左右のデジタル音声信号から所定の演算により音像定位位置を推定するデジタル信号処理部と、該デジタル信号処理部からの出力信号に基づいて前記分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカを駆動するスピーカ駆動部とよりなり、前記スピーカ駆動部は前記合成された音声信号をＤ／Ａ変換するＤ／Ａ変換部を有し、且つこのＤ／Ａ変換部は入力されたデジタル音声信号を記憶する第１の記憶手段と、該第１記憶手段で記憶されたデジタル信号を第２記憶手段からの出力信号に順次加算する加算手段と、該加算手段の加算演算後の出力信号を記憶するとともにデジタル信号をアナログ信号に復元するＤ／Ａ変換手段に対して前記記憶された加算演算後のデジタル信号を出力する第２記憶手段とを有する。
【０００９】
【作用】音声を周波数帯域に分割し、各周波数帯域の音像定位位置に対応する位置に配置されたスピーカを駆動し、正常な音像定位位置をスピーカ上に持ってくることにより、どの位置にいる聴取者に対しても音像定位位置は一定となる。
【００１０】またスピーカ選択スイッチが不要であるため音切れやノイズを抑制することが可能となる。
【００１１】
【実施例】以下本発明のデジタル音声処理装置の２つの実施例について図面に基づき詳細に説明する。
【００１２】［第１実施例］図１は第１実施例のデジタル音声信号処理装置の概要を説明する回路ブロック図であり、１Ｌ、１Ｒは左右のアナログ信号即ちＬｃｈ音声信号とＲｃｈ音声信号とを夫々入力するローパスフィルタ、２Ｌ、２Ｒは該ローパスフィルタ１Ｌ、１Ｒからのアナログ信号を夫々入力しデジタル信号ＬＤ［ｎ−１，０］、ＲＤ［ｎ−１，０］に変換するＡ／Ｄ変換部、３はこれらＡ／Ｄ変換部２Ｌ、２Ｒの出力ＬＤ［ｎ−１，０］、ＲＤ［ｎ−１，０］を用いて演算しスピーカ駆動用の信号Ｄ［２ｎ−１，０］を出力するデジタル信号処理部、４はスピーカ駆動部、５は該スピーカ駆動部４の出力ＤＡ１〜ＤＡｐにより分離された周波数帯域に対応したスピーカが駆動されるスピーカアレイである。
【００１３】なお、以下図中細い信号線はアナログ信号を、太い信号線はデジタル信号を表すものとする。
【００１４】次に図２は前記デジタル信号処理部３の中身を示す回路ブロック図であり、６Ｌ、６Ｒは前記Ａ／Ｄ変換部２Ｌ、２Ｒからのデジタル信号ＬＤ［ｎ−１，０］、ＲＤ［ｎ−１，０］を入力し周波数帯域に分割する周波数帯域分割部、７は前記周波数帯域分割部６Ｌ、６Ｒから出力される各周波数帯域毎の信号ＬＤｉ［ｎ−１，０］、ＲＤｉ［ｎ−１，０］（１≦ｉ≦ｍ）を入力し所定の演算を行うデータ演算処理部、８はこのデータ演算処理部７の出力ＤＤｉ［２ｎ−１，０］（１≦ｉ≦ｍ）を所定の方法で加算し出力Ｄ［２ｎ−１，０］を得るデータ加算部である。
【００１５】更に図３は前記周波数帯域分割部６Ｌ、６Ｒの中身、図４は前記データ演算処理部７の中身、図５は前記スピーカ駆動部４の中身を夫々示すブロック図である。
【００１６】前記図３において各周波数帯域分割部６Ｌ、６Ｒは分割しようとする周波数帯域の数に一致したバンドパスフィルタ９Ｌ（Ｒ）ｉ（１≦ｉ≦ｍ）から構成される。
【００１７】前記図４においてデータ演算処理部７は前記周波数帯域分割部６Ｌ、６Ｒからの各出力ＬＤｉ［ｎ−１，０］、ＲＤｉ［ｎ−１，０］を用いて加算を行う音声信号合成部１０ｉと、減算を行う音像定位位置推定部１１ｉと，これら音声信号合成部１０ｉと音像定位位置推定部１１ｉの出力ＡＤｉ［ｎ−１，０］、ＳＤｉ［ｎ−１，０］（１≦ｉ≦ｍ）をデータ変換し音像定位位置情報及び音声信号情報を表現するデータ変換し音像定位位置情報及び音声信号情報を表現するデータＤＤｉ［２ｎ−１，０］（１≦ｉ≦ｍ）を出力するデータ変換部１２ｉから構成される。
【００１８】前記図５においてスピーカ駆動部４は前記データ加算部８によってデータ処理部７の各出力ＤＤｉ［２ｎ−１，０］を加算した結果得られたＤ［２ｎ−１，０］のうちの上位ｎビットの出力をデコードしてセレクト信号ＣＳｋ（１≦ｋ≦ｐ）を出力するデコード部１３と、前記セレクト信号ＣＳｋによって選択され前記データ加算部８からの下位ｎビットのデジタルデータＤ［ｎ−１，０］を入力されるＤ／Ａ変換部１４ｋ（１≦ｋ≦ｐ）と、このＤ／Ａ変換部１４ｋの出力を通すローパスフィルタ１５ｋ（１≦ｋ≦ｐ）と、アンプ１６ｋ（１≦ｋ≦ｐ）とよりなり、該アンプ１６ｋからスピーカアレイ５に対して駆動信号ＤＡｋ（１≦ｋ≦ｐ）が出力される。
【００１９】図６は前記スピーカアレイ５を構成する一つの素スピーカ１７を示す概観斜視図であり、この素スピーカは角型平面スピーカであり、その振動板１８はスクリーンの機能を持つものである。そしてこの素スピーカ１７を図７に示すように横一列に所定数（ここではｐ個）並べてアレイ５を構成している。この時の横一列の各素スピーカ１７の配線は図７に示すように各スピーカ１７の＋端子ｋ（１≦ｋ≦ｐ）が夫々スピーカ駆動部４と接続され、−端子はすべて一本の線に接続されてスピーカ駆動部４と接続されている。
【００２０】次に斯かる構成を有するデジタル音声信号処理装置の動作について説明する。まずＡ／Ｄ変換部２Ｌ、２Ｒに夫々ローパスフィルタ１Ｌ、１Ｒを通してＬｃｈ音声信号、Ｒｃｈ音声信号が入力される。入力された音声信号は夫々デジタル信号に変換され、図８に示すフォーマット１９でＬＤ［ｎ−１，０］、ＲＤ［ｎ−１，０］として出力される。
【００２１】続いてデジタル信号処理部３に夫々ＬＤ［ｎ−１，０］、ＲＤ［ｎ−１，０］が入力される。入力されたデジタル信号は夫々周波数帯域分割部６Ｌ、６Ｒに入力される。
【００２２】周波数帯域分割部６Ｌ、６Ｒでは入力信号をバンドパスフィルタ９Ｌ（Ｒ）ｉで所定のバンド数ｍに分割し、Ｌ（Ｒ）Ｄｉ［ｎ−１，０］に対し、音声信号合成部１０ｉにおいてはＬＤｉ［ｎ−１，０］＋ＲＤｉ［ｎ−１，０］という演算を、音像定位位置推定部１１ｉにおいてはＬＤｉ［ｎ−１，０］−ＲＤｉ［ｎ−１，０］という演算を行い、夫々音声信号情報を表現するデータＡＤｉ［ｎ−１，０］、音像定位位置情報を表現するデータＳＤｉ［ｎ−１，０］として出力する。
【００２３】斯かるデータは、続くデータ変換部１２ｉにおいて図９に示すフォーマット２０の上位ｎビットにＳＤｉ［ｎ−１，０］を、下位ｎビットにＡＤｉ［ｎ−１，０］といった形に変換され、音像定位位置情報及び音声信号情報を表現するデータＤＤｉ［２ｎ−１，０］として出力される。このデータは、更にデータ加算部８に入力され、入力された全データに対して上位ｎビットの値が等しいもの、即ち同一の音像定位位置情報を持つデータについて、下位ｎビットの値が加算され、Ｄ［２ｎ−１，０］として出力される。
【００２４】次にスピーカ駆動部４にＤ［２ｎ−１，０］が入力される。Ｄ［２ｎ−１，０］の上位ｎビットであるＤ［２ｎ−１，ｎ］はデコード部１３へ、下位ｎビットであるＤ［ｎ−１，０］はＤ／Ａ変換部１４ｋに入力される。デコード部１３では予め用意された変換テーブルに基づき入力されたＤ［２ｎ−１，ｎ］の値をｋ（１≦ｋ≦ｐ）に変換し、ｋに対応したセレクト信号ＣＳｋを出力する。従って変換テーブルを変更することで任意のパターンでセレクト信号ＣＳｋを出力することが可能である。
【００２５】上記セレクト信号ＣＳｋによりＡ／Ｄ変換部１４ｋが選択され、Ｄ［ｎ−１，０］がアナログ信号に変換され、ローパスフィルタ１５ｋ、アンプ１６ｋを経て、スピーカ駆動信号ＤＡｋとして出力される。このスピーカ駆動信号ＤＡｋによりスピーカアレイ５を駆動する。
【００２６】以上のようにしてローパスフィルタ１Ｌ、１Ｒを通してＡ／Ｄ変換部２Ｌ、２Ｒでデジタル信号に変換されてデジタル信号処理部３に入力されたデジタル信号Ｌ（Ｒ）Ｄ［ｎ−１，０］は、周波数帯域分割部６Ｌ、６Ｒにより複数の帯域に分割され、データ演算処理部７において夫々の帯域のデジタル信号ＬＤｉ［ｎ−１，０］、ＲＤｉ［ｎ−１，０］を演算処理することで音像定位位置情報及び音声信号情報を表現するデータＤＤｉ［２ｎ−１，０］として出力され、データ加算部８において同一な音像定位位置情報を持ったデータ毎に加算され、Ｄ［２ｎ−１，０］として出力され、スピーカ駆動部４に入力される。
【００２７】そしてスピーカ駆動部４では、デコード部１３で音像定位位置情報Ｄ［２ｎ−１，ｎ］を変換テーブルに基づきデコードすることでセレクト信号ＣＳｋを出力し、セレクト信号ＣＳｋで選択されたＤ／Ａ変換部１４ｋにデジタル信号Ｄ［ｎ−１，０］が入力され、アナログ信号に変換後、ローパスフィルタ１５ｋを通してアンプ１６ｋで増幅され、音像定位位置に対応する素スピーカ１７を駆動し、その素スピーカ１７から音声が再生される。
【００２８】従って、音像は常に音像定位位置に対応するスピーカ上に定位しているので、聴取者の聴取位置が変化しても音像定位位置は変化しない。また上記構成としたためスピーカ選択スイッチが不要となり、従来問題であった音切れやノイズを低減することができる。
【００２９】なお本第１実施例では平面角型スピーカとしたが、他の方式のスピーカとし、聴取者を取り囲むように配置しても良い。
【００３０】［第２実施例］次に本発明デジタル音声処理装置の第２実施例について図面に基づき詳細に説明する。但し第１実施例と同一構成要素については同一符号を付し、詳細な説明は割愛する。本第２実施例は、第１実施例に使用した汎用のＤ／Ａ変換部１４ｉを改良し、該第１実施例においてデジタル信号処理部３内のデータ加算部８及びデータ演算処理部７内のデータ変換部１２ｉを不要としたことを特徴とし、回路構成をより簡潔にしたものである。
【００３１】まず改良されたＤ／Ａ変換部について図１０R>０の回路ブロック図及び図１１の動作タイミングチャートに基づき詳細に説明する。
【００３２】図１の回路ブロック図において、２１はＩＮＰＵＴ ＲＥＧＩＳＴＥＲ、２２はＡＤＤＥＲ、２３はＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ、２４はＤＡＣ ＲＥＧＩＳＴＥＲ、２５はＤＡＣ（Desital Analog Converter) 、２６は第１ＤＥＬＡＹ、２７は第２ＤＥＬＡＹ、２８はＡＮＤ回路、２９はバッファアンプ、Ａ〜Ｄは内部データバスである。
【００３３】次に図１の各構成要素についての動作を図２R>２のタイミングチャートを参照しながら説明する。但し図中ＲＥＳＥＴ等の信号の上に付けいているバーは省略する。まずＲＥＳＥＴ信号が入力されると、このＲＥＳＥＴ信号の立ち上がり３０でＩＮＰＵＴ ＲＥＧＩＳＴＥＲ２１、ＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ２３及びＤＡＣ ＲＥＧＩＳＴＥＲ２４が０にクリアされ、内部データバスＡ［ｎ−１，０］、Ｂ［ｎ−１，０］、Ｄ［ｎ−１，０］へφ（ＮＵＬＬ）が出力される。但し、φはｎｂｉｔのデータがすべて０である信号でを表している。
【００３４】外部からデータを入力する時には外部データバスＤＡＴＡ［ｎ−１，０］のデータα0 が確定した後に、チップセレクト信号ＣＳをＨＩＧＨにセットする。このチップセレクト信号ＣＳの立ち上がり３１でＩＮＰＵＴ ＲＥＧＩＳＴＥＲ２１に外部データバスＤＡＴＡ［ｎ−１，０］のデータα0 が取り込まれ、内部データバスＡ［ｎ−１，０］にα0 が出力される。
【００３５】その後前記チップセレクト信号ＣＳを第１ＤＥＬＡＹ２６により遅延させて演算開始信号ＯＰＳとする。この時の遅延時間は、先のＩＮＰＵＴ ＲＥＧＩＳＴＥＲ２１に外部データバスＤＡＴＡ［ｎ−１，０］のデータα0 が取り込まれ、内部データバスＡ［ｎ−１，０］上にデータα0 が確定するのに必要な時間とする。
【００３６】前記演算開始信号ＯＰＳの立ち上がり３２により内部データバスＡ［ｎ−１，０］のデータα0 と内部データバスＢ［ｎ−１，０］のデータφがＡＤＤＥＲ２２に取り込まれる。ＡＤＤＥＲ２ではβ＝φ＋α0 という演算が行われ、演算終了信号ＯＰＥが出力されると同時に、内部データバスＣ［ｎ−１，０］にβ0 が出力される。そして演算終了信号ＯＰＥの立ち上がり３３によりＯＵＴＰＵＴＲＥＧＩＳＴＥＲ２３に内部データバスＣ［ｎ−１，０］上のデータβ0 が取り込まれ、内部データバスＢ［ｎ−１，０］にβ0 が出力される。
【００３７】これと同様にｋ番目のデータαk が入力された場合の動作は次のとおりである。まずチップセレクト信号ＣＳをＬＯＷにし、外部データバスＤＡＴＡ［ｎ−１，０］にデータを入力する。そして外部データバスＤＡＴＡ［ｎ−１，０］のデータαk が確定した後に、チップセレクト信号ＣＳをＨＩＧＨにする。
【００３８】このチップセレクト信号ＣＳの立ち上がり３４でＩＮＰＵＴ ＲＥＧＩＳＴＥＲ２１に外部データＤＡＴＡ［ｎ−１，０］のデータαk が取り込まれ、内部データバスＡ［ｎ−１，０］にαk が出力される。
【００３９】次にチップセレクト信号ＣＳを第１ＤＥＬＡＹ２６により遅延させて演算開始信号ＯＰＳとする。この時の遅延時間は、先のＩＮＰＵＴ ＲＥＧＩＳＴＥＲ２１に外部データバスＤＡＴＡ［ｎ−１，０］のデータαk が取り込まれ、内部データバスＡ［ｎ−１、０］上にデータバスＡ［ｎ−１，０］のデータαk が確定するのに必要な時間とする。
【００４０】演算開始信号ＯＰＳの立ち上がり３５により内部データバスＡ［ｎ−１，０］のデータαk と内部データバスＢ［ｎ−１，０］のデータβk-1 がＡＤＤＥＲ２２に取り込まれる。そして前記ＡＤＤＥＲ２２ではβk ＝βk-1 ＋αk という演算が行われ、演算終了信号ＯＰＥが出力されると同時に内部データバスＣ［ｎ−１，０］にβk が取り込まれ、内部データバスＢ［ｎ−１，０］にデータβk が出力される。
【００４１】このようにして一連のデータα0 〜αk が処理された後にＤ／Ａ変換開始信号ＬＤＡＣを入力すると、Ｄ／Ａ変換開始信号ＬＤＡＣの立ち上がり３７で内部データバスＢ［ｎ−１，０］のデータβk がＤＡＣ ＲＥＧＩＳＴＥＲ３４に取り込まれ、内部データバスＤ［ｎ−１，０］にβk が出力される。
【００４２】ＤＡＣ２５は送られてきたデータβk をアナログ信号に変換する。このアナログ信号はバッファアンプ２９を通してＶout として外部に出力される。またＤ／Ａ変換開始信号ＬＤＡＣは第２ＤＥＬＡＹ２７で遅延され、Ｄ／Ａ変換終了信号ＣＶＥとなり、さらにＡＮＤ回路２８でＤ／Ａ変換周力信号ＣＶＥとＲＥＳＥＴ信号の論理積をとることでＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ２３をクリアするための制御信号ＣＬＥＡＲとなる。そしてＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ２３は制御信号の立ち上がり３９でクリアされ、内部データバスＢ［ｎ−１，０］へが出力される。
【００４３】斯かるＤ／Ａ変換部を前記第１実施例のデジタル音声信号処理装置に適用すると、前記図２に示すデジタル信号処理部３においてデータ加算部８が不要となり、図１２に示されるような構成及び各データ信号の入出力状態となる。
【００４４】また前記図４に示されるデータ演算処理部７において、データ変換部１２ｉが不要となり、図１３に示されるような構成及び各データ信号の入出力状態となる。
【００４５】更に図５に示されるスピーカ駆動部４は図１４１４に示されるように入力データがアドレスバスＳＤｉ［ｎ−１，０］とデータバスＡＤｉ［ｎ−１，０］とに分離された形となる。したがって図１に示されるデジタル音声信号処理装置の構成図は図１５に示されるように入出力データの値が変わることになる斯かる第２実施例の構成により、デジタル信号処理部３での処理量を軽減し、第１実施例の構成よりも処理時間を短くすることができる。
【００４６】
【発明の効果】以上の説明のように本発明によれば、従来問題であった音切れやノイズを低減することができ、聴取者の位置にかかわらず、音像定位位置が変化しないので聴取者の聴取位置の自由度が高く、聴取者がどのような位置にいようとも十分な音響効果が期待できる。
【００４７】またＤ／Ａ変換部を本発明のように改良することによりデジタル信号処理量が軽減され、装置としての処理能力が向上する効果が期待できるものとなる。
【図面の簡単な説明】
【図１】デジタル音声信号処理装置の第１実施例の構成を示す回路ブロック図である。
【図２】図１のデジタル信号処理部の詳細を示す回路ブロック図である。
【図３】図２の周波数帯域分割部の詳細を示す回路ブロック図である。
【図４】図２のデータ演算処理部の詳細を示す回路ブロック図である。
【図５】図１のスピーカ駆動部の詳細を示す回路ブロック図である。
【図６】図１のスピーカアレイを構成する素スピーカの概観斜視図である。
【図７】図１のスピーカアレイの結線状態を示す概観斜視図である。
【図８】ｎビットのデジタル信号のフォーマットを示す概念図である。
【図９】２ｎビットのデジタル信号のフォーマットを示す概念図である。
【図１０】デジタル音声信号処理装置の第２実施例で用いられるＤ／Ａ変換部の構成を示す回路ブロック図である。
【図１１】図１０のＤ／Ａ変換部の各構成におけるデータ信号入出力のタイミングチャートである。
【図１２】図２に相当する第２実施例のデジタル信号処理部の回路ブロック図である。
【図１３】図４に相当する第２実施例のデータ演算処理部の回路ブロック図である。
【図１４】図５に相当する第２実施例のスピーカ駆動部の回路ブロック図である。
【図１５】図１に相当する第２実施例のデジタル信号処理部の回路ブロック図である。
【符号の説明】
１Ｌ、１Ｒ ローパスフィルタ
２Ｌ、２Ｒ Ａ／Ｄ変換部
３ デジタル信号処理部
４ スピーカ駆動部
５ スピーカアレイ
６Ｌ、６Ｒ 周波数帯域分割部
７ データ処理部
８ データ加算部
１０ｉ 音声信号合成部
１１ｉ 音像定位位置推定部
１２ｉ データ変換部
２１ ＩＮＰＵＴ ＲＥＧＩＳＴＥＲ
２２ ＡＤＤＥＲ
２３ ＯＵＴＰＵＴ ＲＥＧＩＳＴＥＲ
２４ ＤＡＣ ＲＥＧＩＳＴＥＲ
２５ ＤＡＣ
２６、２７ ＤＥＬＡＹ１、２
２８ ＡＮＤ回路
２９ バッファアンプ
【特許請求の範囲】
【請求項１】 ステレオ音声信号が入力される音声信号処理装置であって、入力された左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部からの各デジタル信号を複数の周波数帯域に分割する周波数帯域分割部と、前記分割された周波数帯域の左右のデジタル音声信号を所定の演算により合成する音声信号合成部と、前記分割された周波数帯域の左右のデジタル音声信号から所定の演算により音像定位位置を推定する音像定位位置推定部と、前記音声信号合成部並びに音像定位位置推定部からのデータを所定のフォーマットに変換するデータ変換部と、該データ変換部からの出力信号に基づいて前記分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカを駆動するスピーカ駆動部とを有することを特徴とするデジタル音声信号処理装置。
【請求項２】 ステレオ音声信号が入力される音声信号処理装置であって、入力された左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部からの各デジタル信号を複数の周波数帯域に分割しこの分割された周波数帯域の左右のデジタル音声信号を所定の演算により合成するとともに前記分割された周波数帯域の左右のデジタル音声信号から所定の演算により音像定位位置を推定するデジタル信号処理部と、該デジタル信号処理部からの出力信号に基づいて前記分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカを駆動するスピーカ駆動部とよりなり、前記スピーカ駆動部は前記合成された音声信号をＤ／Ａ変換するＤ／Ａ変換部を有し、且つこのＤ／Ａ変換部は入力されたデジタル音声信号を記憶する第１の記憶手段と、該第１記憶手段で記憶されたデジタル信号を第２記憶手段からの出力信号に順次加算する加算手段と、該加算手段の加算演算後の出力信号を記憶するとともにデジタル信号をアナログ信号に復元するＤ／Ａ変換手段に対して前記記憶された加算演算後のデジタル信号を出力する第２記憶手段とを有することを特徴とするデジタル音声信号処理装置。
【請求項１】 ステレオ音声信号が入力される音声信号処理装置であって、入力された左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部からの各デジタル信号を複数の周波数帯域に分割する周波数帯域分割部と、前記分割された周波数帯域の左右のデジタル音声信号を所定の演算により合成する音声信号合成部と、前記分割された周波数帯域の左右のデジタル音声信号から所定の演算により音像定位位置を推定する音像定位位置推定部と、前記音声信号合成部並びに音像定位位置推定部からのデータを所定のフォーマットに変換するデータ変換部と、該データ変換部からの出力信号に基づいて前記分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカを駆動するスピーカ駆動部とを有することを特徴とするデジタル音声信号処理装置。
【請求項２】 ステレオ音声信号が入力される音声信号処理装置であって、入力された左右の音声信号を夫々デジタル信号に変換するＡ／Ｄ変換部と、該Ａ／Ｄ変換部からの各デジタル信号を複数の周波数帯域に分割しこの分割された周波数帯域の左右のデジタル音声信号を所定の演算により合成するとともに前記分割された周波数帯域の左右のデジタル音声信号から所定の演算により音像定位位置を推定するデジタル信号処理部と、該デジタル信号処理部からの出力信号に基づいて前記分割された周波数帯域の音声信号の音像定位位置に対応した位置に配置されているスピーカを駆動するスピーカ駆動部とよりなり、前記スピーカ駆動部は前記合成された音声信号をＤ／Ａ変換するＤ／Ａ変換部を有し、且つこのＤ／Ａ変換部は入力されたデジタル音声信号を記憶する第１の記憶手段と、該第１記憶手段で記憶されたデジタル信号を第２記憶手段からの出力信号に順次加算する加算手段と、該加算手段の加算演算後の出力信号を記憶するとともにデジタル信号をアナログ信号に復元するＤ／Ａ変換手段に対して前記記憶された加算演算後のデジタル信号を出力する第２記憶手段とを有することを特徴とするデジタル音声信号処理装置。
【図３】
【図１】
【図２】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１２】
【図１０】
【図１１】
【図１３】
【図１４】
【図１５】
【図１】
【図２】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１２】
【図１０】
【図１１】
【図１３】
【図１４】
【図１５】
【公開番号】特開平６−２０９５００
【公開日】平成６年（１９９４）７月２６日
【国際特許分類】
【出願番号】特願平５−１１７１４５
【出願日】平成５年（１９９３）５月１９日
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【公開日】平成６年（１９９４）７月２６日
【国際特許分類】
【出願日】平成５年（１９９３）５月１９日
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
[ Back to top ]