バンクアクセス制御方式
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はバンクアクセス制御方式に関し、特に複数のバンクにインタリーブされた主記憶へのバンクアクセス制御方式に関する。
【０００２】
【従来の技術】従来、複数のバンクにインタリーブされた主記憶を有する情報処理システムにおいて、該主記憶へのバンクアクセスでは公開特許公報；昭６０−１２０４４９に詳述されているように２通りの制御方式があった。
【０００３】図６（ａ），図６（ｂ）は、該公開特許公報に記載されているバンクアクセス制御方式のブロック図である。
【０００４】図６（ａ），図６（ｂ）において、２０はアクセス選択回路、２１はバンクビジー管理部、Ｐ１，Ｐ２，…Ｐｎは、パイプライン、ＡＣＣは、複数のバンクへのアクセス要求（メモリリクエスト）である。
【０００５】アクセス選択回路２０は、複数のＡＣＣから、予め定められた選択条件（同一のバンクに対するアクセスの順序保証、各バンク間での優先選択順序等）に従って、１つのＡＣＣを選択する回路であり、バンクビジー管理部２１は、各バンクのビジー状態を管理しており、ＡＣＣのうち、バンクビジーでないバンクへのアクセスのみを許可する回路である。また、Ｐ１，Ｐ２，…Ｐｎからなるパイプラインは、あるバンクへのアクセスが開始され、終了するまでのバンクサイクルを保証するための回路である。
【０００６】図６（ａ）の方式では、複数個のＡＣＣを、バンクビジー管理部２１に入力し、バンクビジーでないバンクへのＡＣＣを選択し、その中から選択条件に合致した１つのＡＣＣをアクセス選択回路２０で選択してパイプラインＰ１に出力する。この時、起動信号ＳＴが主記憶装置に出力され、バンクアクセスが開始される。バンクアクセス時のアドレスは、パイプラインＰ１，Ｐ２，…Ｐｎから取り出され、アドレスがパイプラインＰｎに到達した時点でバンクサイクルは終了する。バンクビジー管理部２１は、バンクサイクルが終了すると、次のＡＣＣ選択を開始する。
【０００７】一方、図６（ｂ）の方式では、まず複数個のＡＣＣから選択条件に合致した１つのＡＣＣをアクセス選択回路２０で選択してパイプラインＰ１に出力し、アドレスがパイプラインＰｎに到達した時点、即ちバンクサイクルが終了した時点でバンクビジー管理部２１でアクセス対象のバンクがビジーでないかどうかを判定し、ビジーでなければ起動信号ＳＴを主記憶装置に出力する。
【０００８】
【発明が解決しようとする課題】上述した従来のバンクアクセス制御方式は、図６（ａ），図６（ｂ）いずれの方式も、主記憶装置に起動信号ＳＴが出力されバンクビジーが発生したとき、バンクビジーとなったメモリリクエストのビジーが解除されるまで、即ちバンクサイクルが終了するまでの間、後続のメモリリクエストがバンクビジーか否かに関わらず記憶装置に出力されず、メモリアクセス効率が悪くなるという欠点があった。
【０００９】本発明の目的は、複数のバンクを有する主記憶へのバンクアクセス制御方式において、バンクチェック及びリクエストチェックを効率よく行い、メモリへのアクセス頻度を向上させ、メモリアクセス効率を改善することにある。
【００１０】
【課題を解決するための手段】本発明のバンクアクセス制御方式は、複数のバンクを有する主記憶へのバンクアクセス制御方式であって、アクセス先のバンクがビジー状態であるか予め定められた選択条件に合致しないメモリリクエストを格納するｎ個（ｎ≧２）のレジスタから成るリクエストバッファと、該バンクのビジー状態を管理するバンクビジーカウンタと、予め定められた周期で前記リクエストバッファ内に格納された前記メモリリクエスト及び新たに受信したメモリリクエストのアクセス先バンクのビジー状態を前記バンクビジーカウンタを参照することによってチェックするバンクチェック回路と、前記バンクチェック回路によってチェックされた前記アクセス先バンクがビジー状態でない前記メモリリクエストのうち前記選択条件に合致する該メモリリクエストを選択しメモリ制御部に発行するリクエスト選択回路とを有し、前記リクエストバッファ内に格納される前記メモリリクエストは、受信した順番に最も若番の前記レジスタからもっとも老番の前記レジスタへ向けて順番に格納され、若番のレジスタから格納された前記メモリリクエストのうち前記バンクビジーが解除され前記メモリ制御部に発行されたものがあると、当該メモリリクエストが格納されていたレジスタへ向けて当該レジスタよりも老番のレジスタに格納された前記メモリリクエストを各々若番のレジスタに向けて一段シフトし、常に最も若番のレジスタから順に前記メモリリクエストが格納されてなることを特徴とする。
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】［作用］複数のバンクを有する主記憶へのバンクアクセス制御方式において、アクセス先のバンクがビジー状態であるか予め定められた選択条件に合致しないメモリリクエストを格納するリクエストバッファと該バンクのビジー状態を管理するバンクビジーカウンタを具備し、予め定められた周期でリクエストバッファ内に格納されたメモリリクエスト及び新たに受信したメモリリクエストのアクセス先バンクのビジー状態をバンクビジーカウンタを参照することによってチェックし、チェックされたアクセス先バンクがビジー状態でないメモリリクエストのうち前述の選択条件に合致するメモリリクエストを選択し、メモリ制御部に発行する。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。
【００１７】図１は、本発明のバンクアクセス制御方式の一実施の形態を示すブロック構成図、図２は本発明のバンクアクセス制御方式を司るバンクチェックブロック１１のコンピュータシステムにおける位置づけを示す図である。
【００１８】図１、図２を参照しつつ、本発明の概要を説明すると、受信したメモリリクエストについてバンクチェック回路４、リクエスト選択回路５でバンクチェックを行い、バンクチェックＯＫ時、即ち該メモリリクエストのアクセス先バンクがバンクビジーでなくかつリクエスト選択条件（システムで予め決められた条件）を満足している時、受信したメモリリクエストをメモリ制御部１２に出力し、バンクチェックＮＧ時、即ち受信したメモリリクエストのアクセス先バンクがバンクビジーの時またはリクエスト選択条件を満足してしていない時、受信したメモリリクエストをリクエストバッファ１に格納する。また、後続のメモリリクエストについても同様にバンクチェックを行い、バンクチェックＮＧ時は受信したメモリリクエストをリクエストバッファ１に格納し、バンクチェックＯＫ時は受信したメモリリクエストをメモリ制御部１２に出力する。リクエストバッファ１内に格納されたアクセス先バンクの異なる複数のメモリリクエストが同時にバンクビジー解除された場合、該複数のメモリリクエストは予め定められた優先順位に従って、クロックサイクル毎にメモリ制御部１２に出力される。
【００１９】次に、図１における各ブロックの詳細について説明する。
【００２０】リクエストバッファ１内に格納されるメモリリクエストは、受信した順番にワード００からワードｎという順番で格納される。例えば、全ワードにメモリリクエストが格納されている場合において、ワード０３のメモリリクエストのバンクビジーが解除されたとき、次のクロックサイクルではワード００、ワード０１およびワード０２のメモリリクエストはそのままホールドされ、ワード０３はメモリ制御部に出力され、ワード０４からワードｎまでのリクエストは各々右に一段シフトし、ワード０３からワードｎ−１に格納される。この場合、ワード０３のリクエストを選択する信号は、リクエストセレクト信号６である。また、ワード番号が若い順番にバンクビジーのメモリリクエストを格納するため、ｉ個のリクエストが格納されているときは、ワード００からワードｉ−１に格納され、ワードの途中でメモリリクエストが歯抜けになることはない。
【００２１】バンクビジーカウンタ３は、バンク単位にビジーカウンタを有し、メモリ制御部に発行されたメモリリクエストのアクセス先バンクアドレス７をデコードして、アクセス先バンクに対応するバンクビジーカウンタを起動し、クロックサイクル毎にカウントアップし、一定の値（バンクビジー時間）となったときにバンクビジーカウンタをリセットする（従って、バンクビジーカウンタがリセットされているときはバンクビジーでないことが判定できる）ことにより、全バンクのバンクビジー情報８を生成し出力する。
【００２２】次に、バンクチェック回路４について説明する。図３は、バンクチェック回路４のブロック図である。バンクチェック回路４では、バンクビジーカウンタ３からのバンクビジー情報８と受信メモリリクエスト及びリクエストバッファ１の各ワード内に格納されているメモリリクエストのアクセス先バンクアドレス９とを入力し、各アクセス先バンクアドレスをセレクト信号としてバンクビジー情報８を選択することにより、全メモリリクエストのアクセス先バンクがビジーか否かを示すバンクパス情報１０を生成する。
【００２３】次に、図４はリクエスト選択回路５のブロック図である。リクエスト選択回路５では、バンクチェック回路４で生成された全メモリリクエストのバンクパス情報を入力し、ワード００、ワード０１、…ワードｎ、受信メモリリクエストの順番で優先させてメモリリクエストを選択するための信号、リクエストセレクト６を生成しリクエストセレクタ２を介して該リクエストセレクト６によって選択されたリクエストをメモり制御部に発行する。
【００２４】図５は、ワードａに格納されたメモリリクエストがバンク０にアクセスするときのタイミングチャートの例を示す図である。
【００２５】リクエストバッファ１からワードａに格納されているアクセス先バンクアドレスがバンクチェック回路４に入力され、バンク０のビジー情報とからワードａパス情報が生成される。このワードａパス情報からリクエスト選択回路５にてワードａセレクト信号が生成され、メモり制御部にバンク０にアクセスするワードａのリクエストが送出される。
【００２６】尚、上述した実施例では、リクエスト選択回路５は、バンクチェック回路４で生成されたバンクパス情報を優先順位に従って１つ選択し、リクエストセレクタ２を介して該当するリクエストをメモり制御部に出力する方式であるが、バンクチェック回路４で生成されたバンクパス情報において、同一バンクへのバンクパス情報については優先順位に従って選択し、バンクが異なりかつビジーでないバンクパスについては、リクエストセレクタ２を介して該当する全てのリクエストを同時にメモり制御部に出力する方式も考えられる。
【００２７】
【発明の効果】上述したように、本発明は、バンクビジーが発生したときに、本リクエストをバンクビジーが解除されるまでの間リクエストバッファに格納し、後続のメモリリクエストのアクセス先バンクがバンクビジーでない時はメモり制御部に出力するようにしたことにより、メモリへのアクセス頻度を向上させ、メモリアクセス効率を改善する効果がある。
【図面の簡単な説明】
【図１】本発明のバンクアクセス制御方式の一実施の形態を示すブロック構成図である。
【図２】本発明のバンクアクセス制御方式を司るバンクチェックブロックのコンピュータシステムにおける位置づけを示す図である。
【図３】図１のバンクチェック回路４のブロック図である。
【図４】図１のリクエスト選択回路５のブロック図である。
【図５】ワードａに格納されたメモリリクエストがバンク０にアクセスするときのタイミングチャートの例を示す図である。
【図６】（ａ），（ｂ）ともに従来技術の一実施例を示すブロック図である。
【符号の説明】
１ リクエストバッファ
２ リクエストセレクタ
３ バンクビジーカウンタ
４ バンクチェック回路
５ リクエスト選択回路
６ リクエストセレクト
７ バンクアドレス
８ バンクビジー情報
９ アクセス先バンクアドレス
１０ 全メモリリクエストのバンクパス情報
１１ バンクチェックブロック
１２ メモリ制御部
１３ データ出力制御部
２０ アクセス選択回路
２１ バンクビジー管理部
【０００１】
【発明の属する技術分野】本発明はバンクアクセス制御方式に関し、特に複数のバンクにインタリーブされた主記憶へのバンクアクセス制御方式に関する。
【０００２】
【従来の技術】従来、複数のバンクにインタリーブされた主記憶を有する情報処理システムにおいて、該主記憶へのバンクアクセスでは公開特許公報；昭６０−１２０４４９に詳述されているように２通りの制御方式があった。
【０００３】図６（ａ），図６（ｂ）は、該公開特許公報に記載されているバンクアクセス制御方式のブロック図である。
【０００４】図６（ａ），図６（ｂ）において、２０はアクセス選択回路、２１はバンクビジー管理部、Ｐ１，Ｐ２，…Ｐｎは、パイプライン、ＡＣＣは、複数のバンクへのアクセス要求（メモリリクエスト）である。
【０００５】アクセス選択回路２０は、複数のＡＣＣから、予め定められた選択条件（同一のバンクに対するアクセスの順序保証、各バンク間での優先選択順序等）に従って、１つのＡＣＣを選択する回路であり、バンクビジー管理部２１は、各バンクのビジー状態を管理しており、ＡＣＣのうち、バンクビジーでないバンクへのアクセスのみを許可する回路である。また、Ｐ１，Ｐ２，…Ｐｎからなるパイプラインは、あるバンクへのアクセスが開始され、終了するまでのバンクサイクルを保証するための回路である。
【０００６】図６（ａ）の方式では、複数個のＡＣＣを、バンクビジー管理部２１に入力し、バンクビジーでないバンクへのＡＣＣを選択し、その中から選択条件に合致した１つのＡＣＣをアクセス選択回路２０で選択してパイプラインＰ１に出力する。この時、起動信号ＳＴが主記憶装置に出力され、バンクアクセスが開始される。バンクアクセス時のアドレスは、パイプラインＰ１，Ｐ２，…Ｐｎから取り出され、アドレスがパイプラインＰｎに到達した時点でバンクサイクルは終了する。バンクビジー管理部２１は、バンクサイクルが終了すると、次のＡＣＣ選択を開始する。
【０００７】一方、図６（ｂ）の方式では、まず複数個のＡＣＣから選択条件に合致した１つのＡＣＣをアクセス選択回路２０で選択してパイプラインＰ１に出力し、アドレスがパイプラインＰｎに到達した時点、即ちバンクサイクルが終了した時点でバンクビジー管理部２１でアクセス対象のバンクがビジーでないかどうかを判定し、ビジーでなければ起動信号ＳＴを主記憶装置に出力する。
【０００８】
【発明が解決しようとする課題】上述した従来のバンクアクセス制御方式は、図６（ａ），図６（ｂ）いずれの方式も、主記憶装置に起動信号ＳＴが出力されバンクビジーが発生したとき、バンクビジーとなったメモリリクエストのビジーが解除されるまで、即ちバンクサイクルが終了するまでの間、後続のメモリリクエストがバンクビジーか否かに関わらず記憶装置に出力されず、メモリアクセス効率が悪くなるという欠点があった。
【０００９】本発明の目的は、複数のバンクを有する主記憶へのバンクアクセス制御方式において、バンクチェック及びリクエストチェックを効率よく行い、メモリへのアクセス頻度を向上させ、メモリアクセス効率を改善することにある。
【００１０】
【課題を解決するための手段】本発明のバンクアクセス制御方式は、複数のバンクを有する主記憶へのバンクアクセス制御方式であって、アクセス先のバンクがビジー状態であるか予め定められた選択条件に合致しないメモリリクエストを格納するｎ個（ｎ≧２）のレジスタから成るリクエストバッファと、該バンクのビジー状態を管理するバンクビジーカウンタと、予め定められた周期で前記リクエストバッファ内に格納された前記メモリリクエスト及び新たに受信したメモリリクエストのアクセス先バンクのビジー状態を前記バンクビジーカウンタを参照することによってチェックするバンクチェック回路と、前記バンクチェック回路によってチェックされた前記アクセス先バンクがビジー状態でない前記メモリリクエストのうち前記選択条件に合致する該メモリリクエストを選択しメモリ制御部に発行するリクエスト選択回路とを有し、前記リクエストバッファ内に格納される前記メモリリクエストは、受信した順番に最も若番の前記レジスタからもっとも老番の前記レジスタへ向けて順番に格納され、若番のレジスタから格納された前記メモリリクエストのうち前記バンクビジーが解除され前記メモリ制御部に発行されたものがあると、当該メモリリクエストが格納されていたレジスタへ向けて当該レジスタよりも老番のレジスタに格納された前記メモリリクエストを各々若番のレジスタに向けて一段シフトし、常に最も若番のレジスタから順に前記メモリリクエストが格納されてなることを特徴とする。
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】［作用］複数のバンクを有する主記憶へのバンクアクセス制御方式において、アクセス先のバンクがビジー状態であるか予め定められた選択条件に合致しないメモリリクエストを格納するリクエストバッファと該バンクのビジー状態を管理するバンクビジーカウンタを具備し、予め定められた周期でリクエストバッファ内に格納されたメモリリクエスト及び新たに受信したメモリリクエストのアクセス先バンクのビジー状態をバンクビジーカウンタを参照することによってチェックし、チェックされたアクセス先バンクがビジー状態でないメモリリクエストのうち前述の選択条件に合致するメモリリクエストを選択し、メモリ制御部に発行する。
【００１６】
【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。
【００１７】図１は、本発明のバンクアクセス制御方式の一実施の形態を示すブロック構成図、図２は本発明のバンクアクセス制御方式を司るバンクチェックブロック１１のコンピュータシステムにおける位置づけを示す図である。
【００１８】図１、図２を参照しつつ、本発明の概要を説明すると、受信したメモリリクエストについてバンクチェック回路４、リクエスト選択回路５でバンクチェックを行い、バンクチェックＯＫ時、即ち該メモリリクエストのアクセス先バンクがバンクビジーでなくかつリクエスト選択条件（システムで予め決められた条件）を満足している時、受信したメモリリクエストをメモリ制御部１２に出力し、バンクチェックＮＧ時、即ち受信したメモリリクエストのアクセス先バンクがバンクビジーの時またはリクエスト選択条件を満足してしていない時、受信したメモリリクエストをリクエストバッファ１に格納する。また、後続のメモリリクエストについても同様にバンクチェックを行い、バンクチェックＮＧ時は受信したメモリリクエストをリクエストバッファ１に格納し、バンクチェックＯＫ時は受信したメモリリクエストをメモリ制御部１２に出力する。リクエストバッファ１内に格納されたアクセス先バンクの異なる複数のメモリリクエストが同時にバンクビジー解除された場合、該複数のメモリリクエストは予め定められた優先順位に従って、クロックサイクル毎にメモリ制御部１２に出力される。
【００１９】次に、図１における各ブロックの詳細について説明する。
【００２０】リクエストバッファ１内に格納されるメモリリクエストは、受信した順番にワード００からワードｎという順番で格納される。例えば、全ワードにメモリリクエストが格納されている場合において、ワード０３のメモリリクエストのバンクビジーが解除されたとき、次のクロックサイクルではワード００、ワード０１およびワード０２のメモリリクエストはそのままホールドされ、ワード０３はメモリ制御部に出力され、ワード０４からワードｎまでのリクエストは各々右に一段シフトし、ワード０３からワードｎ−１に格納される。この場合、ワード０３のリクエストを選択する信号は、リクエストセレクト信号６である。また、ワード番号が若い順番にバンクビジーのメモリリクエストを格納するため、ｉ個のリクエストが格納されているときは、ワード００からワードｉ−１に格納され、ワードの途中でメモリリクエストが歯抜けになることはない。
【００２１】バンクビジーカウンタ３は、バンク単位にビジーカウンタを有し、メモリ制御部に発行されたメモリリクエストのアクセス先バンクアドレス７をデコードして、アクセス先バンクに対応するバンクビジーカウンタを起動し、クロックサイクル毎にカウントアップし、一定の値（バンクビジー時間）となったときにバンクビジーカウンタをリセットする（従って、バンクビジーカウンタがリセットされているときはバンクビジーでないことが判定できる）ことにより、全バンクのバンクビジー情報８を生成し出力する。
【００２２】次に、バンクチェック回路４について説明する。図３は、バンクチェック回路４のブロック図である。バンクチェック回路４では、バンクビジーカウンタ３からのバンクビジー情報８と受信メモリリクエスト及びリクエストバッファ１の各ワード内に格納されているメモリリクエストのアクセス先バンクアドレス９とを入力し、各アクセス先バンクアドレスをセレクト信号としてバンクビジー情報８を選択することにより、全メモリリクエストのアクセス先バンクがビジーか否かを示すバンクパス情報１０を生成する。
【００２３】次に、図４はリクエスト選択回路５のブロック図である。リクエスト選択回路５では、バンクチェック回路４で生成された全メモリリクエストのバンクパス情報を入力し、ワード００、ワード０１、…ワードｎ、受信メモリリクエストの順番で優先させてメモリリクエストを選択するための信号、リクエストセレクト６を生成しリクエストセレクタ２を介して該リクエストセレクト６によって選択されたリクエストをメモり制御部に発行する。
【００２４】図５は、ワードａに格納されたメモリリクエストがバンク０にアクセスするときのタイミングチャートの例を示す図である。
【００２５】リクエストバッファ１からワードａに格納されているアクセス先バンクアドレスがバンクチェック回路４に入力され、バンク０のビジー情報とからワードａパス情報が生成される。このワードａパス情報からリクエスト選択回路５にてワードａセレクト信号が生成され、メモり制御部にバンク０にアクセスするワードａのリクエストが送出される。
【００２６】尚、上述した実施例では、リクエスト選択回路５は、バンクチェック回路４で生成されたバンクパス情報を優先順位に従って１つ選択し、リクエストセレクタ２を介して該当するリクエストをメモり制御部に出力する方式であるが、バンクチェック回路４で生成されたバンクパス情報において、同一バンクへのバンクパス情報については優先順位に従って選択し、バンクが異なりかつビジーでないバンクパスについては、リクエストセレクタ２を介して該当する全てのリクエストを同時にメモり制御部に出力する方式も考えられる。
【００２７】
【発明の効果】上述したように、本発明は、バンクビジーが発生したときに、本リクエストをバンクビジーが解除されるまでの間リクエストバッファに格納し、後続のメモリリクエストのアクセス先バンクがバンクビジーでない時はメモり制御部に出力するようにしたことにより、メモリへのアクセス頻度を向上させ、メモリアクセス効率を改善する効果がある。
【図面の簡単な説明】
【図１】本発明のバンクアクセス制御方式の一実施の形態を示すブロック構成図である。
【図２】本発明のバンクアクセス制御方式を司るバンクチェックブロックのコンピュータシステムにおける位置づけを示す図である。
【図３】図１のバンクチェック回路４のブロック図である。
【図４】図１のリクエスト選択回路５のブロック図である。
【図５】ワードａに格納されたメモリリクエストがバンク０にアクセスするときのタイミングチャートの例を示す図である。
【図６】（ａ），（ｂ）ともに従来技術の一実施例を示すブロック図である。
【符号の説明】
１ リクエストバッファ
２ リクエストセレクタ
３ バンクビジーカウンタ
４ バンクチェック回路
５ リクエスト選択回路
６ リクエストセレクト
７ バンクアドレス
８ バンクビジー情報
９ アクセス先バンクアドレス
１０ 全メモリリクエストのバンクパス情報
１１ バンクチェックブロック
１２ メモリ制御部
１３ データ出力制御部
２０ アクセス選択回路
２１ バンクビジー管理部
【特許請求の範囲】
【請求項１】複数のバンクを有する主記憶へのバンクアクセス制御方式であって、アクセス先のバンクがビジー状態であるか予め定められた選択条件に合致しないメモリリクエストを格納するｎ個（ｎ≧２）のレジスタから成るリクエストバッファと、該バンクのビジー状態を管理するバンクビジーカウンタと、予め定められた周期で前記リクエストバッファ内に格納された前記メモリリクエスト及び新たに受信したメモリリクエストのアクセス先バンクのビジー状態を前記バンクビジーカウンタを参照することによってチェックするバンクチェック回路と、前記バンクチェック回路によってチェックされた前記アクセス先バンクがビジー状態でない前記メモリリクエストのうち前記選択条件に合致する該メモリリクエストを選択しメモリ制御部に発行するリクエスト選択回路とを有し、前記リクエストバッファ内に格納される前記メモリリクエストは、受信した順番に最も若番の前記レジスタからもっとも老番の前記レジスタへ向けて順番に格納され、若番のレジスタから格納された前記メモリリクエストのうち前記バンクビジーが解除され前記メモリ制御部に発行されたものがあると、当該メモリリクエストが格納されていたレジスタへ向けて当該レジスタよりも老番のレジスタに格納された前記メモリリクエストを各々若番のレジスタに向けて一段シフトし、最も若番のレジスタから順に前記メモリリクエストが格納されてなることを特徴とするバンクアクセス制御方式。
【請求項１】複数のバンクを有する主記憶へのバンクアクセス制御方式であって、アクセス先のバンクがビジー状態であるか予め定められた選択条件に合致しないメモリリクエストを格納するｎ個（ｎ≧２）のレジスタから成るリクエストバッファと、該バンクのビジー状態を管理するバンクビジーカウンタと、予め定められた周期で前記リクエストバッファ内に格納された前記メモリリクエスト及び新たに受信したメモリリクエストのアクセス先バンクのビジー状態を前記バンクビジーカウンタを参照することによってチェックするバンクチェック回路と、前記バンクチェック回路によってチェックされた前記アクセス先バンクがビジー状態でない前記メモリリクエストのうち前記選択条件に合致する該メモリリクエストを選択しメモリ制御部に発行するリクエスト選択回路とを有し、前記リクエストバッファ内に格納される前記メモリリクエストは、受信した順番に最も若番の前記レジスタからもっとも老番の前記レジスタへ向けて順番に格納され、若番のレジスタから格納された前記メモリリクエストのうち前記バンクビジーが解除され前記メモリ制御部に発行されたものがあると、当該メモリリクエストが格納されていたレジスタへ向けて当該レジスタよりも老番のレジスタに格納された前記メモリリクエストを各々若番のレジスタに向けて一段シフトし、最も若番のレジスタから順に前記メモリリクエストが格納されてなることを特徴とするバンクアクセス制御方式。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【特許番号】特許第３２６５２２６号（Ｐ３２６５２２６）
【登録日】平成１３年１２月２８日（２００１．１２．２８）
【発行日】平成１４年３月１１日（２００２．３．１１）
【国際特許分類】
【出願番号】特願平９−１３８４９９
【出願日】平成９年５月２８日（１９９７．５．２８）
【公開番号】特開平１０−３３３９７９
【公開日】平成１０年１２月１８日（１９９８．１２．１８）
【審査請求日】平成９年５月２８日（１９９７．５．２８）
【前置審査】 前置審査
【出願人】（０００１６８２８５）甲府日本電気株式会社 (572)
【参考文献】
【文献】特開 昭５１−６８７３５（ＪＰ，Ａ）
【文献】特開 昭５９−２１１１５３（ＪＰ，Ａ）
【文献】特開 平３−５１９４８（ＪＰ，Ａ）
【文献】特開 平１０−２２８４１７（ＪＰ，Ａ）
【登録日】平成１３年１２月２８日（２００１．１２．２８）
【発行日】平成１４年３月１１日（２００２．３．１１）
【国際特許分類】
【出願日】平成９年５月２８日（１９９７．５．２８）
【公開番号】特開平１０−３３３９７９
【公開日】平成１０年１２月１８日（１９９８．１２．１８）
【審査請求日】平成９年５月２８日（１９９７．５．２８）
【前置審査】 前置審査
【出願人】（０００１６８２８５）甲府日本電気株式会社 (572)
【参考文献】
【文献】特開 昭５１−６８７３５（ＪＰ，Ａ）
【文献】特開 昭５９−２１１１５３（ＪＰ，Ａ）
【文献】特開 平３−５１９４８（ＪＰ，Ａ）
【文献】特開 平１０−２２８４１７（ＪＰ，Ａ）
[ Back to top ]