ピッチ同期化処理方式
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はピッチ同期化処理方式に関し、更に詳しくは適応符号帳及び雑音符号帳を励振源として最適な信号系列の組を探索するＣＥＬＰ（Code Excited Linear Predictive Coding ）型符号方式における前記符号帳の読出ベクトルを当該フレームについて先に抽出済のピッチ周期により周期化するピッチ同期化処理方式に関する。
【０００２】ＣＥＬＰ型音声符号器は企業内通信やディジタル移動体無線通信等において音声品質を保ちつつ大幅な情報圧縮を実現するものとして要望が高まっており、実用性の高い４〜１６kbpsの伝送速度において音声品質の一層の改善が望まれている。特に、ディジタル移動体通信のハーフレート方式（５．６kbps）における音声コーデック（ＰＳＩ−ＣＥＬＰ）の実現においては、併せて装置の小型化、低消費電力化が強く要求されており、そのためにはＤＳＰ（Digital Signal Processor）のファームウェアの高効率（少ない演算量、少ないメモリ量）な実現が欠かせない。
【０００３】
【従来の技術】図１０は従来技術を説明する図である。図１０（Ａ）は従来のＣＥＬＰ型音声符号器の機能ブロック図で、図において１は１フレーム前の駆動音源信号を保持するフレーム遅延部（ＦＬＤ）、２０1は駆動音源信号の周期的成分（ピッチベクトルＰ）を記憶する適応符号帳、２０2 は駆動音源信号の周期的成分を記憶している固定符号帳、３０1 ，３０2 は駆動音源信号を生成するための非周期成分（コードベクトルＣ）を記憶している雑音（ストカスティック）符号帳、６，９は加算器、７，８は乗算器、１０は線形予測分析部、１１は線形予測合成フィルタ、１２は減算器、１３は聴覚重み付波形歪み評価部、１４は符号化制御部、１５はセレクタである。
【０００４】線形予測分析部１０は、音声の入力信号を一定長（例えば８０サンプル）のフレーム毎に線形予測分析を行い、重み付けベクトルＡを生成する。しかる後、符号化制御部１４は符号帳２０，３０にインデックス番号nward を与えてピッチベクトルＰ及びコードベクトルＣを読み出し、これらにピッチゲインｂ及びコードゲインｇを夫々乗算して駆動音源信号（bP＋gC）を形成する。更に、線形予測合成フィルタ１１は駆動音源信号（bP＋gC）にベクトルＡによる重み付けをして再生音声信号（ＡbP＋ＡgC）を形成し、減算器１２は音声の入力信号と再生音声信号（ＡbP＋ＡgC）との差を求めて誤差信号ｅを形成する。更に、この誤差信号ｅを聴覚重み付波形歪み評価部１３で評価し、その結果を符号化制御部１４にフィードバックする。更に、符号化制御部１４は、上記を繰り返すことにより波形歪みを最小とするようなピッチベクトルＰ及びコードベクトルＣの組を探索し、得られたインデックス番号及び線形予測パラメータ（ゲインパラメータ等）を伝送する。
【０００５】ところで、ディジタル移動体通信システムのハーフレート（５．６kbps）方式においては、ＰＳＩ−ＣＥＬＰ（ピッチ同期励振源駆動線形予測）方式が音声符号化仕様として規格化されている。本方式の主要技術として、雑音符号帳３０のコードベクトルＣを当該フレームで先に抽出済のピッチ周期Ｌで周期化するピッチ同期化（ＰＳＩ化）処理がある。
【０００６】図１０（Ｂ）にＰＳＩ化処理の原理を示す。ＰＳＩ化処理とは、ある時点のピッチ周期がＬ（但し、Ｌ＜Ｎ）である時に、雑音符号帳３０のインデックス番号ｉに対応する長さＮのコードベクトルＣi ［０］〜Ｃi ［Ｎ−１］より、長さＬのサブコードベクトルＣi ［０］〜Ｃi ［Ｌ−１］を必要な回数だけ切り出し、これらを長さＮのＰＳＩ化コードベクトルＣに組み立てる処理を言う。このようなＰＳＩ化処理を行うことで、ハーフレート方式における音声品質の改善が得られる。
【０００７】
【発明が解決しようとする課題】しかし、このＰＳＩ処理の実現には、複雑なアドレッシング制御により雑音符号帳３０から長さＬのサブコードベクトルを繰り返し切り出す必要がある。例えば移動体通信への適用領域では、このＰＳＩ化機能をＤＳＰにより実現することになるが、現在では回路規模を小さく抑えられる固定小数点演算方式が主流であり、データ長や命令長も１６bit 等に制限されている。この１６bit 命令長では、アドレッシング機能の制約によりＰＳＩ化処理の様なランダムメモリアクセス処理には多大なオーバヘッドサイクルが必要となる。例えば、この処理を何らの工夫もなく普通に行うと、作業メモリとして３２×８０＝２５６０＝２Ｋwordの領域が必要となり、演算量・メモリ量の両面での膨大な所要量が問題となる。このことは、小型・低消費電力な装置実現において大きな障害となる。
【０００８】しかも、実際のＰＳＩ化処理では、ピッチ周期Ｌが小数値を持つため、図１０（Ｂ）に示す様な単純な切出し作業では実現できず、繰返しブロックの要素数や先頭データの読出位置が微妙に変化する。本発明の目的は、簡単な構成及び制御アルゴリズムで効率良いＰＳＩ化処理を実現できるピッチ同期化処理方式を提供することにある。
【０００９】
【課題を解決するための手段】上記の課題は例えば図１の構成により解決される。即ち、本発明（１）のピッチ同期化処理方式は、適応符号帳及び雑音符号帳を励振源として最適な信号系列の組を探索するＡ−ｂ−Ｓ型音声符号化方式における前記符号帳の読出ベクトルを所望のピッチ周期により周期化するピッチ同期化処理方式において、ピッチ周期の整数部及び小数部の各情報に基づき予め規定されたテーブルを参照して、雑音符号帳のコードベクトルから所定長の周期化コードベクトルを生成するためのサブベクトルの個数、サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長の各情報を生成するＰＳＩ化情報生成部と、ＰＳＩ化情報生成部の生成出力に基づき雑音符号帳から各対応するサブベクトルをシーケンシャルに生成し、周期化コードベクトルを組み立てるＰＳＩ化ベクトル組立部とを備えるものである。
【００１０】また本発明（２）のピッチ同期化処理方式は、適応符号帳及び雑音符号帳を励振源として最適な信号系列の組を探索するＡ−ｂ−Ｓ型音声符号化方式における前記符号帳の読出ベクトルを所望のピッチ周期により周期化するピッチ同期化処理方式において、現時点より過去に遡る所定数の励振源サンプル信号をピッチベクトルとして保持するフレーム遅延部と、ピッチ周期の整数部及び小数部の各情報に基づき予め規定されたテーブルを参照して、フレーム遅延部のピッチベクトルから所定長の周期化ピッチベクトルを生成するためのサブベクトルの個数、サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長の各情報を生成するＰＳＩ化情報生成部と、ＰＳＩ化情報生成部の生成出力に基づきフレーム遅延部のピッチベクトルから各対応するサブベクトルをシーケンシャルに生成し、周期化ピッチベクトルを組み立てるＰＳＩ化ベクトル組立部とを備えるものである。
【００１１】
【作用】本発明（１）のピッチ同期化処理方式において、ＰＳＩ化情報生成部４１は、ピッチ周期の整数部lagi及び小数部lagfの各情報に基づき予め規定されたテーブル｛例えば図６（Ａ），（Ｂ）の各テーブル｝を参照して、結果として、雑音符号帳３のコードベクトルから所定長の周期（ＰＳＩ）化コードベクトルを生成するためのサブベクトルの個数elm 、各サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長 num［ｉ］の各情報を生成する。そして、ＰＳＩ化ベクトル組立部４５は、ＰＳＩ化情報生成部４１の生成出力に基づき雑音符号帳３から各対応するサブベクトルdata［ｊ］をシーケンシャルに生成し、周期（ＰＳＩ）化コードベクトルpsiwrd［ｋ］を組み立てる。
【００１２】本発明（１）によれば、ＰＳＩ化情報生成部４１は、予め規定されたテーブルを参照して、雑音符号帳３をアクセスするためのサブベクトルの個数elm と、サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長num ［ｉ］の系列を生成するので、実質的に小数部を含むようなピッチ周期の周期化コードベクトルを容易に組み立てることが可能となる。また、後段のＰＳＩ化ベクトル組立部（特にＤＳＰによるベクトル組立部）４５の処理負担が大幅に軽減される。かくして、演算量・メモリ量の削減化が図れ、装置の小型化・低消費電力化が望める。
【００１３】また本発明（２）のピッチ同期化処理方式において、フレーム遅延部（又は適応符号帳）１は、現時点より過去に遡る所定数の励振源サンプル信号をピッチベクトルとして保持する。ＰＳＩ化情報生成部４１は、ピッチ周期の整数部lagi及び小数部lagfの各情報に基づき予め規定されたテーブル｛例えば図８（Ａ），（Ｂ）の各テーブル｝を参照して、フレーム遅延部１のピッチベクトルから所定長の周期（ＰＳＩ）化ピッチベクトルを生成するためのサブベクトルの個数elm 、各サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長 num［ｉ］の各情報を生成する。そして、ＰＳＩ化ベクトル組立部４５は、ＰＳＩ化情報生成部４１の生成出力に基づきフレーム遅延部１のピッチベクトルから各対応するサブベクトルdata［ｊ］をシーケンシャルに生成し、周期（ＰＳＩ）化ピッチベクトルpsiwrd［ｋ］を組み立てる。
【００１４】本発明（２）によれば、ＰＳＩ化情報生成部４１は、予め規定されたテーブルを参照して、結果として、フレーム遅延部１をアクセスするためのサブベクトルの個数elm 、各サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長 num［ｉ］の系列を生成するので、実質的に小数部を含むようなピッチ周期の周期化ピッチベクトルを容易に組み立てることが可能となる。また、後段のＰＳＩ化ベクトル組立部（特にＤＳＰによるベクトル組立部）４５の処理負担が大幅に軽減される。かくして、演算量・メモリ量の削減化が図れ、装置の小型化・低消費電力化が望める。また、雑音符号帳３に対する上記ＰＳＩ化処理との間には、構成及びその制御アルゴリズムにおいて多くの共通性があるので、例えばＣＥＬＰ型音声符号器への適用例では、ＰＳＩ化情報生成部４１をスイッチ信号ｓｗにより切り替えてコードベクトル又はピッチベクトルの処理に共用することが可能となり、音声品質の改善と、装置の小型化・低消費電力化が同時に得られる。
【００１５】好ましくは本発明（３）においては、上記本発明（１）又は（２）において、生成すべきサブベクトルの個数elm を計数するカウンタと、ピッチ周期の小数部lagfの情報とカウンタ計数値i とで参照される各アドレスにその回に生成可能なサブベクトルのベクトル長の上限値lim の情報を記憶している上限値テーブルscb-tbl/acb-tbl とを備え、ＰＳＩ化情報生成部４１は、ピッチ周期の整数部lagiの情報と上限値テーブルからの各回の読出上限値 lim［ｉ］とを比較すると共に、ピッチ周期の整数部lagiの情報が上限値テーブルからのその回の読出上限値lim を上回ったことにより、その時点のカウンタ計数値i に基づきサブベクトルの個数elm を生成するものである。本発明（３）によれば、上記の様な上限値テーブルscb-tbl/acb-tbl を備える構成により、ピッチ周期が整数／小数によらず、所要のサブベクトルの個数elmを容易に生成できる。
【００１６】また好ましくは本発明（４）においては、上記本発明（３）において、ピッチ周期の小数部lagfの情報とカウンタの計数値i とで参照されるアドレスにピッチ周期の整数部の情報の補正値delta を記憶している補正テーブルscb-delta/acb-delta を備え、ＰＳＩ化情報生成部４１は、ピッチ周期の整数部lagiの情報を補正テーブルからのその回の読出補正値delta で補正した情報をサブベクトルのベクトル長 num［ｉ］の情報とする。本発明（４）によれば、上記の様な補正テーブルscb-delta/acb-delta を備える構成により、ピッチ周期が整数／小数によらず、毎回の所要のサブベクトル長num［ｉ］を容易に生成できる。
【００１７】また好ましくは本発明（５）においては、上記本発明（１）において、ＰＳＩ化ベクトル組立部４５は、ＰＳＩ化情報生成部４１が生成したサブベクトルの位相の情報に従って雑音符号帳３から対応する位相のサブベクトルの要素を生成する。従って、メモリの節約となる。
【００１８】また好ましくは本発明（６）においては、上記本発明（１）において、雑音符号帳３のコードベクトルに対して各所定分位相のずれたコードベクトルを記憶しているｓｃｂ用テーブル（拡張テーブル）４を備え、ＰＳＩ化情報生成部４１は、サブベクトル毎の要素の位相の情報を生成する代わりに、雑音符号帳３及びｓｃｂ用テーブルから前記位相の情報に対応するコードベクトルを読み出すためのアドレス情報adrs［ｉ] を生成し、かつＰＳＩ化ベクトル組立部４５は、前記アドレス情報adrs［ｉ] に従って対応するコードベクトルを読み出す。
【００１９】本発明（６）によれば、雑音符号帳３のコードベクトルに対して各所定分（例えば１／ｎサンプル分）位相のずれた内容のコードベクトルを記憶しているｓｃｂ用テーブル（拡張テーブル）４を備えるので、ＰＳＩ化情報生成部は、サブベクトル毎の要素の位相の情報を生成する代わりに、雑音符号帳及びｓｃｂ用テーブルから前記位相の情報に対応するコードベクトルを読み出すためのアドレス情報を容易に生成でき、かつＰＳＩ化ベクトル組立部は、前記アドレス情報に従って対応する位相のコードベクトルを容易に読み出せる。従って、ピッチ周期Ｌが小数値を持つ時の複雑なＰＳＩ化演算が大幅に削減される。
【００２０】また好ましくは本発明（７）においては、上記本発明（２）において、ＰＳＩ化ベクトル組立部４５は、ＰＳＩ化情報生成部４１が生成したサブベクトル毎の要素の位相の情報に従ってフレーム遅延部１のピッチベクトルから対応する位相のサブベクトルの要素を生成する。従って、メモリの節約となる。
【００２１】また好ましくは本発明（８）においては、上記本発明（２）において、フレーム遅延部１のピッチベクトルに対して各所定分位相のずれたピッチベクトルを記憶するａｃｂ用テーブル（拡張テーブル）５を備え、ＰＳＩ化情報生成部４１は、サブベクトル毎の要素の位相の情報を生成する代わりに、フレーム遅延部１及びａｃｂ用テーブル５から前記位相の情報に対応するピッチベクトルを読み出すためのアドレス情報adrs［ｉ] を生成し、かつＰＳＩ化ベクトル組立部４５は、前記アドレス情報adrs［ｉ] に従って対応するピッチベクトルを読み出す。
【００２２】本発明（８）によれば、フレーム遅延部１のピッチベクトルに対して各所定分（例えば１／ｎサンプル分）位相のずれた内容のコードベクトルを記憶しているａｃｂ用テーブル（拡張テーブル）５を備えるので、ＰＳＩ化情報生成部４１は、サブベクトル毎の要素の位相の情報を生成する代わりに、フレーム遅延部１及びａｃｂ用テーブル５から前記位相の情報に対応するピッチベクトルを読み出すためのアドレス情報adrs［ｉ] を容易に生成でき、かつＰＳＩ化ベクトル組立部４５は、前記アドレス情報adrs［ｉ] に従って対応するピッチベクトルを容易に読み出せる。従って、ピッチ周期Ｌが小数値を持つ時の複雑なＰＳＩ化演算が大幅に削減される。
【００２３】
【実施例】以下、添付図面に従って本発明による実施例を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。図２は実施例の音声符号装置の機能ブロック図で、図において１はフレーム遅延部（ＦＤＬ）、２1 はＲＡＭから成る適応符号帳、２2 はＲＯＭから成る固定符号帳、３1 ，３2 はＲＯＭから成る雑音符号帳、４1 ，４2 ，５1 ，５2 はＰＳＩ化処理部（ＰＳＩ）、６，９は加算器、７，８は乗算器、１０は線形予測分析部、１１は線形予測合成フィルタ、１２は減算器、１３は聴覚重み付波形歪み評価部、１４は符号化制御部、１５はセレクタである。
【００２４】本実施例の音声符号装置は、図１０と同様のＣＥＬＰ方式をベースにしたものであり、フレーム遅延部１及び符号帳２，３以外の各種機能ブロックは不図示のＤＳＰのファームウエアにより実現される。例えば図には４つのＰＳＩ化処理部４1 ，４2 ，５1 ，５2 を示したが、これらはＤＳＰのファームウエアにより必要な時に実現される。
【００２５】また、スイッチ信号ｓｗはＰＳＩ化処理部の処理の一部を変更するためのものであり、ｓｗ＝１はピッチベクトルＰのＰＳＩ化処理、ｓｗ＝０はコードベクトルＣのＰＳＩ化処理に夫々対応する。本実施例のＰＳＩ化処理の大部分はピッチベクトルＰ及びコードベクトルＣの処理に共通であり、よって効率良いＰＳＩ化処理が少ないメモリで実現される。
【００２６】始めに、コードベクトルＣのＰＳＩ化処理を説明する。この処理は、ＤＳＰが図５の雑音符号帳３及びｓｃｂ用（拡張）テーブル４と、図６の上限値テーブルscb-tbl 及び補正テーブルscb-delta を参照することで効率よく行われる。図５に雑音符号帳３及びｓｃｂ用テーブル４の構成を示す。なお、これらをまとめて雑音符号帳３と呼んでも良い。
【００２７】雑音符号帳３は基準となる位相のコードベクトルＣ0 を記憶しており、またｓｃｂ用テーブル４はコードベクトルＣ0 に対して１サンプル周期より短い時間分位相がオフセットした内容のコードベクトルＣ1/4 ，Ｃ-1/4，Ｃ-1/2を記憶している。即ち、アドレス４６〜１２５の８０個のコードベクトルＣ0 は図１０の雑音符号帳３０の内容と同一である。これに対してアドレス０〜４５の４６個のコードベクトルＣ1/4 は位相が１／４サンプル周期だけ遅れている。またアドレス１２６〜１７０の４５個のコードベクトルＣ-1/4は位相が１／４サンプル周期だけ進んでいる。更に、アドレス１７１〜２３５の６５個のコードベクトルＣ-1/2は位相が１／２サンプル周期だけ進んでいる。ｓｃｂ用テーブル４の各コードベクトルＣ1/4 ，Ｃ-1/4，Ｃ-1/2は基準となるコードベクトルＣ0 を夫々１／４，−１／４，−１／２サンプル周期だけ移相させた場合の補間演算により予め形成されている。雑音符号帳３及びｓｃｂ用テーブル４の行アドレスはインデックス番号nwrd＝０〜３１により共通に参照され、また列アドレスの読出開始位置はベースアドレスレジスタbase-adrs ＝０，４６，１２６，１７１で参照される。
【００２８】上記に加え、ＰＳＩ化処理の複雑な制御を簡単に実現するため、ピッチ周期値lagfと繰り返し番号ｉとに各回の読出上限値や読出要素数の補正値を対応させる微調整テーブルを採用した。図６（Ａ）に上限値テーブルscb-tbl の構成を示す。上限値テーブルscb-tbl は、雑音符号帳３又はｓｃｂ用テーブル４から１回に連続して読み出せるコードベクトル要素数の上限値をマトリックス状に記憶したもので、その行アドレスはレジスタlagf-pointで参照され、列アドレスは読出回数レジスタｉで参照される。
【００２９】レジスタlagf-pointには、後述の処理によりlagf×６が入力される。このlagfはピッチ周期Ｌの小数部を表すコードであり、lagf＝０＝「１／４」，lagf＝１＝「０」（即ち、整数に相当），lagf＝２＝「−１／４」，lagf＝３＝「−１／２」に夫々対応する。コードlagfに応じてレジスタlagf-point＝lagf×６＝０，６，１２，１８となる。
【００３０】一例として入力の最大ピッチ周期ＬMAX ＝９６とする。これは整数（lagf＝１）であり、lagf-point＝６に対応する。１回目（ｉ＝０）の読出上限値＝８０（ＰＳＩ化ベクトル長に相当）であるから、この場合は１回目で８０個のベクトル要素を読み出すと処理終了する。この場合のＰＳＩ化ベクトル長＝８０×１＝８０となる。
【００３１】また入力のピッチ周期Ｌ＝４０とすると、これも整数であり、lagf-point＝６に対応する。上記同様にして１回目（ｉ＝０）の上限値＝８０であるから、この場合は１回目でＬ＝４０＜８０により４０個のベクトル要素を読み出せる。しかし、２回目（ｉ＝１）の上限値＝４０であるから、２回目の読出ではＬ＝４０≦４０により残りの４０個のベクトル要素を読み出すと処理終了する。この場合のＰＳＩ化ベクトル長＝４０×２＝８０となる。
【００３２】更に、入力の最小ピッチ周期ＬMIN ＝１６とすると、これも整数であり、lagf-point＝６に対応する。この場合は、１回目（ｉ＝０）ではＬ＝１６＜８０により１６個を読み出せる。２回目（ｉ＝１）ではＬ＝１６＜４０により更に１６個を読み出せる。３回目（ｉ＝２）ではＬ＝１６＜２７により更に１６個を読み出せる。４回目（ｉ＝３）ではＬ＝１６＜２０により更に１６個を読み出せる。この時点で合計１６×４＝６４個を読み出している。しかし、５回目（ｉ＝４）の上限値＝１６であるから、Ｌ＝１６≦１６により残りの１６個のベクトル要素を読み出すと処理終了する。この場合のＰＳＩ化ベクトル長＝１６×５＝８０となる。
【００３３】入力のピッチ周期Ｌが小数部lagf＝０，２，３を有する場合は基本のサブコードベクトルＣ0 と位相のずれたサブコードベクトルＣ1/4 ，Ｃ-1/4，Ｃ-1/2とをつなげることで周期化を実現する。従って、テーブルscb-tbl の各上限値はlagf＝１の場合と異なる。上限値の各内容は予めlagf＝０，２，３の場合について夫々最適に計算され、図示の如くテーブルに記録されている。
【００３４】図６（Ｂ）に補正テーブルscb-delta の構成を示す。補正テーブルscb-delta は、雑音符号帳３又はｓｃｂ用テーブル４から１回に連続して読み出すコードベクトル要素数の補正値をマトリックス状に記憶したもので、上記と同様に、その行アドレスはレジスタlagf-pointで参照され、列アドレスは読出回数レジスタｉで参照される。
【００３５】lagf＝１（整数）の場合はピッチ周期Ｌの整数部lagiを補正する必要はない。従って、全読出回数ｉについて補正値＝０である。即ち、整数部lagiと同じ個数のコードベクトルを読み出す。lagf＝０，２，３の場合は、読出回数ｉに応じて予め補正値が図示の如く求められており、補正値＝１の時はlagi＋１の個数を読み出し、また補正値＝−１の時はlagi−１の個数を読み出す。
【００３６】図２に戻り、本実施例のＰＳＩ化処理部は、ＤＳＰの効率良い処理を考慮したことにより、図３のＰＳＩ化情報生成処理と、図４のＰＳＩ化ベクトル組立処理とに分けられている。図３に実施例のＰＳＩ化情報生成処理のフローチャートを示す。ＰＳＩ化情報生成処理では、ピッチ周期Ｌの整数部lagi及び小数部lagfとインデックス番号nwrdとに基づき、切出ベクトルの個数elm と、実アドレスadrs［ｉ］（ｉ＝０，１，２，…）及び読出要素数num ［ｉ］（ｉ＝０，１，２，…）の系列を生成する。ここでは、コードベクトルＣのＰＳＩ化処理を説明する。
【００３７】ステップＳ１ではスイッチｓｗ＝１か否かを判別する。ｓｗ＝０の場合はコードベクトルＣのＰＳＩ化処理を意味し、ステップＳ２の制御用テーブルの設定処理に進む。ステップＳ２では、レジスタtbl-point に上限値テーブルのベースアドレスscb-tbl をセットし、レジスタdelta-point に補正テーブルのベースアドレスscb-delta をセットし、そして、レジスタfracに「１」（lagf＝１：整数に相当）をセットする。
【００３８】ステップＳ３では、個数カウンタelm を「０」に初期化し、読出残数レジスタtmp にＰＳＩ化コードベクトル長の「８０」をセットし、そして、レジスタlagf-pointにlagf×６をセットする。ステップＳ４では、読出回数カウンタｉを「０」に初期化する。ステップＳ５では予め個数カウンタelm に＋１を行う。
【００３９】ステップＳ６ではスイッチｓｗ＝１か否かを判別する。ｓｗ＝０の場合はコードベクトルＣのＰＳＩ化処理を意味し、ステップＳ７のベースアドレス生成処理に進む。ステップＳ７では、fracの内容０〜３に従い、図５のレジスタbase-adrs に「０」，「４６」，「１２６」又は「１７１」のベースアドレスをセットする。最初はステップＳ２の処理によりfrac＝１であるので、base-adrs ＝４６である。これは図５のコードベクトルＣ0 の先頭番地（相対アドレス）を指している。
【００４０】ステップＳ８では切出ベクトルの実アドレスadrs［ｉ］を、adrs［ｉ］＝base-adrs ［frac］＋STEP×nwrdにより求める。ここで、STEP＝２３６（図５の符号帳の列サイズ）であり、nwrdはある時点のインデックス番号である。ステップＳ９では、ピッチ周期Ｌの整数部lagiが上限値テーブルscb-tbl の読出上限値以上か否かを判別する。ここで、＊（ ）は上限値テーブルscb-tbl のアドレス（tbl-point ＋lagf-point＋ｉ）が指す内容を意味しており、この内容は読出回数カウンタｉに従って変化する。
【００４１】整数部lagiが読出上限値を越えない場合は、ステップＳ１０に進み、切出要素数 num［ｉ］を、num［ｉ］＝lagi＋＊（delta-point ＋lagf-point＋ｉ）
により求める。ステップＳ１１ではレジスタfracの内容を、frac＝（frac＋lagf−１）＆０ｘ３により更新する。ここで、＆０ｘ３の項は（）内の演算結果の下位２ビット以外をマスクすることを意味する。
【００４２】ステップＳ１２では読出残数レジスタtmp の内容を、tmp ＝tmp − num［ｉ］
により更新する。ステップＳ１３では読出カウンタｉに＋１し、ステップＳ５に戻る。上記ステップＳ１１のfracは、上記ステップＳ７で示したように、図５の符号帳のどの位相のコードベクトルを切り出すかを決める制御情報であり、読出回数毎に変化する。表１にfracの遷移を示す。
【００４３】
【表１】
【００４４】また、表２にfracに対応するbase-adrs の遷移を示す。
【００４５】
【表２】
【００４６】lagf＝１（整数）の時は、毎回コードベクトルＣ0 からlagiに相当するベクトル要素数を繰り返し切り出せば良いので、fracは常に「１」である。従って、base-adrs は常に「４６」である。これに対して、lagf＝０（１／４）の場合は、fracは「１」，「０」，「３」，「２」，「１」と変化する。これに応じてbase-adrs は「４６」，「０」，「１７１」，「１２６」，「４６」と変化する。lagf＝２（−１／４），lagf＝３（−１／２）についても同様である。
【００４７】上記ステップＳ５〜Ｓ１３の処理を必要回数だけ繰り返し、やがて、ステップＳ９で整数部lagiが読出上限値以上と判別されると、ステップＳ１４に進み、その時点の num［ｉ］に読出残数tmp をセットし、処理を抜ける。上記の処理を、例えばピッチ周期Ｌ＝１６．２５の場合について具体的に説明する。Ｌ＝１６．２５はlagi＝１６，lagf＝０（１／４）に相当する。
【００４８】図６（Ａ）の上限値テーブルscb-tbl においては、lagf-point＝０の行が選択される。また、lagi＝１６により、読出回数カウンタｉは４まで、個数カウンタelm は５まで更新される。図６（Ｂ）の補正テーブルscb-delta においては、上記同様にしてlagf-point＝０の行が選択され、読出回数ｉ＝０〜４に対応する補正数の系列は「０，１，０，０，０」である。従って、各回の読出要素数num ［ｉ］の系列は「１６，１７，１６，１６，１５」となる。
【００４９】更に表２においては、lagf＝０の行が選択され、実アドレスadrs［ｉ］の系列は base-adrs「４６，０，１７１，１２６，４６」の系列に夫々（STEP×nwrd）を加えたものになる。以上により、lagi＝１６，lagf＝０（１／４）及びnwrdの入力から、サブベクトルの個数elm ＝５と、実アドレスadrs［ｉ］の系列「４６＋STEP×nwrd，０＋STEP×nwrd，１７１＋STEP×nwrd，１２６＋STEP×nwrd，４６＋STEP×nwrd」と、読出要素数num ［ｉ］の系列「１６，１７，１６，１６，１５」とが効率よく得られる。
【００５０】図４は実施例のＰＳＩ化ベクトル組立処理のフローチャートである。ＰＳＩ化ベクトル組立処理では、図５の符号帳からadrs［ｉ］，num ［ｉ］の各サブベクトルをシーケンシャルにelm 回読み出して不図示のメモリのアドレスpsiwrd［ｋ］に格納する。ステップＳ３１では読出回数カウンタｉ及び書込要素数カウンタｋを共に「０」に初期化する。ステップＳ３２では読出ベースアドレスレジスタpsi-partにadrs［ｉ］をセットする。ステップＳ３３では読出要素数カウンタｊを「０」に初期化する。ステップＳ３４〜Ｓ３６では図５の符号帳の実アドレスadrs［ｉ］から num［ｉ］個のベクトル要素を読み出し、これをメモリのpsiwrd［ｋ］に格納する。ステップＳ３７では読出回数カウンタｉに＋１し、ステップＳ３８ではｉ＝elm になるまで上記の処理を繰り返す。
【００５１】以上を上記の数値例（Ｌ＝１６．２５）の場合で具体的に説明すると、最初はコードベクトルＣ0 から１６個、次はコードベクトルＣ1/4 から１７個、次はコードベクトルＣ-1/2から１６個、次はコードベクトルＣ-1/4＝１６個、次はコードベクトルＣ0 から１５個の各ベクトル要素psi-part［ｊ］を切り出して、これらをメモリのpsiwrd［ｋ］に格納する。従って、得られたＰＳＩ化コードベクトルpsiwrd［ｋ］は実質的にＬ＝１６．２５のピッチ周期に同期している。
【００５２】次に、ピッチベクトルＰのＰＳＩ化処理を説明する。適応符号帳２のピッチベクトルＰについても上記と同様のＰＳＩ化処理（ａｃｂ処理）を行うことで音声品質の改善が図れる。図７は実施例の適応符号帳を説明する図である。ａｃｂ処理は、端的に言うと、現在の処理フレームの開始位置から過去にピッチ周期Ｌ（即ち、lagi＋lagf）だけ遡ったピッチベクトルＰの情報より現在のＰＳＩ化ピッチベクトルＰを生成する処理である。この処理を行うため、適応符号帳２（又はフレーム遅延部１）のアドレス４５〜１４０には現時点から過去に遡る９６サンプル分のピッチベクトルＰ0 が展開される。時間的には、アドレス４５の側が古く、アドレス１４０の側が新しい。
【００５３】図８（Ａ）に上限値テーブルacb-tbl の構成を示す。また図８（Ｂ）に補正テーブルacb-delta の構成を示す。これらのテーブの用い方は上記ｓｃｂ処理で説明したものと同様である。図３に戻り、ステップＳ１ではスイッチｓｗ＝１か否かを判別する。ｓｗ＝１の場合はピッチベクトルＰのＰＳＩ化処理を意味し、ステップＳ２１のａｃｂ用テーブル生成処理を行う。
【００５４】即ち、図７のフレーム遅延されたピッチベクトルＰ0 を基準とし、これより１／４サンプル周期分位相の遅れた４５個のピッチベクトルＰ1/4 を生成してこれらをａｃｂ用テーブルのアドレス０〜４４に展開記憶する。また１／４サンプル周期分位相の進んだ４５個のピッチベクトルＰ-1/4を生成してこれらをａｃｂ用テーブルのアドレス１４１〜１８５に展開記憶する。更に、１／２サンプル周期分位相の進んだ６５個のピッチベクトルＰ-1/2を生成してこれらをａｃｂ用テーブルのアドレス１８６〜２５０に展開記憶する。
【００５５】ステップＳ２２ではａｃｂ制御用テーブルの設定処理を行う。即ち、レジスタtbl-point に上限値テーブルのベースアドレスacb-tbl をセットし、レジスタdelta-point に補正テーブルのベースアドレスacb-delta をセットし、そして、レジスタfracにピッチ周期Ｌの小数部lagf（コード）をセットする。以下、ステップＳ３〜Ｓ５は上記コードベクトルに対するのと共通の処理を行い、ステップＳ６ではスイッチｓｗ＝１か否かを判別する。ｓｗ＝１の場合はピッチベクトルＰのＰＳＩ化処理を意味し、ステップＳ２３のベースアドレス生成処理に進む。
【００５６】即ち、ステップＳ２３では、fracの内容０〜３に従い、図７のレジスタbase-adrs に「４４」，「１４０」，「１８５」又は「２５０」のベースアドレスをセットする。これらは各ピッチベクトルＰ1/4 ，Ｐ0 ，Ｐ-1/4，Ｐ-1/2のエリアの末尾番地に対応している。最初は上記ステップＳ２２の処理によりfrac＝lagfであるので、base-adrs もlagfの内容に従う。
【００５７】ステップＳ２４ではａｃｂ用テーブルの切出ベクトルの先頭データが格納されている実アドレスadrs［ｉ］を、adrs［ｉ］＝ base-adrs［frac］−lagi＋１− acb-delta［ｉ］
により求める。即ち、adrs［ｉ］は末尾番地 base-adrs［frac］より（lagi−１）だけ過去に遡った番地から補正値 acb-delta［ｉ］を差し引いた番地である。
【００５８】続くステップＳ９，Ｓ１０は上記コードベクトルに対するのと共通の処理を行い、ステップＳ１１ではレジスタfracの内容を、frac＝（frac＋lagf−１）＆０ｘ３により更新する。表３にａｃｂ処理の場合のfracの遷移を示す。
【００５９】
【表３】
【００６０】また、表４にfracに対応するbase-adrs の遷移を示す。
【００６１】
【表４】
【００６２】こうして、ピッチベクトルＰについても、ピッチ周期Ｌの整数部lagi及び小数部lagfの情報に基づき、切出ベクトルの個数elm と、実アドレスadrs［ｉ］（ｉ＝０，１，２，…）及び読出要素数num ［ｉ］（ｉ＝０，１，２，…）の系列が生成される。従って、図４の共通のＰＩＳ化ベクトル組立処理によりＰＳＩ化ピッチベクトルを生成できる。
【００６３】以上は、図２のＰＳＩ化処理部４，５をＤＳＰのファームウエアにより実現する場合を述べた。本実施例によれば、複雑なＰＳＩ化情報生成処理が、上記拡張テーブルと制御用テーブルの採用により、簡単なテーブル参照と論理演算処理とで実現されている。従って、以下に示すような専用回路化による実現も容易に可能となる。
【００６４】図９は実施例のコードベクトルＣに対するＰＳＩ化処理部のブロック図で、図において４１はＰＳＩ化情報生成部、４２は elm生成部、４３は num［ｉ］生成部、４４はadrs［ｉ］生成部、４５はＰＳＩ化ベクトル組立部である。elm生成部４２において、カウンタ４２１はリセット信号XRSTによりリセットされ、その後のタイミングクロック信号TCLKを計数する。カウンタ４２１の出力は読出回数の計数値ｉである。上限値テーブル４２２はlagfとｉで参照するアドレスより読出上限値lim を読み出す。コンパレータ４２３はlagiとlim とを比較し、lagi＜lim の間はカウンタ４２１の計数を付勢する。こうして、各TCLKのタイミングにｉをインクリメントし、やがてlagi≧lim を満足すると、ＰＳＩ化処理終了信号end をアクティブにする。これによりｉのインクリメントも停止し、該ｉに加算器４２４で「１」を加えたものがサブベクトルの個数elm である。
【００６５】adrs［ｉ］生成部４４において、frac更新部441 はリセット信号XRSTのタイミングにfrac＝プリセット情報 PRS（この例では PRS＝１）をセットされ、その後は各TCLKのタイミングにfracを、frac＝（frac＋lagf−１）＆0x3 により更新する。更に、base-adrs 変換テーブル４４２はfracの系列をbase-adrs ( ０，４６，１２６又は１７１）の系列に変換し、これらに加算器４４３でSTEP×nwrdを加えたものが実アドレスadrs［ｉ］の系列である。
【００６６】num［ｉ］生成部４３において、補正テーブル４３１はlagfとｉで参照するアドレスよりlagiに対する補正値delta を読み出す。加算器４３２はlagiにdeltaを加えて num［ｉ］の系列を生成する。一方、レジスタ４３４は始めに tmp＝ＰＳＩ化フレーム長の所定値 FRL（この例では FRL＝８０）をセットされ、その後はその出力を減算器４３３出力の tmp＝ tmp− num［ｉ］により更新する。セレクタ４３５は、コンパレータ４２３の判別出力がlagi＜lim の区間は加算器４３２の出力の num［ｉ］の系列を選択出力し、判別出力がlagi≧lim を満足するとその時点のレジスタ４３４の出力の読出残数 tmpを選択出力する。セレクタ４３５の出力が各回で読み出すべきサブベクトルの要素数 num［ｉ］の系列である。
【００６７】本実施例のＰＳＩ化情報生成部４１によれば、lagi，lagf，nwrdを入力とし、外部より簡単なタイミング信号XRST，TCLKを加えるだけで、サブベクトルの個数elm と、実アドレスadrs［ｉ］及び要素数 num［ｉ］の系列が自動的に得られる。各出力信号elm ，adrs［ｉ］， num［ｉ］はＤＳＰが図４のファームウエア処理でＰＳＩ化ベクトルpsiwrd［ｋ］を組み立てるのに好適な形をしており、しかも、図４のＰＳＩ化ベクトル組立処理のオーバヘッドは少ない。従って、ハードウエアによるＰＳＩ化情報生成部４１と、ファームウエアによるＰＳＩ化ベクトル組立部とのペアにより、効率よいＰＳＩ化処理部４を実現できる。
【００６８】なお、図示しないが、ピッチベクトルＰに対するＰＳＩ化処理部も図３の処理アルゴリズムに従い容易にハードウエア化できる。更に、コードベクトルＣとピッチベクトルＰとに対応する各専用部分（即ち、制御用テーブルｓｃｂ，ａｃｂ等）を夫々個別に設け、これらをスイッチ信号ｓｗで選択するようにすれば、コードベクトルＣ及びピッチベクトルＰに共通なハードウエアによるＰＳＩ化処理部を形成できる。
【００６９】ところで、上記ＰＳＩ化情報生成部４１に加え、ＰＳＩ化ベクトル組立部４５も図９に示す如く専用回路化すれば、更に効率よいＰＳＩ化処理部４／５を実現できる。ＰＳＩ化ベクトル組立部４５において、カウンタ４５１及びダウンカウンタ４５２は始めはリセット信号XRSTによりリセットされる。その後、最初のTCLKが発生すると、最初のadrs［ｉ］をカウンタ４５１にロードし、同時に最初の num［ｉ］をダウンカウンタ４５２にロードする。これによりダウンカウンタ４５２のボロー信号BOはＬ（ノンアクティブ）となり、カウンタ４５１，４５２は計数可能となる。しかる後、カウンタ４５１は外部のリードクロック信号RCLKによりアップカウントして符号帳から最初のサブベクトルpsi-part［ｊ］を読み出す。一方、ダウンカウンタ４５２は同リードクロック信号RCLKによりカウントダウンし、最初の num［ｉ］分を計数する。この区間は不図示の外部メモリの書込イネーブル信号WCKE/ がＬ（アクティブ）となり、外部メモリにＰＳＩ化サブベクトルpsiward ［ｋ］が書き込まれる。やがてボロー信号BOがＨ（アクティブ）になると、そのサイクルの読／書を停止する。
【００７０】次のTCLKが発生すると、２番目のadrs［ｉ］， num［ｉ］について上記同様の処理を行い、これを必要な回数繰り返す。やがて、end がアクティブになると、その読／書サイクルを終了後、ＰＳＩ化処理を終了する。本実施例によれば、ＰＳＩ化情報の生成と同時に、ＰＳＩ化ベクトルの組立が進行する。従って、elm を生成する必要はなく、加算器４２４等のハードウエアを省略できる。しかも、ハードウエア処理によりＰＳＩ化ベクトルpsiward ［ｋ］が一挙に生成されるので、ＤＳＰの処理負担も少なく、処理効率が良い。
【００７１】なお、上記本発明に好適なる複数の実施例を述べたが、本発明思想を逸脱しない範囲内で、構成及び制御の様々な変更が行えることは言うまでも無い。
【００７２】
【発明の効果】以上述べた如く本発明によれば、符号帳用拡張テーブルと該テーブルを利用した簡単な論理演算アルゴリズムの採用により効率良いＰＳＩ化処理を実現できる。また、論理演算アルゴリズムの一部又は全部を専用回路化することで、更に効率的なＰＳＩ化処理を実現できる。
【図面の簡単な説明】
【図１】図１は本発明の原理を説明する図である。
【図２】図２は実施例の音声符号装置のブロック図である。
【図３】図３は実施例のＰＳＩ化情報生成処理のフローチャートである。
【図４】図４は実施例のＰＳＩ化ベクトル組立処理のフローチャートである。
【図５】図５は実施例の雑音符号帳を説明する図である。
【図６】図６は実施例のｓｃｂ制御用テーブルを説明する図である。
【図７】図７は実施例の適応符号帳を説明する図である。
【図８】図８は実施例のａｃｂ制御用テーブルを説明する図である。
【図９】図９は実施例のＰＳＩ化処理部のブロック図である。
【図１０】図１０は従来技術を説明する図である。
【符号の説明】
４１ ＰＳＩ化情報生成部
４５ ＰＳＩ化ベクトル組立部
【０００１】
【産業上の利用分野】本発明はピッチ同期化処理方式に関し、更に詳しくは適応符号帳及び雑音符号帳を励振源として最適な信号系列の組を探索するＣＥＬＰ（Code Excited Linear Predictive Coding ）型符号方式における前記符号帳の読出ベクトルを当該フレームについて先に抽出済のピッチ周期により周期化するピッチ同期化処理方式に関する。
【０００２】ＣＥＬＰ型音声符号器は企業内通信やディジタル移動体無線通信等において音声品質を保ちつつ大幅な情報圧縮を実現するものとして要望が高まっており、実用性の高い４〜１６kbpsの伝送速度において音声品質の一層の改善が望まれている。特に、ディジタル移動体通信のハーフレート方式（５．６kbps）における音声コーデック（ＰＳＩ−ＣＥＬＰ）の実現においては、併せて装置の小型化、低消費電力化が強く要求されており、そのためにはＤＳＰ（Digital Signal Processor）のファームウェアの高効率（少ない演算量、少ないメモリ量）な実現が欠かせない。
【０００３】
【従来の技術】図１０は従来技術を説明する図である。図１０（Ａ）は従来のＣＥＬＰ型音声符号器の機能ブロック図で、図において１は１フレーム前の駆動音源信号を保持するフレーム遅延部（ＦＬＤ）、２０1は駆動音源信号の周期的成分（ピッチベクトルＰ）を記憶する適応符号帳、２０2 は駆動音源信号の周期的成分を記憶している固定符号帳、３０1 ，３０2 は駆動音源信号を生成するための非周期成分（コードベクトルＣ）を記憶している雑音（ストカスティック）符号帳、６，９は加算器、７，８は乗算器、１０は線形予測分析部、１１は線形予測合成フィルタ、１２は減算器、１３は聴覚重み付波形歪み評価部、１４は符号化制御部、１５はセレクタである。
【０００４】線形予測分析部１０は、音声の入力信号を一定長（例えば８０サンプル）のフレーム毎に線形予測分析を行い、重み付けベクトルＡを生成する。しかる後、符号化制御部１４は符号帳２０，３０にインデックス番号nward を与えてピッチベクトルＰ及びコードベクトルＣを読み出し、これらにピッチゲインｂ及びコードゲインｇを夫々乗算して駆動音源信号（bP＋gC）を形成する。更に、線形予測合成フィルタ１１は駆動音源信号（bP＋gC）にベクトルＡによる重み付けをして再生音声信号（ＡbP＋ＡgC）を形成し、減算器１２は音声の入力信号と再生音声信号（ＡbP＋ＡgC）との差を求めて誤差信号ｅを形成する。更に、この誤差信号ｅを聴覚重み付波形歪み評価部１３で評価し、その結果を符号化制御部１４にフィードバックする。更に、符号化制御部１４は、上記を繰り返すことにより波形歪みを最小とするようなピッチベクトルＰ及びコードベクトルＣの組を探索し、得られたインデックス番号及び線形予測パラメータ（ゲインパラメータ等）を伝送する。
【０００５】ところで、ディジタル移動体通信システムのハーフレート（５．６kbps）方式においては、ＰＳＩ−ＣＥＬＰ（ピッチ同期励振源駆動線形予測）方式が音声符号化仕様として規格化されている。本方式の主要技術として、雑音符号帳３０のコードベクトルＣを当該フレームで先に抽出済のピッチ周期Ｌで周期化するピッチ同期化（ＰＳＩ化）処理がある。
【０００６】図１０（Ｂ）にＰＳＩ化処理の原理を示す。ＰＳＩ化処理とは、ある時点のピッチ周期がＬ（但し、Ｌ＜Ｎ）である時に、雑音符号帳３０のインデックス番号ｉに対応する長さＮのコードベクトルＣi ［０］〜Ｃi ［Ｎ−１］より、長さＬのサブコードベクトルＣi ［０］〜Ｃi ［Ｌ−１］を必要な回数だけ切り出し、これらを長さＮのＰＳＩ化コードベクトルＣに組み立てる処理を言う。このようなＰＳＩ化処理を行うことで、ハーフレート方式における音声品質の改善が得られる。
【０００７】
【発明が解決しようとする課題】しかし、このＰＳＩ処理の実現には、複雑なアドレッシング制御により雑音符号帳３０から長さＬのサブコードベクトルを繰り返し切り出す必要がある。例えば移動体通信への適用領域では、このＰＳＩ化機能をＤＳＰにより実現することになるが、現在では回路規模を小さく抑えられる固定小数点演算方式が主流であり、データ長や命令長も１６bit 等に制限されている。この１６bit 命令長では、アドレッシング機能の制約によりＰＳＩ化処理の様なランダムメモリアクセス処理には多大なオーバヘッドサイクルが必要となる。例えば、この処理を何らの工夫もなく普通に行うと、作業メモリとして３２×８０＝２５６０＝２Ｋwordの領域が必要となり、演算量・メモリ量の両面での膨大な所要量が問題となる。このことは、小型・低消費電力な装置実現において大きな障害となる。
【０００８】しかも、実際のＰＳＩ化処理では、ピッチ周期Ｌが小数値を持つため、図１０（Ｂ）に示す様な単純な切出し作業では実現できず、繰返しブロックの要素数や先頭データの読出位置が微妙に変化する。本発明の目的は、簡単な構成及び制御アルゴリズムで効率良いＰＳＩ化処理を実現できるピッチ同期化処理方式を提供することにある。
【０００９】
【課題を解決するための手段】上記の課題は例えば図１の構成により解決される。即ち、本発明（１）のピッチ同期化処理方式は、適応符号帳及び雑音符号帳を励振源として最適な信号系列の組を探索するＡ−ｂ−Ｓ型音声符号化方式における前記符号帳の読出ベクトルを所望のピッチ周期により周期化するピッチ同期化処理方式において、ピッチ周期の整数部及び小数部の各情報に基づき予め規定されたテーブルを参照して、雑音符号帳のコードベクトルから所定長の周期化コードベクトルを生成するためのサブベクトルの個数、サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長の各情報を生成するＰＳＩ化情報生成部と、ＰＳＩ化情報生成部の生成出力に基づき雑音符号帳から各対応するサブベクトルをシーケンシャルに生成し、周期化コードベクトルを組み立てるＰＳＩ化ベクトル組立部とを備えるものである。
【００１０】また本発明（２）のピッチ同期化処理方式は、適応符号帳及び雑音符号帳を励振源として最適な信号系列の組を探索するＡ−ｂ−Ｓ型音声符号化方式における前記符号帳の読出ベクトルを所望のピッチ周期により周期化するピッチ同期化処理方式において、現時点より過去に遡る所定数の励振源サンプル信号をピッチベクトルとして保持するフレーム遅延部と、ピッチ周期の整数部及び小数部の各情報に基づき予め規定されたテーブルを参照して、フレーム遅延部のピッチベクトルから所定長の周期化ピッチベクトルを生成するためのサブベクトルの個数、サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長の各情報を生成するＰＳＩ化情報生成部と、ＰＳＩ化情報生成部の生成出力に基づきフレーム遅延部のピッチベクトルから各対応するサブベクトルをシーケンシャルに生成し、周期化ピッチベクトルを組み立てるＰＳＩ化ベクトル組立部とを備えるものである。
【００１１】
【作用】本発明（１）のピッチ同期化処理方式において、ＰＳＩ化情報生成部４１は、ピッチ周期の整数部lagi及び小数部lagfの各情報に基づき予め規定されたテーブル｛例えば図６（Ａ），（Ｂ）の各テーブル｝を参照して、結果として、雑音符号帳３のコードベクトルから所定長の周期（ＰＳＩ）化コードベクトルを生成するためのサブベクトルの個数elm 、各サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長 num［ｉ］の各情報を生成する。そして、ＰＳＩ化ベクトル組立部４５は、ＰＳＩ化情報生成部４１の生成出力に基づき雑音符号帳３から各対応するサブベクトルdata［ｊ］をシーケンシャルに生成し、周期（ＰＳＩ）化コードベクトルpsiwrd［ｋ］を組み立てる。
【００１２】本発明（１）によれば、ＰＳＩ化情報生成部４１は、予め規定されたテーブルを参照して、雑音符号帳３をアクセスするためのサブベクトルの個数elm と、サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長num ［ｉ］の系列を生成するので、実質的に小数部を含むようなピッチ周期の周期化コードベクトルを容易に組み立てることが可能となる。また、後段のＰＳＩ化ベクトル組立部（特にＤＳＰによるベクトル組立部）４５の処理負担が大幅に軽減される。かくして、演算量・メモリ量の削減化が図れ、装置の小型化・低消費電力化が望める。
【００１３】また本発明（２）のピッチ同期化処理方式において、フレーム遅延部（又は適応符号帳）１は、現時点より過去に遡る所定数の励振源サンプル信号をピッチベクトルとして保持する。ＰＳＩ化情報生成部４１は、ピッチ周期の整数部lagi及び小数部lagfの各情報に基づき予め規定されたテーブル｛例えば図８（Ａ），（Ｂ）の各テーブル｝を参照して、フレーム遅延部１のピッチベクトルから所定長の周期（ＰＳＩ）化ピッチベクトルを生成するためのサブベクトルの個数elm 、各サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長 num［ｉ］の各情報を生成する。そして、ＰＳＩ化ベクトル組立部４５は、ＰＳＩ化情報生成部４１の生成出力に基づきフレーム遅延部１のピッチベクトルから各対応するサブベクトルdata［ｊ］をシーケンシャルに生成し、周期（ＰＳＩ）化ピッチベクトルpsiwrd［ｋ］を組み立てる。
【００１４】本発明（２）によれば、ＰＳＩ化情報生成部４１は、予め規定されたテーブルを参照して、結果として、フレーム遅延部１をアクセスするためのサブベクトルの個数elm 、各サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長 num［ｉ］の系列を生成するので、実質的に小数部を含むようなピッチ周期の周期化ピッチベクトルを容易に組み立てることが可能となる。また、後段のＰＳＩ化ベクトル組立部（特にＤＳＰによるベクトル組立部）４５の処理負担が大幅に軽減される。かくして、演算量・メモリ量の削減化が図れ、装置の小型化・低消費電力化が望める。また、雑音符号帳３に対する上記ＰＳＩ化処理との間には、構成及びその制御アルゴリズムにおいて多くの共通性があるので、例えばＣＥＬＰ型音声符号器への適用例では、ＰＳＩ化情報生成部４１をスイッチ信号ｓｗにより切り替えてコードベクトル又はピッチベクトルの処理に共用することが可能となり、音声品質の改善と、装置の小型化・低消費電力化が同時に得られる。
【００１５】好ましくは本発明（３）においては、上記本発明（１）又は（２）において、生成すべきサブベクトルの個数elm を計数するカウンタと、ピッチ周期の小数部lagfの情報とカウンタ計数値i とで参照される各アドレスにその回に生成可能なサブベクトルのベクトル長の上限値lim の情報を記憶している上限値テーブルscb-tbl/acb-tbl とを備え、ＰＳＩ化情報生成部４１は、ピッチ周期の整数部lagiの情報と上限値テーブルからの各回の読出上限値 lim［ｉ］とを比較すると共に、ピッチ周期の整数部lagiの情報が上限値テーブルからのその回の読出上限値lim を上回ったことにより、その時点のカウンタ計数値i に基づきサブベクトルの個数elm を生成するものである。本発明（３）によれば、上記の様な上限値テーブルscb-tbl/acb-tbl を備える構成により、ピッチ周期が整数／小数によらず、所要のサブベクトルの個数elmを容易に生成できる。
【００１６】また好ましくは本発明（４）においては、上記本発明（３）において、ピッチ周期の小数部lagfの情報とカウンタの計数値i とで参照されるアドレスにピッチ周期の整数部の情報の補正値delta を記憶している補正テーブルscb-delta/acb-delta を備え、ＰＳＩ化情報生成部４１は、ピッチ周期の整数部lagiの情報を補正テーブルからのその回の読出補正値delta で補正した情報をサブベクトルのベクトル長 num［ｉ］の情報とする。本発明（４）によれば、上記の様な補正テーブルscb-delta/acb-delta を備える構成により、ピッチ周期が整数／小数によらず、毎回の所要のサブベクトル長num［ｉ］を容易に生成できる。
【００１７】また好ましくは本発明（５）においては、上記本発明（１）において、ＰＳＩ化ベクトル組立部４５は、ＰＳＩ化情報生成部４１が生成したサブベクトルの位相の情報に従って雑音符号帳３から対応する位相のサブベクトルの要素を生成する。従って、メモリの節約となる。
【００１８】また好ましくは本発明（６）においては、上記本発明（１）において、雑音符号帳３のコードベクトルに対して各所定分位相のずれたコードベクトルを記憶しているｓｃｂ用テーブル（拡張テーブル）４を備え、ＰＳＩ化情報生成部４１は、サブベクトル毎の要素の位相の情報を生成する代わりに、雑音符号帳３及びｓｃｂ用テーブルから前記位相の情報に対応するコードベクトルを読み出すためのアドレス情報adrs［ｉ] を生成し、かつＰＳＩ化ベクトル組立部４５は、前記アドレス情報adrs［ｉ] に従って対応するコードベクトルを読み出す。
【００１９】本発明（６）によれば、雑音符号帳３のコードベクトルに対して各所定分（例えば１／ｎサンプル分）位相のずれた内容のコードベクトルを記憶しているｓｃｂ用テーブル（拡張テーブル）４を備えるので、ＰＳＩ化情報生成部は、サブベクトル毎の要素の位相の情報を生成する代わりに、雑音符号帳及びｓｃｂ用テーブルから前記位相の情報に対応するコードベクトルを読み出すためのアドレス情報を容易に生成でき、かつＰＳＩ化ベクトル組立部は、前記アドレス情報に従って対応する位相のコードベクトルを容易に読み出せる。従って、ピッチ周期Ｌが小数値を持つ時の複雑なＰＳＩ化演算が大幅に削減される。
【００２０】また好ましくは本発明（７）においては、上記本発明（２）において、ＰＳＩ化ベクトル組立部４５は、ＰＳＩ化情報生成部４１が生成したサブベクトル毎の要素の位相の情報に従ってフレーム遅延部１のピッチベクトルから対応する位相のサブベクトルの要素を生成する。従って、メモリの節約となる。
【００２１】また好ましくは本発明（８）においては、上記本発明（２）において、フレーム遅延部１のピッチベクトルに対して各所定分位相のずれたピッチベクトルを記憶するａｃｂ用テーブル（拡張テーブル）５を備え、ＰＳＩ化情報生成部４１は、サブベクトル毎の要素の位相の情報を生成する代わりに、フレーム遅延部１及びａｃｂ用テーブル５から前記位相の情報に対応するピッチベクトルを読み出すためのアドレス情報adrs［ｉ] を生成し、かつＰＳＩ化ベクトル組立部４５は、前記アドレス情報adrs［ｉ] に従って対応するピッチベクトルを読み出す。
【００２２】本発明（８）によれば、フレーム遅延部１のピッチベクトルに対して各所定分（例えば１／ｎサンプル分）位相のずれた内容のコードベクトルを記憶しているａｃｂ用テーブル（拡張テーブル）５を備えるので、ＰＳＩ化情報生成部４１は、サブベクトル毎の要素の位相の情報を生成する代わりに、フレーム遅延部１及びａｃｂ用テーブル５から前記位相の情報に対応するピッチベクトルを読み出すためのアドレス情報adrs［ｉ] を容易に生成でき、かつＰＳＩ化ベクトル組立部４５は、前記アドレス情報adrs［ｉ] に従って対応するピッチベクトルを容易に読み出せる。従って、ピッチ周期Ｌが小数値を持つ時の複雑なＰＳＩ化演算が大幅に削減される。
【００２３】
【実施例】以下、添付図面に従って本発明による実施例を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。図２は実施例の音声符号装置の機能ブロック図で、図において１はフレーム遅延部（ＦＤＬ）、２1 はＲＡＭから成る適応符号帳、２2 はＲＯＭから成る固定符号帳、３1 ，３2 はＲＯＭから成る雑音符号帳、４1 ，４2 ，５1 ，５2 はＰＳＩ化処理部（ＰＳＩ）、６，９は加算器、７，８は乗算器、１０は線形予測分析部、１１は線形予測合成フィルタ、１２は減算器、１３は聴覚重み付波形歪み評価部、１４は符号化制御部、１５はセレクタである。
【００２４】本実施例の音声符号装置は、図１０と同様のＣＥＬＰ方式をベースにしたものであり、フレーム遅延部１及び符号帳２，３以外の各種機能ブロックは不図示のＤＳＰのファームウエアにより実現される。例えば図には４つのＰＳＩ化処理部４1 ，４2 ，５1 ，５2 を示したが、これらはＤＳＰのファームウエアにより必要な時に実現される。
【００２５】また、スイッチ信号ｓｗはＰＳＩ化処理部の処理の一部を変更するためのものであり、ｓｗ＝１はピッチベクトルＰのＰＳＩ化処理、ｓｗ＝０はコードベクトルＣのＰＳＩ化処理に夫々対応する。本実施例のＰＳＩ化処理の大部分はピッチベクトルＰ及びコードベクトルＣの処理に共通であり、よって効率良いＰＳＩ化処理が少ないメモリで実現される。
【００２６】始めに、コードベクトルＣのＰＳＩ化処理を説明する。この処理は、ＤＳＰが図５の雑音符号帳３及びｓｃｂ用（拡張）テーブル４と、図６の上限値テーブルscb-tbl 及び補正テーブルscb-delta を参照することで効率よく行われる。図５に雑音符号帳３及びｓｃｂ用テーブル４の構成を示す。なお、これらをまとめて雑音符号帳３と呼んでも良い。
【００２７】雑音符号帳３は基準となる位相のコードベクトルＣ0 を記憶しており、またｓｃｂ用テーブル４はコードベクトルＣ0 に対して１サンプル周期より短い時間分位相がオフセットした内容のコードベクトルＣ1/4 ，Ｃ-1/4，Ｃ-1/2を記憶している。即ち、アドレス４６〜１２５の８０個のコードベクトルＣ0 は図１０の雑音符号帳３０の内容と同一である。これに対してアドレス０〜４５の４６個のコードベクトルＣ1/4 は位相が１／４サンプル周期だけ遅れている。またアドレス１２６〜１７０の４５個のコードベクトルＣ-1/4は位相が１／４サンプル周期だけ進んでいる。更に、アドレス１７１〜２３５の６５個のコードベクトルＣ-1/2は位相が１／２サンプル周期だけ進んでいる。ｓｃｂ用テーブル４の各コードベクトルＣ1/4 ，Ｃ-1/4，Ｃ-1/2は基準となるコードベクトルＣ0 を夫々１／４，−１／４，−１／２サンプル周期だけ移相させた場合の補間演算により予め形成されている。雑音符号帳３及びｓｃｂ用テーブル４の行アドレスはインデックス番号nwrd＝０〜３１により共通に参照され、また列アドレスの読出開始位置はベースアドレスレジスタbase-adrs ＝０，４６，１２６，１７１で参照される。
【００２８】上記に加え、ＰＳＩ化処理の複雑な制御を簡単に実現するため、ピッチ周期値lagfと繰り返し番号ｉとに各回の読出上限値や読出要素数の補正値を対応させる微調整テーブルを採用した。図６（Ａ）に上限値テーブルscb-tbl の構成を示す。上限値テーブルscb-tbl は、雑音符号帳３又はｓｃｂ用テーブル４から１回に連続して読み出せるコードベクトル要素数の上限値をマトリックス状に記憶したもので、その行アドレスはレジスタlagf-pointで参照され、列アドレスは読出回数レジスタｉで参照される。
【００２９】レジスタlagf-pointには、後述の処理によりlagf×６が入力される。このlagfはピッチ周期Ｌの小数部を表すコードであり、lagf＝０＝「１／４」，lagf＝１＝「０」（即ち、整数に相当），lagf＝２＝「−１／４」，lagf＝３＝「−１／２」に夫々対応する。コードlagfに応じてレジスタlagf-point＝lagf×６＝０，６，１２，１８となる。
【００３０】一例として入力の最大ピッチ周期ＬMAX ＝９６とする。これは整数（lagf＝１）であり、lagf-point＝６に対応する。１回目（ｉ＝０）の読出上限値＝８０（ＰＳＩ化ベクトル長に相当）であるから、この場合は１回目で８０個のベクトル要素を読み出すと処理終了する。この場合のＰＳＩ化ベクトル長＝８０×１＝８０となる。
【００３１】また入力のピッチ周期Ｌ＝４０とすると、これも整数であり、lagf-point＝６に対応する。上記同様にして１回目（ｉ＝０）の上限値＝８０であるから、この場合は１回目でＬ＝４０＜８０により４０個のベクトル要素を読み出せる。しかし、２回目（ｉ＝１）の上限値＝４０であるから、２回目の読出ではＬ＝４０≦４０により残りの４０個のベクトル要素を読み出すと処理終了する。この場合のＰＳＩ化ベクトル長＝４０×２＝８０となる。
【００３２】更に、入力の最小ピッチ周期ＬMIN ＝１６とすると、これも整数であり、lagf-point＝６に対応する。この場合は、１回目（ｉ＝０）ではＬ＝１６＜８０により１６個を読み出せる。２回目（ｉ＝１）ではＬ＝１６＜４０により更に１６個を読み出せる。３回目（ｉ＝２）ではＬ＝１６＜２７により更に１６個を読み出せる。４回目（ｉ＝３）ではＬ＝１６＜２０により更に１６個を読み出せる。この時点で合計１６×４＝６４個を読み出している。しかし、５回目（ｉ＝４）の上限値＝１６であるから、Ｌ＝１６≦１６により残りの１６個のベクトル要素を読み出すと処理終了する。この場合のＰＳＩ化ベクトル長＝１６×５＝８０となる。
【００３３】入力のピッチ周期Ｌが小数部lagf＝０，２，３を有する場合は基本のサブコードベクトルＣ0 と位相のずれたサブコードベクトルＣ1/4 ，Ｃ-1/4，Ｃ-1/2とをつなげることで周期化を実現する。従って、テーブルscb-tbl の各上限値はlagf＝１の場合と異なる。上限値の各内容は予めlagf＝０，２，３の場合について夫々最適に計算され、図示の如くテーブルに記録されている。
【００３４】図６（Ｂ）に補正テーブルscb-delta の構成を示す。補正テーブルscb-delta は、雑音符号帳３又はｓｃｂ用テーブル４から１回に連続して読み出すコードベクトル要素数の補正値をマトリックス状に記憶したもので、上記と同様に、その行アドレスはレジスタlagf-pointで参照され、列アドレスは読出回数レジスタｉで参照される。
【００３５】lagf＝１（整数）の場合はピッチ周期Ｌの整数部lagiを補正する必要はない。従って、全読出回数ｉについて補正値＝０である。即ち、整数部lagiと同じ個数のコードベクトルを読み出す。lagf＝０，２，３の場合は、読出回数ｉに応じて予め補正値が図示の如く求められており、補正値＝１の時はlagi＋１の個数を読み出し、また補正値＝−１の時はlagi−１の個数を読み出す。
【００３６】図２に戻り、本実施例のＰＳＩ化処理部は、ＤＳＰの効率良い処理を考慮したことにより、図３のＰＳＩ化情報生成処理と、図４のＰＳＩ化ベクトル組立処理とに分けられている。図３に実施例のＰＳＩ化情報生成処理のフローチャートを示す。ＰＳＩ化情報生成処理では、ピッチ周期Ｌの整数部lagi及び小数部lagfとインデックス番号nwrdとに基づき、切出ベクトルの個数elm と、実アドレスadrs［ｉ］（ｉ＝０，１，２，…）及び読出要素数num ［ｉ］（ｉ＝０，１，２，…）の系列を生成する。ここでは、コードベクトルＣのＰＳＩ化処理を説明する。
【００３７】ステップＳ１ではスイッチｓｗ＝１か否かを判別する。ｓｗ＝０の場合はコードベクトルＣのＰＳＩ化処理を意味し、ステップＳ２の制御用テーブルの設定処理に進む。ステップＳ２では、レジスタtbl-point に上限値テーブルのベースアドレスscb-tbl をセットし、レジスタdelta-point に補正テーブルのベースアドレスscb-delta をセットし、そして、レジスタfracに「１」（lagf＝１：整数に相当）をセットする。
【００３８】ステップＳ３では、個数カウンタelm を「０」に初期化し、読出残数レジスタtmp にＰＳＩ化コードベクトル長の「８０」をセットし、そして、レジスタlagf-pointにlagf×６をセットする。ステップＳ４では、読出回数カウンタｉを「０」に初期化する。ステップＳ５では予め個数カウンタelm に＋１を行う。
【００３９】ステップＳ６ではスイッチｓｗ＝１か否かを判別する。ｓｗ＝０の場合はコードベクトルＣのＰＳＩ化処理を意味し、ステップＳ７のベースアドレス生成処理に進む。ステップＳ７では、fracの内容０〜３に従い、図５のレジスタbase-adrs に「０」，「４６」，「１２６」又は「１７１」のベースアドレスをセットする。最初はステップＳ２の処理によりfrac＝１であるので、base-adrs ＝４６である。これは図５のコードベクトルＣ0 の先頭番地（相対アドレス）を指している。
【００４０】ステップＳ８では切出ベクトルの実アドレスadrs［ｉ］を、adrs［ｉ］＝base-adrs ［frac］＋STEP×nwrdにより求める。ここで、STEP＝２３６（図５の符号帳の列サイズ）であり、nwrdはある時点のインデックス番号である。ステップＳ９では、ピッチ周期Ｌの整数部lagiが上限値テーブルscb-tbl の読出上限値以上か否かを判別する。ここで、＊（ ）は上限値テーブルscb-tbl のアドレス（tbl-point ＋lagf-point＋ｉ）が指す内容を意味しており、この内容は読出回数カウンタｉに従って変化する。
【００４１】整数部lagiが読出上限値を越えない場合は、ステップＳ１０に進み、切出要素数 num［ｉ］を、num［ｉ］＝lagi＋＊（delta-point ＋lagf-point＋ｉ）
により求める。ステップＳ１１ではレジスタfracの内容を、frac＝（frac＋lagf−１）＆０ｘ３により更新する。ここで、＆０ｘ３の項は（）内の演算結果の下位２ビット以外をマスクすることを意味する。
【００４２】ステップＳ１２では読出残数レジスタtmp の内容を、tmp ＝tmp − num［ｉ］
により更新する。ステップＳ１３では読出カウンタｉに＋１し、ステップＳ５に戻る。上記ステップＳ１１のfracは、上記ステップＳ７で示したように、図５の符号帳のどの位相のコードベクトルを切り出すかを決める制御情報であり、読出回数毎に変化する。表１にfracの遷移を示す。
【００４３】
【表１】
【００４４】また、表２にfracに対応するbase-adrs の遷移を示す。
【００４５】
【表２】
【００４６】lagf＝１（整数）の時は、毎回コードベクトルＣ0 からlagiに相当するベクトル要素数を繰り返し切り出せば良いので、fracは常に「１」である。従って、base-adrs は常に「４６」である。これに対して、lagf＝０（１／４）の場合は、fracは「１」，「０」，「３」，「２」，「１」と変化する。これに応じてbase-adrs は「４６」，「０」，「１７１」，「１２６」，「４６」と変化する。lagf＝２（−１／４），lagf＝３（−１／２）についても同様である。
【００４７】上記ステップＳ５〜Ｓ１３の処理を必要回数だけ繰り返し、やがて、ステップＳ９で整数部lagiが読出上限値以上と判別されると、ステップＳ１４に進み、その時点の num［ｉ］に読出残数tmp をセットし、処理を抜ける。上記の処理を、例えばピッチ周期Ｌ＝１６．２５の場合について具体的に説明する。Ｌ＝１６．２５はlagi＝１６，lagf＝０（１／４）に相当する。
【００４８】図６（Ａ）の上限値テーブルscb-tbl においては、lagf-point＝０の行が選択される。また、lagi＝１６により、読出回数カウンタｉは４まで、個数カウンタelm は５まで更新される。図６（Ｂ）の補正テーブルscb-delta においては、上記同様にしてlagf-point＝０の行が選択され、読出回数ｉ＝０〜４に対応する補正数の系列は「０，１，０，０，０」である。従って、各回の読出要素数num ［ｉ］の系列は「１６，１７，１６，１６，１５」となる。
【００４９】更に表２においては、lagf＝０の行が選択され、実アドレスadrs［ｉ］の系列は base-adrs「４６，０，１７１，１２６，４６」の系列に夫々（STEP×nwrd）を加えたものになる。以上により、lagi＝１６，lagf＝０（１／４）及びnwrdの入力から、サブベクトルの個数elm ＝５と、実アドレスadrs［ｉ］の系列「４６＋STEP×nwrd，０＋STEP×nwrd，１７１＋STEP×nwrd，１２６＋STEP×nwrd，４６＋STEP×nwrd」と、読出要素数num ［ｉ］の系列「１６，１７，１６，１６，１５」とが効率よく得られる。
【００５０】図４は実施例のＰＳＩ化ベクトル組立処理のフローチャートである。ＰＳＩ化ベクトル組立処理では、図５の符号帳からadrs［ｉ］，num ［ｉ］の各サブベクトルをシーケンシャルにelm 回読み出して不図示のメモリのアドレスpsiwrd［ｋ］に格納する。ステップＳ３１では読出回数カウンタｉ及び書込要素数カウンタｋを共に「０」に初期化する。ステップＳ３２では読出ベースアドレスレジスタpsi-partにadrs［ｉ］をセットする。ステップＳ３３では読出要素数カウンタｊを「０」に初期化する。ステップＳ３４〜Ｓ３６では図５の符号帳の実アドレスadrs［ｉ］から num［ｉ］個のベクトル要素を読み出し、これをメモリのpsiwrd［ｋ］に格納する。ステップＳ３７では読出回数カウンタｉに＋１し、ステップＳ３８ではｉ＝elm になるまで上記の処理を繰り返す。
【００５１】以上を上記の数値例（Ｌ＝１６．２５）の場合で具体的に説明すると、最初はコードベクトルＣ0 から１６個、次はコードベクトルＣ1/4 から１７個、次はコードベクトルＣ-1/2から１６個、次はコードベクトルＣ-1/4＝１６個、次はコードベクトルＣ0 から１５個の各ベクトル要素psi-part［ｊ］を切り出して、これらをメモリのpsiwrd［ｋ］に格納する。従って、得られたＰＳＩ化コードベクトルpsiwrd［ｋ］は実質的にＬ＝１６．２５のピッチ周期に同期している。
【００５２】次に、ピッチベクトルＰのＰＳＩ化処理を説明する。適応符号帳２のピッチベクトルＰについても上記と同様のＰＳＩ化処理（ａｃｂ処理）を行うことで音声品質の改善が図れる。図７は実施例の適応符号帳を説明する図である。ａｃｂ処理は、端的に言うと、現在の処理フレームの開始位置から過去にピッチ周期Ｌ（即ち、lagi＋lagf）だけ遡ったピッチベクトルＰの情報より現在のＰＳＩ化ピッチベクトルＰを生成する処理である。この処理を行うため、適応符号帳２（又はフレーム遅延部１）のアドレス４５〜１４０には現時点から過去に遡る９６サンプル分のピッチベクトルＰ0 が展開される。時間的には、アドレス４５の側が古く、アドレス１４０の側が新しい。
【００５３】図８（Ａ）に上限値テーブルacb-tbl の構成を示す。また図８（Ｂ）に補正テーブルacb-delta の構成を示す。これらのテーブの用い方は上記ｓｃｂ処理で説明したものと同様である。図３に戻り、ステップＳ１ではスイッチｓｗ＝１か否かを判別する。ｓｗ＝１の場合はピッチベクトルＰのＰＳＩ化処理を意味し、ステップＳ２１のａｃｂ用テーブル生成処理を行う。
【００５４】即ち、図７のフレーム遅延されたピッチベクトルＰ0 を基準とし、これより１／４サンプル周期分位相の遅れた４５個のピッチベクトルＰ1/4 を生成してこれらをａｃｂ用テーブルのアドレス０〜４４に展開記憶する。また１／４サンプル周期分位相の進んだ４５個のピッチベクトルＰ-1/4を生成してこれらをａｃｂ用テーブルのアドレス１４１〜１８５に展開記憶する。更に、１／２サンプル周期分位相の進んだ６５個のピッチベクトルＰ-1/2を生成してこれらをａｃｂ用テーブルのアドレス１８６〜２５０に展開記憶する。
【００５５】ステップＳ２２ではａｃｂ制御用テーブルの設定処理を行う。即ち、レジスタtbl-point に上限値テーブルのベースアドレスacb-tbl をセットし、レジスタdelta-point に補正テーブルのベースアドレスacb-delta をセットし、そして、レジスタfracにピッチ周期Ｌの小数部lagf（コード）をセットする。以下、ステップＳ３〜Ｓ５は上記コードベクトルに対するのと共通の処理を行い、ステップＳ６ではスイッチｓｗ＝１か否かを判別する。ｓｗ＝１の場合はピッチベクトルＰのＰＳＩ化処理を意味し、ステップＳ２３のベースアドレス生成処理に進む。
【００５６】即ち、ステップＳ２３では、fracの内容０〜３に従い、図７のレジスタbase-adrs に「４４」，「１４０」，「１８５」又は「２５０」のベースアドレスをセットする。これらは各ピッチベクトルＰ1/4 ，Ｐ0 ，Ｐ-1/4，Ｐ-1/2のエリアの末尾番地に対応している。最初は上記ステップＳ２２の処理によりfrac＝lagfであるので、base-adrs もlagfの内容に従う。
【００５７】ステップＳ２４ではａｃｂ用テーブルの切出ベクトルの先頭データが格納されている実アドレスadrs［ｉ］を、adrs［ｉ］＝ base-adrs［frac］−lagi＋１− acb-delta［ｉ］
により求める。即ち、adrs［ｉ］は末尾番地 base-adrs［frac］より（lagi−１）だけ過去に遡った番地から補正値 acb-delta［ｉ］を差し引いた番地である。
【００５８】続くステップＳ９，Ｓ１０は上記コードベクトルに対するのと共通の処理を行い、ステップＳ１１ではレジスタfracの内容を、frac＝（frac＋lagf−１）＆０ｘ３により更新する。表３にａｃｂ処理の場合のfracの遷移を示す。
【００５９】
【表３】
【００６０】また、表４にfracに対応するbase-adrs の遷移を示す。
【００６１】
【表４】
【００６２】こうして、ピッチベクトルＰについても、ピッチ周期Ｌの整数部lagi及び小数部lagfの情報に基づき、切出ベクトルの個数elm と、実アドレスadrs［ｉ］（ｉ＝０，１，２，…）及び読出要素数num ［ｉ］（ｉ＝０，１，２，…）の系列が生成される。従って、図４の共通のＰＩＳ化ベクトル組立処理によりＰＳＩ化ピッチベクトルを生成できる。
【００６３】以上は、図２のＰＳＩ化処理部４，５をＤＳＰのファームウエアにより実現する場合を述べた。本実施例によれば、複雑なＰＳＩ化情報生成処理が、上記拡張テーブルと制御用テーブルの採用により、簡単なテーブル参照と論理演算処理とで実現されている。従って、以下に示すような専用回路化による実現も容易に可能となる。
【００６４】図９は実施例のコードベクトルＣに対するＰＳＩ化処理部のブロック図で、図において４１はＰＳＩ化情報生成部、４２は elm生成部、４３は num［ｉ］生成部、４４はadrs［ｉ］生成部、４５はＰＳＩ化ベクトル組立部である。elm生成部４２において、カウンタ４２１はリセット信号XRSTによりリセットされ、その後のタイミングクロック信号TCLKを計数する。カウンタ４２１の出力は読出回数の計数値ｉである。上限値テーブル４２２はlagfとｉで参照するアドレスより読出上限値lim を読み出す。コンパレータ４２３はlagiとlim とを比較し、lagi＜lim の間はカウンタ４２１の計数を付勢する。こうして、各TCLKのタイミングにｉをインクリメントし、やがてlagi≧lim を満足すると、ＰＳＩ化処理終了信号end をアクティブにする。これによりｉのインクリメントも停止し、該ｉに加算器４２４で「１」を加えたものがサブベクトルの個数elm である。
【００６５】adrs［ｉ］生成部４４において、frac更新部441 はリセット信号XRSTのタイミングにfrac＝プリセット情報 PRS（この例では PRS＝１）をセットされ、その後は各TCLKのタイミングにfracを、frac＝（frac＋lagf−１）＆0x3 により更新する。更に、base-adrs 変換テーブル４４２はfracの系列をbase-adrs ( ０，４６，１２６又は１７１）の系列に変換し、これらに加算器４４３でSTEP×nwrdを加えたものが実アドレスadrs［ｉ］の系列である。
【００６６】num［ｉ］生成部４３において、補正テーブル４３１はlagfとｉで参照するアドレスよりlagiに対する補正値delta を読み出す。加算器４３２はlagiにdeltaを加えて num［ｉ］の系列を生成する。一方、レジスタ４３４は始めに tmp＝ＰＳＩ化フレーム長の所定値 FRL（この例では FRL＝８０）をセットされ、その後はその出力を減算器４３３出力の tmp＝ tmp− num［ｉ］により更新する。セレクタ４３５は、コンパレータ４２３の判別出力がlagi＜lim の区間は加算器４３２の出力の num［ｉ］の系列を選択出力し、判別出力がlagi≧lim を満足するとその時点のレジスタ４３４の出力の読出残数 tmpを選択出力する。セレクタ４３５の出力が各回で読み出すべきサブベクトルの要素数 num［ｉ］の系列である。
【００６７】本実施例のＰＳＩ化情報生成部４１によれば、lagi，lagf，nwrdを入力とし、外部より簡単なタイミング信号XRST，TCLKを加えるだけで、サブベクトルの個数elm と、実アドレスadrs［ｉ］及び要素数 num［ｉ］の系列が自動的に得られる。各出力信号elm ，adrs［ｉ］， num［ｉ］はＤＳＰが図４のファームウエア処理でＰＳＩ化ベクトルpsiwrd［ｋ］を組み立てるのに好適な形をしており、しかも、図４のＰＳＩ化ベクトル組立処理のオーバヘッドは少ない。従って、ハードウエアによるＰＳＩ化情報生成部４１と、ファームウエアによるＰＳＩ化ベクトル組立部とのペアにより、効率よいＰＳＩ化処理部４を実現できる。
【００６８】なお、図示しないが、ピッチベクトルＰに対するＰＳＩ化処理部も図３の処理アルゴリズムに従い容易にハードウエア化できる。更に、コードベクトルＣとピッチベクトルＰとに対応する各専用部分（即ち、制御用テーブルｓｃｂ，ａｃｂ等）を夫々個別に設け、これらをスイッチ信号ｓｗで選択するようにすれば、コードベクトルＣ及びピッチベクトルＰに共通なハードウエアによるＰＳＩ化処理部を形成できる。
【００６９】ところで、上記ＰＳＩ化情報生成部４１に加え、ＰＳＩ化ベクトル組立部４５も図９に示す如く専用回路化すれば、更に効率よいＰＳＩ化処理部４／５を実現できる。ＰＳＩ化ベクトル組立部４５において、カウンタ４５１及びダウンカウンタ４５２は始めはリセット信号XRSTによりリセットされる。その後、最初のTCLKが発生すると、最初のadrs［ｉ］をカウンタ４５１にロードし、同時に最初の num［ｉ］をダウンカウンタ４５２にロードする。これによりダウンカウンタ４５２のボロー信号BOはＬ（ノンアクティブ）となり、カウンタ４５１，４５２は計数可能となる。しかる後、カウンタ４５１は外部のリードクロック信号RCLKによりアップカウントして符号帳から最初のサブベクトルpsi-part［ｊ］を読み出す。一方、ダウンカウンタ４５２は同リードクロック信号RCLKによりカウントダウンし、最初の num［ｉ］分を計数する。この区間は不図示の外部メモリの書込イネーブル信号WCKE/ がＬ（アクティブ）となり、外部メモリにＰＳＩ化サブベクトルpsiward ［ｋ］が書き込まれる。やがてボロー信号BOがＨ（アクティブ）になると、そのサイクルの読／書を停止する。
【００７０】次のTCLKが発生すると、２番目のadrs［ｉ］， num［ｉ］について上記同様の処理を行い、これを必要な回数繰り返す。やがて、end がアクティブになると、その読／書サイクルを終了後、ＰＳＩ化処理を終了する。本実施例によれば、ＰＳＩ化情報の生成と同時に、ＰＳＩ化ベクトルの組立が進行する。従って、elm を生成する必要はなく、加算器４２４等のハードウエアを省略できる。しかも、ハードウエア処理によりＰＳＩ化ベクトルpsiward ［ｋ］が一挙に生成されるので、ＤＳＰの処理負担も少なく、処理効率が良い。
【００７１】なお、上記本発明に好適なる複数の実施例を述べたが、本発明思想を逸脱しない範囲内で、構成及び制御の様々な変更が行えることは言うまでも無い。
【００７２】
【発明の効果】以上述べた如く本発明によれば、符号帳用拡張テーブルと該テーブルを利用した簡単な論理演算アルゴリズムの採用により効率良いＰＳＩ化処理を実現できる。また、論理演算アルゴリズムの一部又は全部を専用回路化することで、更に効率的なＰＳＩ化処理を実現できる。
【図面の簡単な説明】
【図１】図１は本発明の原理を説明する図である。
【図２】図２は実施例の音声符号装置のブロック図である。
【図３】図３は実施例のＰＳＩ化情報生成処理のフローチャートである。
【図４】図４は実施例のＰＳＩ化ベクトル組立処理のフローチャートである。
【図５】図５は実施例の雑音符号帳を説明する図である。
【図６】図６は実施例のｓｃｂ制御用テーブルを説明する図である。
【図７】図７は実施例の適応符号帳を説明する図である。
【図８】図８は実施例のａｃｂ制御用テーブルを説明する図である。
【図９】図９は実施例のＰＳＩ化処理部のブロック図である。
【図１０】図１０は従来技術を説明する図である。
【符号の説明】
４１ ＰＳＩ化情報生成部
４５ ＰＳＩ化ベクトル組立部
【特許請求の範囲】
【請求項１】 適応符号帳及び雑音符号帳を励振源として最適な信号系列の組を探索するＡ−ｂ−Ｓ型音声符号化方式における前記符号帳の読出ベクトルを所望のピッチ周期により周期化するピッチ同期化処理方式において、ピッチ周期の整数部及び小数部の各情報に基づき予め規定されたテーブルを参照して、雑音符号帳のコードベクトルから所定長の周期化コードベクトルを生成するためのサブベクトルの個数、サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長の各情報を生成するＰＳＩ化情報生成部と、ＰＳＩ化情報生成部の生成出力に基づき雑音符号帳から各対応するサブベクトルをシーケンシャルに生成し、周期化コードベクトルを組み立てるＰＳＩ化ベクトル組立部とを備えることを特徴とするピッチ同期化処理方式。
【請求項２】 適応符号帳及び雑音符号帳を励振源として最適な信号系列の組を探索するＡ−ｂ−Ｓ型音声符号化方式における前記符号帳の読出ベクトルを所望のピッチ周期により周期化するピッチ同期化処理方式において、現時点より過去に遡る所定数の励振源サンプル信号をピッチベクトルとして保持するフレーム遅延部と、ピッチ周期の整数部及び小数部の各情報に基づき予め規定されたテーブルを参照して、フレーム遅延部のピッチベクトルから所定長の周期化ピッチベクトルを生成するためのサブベクトルの個数、サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長の各情報を生成するＰＳＩ化情報生成部と、ＰＳＩ化情報生成部の生成出力に基づきフレーム遅延部のピッチベクトルから各対応するサブベクトルをシーケンシャルに生成し、周期化ピッチベクトルを組み立てるＰＳＩ化ベクトル組立部とを備えることを特徴とするピッチ同期化処理方式。
【請求項３】 生成すべきサブベクトルの個数を計数するカウンタと、ピッチ周期の小数部の情報と前記カウンタの計数値とで参照される各アドレスにその回に生成可能なサブベクトルのベクトル長の上限値の情報を記憶している上限値テーブルとを備え、ＰＳＩ化情報生成部は、ピッチ周期の整数部の情報と上限値テーブルからの各回の読出上限値とを比較すると共に、ピッチ周期の整数部の情報が上限値テーブルからのその回の読出上限値を上回ったことにより、その時点のカウンタ計数値に基づきサブベクトルの個数の情報を生成することを特徴とする請求項１又は２に記載のピッチ同期化処理方式。
【請求項４】 ピッチ周期の小数部の情報とカウンタの計数値とで参照されるアドレスにピッチ周期の整数部の情報の補正値を記憶している補正テーブルを備え、ＰＳＩ化情報生成部は、ピッチ周期の整数部の情報を補正テーブルからのその回の読出補正値で補正した情報をサブベクトルのベクトル長の情報とすることを特徴とする請求項３に記載のピッチ同期化処理方式。
【請求項５】 ＰＳＩ化ベクトル組立部は、ＰＳＩ化情報生成部が生成したサブベクトルの要素の位相の情報に従って雑音符号帳から対応する位相のサブベクトルの要素を生成することを特徴とする請求項１に記載のピッチ同期化処理方式。
【請求項６】 雑音符号帳のコードベクトルに対して各所定分位相のずれたコードベクトルを記憶しているｓｃｂ用テーブルを備え、ＰＳＩ化情報生成部は、サブベクトル毎の要素の位相の情報を生成する代わりに、雑音符号帳及びｓｃｂ用テーブルから前記位相の情報に対応するコードベクトルを読み出すためのアドレス情報を生成し、かつＰＳＩ化ベクトル組立部は、前記アドレス情報に従って対応するコードベクトルを読み出すことを特徴とする請求項１に記載のピッチ同期化処理方式。
【請求項７】 ＰＳＩ化ベクトル組立部は、ＰＳＩ化情報生成部が生成したサブベクトル毎の要素の位相の情報に従ってフレーム遅延部のピッチベクトルから対応する位相のサブベクトルの要素を生成することを特徴とする請求項２に記載のピッチ同期化処理方式。
【請求項８】 フレーム遅延部のピッチベクトルに対して各所定分位相のずれたピッチベクトルを記憶するａｃｂ用テーブルを備え、ＰＳＩ化情報生成部は、サブベクトル毎の要素の位相の情報を生成する代わりに、フレーム遅延部及びａｃｂ用テーブルから前記位相の情報に対応するピッチベクトルを読み出すためのアドレス情報を生成し、かつＰＳＩ化ベクトル組立部は、前記アドレス情報に従って対応するピッチベクトルを読み出すことを特徴とする請求項２に記載のピッチ同期化処理方式。
【請求項１】 適応符号帳及び雑音符号帳を励振源として最適な信号系列の組を探索するＡ−ｂ−Ｓ型音声符号化方式における前記符号帳の読出ベクトルを所望のピッチ周期により周期化するピッチ同期化処理方式において、ピッチ周期の整数部及び小数部の各情報に基づき予め規定されたテーブルを参照して、雑音符号帳のコードベクトルから所定長の周期化コードベクトルを生成するためのサブベクトルの個数、サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長の各情報を生成するＰＳＩ化情報生成部と、ＰＳＩ化情報生成部の生成出力に基づき雑音符号帳から各対応するサブベクトルをシーケンシャルに生成し、周期化コードベクトルを組み立てるＰＳＩ化ベクトル組立部とを備えることを特徴とするピッチ同期化処理方式。
【請求項２】 適応符号帳及び雑音符号帳を励振源として最適な信号系列の組を探索するＡ−ｂ−Ｓ型音声符号化方式における前記符号帳の読出ベクトルを所望のピッチ周期により周期化するピッチ同期化処理方式において、現時点より過去に遡る所定数の励振源サンプル信号をピッチベクトルとして保持するフレーム遅延部と、ピッチ周期の整数部及び小数部の各情報に基づき予め規定されたテーブルを参照して、フレーム遅延部のピッチベクトルから所定長の周期化ピッチベクトルを生成するためのサブベクトルの個数、サブベクトル毎の要素の位相及びサブベクトル毎のベクトル長の各情報を生成するＰＳＩ化情報生成部と、ＰＳＩ化情報生成部の生成出力に基づきフレーム遅延部のピッチベクトルから各対応するサブベクトルをシーケンシャルに生成し、周期化ピッチベクトルを組み立てるＰＳＩ化ベクトル組立部とを備えることを特徴とするピッチ同期化処理方式。
【請求項３】 生成すべきサブベクトルの個数を計数するカウンタと、ピッチ周期の小数部の情報と前記カウンタの計数値とで参照される各アドレスにその回に生成可能なサブベクトルのベクトル長の上限値の情報を記憶している上限値テーブルとを備え、ＰＳＩ化情報生成部は、ピッチ周期の整数部の情報と上限値テーブルからの各回の読出上限値とを比較すると共に、ピッチ周期の整数部の情報が上限値テーブルからのその回の読出上限値を上回ったことにより、その時点のカウンタ計数値に基づきサブベクトルの個数の情報を生成することを特徴とする請求項１又は２に記載のピッチ同期化処理方式。
【請求項４】 ピッチ周期の小数部の情報とカウンタの計数値とで参照されるアドレスにピッチ周期の整数部の情報の補正値を記憶している補正テーブルを備え、ＰＳＩ化情報生成部は、ピッチ周期の整数部の情報を補正テーブルからのその回の読出補正値で補正した情報をサブベクトルのベクトル長の情報とすることを特徴とする請求項３に記載のピッチ同期化処理方式。
【請求項５】 ＰＳＩ化ベクトル組立部は、ＰＳＩ化情報生成部が生成したサブベクトルの要素の位相の情報に従って雑音符号帳から対応する位相のサブベクトルの要素を生成することを特徴とする請求項１に記載のピッチ同期化処理方式。
【請求項６】 雑音符号帳のコードベクトルに対して各所定分位相のずれたコードベクトルを記憶しているｓｃｂ用テーブルを備え、ＰＳＩ化情報生成部は、サブベクトル毎の要素の位相の情報を生成する代わりに、雑音符号帳及びｓｃｂ用テーブルから前記位相の情報に対応するコードベクトルを読み出すためのアドレス情報を生成し、かつＰＳＩ化ベクトル組立部は、前記アドレス情報に従って対応するコードベクトルを読み出すことを特徴とする請求項１に記載のピッチ同期化処理方式。
【請求項７】 ＰＳＩ化ベクトル組立部は、ＰＳＩ化情報生成部が生成したサブベクトル毎の要素の位相の情報に従ってフレーム遅延部のピッチベクトルから対応する位相のサブベクトルの要素を生成することを特徴とする請求項２に記載のピッチ同期化処理方式。
【請求項８】 フレーム遅延部のピッチベクトルに対して各所定分位相のずれたピッチベクトルを記憶するａｃｂ用テーブルを備え、ＰＳＩ化情報生成部は、サブベクトル毎の要素の位相の情報を生成する代わりに、フレーム遅延部及びａｃｂ用テーブルから前記位相の情報に対応するピッチベクトルを読み出すためのアドレス情報を生成し、かつＰＳＩ化ベクトル組立部は、前記アドレス情報に従って対応するピッチベクトルを読み出すことを特徴とする請求項２に記載のピッチ同期化処理方式。
【図１】
【図６】
【図４】
【図８】
【図２】
【図３】
【図５】
【図７】
【図９】
【図１０】
【図６】
【図４】
【図８】
【図２】
【図３】
【図５】
【図７】
【図９】
【図１０】
【特許番号】特許第３３５６５７０号（Ｐ３３５６５７０）
【登録日】平成１４年１０月４日（２００２．１０．４）
【発行日】平成１４年１２月１６日（２００２．１２．１６）
【国際特許分類】
【出願番号】特願平７−５７５９
【出願日】平成７年１月１８日（１９９５．１．１８）
【公開番号】特開平８−１９４４９６
【公開日】平成８年７月３０日（１９９６．７．３０）
【審査請求日】平成１０年１０月１５日（１９９８．１０．１５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【参考文献】
【文献】特開 平４−３４４６９９（ＪＰ，Ａ）
【文献】特開 平５−１９７９４（ＪＰ，Ａ）
【文献】特開 平５−１９７９５（ＪＰ，Ａ）
【文献】特開 平５−１９７９６（ＪＰ，Ａ）
【文献】特開 平７−９２９９９（ＪＰ，Ａ）
【登録日】平成１４年１０月４日（２００２．１０．４）
【発行日】平成１４年１２月１６日（２００２．１２．１６）
【国際特許分類】
【出願日】平成７年１月１８日（１９９５．１．１８）
【公開番号】特開平８−１９４４９６
【公開日】平成８年７月３０日（１９９６．７．３０）
【審査請求日】平成１０年１０月１５日（１９９８．１０．１５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【参考文献】
【文献】特開 平４−３４４６９９（ＪＰ，Ａ）
【文献】特開 平５−１９７９４（ＪＰ，Ａ）
【文献】特開 平５−１９７９５（ＪＰ，Ａ）
【文献】特開 平５−１９７９６（ＪＰ，Ａ）
【文献】特開 平７−９２９９９（ＪＰ，Ａ）
[ Back to top ]