ホスト装置
【課題】比較的に多くの光トランシーバの接続が容易に行えるホスト装置を提供する。
【解決手段】ホスト装置３は、光トランシーバ１５ａなどの複数の光トランシーバのそれぞれに接続される端子部１３ａなどの複数の端子部と、複数の端子部に接続されており光トランシーバをオンするオン信号を複数の端子部の何れかに出力するオン・オフ回路６と、オン・オフ回路６に接続されており複数の光トランシーバの何れをオンにするかを指定する制御信号Ｃｏをオン・オフ回路６に出力する制御部５とを備える。端子部１３ａなどの端子部は、電気信号を受ける信号ピン１３ａ１と、オン信号を受ける単一の設定ピン１３ａ３とを有する。オン・オフ回路６は、制御信号Ｃｏによって指定されている光トランシーバに対してオン信号を出力し、制御信号Ｃｏによって指定されていない光トランシーバに対してはオン信号を出力しない。
【解決手段】ホスト装置３は、光トランシーバ１５ａなどの複数の光トランシーバのそれぞれに接続される端子部１３ａなどの複数の端子部と、複数の端子部に接続されており光トランシーバをオンするオン信号を複数の端子部の何れかに出力するオン・オフ回路６と、オン・オフ回路６に接続されており複数の光トランシーバの何れをオンにするかを指定する制御信号Ｃｏをオン・オフ回路６に出力する制御部５とを備える。端子部１３ａなどの端子部は、電気信号を受ける信号ピン１３ａ１と、オン信号を受ける単一の設定ピン１３ａ３とを有する。オン・オフ回路６は、制御信号Ｃｏによって指定されている光トランシーバに対してオン信号を出力し、制御信号Ｃｏによって指定されていない光トランシーバに対してはオン信号を出力しない。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光トランシーバが接続されるホスト装置に関する。
【背景技術】
【０００２】
特許文献１には、複数の光データリンクを同一通信バスに接続した構成を有しておりＣＰＵから目的の光データリンクへの通信を実現する光伝送装置と光データリンク制御方法とに関する技術が開示されている。特許文献１に記載の光伝送装置は、単一のＣＰＵと、複数の光データリンクと、セレクタとを有する。ＣＰＵは、送信先のデバイスのスレーブアドレスが宛先情報として格納されたデータ信号を出力する。光データリンクは、共通の一のスレーブアドレスが割り当てられている。セレクタは、目的の光データリンクを選択する。ＣＰＵがクロック信号と目的の光データリンクを選択するための選択信号とをセレクタに出力し、セレクタが選択信号に基づいて当該目的の光データリンクにのみクロック信号を出力し、光データリンクが、自己のスレーブアドレスと同一のスレーブアドレスを宛先とするデータ信号とクロック信号とを受信した場合に、当該データ信号の取り込みを行う。また、特許文献２には、インターフェイス回路と、決定回路および第一保存（記録）ユニットと、を備えた集積回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３８５２３４０号公報
【特許文献２】特開２００９−１５３１３１号公報
【非特許文献】
【０００４】
【非特許文献１】“Ｖｅｒｔｅｘ−５ エンベデッド トライモード イーサネット（登録商標） ＭＡＣユーザー ガイド”、ＵＧ１９４（ｖ１．２）２００７年３月６日、ｐ．１１８“ＭＤＩＯの概要”、[online]、[retrieved on 2011-6-28]、Retrieved from the Internet：＜http://japan.xilinx.com/support/documentation/user_guides/j_ug194.pdf＞。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
挿抜可能な光トランシーバ（Ｘ２、ＸＥＮＰＡＫ、ＣＦＰなど）は、ホスト装置との通信インタフェースとして、ＭＤＩＯを用いている。ＭＤＩＯにおいては、複数の光トランシーバがホスト装置に接続されるので、各トランシーバを識別するための５ｂｉｔの物理アドレスが割当可能になっている。光トランシーバには、５ｂｉｔの物理アドレスに対応して五本の電気インターフェースピンが設けられている。ホスト装置には、一個の光トランシーバ毎に五本の電気インターフェースピンが設けられている。ホスト装置は、電気インターフェースピンの状態を、ＨｉｇｈまたはＬｏｗに設定することによって、最大３２個の光トランシーバを選択できる。しかしながら、５ｂｉｔの物理アドレスに対応して、光トランシーバがホスト装置に接続可能な最大数は３２個であり、３２個を越える数の光トランシーバをホスト装置に接続することはできない。また、ホスト装置には、一個の光トランシーバ毎に五本の電気インターフェースピンが必要となるので、このような多くの電気インターフェースピンの存在も、３２個を超える数の光トランシーバをホスト装置に接続することを、妨げている。そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、比較的に多くの光トランシーバの接続が容易に行えるホスト装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、複数の光トランシーバが接続可能であり前記光トランシーバに対し電気信号の送受を行うホスト装置であって、前記複数の光トランシーバのそれぞれに接続される複数の端子部と、前記複数の端子部に接続されており、前記光トランシーバをオンするオン信号を前記複数の端子部の何れかに出力するオン・オフ回路と、前記オン・オフ回路に接続されており、前記複数の光トランシーバの何れをオンにするかを指定する制御信号を前記オン・オフ回路に出力する制御部と、を備え、前記端子部は、前記電気信号を受ける信号ピンと、前記オン信号を受ける単一の設定ピンとを有し、前記オン・オフ回路は、前記制御信号によって指定されている前記光トランシーバに対して前記オン信号を出力し、前記制御信号によって指定されていない前記光トランシーバに対しては前記オン信号を出力しない。本発明によれば、複数のピンによる複数ビットのデータを用いることなく、単一のピンによって送受が可能な１ビットのデータ（オン信号の有無を示すデータ）によって、光トランシーバのオン・オフの指示が可能となるので、オン・オフの指示に必要なピンの数を低減できる。したがって、ホスト装置が有するピンの数に上限があっても、オン・オフの指示に必要なピンの数が低減できるので、ホスト装置に接続できる光トランシーバの数を増加できる。
【０００７】
本発明の他の側面は、光トランシーバが接続可能であり前記光トランシーバに対し電気信号の送受を行うホスト装置であって、前記光トランシーバに接続される端子部と、前記端子部に接続されており、前記光トランシーバをオンするオン信号を前記端子部に出力するオン・オフ回路と、前記オン・オフ回路に接続されており、前記光トランシーバをオンにすることを指定する制御信号を前記オン・オフ回路に出力する制御部と、を備え、前記端子部は、前記電気信号を受ける信号ピンと、前記オン信号を受ける単一の設定ピンとを有し、前記オン・オフ回路は、前記制御信号によって指定されている前記光トランシーバに対して前記オン信号を出力し、前記制御信号によって指定されていない前記光トランシーバに対しては前記オン信号を出力しない。本発明によれば、複数のピンによる複数ビットのデータを用いることなく、単一のピンによって送受が可能な１ビットのデータ（オン信号の有無を示すデータ）によって、光トランシーバのオン・オフの指示が可能となるので、オン・オフの指示に必要なピンの数を低減できる。したがって、ホスト装置が有するピンの数に上限があっても、オン・オフの指示に必要なピンの数が低減できるので、ホスト装置に接続できる光トランシーバの数を増加できる。
【０００８】
本発明では、前記オン・オフ回路は、前記制御信号の示す情報を電圧値に変換する変換回路と、前記端子部に接続されているウィンドウコンパレータとを有し、前記ウィンドウコンパレータは、前記変換回路による変換後の電圧値に応じて前記オン信号を前記端子部に出力する、ことを特徴とする。変換回路とウィンドウコンパレータとを用いることによって、本発明に係るオン・オフ回路が容易に実現できる。
【０００９】
本発明では、前記オン・オフ回路は、デマルチプレクサ（demultiplexer）、デシリアライザ（deserializer）、およびＩ／Ｏエキスパンダ（I/O Expander）、の何れかである、ことを特徴とする。デマルチプレクサ（demultiplexer）、デシリアライザ（deserializer）、およびＩ／Ｏエキスパンダ（I/O Expander）、の何れかを用いることによって、本発明に係るオン・オフ回路が容易に実現できる。
【００１０】
本発明では、前記電気信号は、ＭＤＩＯ（Medium Dependent Input/Output）の通信プロトコルに基づいており、前記制御信号は、Ｉ２ＣおよびＳＰＩ（System Packet Interface）の何れかの通信プロトコルに基づいている。したがって、ＭＤＩＯの通信プロトコルに基づく電気信号が、光トランシーバの通信信号として用いられる場合にも、本発明は適用できる。
【発明の効果】
【００１１】
本発明によれば、比較的に多くの光トランシーバの接続が容易に行えるホスト装置を提供できる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施形態に係るホスト装置の構成を示す図である。
【図２】図２は、実施形態に係るホスト装置の動作を説明するための図である。
【図３】図３は、実施形態に係る他のホスト装置の構成を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図１は、実施形態に係る光通信システム１の構成を示す。光通信システム１は、ホスト装置３と、光トランシーバ１５ａおよび光トランシーバ１５ｂとを備える。ホスト装置３には、Ｎ個の光トランシーバが接続可能である。Ｎは、１以上の整数であり、３２を超えた数であってもよい。図１には、図示を簡略にするために、光トランシーバ１５ａと光トランシーバ１５ｂとが例示されている。光トランシーバ１５ａと光トランシーバ１５ｂとは、何れも、従来の光トランシーバとすることができる。この従来の光トランシーバは、物理アドレスの指定用に五つのピンを有している。光トランシーバ１５ａの設定端子１５ａ４は、物理アドレスを指定するためのデータをホスト装置から受ける五つのピンの何れか一つのピンに対応している。光トランシーバ１５ｂの設定端子１５ｂ４も、物理アドレスを指定するためのデータをホスト装置から受ける五つのピンの何れか一つのピンに対応している。
【００１４】
ホスト装置３は、光トランシーバ１５ａと光トランシーバ１５ｂとに対し電気信号の送受を行う。光トランシーバ１５ａは、回路素子１５ａ１、信号端子１５ａ２、信号端子１５ａ３および設定端子１５ａ４を有する。光トランシーバ１５ａは、更に、光信号の送信装置と光信号の受信装置とを有する。回路素子１５ａ１は、ホスト装置３との間において電気信号の送受を行う。回路素子１５ａ１は、信号端子１５ａ２、信号端子１５ａ３および設定端子１５ａ４に接続されている。また、光トランシーバ１５ａがホスト装置３に接続されている場合、信号端子１５ａ２、信号端子１５ａ３および設定端子１５ａ４は、ホスト装置３の端子部１３ａに接続される。信号端子１５ａ２は、信号ピン１３ａ１に接続され、信号端子１５ａ３は、信号ピン１３ａ２に接続され、設定端子１５ａ４は、設定ピン１３ａ３に接続される。
【００１５】
光トランシーバ１５ｂは、回路素子１５ｂ１、信号端子１５ｂ２、信号端子１５ｂ３および設定端子１５ｂ４を有する。光トランシーバ１５ｂは、更に、光信号の送信装置と光信号の受信装置とを有する。回路素子１５ｂ１は、ホスト装置３との間において電気信号の送受を行う。回路素子１５ｂ１は、信号端子１５ｂ２、信号端子１５ｂ３および設定端子１５ｂ４に接続されている。また、光トランシーバ１５ｂがホスト装置３に接続されている場合、信号端子１５ｂ２、信号端子１５ｂ３および設定端子１５ｂ４は、ホスト装置３の端子部１３ｂに接続される。信号端子１５ｂ２は、信号ピン１３ｂ１に接続され、信号端子１５ｂ３は、信号ピン１３ｂ２に接続され、設定端子１５ｂ４は、設定ピン１３ｂ３に接続される。
【００１６】
ホスト装置３は、制御部５と、オン・オフ回路６と、端子部１３ａおよび端子部１３ｂなどのＮ個の端子部とを有する。Ｎ個の端子部のそれぞれに複数の光トランシーバのそれぞれが接続される。一の端子部には、一個の光トランシーバが接続される。図１には、図示を簡略にするために、端子部１３ａと端子部１３ｂとが例示されている。端子部１３ａには、光トランシーバ１５ａが接続されている。端子部１３ｂには、光トランシーバ１５ｂが接続されている。
【００１７】
端子部１３ａは、信号ピン１３ａ１と、信号ピン１３ａ２と、設定ピン１３ａ３とを含む。信号ピン１３ａ１は、制御部５に接続されている。信号ピン１３ａ２は、制御部５に接続されている。設定ピン１３ａ３は、オン・オフ回路６のウィンドウコンパレータ９ａ（ウィンドウコンパレータ：Window Comparator）の出力に接続されている。光トランシーバ１５ａがホスト装置３に接続されている場合、信号ピン１３ａ１は、光トランシーバ１５ａの信号端子１５ａ２に接続される。信号ピン１３ａ２は、光トランシーバ１５ａの信号端子１５ａ３に接続される。設定ピン１３ａ３は、光トランシーバ１５ａの設定端子１５ａ４に接続される。
【００１８】
信号ピン１３ａ１および信号ピン１３ａ２は、光トランシーバ１５ａがホスト装置３に接続されている場合、制御部５と光トランシーバ１５ａとの間において送受される電気信号を受ける。信号ピン１３ａ１は、ＭＤＩＯ（Medium Dependent Input/Output）の電気信号を受ける。信号ピン１３ａ２は、ＭＤＣ（ＭＤＩＯクロック）の電気信号を受ける。設定ピン１３ａ３は、オン・オフ回路６から出力されるオン信号を受ける。オン信号は、端子部１３ａに接続されている光トランシーバ１５ａをオンにする（信号ピン１３ａ１を介して制御部５と電気信号の送受を行う）ことを、光トランシーバ１５ａに指示する信号である。光トランシーバ１５ａは、設定ピン１３ａ３を介してオン信号を受けた場合にのみ、信号ピン１３ａ１を介して制御部５と電気信号の送受を行う。光トランシーバ１５ａは、設定ピン１３ａ３を介してオン信号を受けない場合、オフとなる（信号ピン１３ａ１を介して制御部５と電気信号の送受を行わない。）。端子部１３ａは、端子部１３ａに接続する光トランシーバ１５ａのオン・オフを切り替えるための信号（オン信号の入力の有無）を受ける単一の設定ピン１３ａ３を含む。
【００１９】
端子部１３ｂは、信号ピン１３ｂ１と、信号ピン１３ｂ２と、設定ピン１３ｂ３とを含む。信号ピン１３ｂ１は、制御部５に接続されている。信号ピン１３ｂ２は、制御部５に接続されている。設定ピン１３ｂ３は、オン・オフ回路６のウィンドウコンパレータ９ｂの出力に接続されている。光トランシーバ１５ｂがホスト装置３に接続されている場合、信号ピン１３ｂ１は、光トランシーバ１５ｂの信号端子１５ａ２に接続される。信号ピン１３ｂ２は、光トランシーバ１５ｂの信号端子１５ｂ３に接続される。設定ピン１３ｂ３は、光トランシーバ１５ｂの設定端子１５ｂ４に接続される。
【００２０】
信号ピン１３ｂ１および信号ピン１３ｂ２は、光トランシーバ１５ｂがホスト装置３に接続されている場合、制御部５と光トランシーバ１５ｂとの間において送受される電気信号を受ける。信号ピン１３ｂ１は、ＭＤＩＯの電気信号を受ける。信号ピン１３ｂ２は、ＭＤＣの電気信号を受ける。設定ピン１３ｂ３は、オン・オフ回路６から出力されるオン信号を受ける。オン信号は、端子部１３ｂに接続されている光トランシーバ１５ｂをオンにする（信号ピン１３ｂ１を介して制御部５と電気信号の送受を行う）ことを、光トランシーバ１５ｂに指示する信号である。光トランシーバ１５ｂは、設定ピン１３ｂ３を介してオン信号を受けた場合にのみ、信号ピン１３ｂ１を介して制御部５と電気信号の送受を行う。光トランシーバ１５ｂは、設定ピン１３ｂ３を介してオン信号を受けない場合、オフとなる（信号ピン１３ｂ１を介して制御部５と電気信号の送受を行わない。）。端子部１３ｂは、端子部１３ｂに接続する光トランシーバ１５ｂのオン・オフを切り替えるための信号（オン信号の入力の有無）を受ける単一の設定ピン１３ｂ３を含む。
【００２１】
制御部５は、ＣＰＵを含む。制御部５のＣＰＵは、制御部５の動作を統括的に制御する。制御部５は、端子部１３ａおよび端子部１３ｂなどホスト装置３の複数の端子部に接続されている。制御部５は、複数の光トランシーバがホスト装置３に接続されている場合、端子部１３ａおよび端子部１３ｂなどホスト装置３の複数の端子部のそれぞれに接続されている複数の光トランシーバ（光トランシーバ１５ａおよび光トランシーバ１５ｂなど）のいずれかに対し、電気信号の送受を行う。制御部５は、オン・オフ回路６に接続されている。制御部５は、光トランシーバ１５ａおよび光トランシーバ１５ｂなどホスト装置３に接続されている複数の光トランシーバの何れをオンにする（制御部５と電気信号の送受を行う）かを指定する制御信号Ｃｏを、オン・オフ回路６に出力する。制御信号Ｃｏは、Ｉ２ＣおよびＳＰＩ（System Packet Interface）の何れかのシリアル通信プロトコルに基づいている。なお、制御信号Ｃｏは、他の通信プロトコルに基づく信号であってもよい。制御部５は、制御信号Ｃｏによって指定した光トランシーバに対してのみ、電気信号の送受を行う。例えば、制御信号Ｃｏが光トランシーバ１５ａのみを指定している場合、制御部５は、光トランシーバ１５ａに対してのみ、電気信号の送受を行う。
【００２２】
オン・オフ回路６は、端子部１３ａおよび端子部１３ｂなどホスト装置３の複数の端子部に接続されている。オン・オフ回路６は、光トランシーバ１５ａおよび光トランシーバ１５ｂなどの光トランシーバをオンするオン信号（制御部５と電気信号の送受を行うこをと指示する信号）を、端子部１３ａおよび端子部１３ｂなどホスト装置３の複数の端子部の何れかに出力する。オン・オフ回路６は、制御信号Ｃｏによって指定されている光トランシーバに対してオン信号を出力し、制御信号Ｃｏによって指定されていない光トランシーバに対してはオン信号を出力しない。オン信号は、オン・オフ回路６から出力される信号（ＰＨＹＡＤ）に含まれ、端子部の設定ピン（例えば、設定ピン１３ａ３および設定ピン１３ｂ３など）に入力される。
【００２３】
例えば、端子部１３ａに接続されている光トランシーバ１５ａのみが制御信号Ｃｏによって指定されている場合、オン・オフ回路６は、光トランシーバ１５ａが接続している設定ピン１３ａ３に対してのみオン信号を入力し、設定ピン１３ａ３を除く他の全ての設定ピンには、オン信号を入力しない。端子部１３ａに接続されている光トランシーバ１５ａのみが制御信号Ｃｏによって指定されている場合、制御信号Ｃｏは、端子部１３ａに接続されている光トランシーバ１５ａに対してのみ電気信号の送受を行うことを示している（すなわち、光トランシーバ１５ａのみをオンとし、光トランシーバ１５ａを除く光トランシーバ１５ｂなどの他の光トランシーバの全てをオフとする。）。端子部１３ａに接続されている光トランシーバ１５ａのみが制御信号Ｃｏによって指定されている場合、端子部１３ａに接続されている光トランシーバ１５ａに対してのみ電気信号の送受を行うことを制御信号Ｃｏが示しているので、オン・オフ回路６は、電気信号の送受を行う旨を示すオン信号を、光トランシーバ１５ａが接続されている設定ピン１３ａ３にのみ入力する。端子部１３ａに接続されている光トランシーバ１５ａのみが制御信号Ｃｏによって指定されている場合、端子部１３ａを除く他の全ての端子部には電気信号の送受を行わないことを制御信号Ｃｏが示しているので、設定ピン１３ａ３を除く他の全ての設定ピンにはオン信号を入力しない。
【００２４】
オン・オフ回路６は、ＤＡＣ７と、Ｎ個のウィンドウコンパレータ（ウィンドウコンパレータ９ａおよびウィンドウコンパレータ９ｂなど）と、複数の抵抗素子（抵抗素子１１ａ、抵抗素子１１ｂ、抵抗素子１１ｃ、抵抗素子１１ｄおよび抵抗素子１１ｅなど）とを含む。ＤＡＣ７（ＤＡＣ：Digital Analog Converter）は、デジタル信号をアナログ信号に変換する変換回路であり、制御部５から入力する制御信号Ｃｏの示す情報を電圧値（アナログ信号）に変換する素子である。ＤＡＣ７の出力は、Ｎ個のウィンドウコンパレータの入力端子（ＩＮ端子）に接続されている。
【００２５】
複数の抵抗素子（抵抗素子１１ａ、抵抗素子１１ｂ、抵抗素子１１ｃ、抵抗素子１１ｄおよび抵抗素子１１ｅなど）は、基準電圧のもとにおいて、直列に接続されている。抵抗素子の端子の電位は、予め設定されている。抵抗素子１１ａの端子Ｔａ１と、抵抗素子１１ｂの端子Ｔｂ２とは、ウィンドウコンパレータ９ａのプラス端子（＋端子）に接続されている。抵抗素子１１ｂの端子Ｔｂ１と、抵抗素子１１ｃの端子Ｔｃ２とは、ウィンドウコンパレータ９ａのマイナス端子（−端子）に接続されている。抵抗素子１１ｃの端子Ｔｃ１と、抵抗素子１１ｄの端子Ｔｄ２とは、ウィンドウコンパレータ９ｂのプラス端子に接続されている。抵抗素子１１ｄの端子Ｔｄ１と、抵抗素子１１ｅの端子Ｔｅ２とは、ウィンドウコンパレータ９ｂのマイナス端子に接続されている。
【００２６】
ウィンドウコンパレータ９ａのプラス端子の電圧を、電圧Ｖｂ２とする。ウィンドウコンパレータ９ａのマイナス端子の電圧を、電圧Ｖｂ１とする。ウィンドウコンパレータ９ｂのプラス端子の電圧を、電圧Ｖｄ２とする。ウィンドウコンパレータ９ｂのマイナス端子の電圧を、電圧Ｖｄ１とする。電圧Ｖｂ２は、電圧Ｖｂ１よりも高い。電圧Ｖｂ１は、電圧Ｖｄ２よりも高い。電圧Ｖｄ２は、電圧Ｖｄ１よりも高い。
【００２７】
図２に示すように、ＤＡＣ７からウィンドウコンパレータ９ａの入力端子に入力される信号が、ウィンドウコンパレータ９ａのプラス端子の電圧（電圧Ｖｂ２）よりも低い電圧であり、且つ、ウィンドウコンパレータ９ａのマイナス端子の電圧（電圧Ｖｂ１）よりも高い電圧だる場合にのみ、ウィンドウコンパレータ９ａの出力から、オン信号が出力される。ウィンドウコンパレータ９ｂの入力端子に入力される信号が、ウィンドウコンパレータ９ｂのプラス端子の電圧（電圧Ｖｄ２）よりも低い電圧だり、且つ、ウィンドウコンパレータ９ｂのマイナス端子の電圧（電圧Ｖｄ１）よりも高い電圧である場合にのみ、ウィンドウコンパレータ９ｂの出力から、オン信号が出力される。
【００２８】
Ｎ個のウィンドウコンパレータは、設定ピン１３ａ３などホスト装置３のＮ個の設定ピンのそれぞれに接続されている。図１には、図示を簡略にするために、ウィンドウコンパレータ９ａとウィンドウコンパレータ９ｂとが例示されている。ウィンドウコンパレータ９ａは、設定ピン１３ａ３に接続されている。ウィンドウコンパレータ９ｂは、設定ピン１３ｂ３に接続されている。ウィンドウコンパレータ９ａは、ＤＡＣ７から出力されウィンドウコンパレータ９ａの入力端子に入力される電圧値の信号に応じて、設定ピン１３ａ３にオン信号を出力する。ウィンドウコンパレータ９ｂは、ＤＡＣ７から出力されウィンドウコンパレータ９ｂの入力端子に入力される電圧値の信号に応じて、設定ピン１３ｂ３にオン信号を出力する。
【００２９】
以上説明したように、ホスト装置３によれば、複数のピンによる複数ビットのデータを用いることなく、単一のピン（信号ピン１３ａ１など）によって送受が可能な１ビットのデータ（オン信号の有無を示すデータ）によって、光トランシーバのオン・オフの指示が可能となるので、オン・オフの指示に必要なピンの数を低減できる。したがって、制御部５が有するピンの数に上限があっても、オン・オフの指示に必要なピンの数が低減できるので、制御部５に接続できる光トランシーバの数を増やすことができる。また、光トランシーバに内蔵する回路素子（ＰＨＹ−ＩＣ）は、従来と同じ物が使用できる。また、外部と接続する電気インタフェースは単一のピンのみで良い。また、光トランシーバに回路を追加する必要がなく、従来の光トランシーバを使用できる。また、ＤＡＣ７と、ウィンドウコンパレータ９ａなどのウィンドウコンパレータの精度（許容量）とによって、ホスト装置３に接続可能な光トランシーバの最大接続台数が決まるので、従来のような３２台を超えた数の光トランシーバをホスト装置３に接続することができる。
【００３０】
なお、図１に示す光通信システム１に限らず、図３に示す光通信システム１ａも本実施形態の一例として用いることができる。光通信システム１ａは、光通信システム１のホスト装置３に替えてホスト装置３ａを備える。ホスト装置３ａは、端子部１３ａおよび端子部１３ｂなどの複数の端子部を有する。ホスト装置３ａは、制御部５を有する。ホスト装置３ａは、ホスト装置３のオン・オフ回路６に替えて、オン・オフ回路６ａを有する。図３に示すオン・オフ回路６ａは、Ｉ／Ｏエキスパンダ（I/O Expander）である。なお、オン・オフ回路６ａは、Ｉ／Ｏエキスパンダに限らず、デマルチプレクサ（demultiplexer）、デシリアライザ（deserializer）の何れかであってもよい。このように、設定ピン１３ａ３などの設定ピンを切り替える手段として、ホスト装置３のようなＤＡＣ７とウィンドウコンパレータ９ａなどとを用いなくても、ホスト装置３ａのようなＩ／Ｏエキスパンダを用いてもよく、更には、デマルチプレクサおよびデシリアライザの何れかを用いてもよい。
【００３１】
オン・オフ回路６ａの入力端子は制御部５に接続されており、制御部５から制御信号Ｃｏが入力する。オン・オフ回路６ａは、複数の出力端子を有している。オン・オフ回路６ａの複数の出力端子のそれぞれは、ホスト装置３ａの複数の端子部の信号ピン（信号ピン１３ａ１および信号ピン１３ｂ１など）のそれぞれに接続されている。オン・オフ回路６ａは、オン・オフ回路６と同様に、制御信号Ｃｏによって指定されている光トランシーバに対してオン信号を出力し、制御信号Ｃｏによって指定されていない光トランシーバに対してはオン信号を出力しない。例えば、光トランシーバ１５ａのみが制御信号Ｃｏによって指定されている場合、オン・オフ回路６ａは、光トランシーバ１５ａのみに対し信号ピン１３ａ１を介してオン信号を出力し、光トランシーバ１５ａを除く他の全ての光トランシーバに対しオン信号を出力せずオフとする。
【００３２】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【００３３】
１，１ａ…光通信システム、１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ…抵抗素子、１３ａ，１３ｂ…端子部、１３ａ１，１３ａ２，１３ｂ１，１３ｂ２…信号ピン、１３ａ３，１３ｂ３…設定ピン、１５ａ，１５ｂ…光トランシーバ、１５ａ１，１５ｂ１…回路素子、１５ａ２，１５ａ３，１５ｂ２，１５ｂ３…信号端子、１５ａ４，１５ｂ４…設定端子、３，３ａ…ホスト装置、５…制御部、６，６ａ…オン・オフ回路、７…ＤＡＣ、９ａ，９ｂ…ウィンドウコンパレータ、Ｔａ１，Ｔｂ１，Ｔｂ２，Ｔｃ１，Ｔｃ２，Ｔｄ１，Ｔｄ２，Ｔｅ１，Ｔｅ２…端子、Ｖｂ２，Ｖｂ１，Ｖｄ１，Ｖｄ２…電圧、Ｃｏ…制御信号。
【技術分野】
【０００１】
本発明は、光トランシーバが接続されるホスト装置に関する。
【背景技術】
【０００２】
特許文献１には、複数の光データリンクを同一通信バスに接続した構成を有しておりＣＰＵから目的の光データリンクへの通信を実現する光伝送装置と光データリンク制御方法とに関する技術が開示されている。特許文献１に記載の光伝送装置は、単一のＣＰＵと、複数の光データリンクと、セレクタとを有する。ＣＰＵは、送信先のデバイスのスレーブアドレスが宛先情報として格納されたデータ信号を出力する。光データリンクは、共通の一のスレーブアドレスが割り当てられている。セレクタは、目的の光データリンクを選択する。ＣＰＵがクロック信号と目的の光データリンクを選択するための選択信号とをセレクタに出力し、セレクタが選択信号に基づいて当該目的の光データリンクにのみクロック信号を出力し、光データリンクが、自己のスレーブアドレスと同一のスレーブアドレスを宛先とするデータ信号とクロック信号とを受信した場合に、当該データ信号の取り込みを行う。また、特許文献２には、インターフェイス回路と、決定回路および第一保存（記録）ユニットと、を備えた集積回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３８５２３４０号公報
【特許文献２】特開２００９−１５３１３１号公報
【非特許文献】
【０００４】
【非特許文献１】“Ｖｅｒｔｅｘ−５ エンベデッド トライモード イーサネット（登録商標） ＭＡＣユーザー ガイド”、ＵＧ１９４（ｖ１．２）２００７年３月６日、ｐ．１１８“ＭＤＩＯの概要”、[online]、[retrieved on 2011-6-28]、Retrieved from the Internet：＜http://japan.xilinx.com/support/documentation/user_guides/j_ug194.pdf＞。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
挿抜可能な光トランシーバ（Ｘ２、ＸＥＮＰＡＫ、ＣＦＰなど）は、ホスト装置との通信インタフェースとして、ＭＤＩＯを用いている。ＭＤＩＯにおいては、複数の光トランシーバがホスト装置に接続されるので、各トランシーバを識別するための５ｂｉｔの物理アドレスが割当可能になっている。光トランシーバには、５ｂｉｔの物理アドレスに対応して五本の電気インターフェースピンが設けられている。ホスト装置には、一個の光トランシーバ毎に五本の電気インターフェースピンが設けられている。ホスト装置は、電気インターフェースピンの状態を、ＨｉｇｈまたはＬｏｗに設定することによって、最大３２個の光トランシーバを選択できる。しかしながら、５ｂｉｔの物理アドレスに対応して、光トランシーバがホスト装置に接続可能な最大数は３２個であり、３２個を越える数の光トランシーバをホスト装置に接続することはできない。また、ホスト装置には、一個の光トランシーバ毎に五本の電気インターフェースピンが必要となるので、このような多くの電気インターフェースピンの存在も、３２個を超える数の光トランシーバをホスト装置に接続することを、妨げている。そこで、本発明の目的は、上記の事項を鑑みてなされたものであり、比較的に多くの光トランシーバの接続が容易に行えるホスト装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、複数の光トランシーバが接続可能であり前記光トランシーバに対し電気信号の送受を行うホスト装置であって、前記複数の光トランシーバのそれぞれに接続される複数の端子部と、前記複数の端子部に接続されており、前記光トランシーバをオンするオン信号を前記複数の端子部の何れかに出力するオン・オフ回路と、前記オン・オフ回路に接続されており、前記複数の光トランシーバの何れをオンにするかを指定する制御信号を前記オン・オフ回路に出力する制御部と、を備え、前記端子部は、前記電気信号を受ける信号ピンと、前記オン信号を受ける単一の設定ピンとを有し、前記オン・オフ回路は、前記制御信号によって指定されている前記光トランシーバに対して前記オン信号を出力し、前記制御信号によって指定されていない前記光トランシーバに対しては前記オン信号を出力しない。本発明によれば、複数のピンによる複数ビットのデータを用いることなく、単一のピンによって送受が可能な１ビットのデータ（オン信号の有無を示すデータ）によって、光トランシーバのオン・オフの指示が可能となるので、オン・オフの指示に必要なピンの数を低減できる。したがって、ホスト装置が有するピンの数に上限があっても、オン・オフの指示に必要なピンの数が低減できるので、ホスト装置に接続できる光トランシーバの数を増加できる。
【０００７】
本発明の他の側面は、光トランシーバが接続可能であり前記光トランシーバに対し電気信号の送受を行うホスト装置であって、前記光トランシーバに接続される端子部と、前記端子部に接続されており、前記光トランシーバをオンするオン信号を前記端子部に出力するオン・オフ回路と、前記オン・オフ回路に接続されており、前記光トランシーバをオンにすることを指定する制御信号を前記オン・オフ回路に出力する制御部と、を備え、前記端子部は、前記電気信号を受ける信号ピンと、前記オン信号を受ける単一の設定ピンとを有し、前記オン・オフ回路は、前記制御信号によって指定されている前記光トランシーバに対して前記オン信号を出力し、前記制御信号によって指定されていない前記光トランシーバに対しては前記オン信号を出力しない。本発明によれば、複数のピンによる複数ビットのデータを用いることなく、単一のピンによって送受が可能な１ビットのデータ（オン信号の有無を示すデータ）によって、光トランシーバのオン・オフの指示が可能となるので、オン・オフの指示に必要なピンの数を低減できる。したがって、ホスト装置が有するピンの数に上限があっても、オン・オフの指示に必要なピンの数が低減できるので、ホスト装置に接続できる光トランシーバの数を増加できる。
【０００８】
本発明では、前記オン・オフ回路は、前記制御信号の示す情報を電圧値に変換する変換回路と、前記端子部に接続されているウィンドウコンパレータとを有し、前記ウィンドウコンパレータは、前記変換回路による変換後の電圧値に応じて前記オン信号を前記端子部に出力する、ことを特徴とする。変換回路とウィンドウコンパレータとを用いることによって、本発明に係るオン・オフ回路が容易に実現できる。
【０００９】
本発明では、前記オン・オフ回路は、デマルチプレクサ（demultiplexer）、デシリアライザ（deserializer）、およびＩ／Ｏエキスパンダ（I/O Expander）、の何れかである、ことを特徴とする。デマルチプレクサ（demultiplexer）、デシリアライザ（deserializer）、およびＩ／Ｏエキスパンダ（I/O Expander）、の何れかを用いることによって、本発明に係るオン・オフ回路が容易に実現できる。
【００１０】
本発明では、前記電気信号は、ＭＤＩＯ（Medium Dependent Input/Output）の通信プロトコルに基づいており、前記制御信号は、Ｉ２ＣおよびＳＰＩ（System Packet Interface）の何れかの通信プロトコルに基づいている。したがって、ＭＤＩＯの通信プロトコルに基づく電気信号が、光トランシーバの通信信号として用いられる場合にも、本発明は適用できる。
【発明の効果】
【００１１】
本発明によれば、比較的に多くの光トランシーバの接続が容易に行えるホスト装置を提供できる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施形態に係るホスト装置の構成を示す図である。
【図２】図２は、実施形態に係るホスト装置の動作を説明するための図である。
【図３】図３は、実施形態に係る他のホスト装置の構成を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明に係る好適な実施形態について詳細に説明する。なお、図面の説明において、可能な場合には、同一要素には同一符号を付し、重複する説明を省略する。図１は、実施形態に係る光通信システム１の構成を示す。光通信システム１は、ホスト装置３と、光トランシーバ１５ａおよび光トランシーバ１５ｂとを備える。ホスト装置３には、Ｎ個の光トランシーバが接続可能である。Ｎは、１以上の整数であり、３２を超えた数であってもよい。図１には、図示を簡略にするために、光トランシーバ１５ａと光トランシーバ１５ｂとが例示されている。光トランシーバ１５ａと光トランシーバ１５ｂとは、何れも、従来の光トランシーバとすることができる。この従来の光トランシーバは、物理アドレスの指定用に五つのピンを有している。光トランシーバ１５ａの設定端子１５ａ４は、物理アドレスを指定するためのデータをホスト装置から受ける五つのピンの何れか一つのピンに対応している。光トランシーバ１５ｂの設定端子１５ｂ４も、物理アドレスを指定するためのデータをホスト装置から受ける五つのピンの何れか一つのピンに対応している。
【００１４】
ホスト装置３は、光トランシーバ１５ａと光トランシーバ１５ｂとに対し電気信号の送受を行う。光トランシーバ１５ａは、回路素子１５ａ１、信号端子１５ａ２、信号端子１５ａ３および設定端子１５ａ４を有する。光トランシーバ１５ａは、更に、光信号の送信装置と光信号の受信装置とを有する。回路素子１５ａ１は、ホスト装置３との間において電気信号の送受を行う。回路素子１５ａ１は、信号端子１５ａ２、信号端子１５ａ３および設定端子１５ａ４に接続されている。また、光トランシーバ１５ａがホスト装置３に接続されている場合、信号端子１５ａ２、信号端子１５ａ３および設定端子１５ａ４は、ホスト装置３の端子部１３ａに接続される。信号端子１５ａ２は、信号ピン１３ａ１に接続され、信号端子１５ａ３は、信号ピン１３ａ２に接続され、設定端子１５ａ４は、設定ピン１３ａ３に接続される。
【００１５】
光トランシーバ１５ｂは、回路素子１５ｂ１、信号端子１５ｂ２、信号端子１５ｂ３および設定端子１５ｂ４を有する。光トランシーバ１５ｂは、更に、光信号の送信装置と光信号の受信装置とを有する。回路素子１５ｂ１は、ホスト装置３との間において電気信号の送受を行う。回路素子１５ｂ１は、信号端子１５ｂ２、信号端子１５ｂ３および設定端子１５ｂ４に接続されている。また、光トランシーバ１５ｂがホスト装置３に接続されている場合、信号端子１５ｂ２、信号端子１５ｂ３および設定端子１５ｂ４は、ホスト装置３の端子部１３ｂに接続される。信号端子１５ｂ２は、信号ピン１３ｂ１に接続され、信号端子１５ｂ３は、信号ピン１３ｂ２に接続され、設定端子１５ｂ４は、設定ピン１３ｂ３に接続される。
【００１６】
ホスト装置３は、制御部５と、オン・オフ回路６と、端子部１３ａおよび端子部１３ｂなどのＮ個の端子部とを有する。Ｎ個の端子部のそれぞれに複数の光トランシーバのそれぞれが接続される。一の端子部には、一個の光トランシーバが接続される。図１には、図示を簡略にするために、端子部１３ａと端子部１３ｂとが例示されている。端子部１３ａには、光トランシーバ１５ａが接続されている。端子部１３ｂには、光トランシーバ１５ｂが接続されている。
【００１７】
端子部１３ａは、信号ピン１３ａ１と、信号ピン１３ａ２と、設定ピン１３ａ３とを含む。信号ピン１３ａ１は、制御部５に接続されている。信号ピン１３ａ２は、制御部５に接続されている。設定ピン１３ａ３は、オン・オフ回路６のウィンドウコンパレータ９ａ（ウィンドウコンパレータ：Window Comparator）の出力に接続されている。光トランシーバ１５ａがホスト装置３に接続されている場合、信号ピン１３ａ１は、光トランシーバ１５ａの信号端子１５ａ２に接続される。信号ピン１３ａ２は、光トランシーバ１５ａの信号端子１５ａ３に接続される。設定ピン１３ａ３は、光トランシーバ１５ａの設定端子１５ａ４に接続される。
【００１８】
信号ピン１３ａ１および信号ピン１３ａ２は、光トランシーバ１５ａがホスト装置３に接続されている場合、制御部５と光トランシーバ１５ａとの間において送受される電気信号を受ける。信号ピン１３ａ１は、ＭＤＩＯ（Medium Dependent Input/Output）の電気信号を受ける。信号ピン１３ａ２は、ＭＤＣ（ＭＤＩＯクロック）の電気信号を受ける。設定ピン１３ａ３は、オン・オフ回路６から出力されるオン信号を受ける。オン信号は、端子部１３ａに接続されている光トランシーバ１５ａをオンにする（信号ピン１３ａ１を介して制御部５と電気信号の送受を行う）ことを、光トランシーバ１５ａに指示する信号である。光トランシーバ１５ａは、設定ピン１３ａ３を介してオン信号を受けた場合にのみ、信号ピン１３ａ１を介して制御部５と電気信号の送受を行う。光トランシーバ１５ａは、設定ピン１３ａ３を介してオン信号を受けない場合、オフとなる（信号ピン１３ａ１を介して制御部５と電気信号の送受を行わない。）。端子部１３ａは、端子部１３ａに接続する光トランシーバ１５ａのオン・オフを切り替えるための信号（オン信号の入力の有無）を受ける単一の設定ピン１３ａ３を含む。
【００１９】
端子部１３ｂは、信号ピン１３ｂ１と、信号ピン１３ｂ２と、設定ピン１３ｂ３とを含む。信号ピン１３ｂ１は、制御部５に接続されている。信号ピン１３ｂ２は、制御部５に接続されている。設定ピン１３ｂ３は、オン・オフ回路６のウィンドウコンパレータ９ｂの出力に接続されている。光トランシーバ１５ｂがホスト装置３に接続されている場合、信号ピン１３ｂ１は、光トランシーバ１５ｂの信号端子１５ａ２に接続される。信号ピン１３ｂ２は、光トランシーバ１５ｂの信号端子１５ｂ３に接続される。設定ピン１３ｂ３は、光トランシーバ１５ｂの設定端子１５ｂ４に接続される。
【００２０】
信号ピン１３ｂ１および信号ピン１３ｂ２は、光トランシーバ１５ｂがホスト装置３に接続されている場合、制御部５と光トランシーバ１５ｂとの間において送受される電気信号を受ける。信号ピン１３ｂ１は、ＭＤＩＯの電気信号を受ける。信号ピン１３ｂ２は、ＭＤＣの電気信号を受ける。設定ピン１３ｂ３は、オン・オフ回路６から出力されるオン信号を受ける。オン信号は、端子部１３ｂに接続されている光トランシーバ１５ｂをオンにする（信号ピン１３ｂ１を介して制御部５と電気信号の送受を行う）ことを、光トランシーバ１５ｂに指示する信号である。光トランシーバ１５ｂは、設定ピン１３ｂ３を介してオン信号を受けた場合にのみ、信号ピン１３ｂ１を介して制御部５と電気信号の送受を行う。光トランシーバ１５ｂは、設定ピン１３ｂ３を介してオン信号を受けない場合、オフとなる（信号ピン１３ｂ１を介して制御部５と電気信号の送受を行わない。）。端子部１３ｂは、端子部１３ｂに接続する光トランシーバ１５ｂのオン・オフを切り替えるための信号（オン信号の入力の有無）を受ける単一の設定ピン１３ｂ３を含む。
【００２１】
制御部５は、ＣＰＵを含む。制御部５のＣＰＵは、制御部５の動作を統括的に制御する。制御部５は、端子部１３ａおよび端子部１３ｂなどホスト装置３の複数の端子部に接続されている。制御部５は、複数の光トランシーバがホスト装置３に接続されている場合、端子部１３ａおよび端子部１３ｂなどホスト装置３の複数の端子部のそれぞれに接続されている複数の光トランシーバ（光トランシーバ１５ａおよび光トランシーバ１５ｂなど）のいずれかに対し、電気信号の送受を行う。制御部５は、オン・オフ回路６に接続されている。制御部５は、光トランシーバ１５ａおよび光トランシーバ１５ｂなどホスト装置３に接続されている複数の光トランシーバの何れをオンにする（制御部５と電気信号の送受を行う）かを指定する制御信号Ｃｏを、オン・オフ回路６に出力する。制御信号Ｃｏは、Ｉ２ＣおよびＳＰＩ（System Packet Interface）の何れかのシリアル通信プロトコルに基づいている。なお、制御信号Ｃｏは、他の通信プロトコルに基づく信号であってもよい。制御部５は、制御信号Ｃｏによって指定した光トランシーバに対してのみ、電気信号の送受を行う。例えば、制御信号Ｃｏが光トランシーバ１５ａのみを指定している場合、制御部５は、光トランシーバ１５ａに対してのみ、電気信号の送受を行う。
【００２２】
オン・オフ回路６は、端子部１３ａおよび端子部１３ｂなどホスト装置３の複数の端子部に接続されている。オン・オフ回路６は、光トランシーバ１５ａおよび光トランシーバ１５ｂなどの光トランシーバをオンするオン信号（制御部５と電気信号の送受を行うこをと指示する信号）を、端子部１３ａおよび端子部１３ｂなどホスト装置３の複数の端子部の何れかに出力する。オン・オフ回路６は、制御信号Ｃｏによって指定されている光トランシーバに対してオン信号を出力し、制御信号Ｃｏによって指定されていない光トランシーバに対してはオン信号を出力しない。オン信号は、オン・オフ回路６から出力される信号（ＰＨＹＡＤ）に含まれ、端子部の設定ピン（例えば、設定ピン１３ａ３および設定ピン１３ｂ３など）に入力される。
【００２３】
例えば、端子部１３ａに接続されている光トランシーバ１５ａのみが制御信号Ｃｏによって指定されている場合、オン・オフ回路６は、光トランシーバ１５ａが接続している設定ピン１３ａ３に対してのみオン信号を入力し、設定ピン１３ａ３を除く他の全ての設定ピンには、オン信号を入力しない。端子部１３ａに接続されている光トランシーバ１５ａのみが制御信号Ｃｏによって指定されている場合、制御信号Ｃｏは、端子部１３ａに接続されている光トランシーバ１５ａに対してのみ電気信号の送受を行うことを示している（すなわち、光トランシーバ１５ａのみをオンとし、光トランシーバ１５ａを除く光トランシーバ１５ｂなどの他の光トランシーバの全てをオフとする。）。端子部１３ａに接続されている光トランシーバ１５ａのみが制御信号Ｃｏによって指定されている場合、端子部１３ａに接続されている光トランシーバ１５ａに対してのみ電気信号の送受を行うことを制御信号Ｃｏが示しているので、オン・オフ回路６は、電気信号の送受を行う旨を示すオン信号を、光トランシーバ１５ａが接続されている設定ピン１３ａ３にのみ入力する。端子部１３ａに接続されている光トランシーバ１５ａのみが制御信号Ｃｏによって指定されている場合、端子部１３ａを除く他の全ての端子部には電気信号の送受を行わないことを制御信号Ｃｏが示しているので、設定ピン１３ａ３を除く他の全ての設定ピンにはオン信号を入力しない。
【００２４】
オン・オフ回路６は、ＤＡＣ７と、Ｎ個のウィンドウコンパレータ（ウィンドウコンパレータ９ａおよびウィンドウコンパレータ９ｂなど）と、複数の抵抗素子（抵抗素子１１ａ、抵抗素子１１ｂ、抵抗素子１１ｃ、抵抗素子１１ｄおよび抵抗素子１１ｅなど）とを含む。ＤＡＣ７（ＤＡＣ：Digital Analog Converter）は、デジタル信号をアナログ信号に変換する変換回路であり、制御部５から入力する制御信号Ｃｏの示す情報を電圧値（アナログ信号）に変換する素子である。ＤＡＣ７の出力は、Ｎ個のウィンドウコンパレータの入力端子（ＩＮ端子）に接続されている。
【００２５】
複数の抵抗素子（抵抗素子１１ａ、抵抗素子１１ｂ、抵抗素子１１ｃ、抵抗素子１１ｄおよび抵抗素子１１ｅなど）は、基準電圧のもとにおいて、直列に接続されている。抵抗素子の端子の電位は、予め設定されている。抵抗素子１１ａの端子Ｔａ１と、抵抗素子１１ｂの端子Ｔｂ２とは、ウィンドウコンパレータ９ａのプラス端子（＋端子）に接続されている。抵抗素子１１ｂの端子Ｔｂ１と、抵抗素子１１ｃの端子Ｔｃ２とは、ウィンドウコンパレータ９ａのマイナス端子（−端子）に接続されている。抵抗素子１１ｃの端子Ｔｃ１と、抵抗素子１１ｄの端子Ｔｄ２とは、ウィンドウコンパレータ９ｂのプラス端子に接続されている。抵抗素子１１ｄの端子Ｔｄ１と、抵抗素子１１ｅの端子Ｔｅ２とは、ウィンドウコンパレータ９ｂのマイナス端子に接続されている。
【００２６】
ウィンドウコンパレータ９ａのプラス端子の電圧を、電圧Ｖｂ２とする。ウィンドウコンパレータ９ａのマイナス端子の電圧を、電圧Ｖｂ１とする。ウィンドウコンパレータ９ｂのプラス端子の電圧を、電圧Ｖｄ２とする。ウィンドウコンパレータ９ｂのマイナス端子の電圧を、電圧Ｖｄ１とする。電圧Ｖｂ２は、電圧Ｖｂ１よりも高い。電圧Ｖｂ１は、電圧Ｖｄ２よりも高い。電圧Ｖｄ２は、電圧Ｖｄ１よりも高い。
【００２７】
図２に示すように、ＤＡＣ７からウィンドウコンパレータ９ａの入力端子に入力される信号が、ウィンドウコンパレータ９ａのプラス端子の電圧（電圧Ｖｂ２）よりも低い電圧であり、且つ、ウィンドウコンパレータ９ａのマイナス端子の電圧（電圧Ｖｂ１）よりも高い電圧だる場合にのみ、ウィンドウコンパレータ９ａの出力から、オン信号が出力される。ウィンドウコンパレータ９ｂの入力端子に入力される信号が、ウィンドウコンパレータ９ｂのプラス端子の電圧（電圧Ｖｄ２）よりも低い電圧だり、且つ、ウィンドウコンパレータ９ｂのマイナス端子の電圧（電圧Ｖｄ１）よりも高い電圧である場合にのみ、ウィンドウコンパレータ９ｂの出力から、オン信号が出力される。
【００２８】
Ｎ個のウィンドウコンパレータは、設定ピン１３ａ３などホスト装置３のＮ個の設定ピンのそれぞれに接続されている。図１には、図示を簡略にするために、ウィンドウコンパレータ９ａとウィンドウコンパレータ９ｂとが例示されている。ウィンドウコンパレータ９ａは、設定ピン１３ａ３に接続されている。ウィンドウコンパレータ９ｂは、設定ピン１３ｂ３に接続されている。ウィンドウコンパレータ９ａは、ＤＡＣ７から出力されウィンドウコンパレータ９ａの入力端子に入力される電圧値の信号に応じて、設定ピン１３ａ３にオン信号を出力する。ウィンドウコンパレータ９ｂは、ＤＡＣ７から出力されウィンドウコンパレータ９ｂの入力端子に入力される電圧値の信号に応じて、設定ピン１３ｂ３にオン信号を出力する。
【００２９】
以上説明したように、ホスト装置３によれば、複数のピンによる複数ビットのデータを用いることなく、単一のピン（信号ピン１３ａ１など）によって送受が可能な１ビットのデータ（オン信号の有無を示すデータ）によって、光トランシーバのオン・オフの指示が可能となるので、オン・オフの指示に必要なピンの数を低減できる。したがって、制御部５が有するピンの数に上限があっても、オン・オフの指示に必要なピンの数が低減できるので、制御部５に接続できる光トランシーバの数を増やすことができる。また、光トランシーバに内蔵する回路素子（ＰＨＹ−ＩＣ）は、従来と同じ物が使用できる。また、外部と接続する電気インタフェースは単一のピンのみで良い。また、光トランシーバに回路を追加する必要がなく、従来の光トランシーバを使用できる。また、ＤＡＣ７と、ウィンドウコンパレータ９ａなどのウィンドウコンパレータの精度（許容量）とによって、ホスト装置３に接続可能な光トランシーバの最大接続台数が決まるので、従来のような３２台を超えた数の光トランシーバをホスト装置３に接続することができる。
【００３０】
なお、図１に示す光通信システム１に限らず、図３に示す光通信システム１ａも本実施形態の一例として用いることができる。光通信システム１ａは、光通信システム１のホスト装置３に替えてホスト装置３ａを備える。ホスト装置３ａは、端子部１３ａおよび端子部１３ｂなどの複数の端子部を有する。ホスト装置３ａは、制御部５を有する。ホスト装置３ａは、ホスト装置３のオン・オフ回路６に替えて、オン・オフ回路６ａを有する。図３に示すオン・オフ回路６ａは、Ｉ／Ｏエキスパンダ（I/O Expander）である。なお、オン・オフ回路６ａは、Ｉ／Ｏエキスパンダに限らず、デマルチプレクサ（demultiplexer）、デシリアライザ（deserializer）の何れかであってもよい。このように、設定ピン１３ａ３などの設定ピンを切り替える手段として、ホスト装置３のようなＤＡＣ７とウィンドウコンパレータ９ａなどとを用いなくても、ホスト装置３ａのようなＩ／Ｏエキスパンダを用いてもよく、更には、デマルチプレクサおよびデシリアライザの何れかを用いてもよい。
【００３１】
オン・オフ回路６ａの入力端子は制御部５に接続されており、制御部５から制御信号Ｃｏが入力する。オン・オフ回路６ａは、複数の出力端子を有している。オン・オフ回路６ａの複数の出力端子のそれぞれは、ホスト装置３ａの複数の端子部の信号ピン（信号ピン１３ａ１および信号ピン１３ｂ１など）のそれぞれに接続されている。オン・オフ回路６ａは、オン・オフ回路６と同様に、制御信号Ｃｏによって指定されている光トランシーバに対してオン信号を出力し、制御信号Ｃｏによって指定されていない光トランシーバに対してはオン信号を出力しない。例えば、光トランシーバ１５ａのみが制御信号Ｃｏによって指定されている場合、オン・オフ回路６ａは、光トランシーバ１５ａのみに対し信号ピン１３ａ１を介してオン信号を出力し、光トランシーバ１５ａを除く他の全ての光トランシーバに対しオン信号を出力せずオフとする。
【００３２】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【００３３】
１，１ａ…光通信システム、１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ…抵抗素子、１３ａ，１３ｂ…端子部、１３ａ１，１３ａ２，１３ｂ１，１３ｂ２…信号ピン、１３ａ３，１３ｂ３…設定ピン、１５ａ，１５ｂ…光トランシーバ、１５ａ１，１５ｂ１…回路素子、１５ａ２，１５ａ３，１５ｂ２，１５ｂ３…信号端子、１５ａ４，１５ｂ４…設定端子、３，３ａ…ホスト装置、５…制御部、６，６ａ…オン・オフ回路、７…ＤＡＣ、９ａ，９ｂ…ウィンドウコンパレータ、Ｔａ１，Ｔｂ１，Ｔｂ２，Ｔｃ１，Ｔｃ２，Ｔｄ１，Ｔｄ２，Ｔｅ１，Ｔｅ２…端子、Ｖｂ２，Ｖｂ１，Ｖｄ１，Ｖｄ２…電圧、Ｃｏ…制御信号。
【特許請求の範囲】
【請求項１】
複数の光トランシーバが接続可能であり前記光トランシーバに対し電気信号の送受を行うホスト装置であって、
前記複数の光トランシーバのそれぞれに接続される複数の端子部と、
前記複数の端子部に接続されており、前記光トランシーバをオンするオン信号を前記複数の端子部の何れかに出力するオン・オフ回路と、
前記オン・オフ回路に接続されており、前記複数の光トランシーバの何れをオンにするかを指定する制御信号を前記オン・オフ回路に出力する制御部と、
を備え、
前記端子部は、前記電気信号を受ける信号ピンと、前記オン信号を受ける単一の設定ピンとを有し、
前記オン・オフ回路は、前記制御信号によって指定されている前記光トランシーバに対して前記オン信号を出力し、前記制御信号によって指定されていない前記光トランシーバに対しては前記オン信号を出力しない、ホスト装置。
【請求項２】
光トランシーバが接続可能であり前記光トランシーバに対し電気信号の送受を行うホスト装置であって、
前記光トランシーバに接続される端子部と、
前記端子部に接続されており、前記光トランシーバをオンするオン信号を前記端子部に出力するオン・オフ回路と、
前記オン・オフ回路に接続されており、前記光トランシーバをオンにすることを指定する制御信号を前記オン・オフ回路に出力する制御部と、
を備え、
前記端子部は、前記電気信号を受ける信号ピンと、前記オン信号を受ける単一の設定ピンとを有し、
前記オン・オフ回路は、前記制御信号によって指定されている前記光トランシーバに対して前記オン信号を出力し、前記制御信号によって指定されていない前記光トランシーバに対しては前記オン信号を出力しない、ホスト装置。
【請求項３】
前記オン・オフ回路は、前記制御信号の示す情報を電圧値に変換する変換回路と、前記端子部に接続されているウィンドウコンパレータとを有し、
前記ウィンドウコンパレータは、前記変換回路による変換後の電圧値に応じて前記オン信号を前記端子部に出力する、ことを特徴とする請求項１または請求項２に記載のホスト装置。
【請求項４】
前記オン・オフ回路は、デマルチプレクサ（demultiplexer）、デシリアライザ（deserializer）、およびＩ／Ｏエキスパンダ（I/O Expander）、の何れかである、ことを特徴とする請求項１または請求項２に記載のホスト装置。
【請求項５】
前記電気信号は、ＭＤＩＯ（Medium Dependent Input/Output）の通信プロトコルに基づいている、ことを特徴とする請求項１〜請求項４の何れか一項に記載のホスト装置。
【請求項６】
前記制御信号は、Ｉ２ＣおよびＳＰＩ（System Packet Interface）の何れかの通信プロトコルに基づいている、ことを特徴とする請求項１〜請求項５の何れか一項に記載のホスト装置。
【請求項１】
複数の光トランシーバが接続可能であり前記光トランシーバに対し電気信号の送受を行うホスト装置であって、
前記複数の光トランシーバのそれぞれに接続される複数の端子部と、
前記複数の端子部に接続されており、前記光トランシーバをオンするオン信号を前記複数の端子部の何れかに出力するオン・オフ回路と、
前記オン・オフ回路に接続されており、前記複数の光トランシーバの何れをオンにするかを指定する制御信号を前記オン・オフ回路に出力する制御部と、
を備え、
前記端子部は、前記電気信号を受ける信号ピンと、前記オン信号を受ける単一の設定ピンとを有し、
前記オン・オフ回路は、前記制御信号によって指定されている前記光トランシーバに対して前記オン信号を出力し、前記制御信号によって指定されていない前記光トランシーバに対しては前記オン信号を出力しない、ホスト装置。
【請求項２】
光トランシーバが接続可能であり前記光トランシーバに対し電気信号の送受を行うホスト装置であって、
前記光トランシーバに接続される端子部と、
前記端子部に接続されており、前記光トランシーバをオンするオン信号を前記端子部に出力するオン・オフ回路と、
前記オン・オフ回路に接続されており、前記光トランシーバをオンにすることを指定する制御信号を前記オン・オフ回路に出力する制御部と、
を備え、
前記端子部は、前記電気信号を受ける信号ピンと、前記オン信号を受ける単一の設定ピンとを有し、
前記オン・オフ回路は、前記制御信号によって指定されている前記光トランシーバに対して前記オン信号を出力し、前記制御信号によって指定されていない前記光トランシーバに対しては前記オン信号を出力しない、ホスト装置。
【請求項３】
前記オン・オフ回路は、前記制御信号の示す情報を電圧値に変換する変換回路と、前記端子部に接続されているウィンドウコンパレータとを有し、
前記ウィンドウコンパレータは、前記変換回路による変換後の電圧値に応じて前記オン信号を前記端子部に出力する、ことを特徴とする請求項１または請求項２に記載のホスト装置。
【請求項４】
前記オン・オフ回路は、デマルチプレクサ（demultiplexer）、デシリアライザ（deserializer）、およびＩ／Ｏエキスパンダ（I/O Expander）、の何れかである、ことを特徴とする請求項１または請求項２に記載のホスト装置。
【請求項５】
前記電気信号は、ＭＤＩＯ（Medium Dependent Input/Output）の通信プロトコルに基づいている、ことを特徴とする請求項１〜請求項４の何れか一項に記載のホスト装置。
【請求項６】
前記制御信号は、Ｉ２ＣおよびＳＰＩ（System Packet Interface）の何れかの通信プロトコルに基づいている、ことを特徴とする請求項１〜請求項５の何れか一項に記載のホスト装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１３−５５４１４（Ｐ２０１３−５５４１４Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９０８００（Ｐ２０１１−１９０８００）
【出願日】平成２３年９月１日（２０１１．９．１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月１日（２０１１．９．１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]