メモリ・論理共役システム
【課題】規模の増大をクロスバースイッチで対応するためバンド幅ネックになるという課題がある。
【解決手段】本発明に係るメモリ・論理共役システムは、メモリ回路を有する基本セル10をクラスタ状に配置した複数のクラスタメモリ20をそれぞれ含む複数のクラスタメモリチップと、複数のクラスタメモリを制御するためのコントローラチップと、を3次元的に積層したシステムであって、複数のクラスタメモリチップ及びコントローラチップの積層方向に沿って位置する複数のクラスタメモリ20が、貫通ビアを含んで構成されるマルチバス11を介してコントローラチップに電気的に接続されており、コントローラチップからマルチバス11を通して任意の基本セル10に直接アクセスして真理値データを書き込むことにより、任意の基本セル10を論理回路に切り替えることを特徴とする。
【解決手段】本発明に係るメモリ・論理共役システムは、メモリ回路を有する基本セル10をクラスタ状に配置した複数のクラスタメモリ20をそれぞれ含む複数のクラスタメモリチップと、複数のクラスタメモリを制御するためのコントローラチップと、を3次元的に積層したシステムであって、複数のクラスタメモリチップ及びコントローラチップの積層方向に沿って位置する複数のクラスタメモリ20が、貫通ビアを含んで構成されるマルチバス11を介してコントローラチップに電気的に接続されており、コントローラチップからマルチバス11を通して任意の基本セル10に直接アクセスして真理値データを書き込むことにより、任意の基本セル10を論理回路に切り替えることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、メモリ・論理共役システムに関する。
【背景技術】
【0002】
近年、CPUはアーキテクチャが複雑で回路の多さに比較して性能向上が限定されている。また用途に応じて動的再構成ができない柔軟性の低い回路である。これがシステムダウンの致命的な問題を起こす元となり、もっと柔軟で強靭なシステムが求められ、その一端を担いつつあるのがFPGA(FIELD PROGRAMABLE GATE ALLAY)である。これはフィールドで再構成ができる。また単純なコアを多数集めたマルチコアシステムも提案され、動的な再構成ができるアーキテクチャとして注目を集めているが、いずれも規模の増大をクロスバースイッチで対応するためバンド幅ネック(配線ネック)になり、発展が制限されると思われる。配線が節約できるメモリすなわち論理という回路はその一つの解決策であるが、メモリマット間のランダムアクセスにクロスバースイッチを省略することはできず、クロスバースイッチそのものがメモリ回路であり、多くのメモリを使用することで今ひとつ解決策とはなっていない。
【発明の開示】
【発明が解決しようとする課題】
【0003】
上述したように従来技術では、規模の増大をクロスバースイッチで対応するためバンド幅ネックになるという課題があり、また論理回路でもクロスバースイッチとしてのメモリを多く使用するという課題がある。
【課題を解決するための手段】
【0004】
クロスバースイッチを排除し、多ビットマルチバス構成にした論理回路でメモリを兼ねるシステムができれば、動的再構成が可能な強靭で柔軟な単一回路で大量生産が可能であり、価格も低減出来る。さらに、この実現はコンピュータアーキテクチャの単純化につながり、システム全体の変革が期待される。
【0005】
クロスバースイッチの排除の一案としてクラスタ構成にしたバスアクセスメモリを多数配列するという手法が本発明の骨子である。しかしこれでもZ軸方向の接続数が多く必要となる。そこで、この構造と組み合わせ、チップ積層を三次元的に行い多ビットマルチバスの配線構成を工夫した新規な技術を提案する。この新規な技術は、従来方法に比べ、格段の性能向上を図れることが期待できる。
上記課題を解決するため、本発明に係るメモリ・論理共役システムは、メモリ回路を有する基本セルをクラスタ状に配置したクラスタメモリをそれぞれ含む複数のクラスタメモリチップを3次元的に積層したシステムであって、
前記複数のクラスタメモリチップそれぞれには貫通ビアが設けられており、
前記貫通ビアを含んで構成されるマルチバスを通して任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とする。
上記メモリ・論理共役システムによれば、クロスバースイッチを排除することができ、任意の基本セルをピンポイントで論理回路やメモリ回路として切り替えることができる。
また、本発明に係るメモリ・論理共役システムにおいて、前記複数のクラスタメモリチップそれぞれは、前記クラスタメモリを複数有し、且つ前記複数のクラスタメモリを互いに電気的に接続する配線を有することも可能である。
また、本発明に係るメモリ・論理共役システムにおいて、前記クラスタメモリを制御するための制御回路をさらに具備し、前記制御回路から前記マルチバスを通して任意の基本セルに直接アクセスして真理値データを書き込むことも可能である。
本発明に係るメモリ・論理共役システムは、メモリ回路を有する基本セルをクラスタ状に配置した複数のクラスタメモリをそれぞれ含む複数のクラスタメモリチップと、
前記複数のクラスタメモリを制御するためのコントローラチップと、
を3次元的に積層したシステムであって、
前記複数のクラスタメモリチップ及び前記コントローラチップの積層方向に沿って位置する前記複数のクラスタメモリが、貫通ビアを含んで構成されるマルチバスを介して前記コントローラチップに電気的に接続されており、
前記コントローラチップから前記マルチバスを通して任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とする。
【0006】
上記メモリ・論理共役システムによれば、クロスバースイッチを排除することができ、任意の基本セルをピンポイントで論理回路やメモリ回路として切り替えることができる。
【0007】
また、本発明に係るメモリ・論理共役システムにおいて、前記複数のクラスタメモリチップの各々において、前記複数のクラスタメモリの内の2つ以上のクラスタメモリが前記クラスタメモリチップの配線層を利用して電気的に接続されているようにすることも可能である。
【0008】
また、本発明に係るメモリ・論理共役システムにおいて、前記コントローラチップが複数の制御回路を含み、前記複数の制御回路の各々が、前記貫通ビアを介して接続された前記複数のクラスタメモリを制御することが好ましい。
【0009】
また、本発明に係るメモリ・論理共役システムにおいて、前記基本セルが、前記基本セルの内部バスの接続を制御するための経路設定レジスタ及びスイッチを含むことが好ましい。
【0010】
また、本発明に係るメモリ・論理共役システムにおいて、前記メモリ回路を256ワード×8ビットで構成することが好ましい。このように基本セルに比較的小さな構成を選ぶことが好ましい。
【0011】
また、本発明に係るメモリ・論理共役システムにおいて、前記基本セルは、前記メモリ回路と、前記メモリ回路に接続される前記基本セルの内部バスと、前記内部バスの接続を行う経路設定部と、を有することも可能である。
また、本発明に係るメモリ・論理共役システムにおいて、前記経路設定部は、スイッチとスイッチを制御する経路設定レジスタとモードセレクタを含むことも可能である。
【0012】
また、本発明に係るメモリ・論理共役システムにおいて、前記マルチバス及び前記内部バスを通して前記メモリ回路に第1の制御信号が入力され、前記第1の制御信号が所定の第1のレベルになったときに、前記基本セルが(A)強制メモリモードに切り替えられ、前記第1の制御信号が前記第1のレベルと異なる所定の第2のレベルになったときに、前記基本セルが(B)システムモードに切り替えられることも可能である。
【0013】
また、本発明に係るメモリ・論理共役システムにおいて、前記(A)強制メモリモードでは、前記メモリ回路の入力端子に、前記マルチバスからアドレス信号、データ入力信号及び制御信号が入力されることにより、前記メモリ回路が前記マルチバスから直接制御可能な状態とされることも可能である。
【0014】
また、本発明に係るメモリ・論理共役システムにおいて、前記(B)システムモードでは、前記(A)強制メモリモードの前記アドレス信号、前記データ入力信号及び前記制御信号が遮断され、前記論理回路に入力される信号が前記経路設定部によって制御され、前記(B)システムモードは、(B−1)メモリモード及び(B−2)ロジックモードを含み、前記(B−1)メモリモードは、(B−1−1)外部メモリモード及び(B−1−2)経路設定レジスタ書込みモードを含み、前記(B−2)ロジックモードは、(B−2−1)演算モード、(B−2−2)組み合わせ回路モード、(B−2−3)外部からは見えないメモリである内部メモリモード、(B−2−4)論理Libモード及び(B−2−5)経路設定レジスタ情報変更モードを有することも可能である。
【0015】
本発明に係るメモリ・論理共役システムは、第1のメモリ回路を有する第1の基本セルをクラスタ状に配置した第1のクラスタメモリと、
前記第1のクラスタメモリに電気的に接続された第1のバスインターフェースと、
前記第1のクラスタメモリ及び前記第1のバスインターフェースが形成された第1のクラスタメモリチップと、
前記第1のクラスタメモリチップに形成され、前記第1のバスインターフェースに電気的に接続された第1の貫通ビアと、
第2のメモリ回路を有する第2の基本セルをクラスタ状に配置した第2のクラスタメモリと、
前記第2のクラスタメモリに電気的に接続された第2のバスインターフェースと、
前記第2のクラスタメモリ及び前記第2のバスインターフェースが形成された第2のクラスタメモリチップと、
前記第2のクラスタメモリチップに形成され、前記第2のバスインターフェースに電気的に接続された第2の貫通ビアと、
を具備し、
前記第1のクラスタメモリチップは前記第2のクラスタメモリチップ上に配置され、
前記第1の貫通ビアは前記第2の貫通ビアに電気的に接続され、
前記第1及び第2の貫通ビアと前記バスインターフェースを通して前記第1及び第2の基本セルのうちの任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とする。
【0016】
上記メモリ・論理共役システムによれば、第1及び第2の基本セルのうちの任意の基本セルをピンポイントで論理回路やメモリ回路として切り替えることができる。
【0017】
本発明に係るメモリ・論理共役システムは、第1のメモリ回路を有する第1の基本セルをクラスタ状に配置した第1のクラスタメモリと、
前記第1のクラスタメモリに電気的に接続された第1のバスインターフェースと、
第2のメモリ回路を有する第2の基本セルをクラスタ状に配置した第2のクラスタメモリと、
前記第2のクラスタメモリに電気的に接続された第2のバスインターフェースと、
前記第1及び第2のクラスタメモリを制御する第1の制御回路と、
前記第1の制御回路、前記第1及び第2のバスインターフェースを互いに電気的に接続する第1のローカルバスと、
第3のメモリ回路を有する第3の基本セルをクラスタ状に配置した第3のクラスタメモリと、
前記第3のクラスタメモリに電気的に接続された第3のバスインターフェースと、
第4のメモリ回路を有する第4の基本セルをクラスタ状に配置した第4のクラスタメモリと、
前記第4のクラスタメモリに電気的に接続された第4のバスインターフェースと、
前記第3及び第4のクラスタメモリを制御する第2の制御回路と、
前記第2の制御回路、前記第3及び第4のバスインターフェースを互いに電気的に接続する第2のローカルバスと、
前記第1の制御回路と前記第2の制御回路を電気的に接続するグローバルバスと、
前記グローバルバスに電気的に接続された、前記第1乃至第4のクラスタメモリ全体の制御及び管理を行う中央制御回路と、
を具備し、
前記第1のローカルバス又は第2のローカルバスを通して第1乃至第4の基本セルのうちの任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とする。
【0018】
また、本発明に係るメモリ・論理共役システムにおいて、前記第1及び第3のクラスタメモリ、前記第1及び第3のバスインターフェースは、第1のクラスタメモリチップに形成されており、
前記第2及び第4のクラスタメモリ、前記第2及び第4のバスインターフェースは、第2のクラスタメモリチップに形成されており、
前記第1のローカルバスは、前記第1のクラスタメモリチップに形成された第1の貫通ビア及び前記第2のクラスタメモリチップに形成された第2の貫通ビアを含んで構成されており、
前記第2のローカルバスは、前記第1のクラスタメモリチップに形成された第3の貫通ビア及び前記第2のクラスタメモリチップに形成された第4の貫通ビアを含んで構成されていることが好ましい。
【0019】
また、本発明に係るメモリ・論理共役システムにおいて、前記中央制御回路、前記第1及び第2の制御回路、前記グローバルバスは、コントローラチップに形成されており、
前記コントローラチップ、前記第1及び第2のクラスタメモリチップは積み重ねられて形成されていることが好ましい。
【発明を実施するための最良の形態】
【0020】
以下、図面を参照して本発明の実施の形態について説明する。
本発明の実施の形態は、メモリ回路を有する基本セルをクラスタ状に配置し、その基本セルのアドレスを制御することで論理回路に変換できる機能を持つLSI及びその構成またはアーキテクチャである。本発明は、ジョブ要求に応じて種々のモードに動的再構成ができるアーキテクチャを実現することが主要な機能である。本実施形態において、モードは、(A)強制メモリモード、(B)システムモードを含む。(A)強制メモリモードは、(A−1)外部メモリモード(通常メモリ)、(A−2)経路設定レジスタ書込みモードを含む。(B)システムモードは、(B−1)メモリモード、(B−2)ロジックモードを含む。(B−1)メモリモードは、(B−1−1)外部メモリモード(通常メモリ)、(B−1−2)経路設定レジスタ書込みモードを含む。(B−2)ロジックモードは、(B−2−1)演算モード、(B−2−2)組み合わせ回路モード、(B−2−3)内部メモリモード(外部から見えないメモリ)、(B−2−4)論理Libモード、(B−2−5)経路設定レジスタ情報変更モードを含む。これをメモリ・論理共役システムと命名する。これを実現するためには多ビットマルチバスコネクションや多ビットデコーダを必要とする。これを三次元システム・イン・パッケージ(3D-SIP)構造で実現する。
【0021】
メモリ回路を有する基本セルをクラスタ状に配置した構成(即ちクラスタメモリ)の一例としては、256ワード×8ビットのメモリ回路(例えば、SRAM)を有する基本セルをn列×m行配列する。そして、メモリ・論理共役システムは、そのようなクラスタメモリが複数個形成されたチップ(クラスタメモリチップ)を複数個積み重ねた多層構造とし、クラスタメモリチップに貫通シリコンビアを形成し、この貫通シリコンビアによってクラスタメモリチップを相互に接続し、配線遅延や信号劣化のない範囲の相互通信が行える配列構成と三次元インターコネクションにすることを特徴とする。
【0022】
ここで、メモリ・論理共役システムの全体の構成の説明に先立って、複数のクラスタメモリチップの各々の上に複数個形成されるクラスタメモリの構成について説明する。
【0023】
図1に示すように、クラスタメモリ20の基本構成は、256ワード×8ビットのような比較的小さいたとえばSRAMベースの基本セル10をn列×m行のアレイ状に配置したものである。基本セル10のたとえばSRAMに真理値データを書き込むことで、基本セル10を論理回路として動作させることができる。図1のようにマルチバス11(貫通シリコンビアを含んで構成される。)とBus I/F(バスインターフェース)12(クラスタメモリチップ上に形成される。)を通して基本セル10を直接アクセスできる構成にすることにより任意の基本セルをピンポイントで論理回路やメモリ回路(たとえばSRAM)として切り替えることが出来る(動的再構成ができる)。また、クラスタメモリ20は基本セルに比較的小さい構成のメモリ回路を用いるため高速化が容易で、高速な論理ブロックとして扱うことができる。
【0024】
詳細には、本実施の形態によるメモリ・論理共役システムは、図1に示すように、メモリ回路を有する基本セル10をn列×m行のアレイ状に配置した基本セルアレイ19と、各々の基本セル10に電気的に接続されたデコーダ13、制御回路14と、デコーダ13及び制御回路14それぞれと電気的に接続されたバスインターフェース12と、このバスインターフェース12に電気的に接続されたマルチバス11とを有している。基本セルアレイ19を有するクラスタメモリ20のアドレス空間は、基本セル内のメモリアドレス16と、拡張アドレス(CEX、CEYの生成)17によって表される。バスインターフェース12からアドレス信号、クロック信号(CLK)及び制御信号が制御回路14に入力されるようになっている。
【0025】
なお、本実施の形態では、メモリ回路の基本セルにSRAM(Static Random Access Memory)を用いているが、このSRAMを、制御機構を備えた高速DRAM(Dynamic Random Access Memory)や高速NVM(Non Volatile Memory)に置き換えても良い。しかしここでは説明をより具体化するため、以下はSRAM回路として説明を行う。
【0026】
次にクラスタメモリのコアとなる基本セルの構成と概略機能を図2を用いて説明する。
図2に示すように、基本セルは大きく以下の3つの部分から構成される。
i SRAM部分
ii SRAMに接続される基本セルの内部バス部分
iii SRAMと基本セルの内部バスとの接続を行う経路設定部(入力制御回路22及び出力制御回路23(スイッチを含む)と、入力制御回路22及び出力制御回路23を制御する経路設定レジスタ21)
【0027】
詳細には、基本セル10は、図2に示すように、256ワード×8ビットのSRAM18と、モード切替制御、経路制御を行う入力制御回路22と、ラッチ、バススイッチ等を含み、これらの制御を行う出力制御回路23と、入力制御回路22及び出力制御回路23を制御することにより、基本セルの内部バスの接続(経路設定)を行う経路設定レジスタ21とを有している。SRAM18と入力制御回路22と出力制御回路23は互いに電気的に接続されている。基本セルの内部バスは、クラスタメモリチップの配線層を利用して構成され、アドレスバス(8ビット)、制御バス0(CEX、R/W、S/R、REG等)、制御バス1(CEY等)、データバス0(X1(8ビット))、データバス1(X0(8ビット))、データバス2(Y0(8ビット))、データバス3(Y1(8ビット))を有している。
【0028】
基本セル10を論理回路として用いる場合、SRAM18に論理回路の真理値データを書込み、論理回路への入力値をアドレス信号とし、SRAM18に格納した真理値データを読み出すことで実現する。SRAM18に入力/出力する信号の経路は経路設定部の経路設定レジスタ21及びバススイッチで指定することができる。経路設定レジスタ21及びバススイッチをSRAM18とは別のアドレスにマッピングすることにより、経路設定レジスタ21及びバススイッチの内容を基本セルの内部バスを介して、クラスタメモリ20の外にあるマルチバス11(貫通シリコンビアを含んで構成される。)から直接書換えることができる。論理規模に応じて基本セル10間の接続を増やすことにより所望の論理回路を実現する。クラスタメモリ20のアレイ規模とマルチバス11に接続するクラスタメモリ20の個数を適切に選ぶことで、多数の基本セル10を効率良く並列に互いに協調しながら動作するシステムを構築することができる。クラスタメモリ20内の複数の基本セルを基本セル単位でアドレス空間にそれぞれマッピングすることにより、クラスタメモリ20を基本セル単位でピンポイントに動的再構成することができる。この機能を利用することで不良箇所を迂回したり、学習機能を備えたシステム、あるいは冗長性を持たせた信頼度の高いシステム等の構築が可能である。
【0029】
図3は、基本セルアレイ19内において基本セル10が配列されているイメージを示す図である。
【0030】
次に、基本セル10の動作仕様(モード設定)について、図4〜図6を用いて説明する。
図4は、基本セル10のモード階層を示す図である。
【0031】
(1)制御バス0のS/R(Set/Reset)信号(広義には、第1の制御信号)は強制リセット信号であり、基本セルは、S/R信号が"L"レベル(広義には、第1のレベル)のときに(A)強制メモリモードとなり、S/R信号が"H"レベル(広義には、第2のレベル)のときに(B)システムモードとなる。(A)強制メモリモードでは、(B−2)ロジックモードをリセット状態にすることができる。基本セルアレイ19の初期設定時等を除き、S/R信号は常に"H"レベルの状態で使用する。先に触れたように、(A)強制メモリモードは、(A−1)外部メモリモード、(A−2)経路設定レジスタ書込みモードを含む。(B)システムモードは、(B−1)メモリモード、(B−2)ロジックモードを含む。(B−1)メモリモードは、(B−1−1)外部メモリモード、(B−1−2)経路設定レジスタ書込みモードを含む。(B−2)ロジックモードは、(B−2−1)演算モード、(B−2−2)組み合わせ回路モード、(B−2−3)内部メモリモード、(B−2−4)論理Libモード、(B−2−5)経路設定レジスタ情報変更モードを含む。
【0032】
図5は、(A)強制メモリモード時における入力制御回路22の内部状態を示す図である。
図6は、(B−1−1)外部メモリモード時における入力制御回路22の内部状態を示す図である。
図7は、(B−2−1)演算モード時における入力制御回路22及び出力制御回路23の内部状態を示す図である。
【0033】
(2)基本セル10の各モードの設定は、経路設定レジスタ21の内容と入力制御回路22内のモードセレクタ及び出力制御回路23内のモードセレクタのフラグ情報とによって行う。
【0034】
(3)経路設定レジスタ21の内容は、(B−2)メモリモード時において、8ビット単位且つ指定した基本セル単位でピンポイントに書き換えることができる。
【0035】
(4)経路設定レジスタ21の情報とモードセレクタのフラグ情報には優先関係があり、モードセレクタのフラグ情報が経路設定レジスタ21の情報に優先する。これにより、モードセレクタのフラグ情報で経路設定レジスタ21の情報で指定した機能の一部を停止させたり復帰させたりすることができる。
【0036】
(5)モードセレクタのフラグ情報は、基本セルアレイ19を管理するデコーダ13又は基本セル10の論理処理結果により書き換えることができる。
【0037】
新しい概念である本発明の動作を補足的に説明すると以下のようになる。
(1)入力制御回路22
(A)制御バス0のS/R(Set/Reset)信号が"LOW"(="0")で(A)強制メモリモード、"HIGH"(="1")で(B)システムモードに切り替わる。
(B)(B−1)メモリモードでは制御バス0及び制御バス1のCEX、CEYで選択されたSRAM18の入力端子に、基本セル10の内部バスからアドレス信号(上位ADD : ADDRESS、下位ADD : ADDRESS)、データ入力信号(上位DATA 、下位DATA)及び制御信号(R/W : リード/ライト、CE : カラム イネーブル)が入力され、基本セルアレイ19内のSRAM18がマルチバス11から直接制御可能な状態になる。
(C)(B−2)ロジックモードでは(B−1)メモリモードのアドレス信号、データ入力信号、制御信号が遮断され、 経路設定レジスタ21の制御下に入る。
(D)経路設定レジスタ21の制御下で動作する(B―2)ロジックモードには次の5つのモードがある。
(B−2−1)演算モード、
(B−2−2)組み合わせ回路モード、
(B−2−3)内部メモリモード(外部からは見えないメモリ)、
(B−2−4)論理Libモード、
(B−2−5)経路設定レジスタ情報変更モード
【0038】
(2)帰還スイッチ
(A)(B−2)ロジックモードで使用できる。
(B)SRAM18の出力信号をSRAM18のアドレス端子に出力するSWである。
(C)上位/下位4ビット単位でON/OFでき、上位/下位の交換も指定可能である。
この場合、帰還SWの出力とIN0/IN1はどちらか一方のみONとなる。
【0039】
(3)出力制御回路23
出力制御回路23は、ラッチ、バススイッチ等を含み、これらの制御を行う回路で基本セルアレイ19同士をカスケードに接続するOUT信号、基本セル10を並列に接続するデータバス2、データバス3等への出力の切り替えを行う回路である。
【0040】
次に、本実施形態において、複数のクラスタメモリ20を利用して8ビット整数乗算器を実現する例について説明する。
【0041】
後で構成を詳細に説明するように、メモリ・論理共役システムでは、クラスタメモリが複数個形成されたクラスタメモリチップを複数個積み重ねた多層構造とし、クラスタメモリチップに貫通シリコンビアを形成し、この貫通シリコンビアによってクラスタメモリチップを相互に接続している。そして、クラスタメモリチップの積層方向(以下、「Z方向」とも言う。)に沿って位置し貫通シリコンビアによって相互に接続された複数のクラスタメモリで1つのグループを構成する。このグループを利用して、8ビット整数乗算器を実現することができる。
【0042】
図8は、8ビット整数乗算器(パイプライン動作型)の演算フローの例を示す図であり、図9は、8ビット整数乗算器の構成例を示す図である。図8及び図9に示すように、8ビット整数乗算器(パイプライン動作型)は、入力4ビット×2、出力8ビットの13個の演算回路A〜Mで実現することができる。
【0043】
一方、クラスタメモリ20は、真理値データをSRAM18に書き込んでおき、8ビットのアドレスバスの上位4ビットに一方の4ビット入力データを、下位4ビットに他方の4ビット入力データを印加すれば、入力4ビット出力8ビットの演算回路として利用できる。
【0044】
そこで、1つのグループに属し貫通シリコンビアによって相互に接続された13個のクラスタメモリ20を、図8〜図9に示す演算回路A〜Mとして利用することで、8ビット整数乗算器を実現することができる。
【0045】
次に、クラスタメモリ20のアドレスマッピングについて説明する。
図10は、クラスタメモリのアドレスマッピングの例を示す図である。
【0046】
後で構成を詳細に説明するように、メモリ・論理共役システムでは、クラスタメモリが複数個形成されたクラスタメモリチップを複数個積み重ねた多層構造とし、クラスタメモリチップに貫通シリコンビアを形成し、この貫通シリコンビアによってクラスタメモリチップを相互に接続している。そして、クラスタメモリチップの積層方向(Z方向)に沿って位置し貫通シリコンビアによって相互に接続された複数のクラスタメモリで1つのグループを構成する。このようなグループを構成する複数のクラスタメモリ内の複数の基本セル、経路設定レジスタ、バススイッチ等がグループ単位でアドレス空間にそれぞれマッピングされている。
【0047】
なお、先に触れたように、経路設定レジスタ21及びバススイッチをSRAM18とは別のアドレスにマッピングすることにより、経路設定レジスタ21の内容及びバススイッチを基本セル10の内部バスを介して、クラスタメモリ20の外にあるマルチバス11(貫通シリコンビアを含んで構成される。)から直接書換えることができる。
【0048】
次に、メモリ・論理共役システムの全体の構成について説明する。
図11に示すメモリ・論理共役システムは配線基板32を有しており、この配線基板32上にはコントローラチップ34が重ねられており、コントローラチップ34の上にはクラスタメモリチップ31が複数個(例えば10層程度)積み重ねられている。チップ31,34の相互間は貫通シリコンビア30(TSV:THROUGH SILICON VIA)及びインターコネクションパッドによって電気的に接続されている。
【0049】
クラスタ間をランダムにマルチバスで1:1で完全密結合できる手段として貫通シリコンビア(TSV)による三次元システム・イン・パッケージ(3D-SiP)構造があり、これを組み合わせることでこのシステムとアーキテクチャの優位性が発現する。そしてプロセスノードの微細化でさらに集積度を上げることができ、未来に対しての展開が可能であり、マルチコアをベースとする、現行トレンドに対して十分競合できる。
【0050】
図12から図14は、図11に示す構成を具体的にCMOS構造で実現するときのシステム構成を示すものである。実際に多数のクラスタメモリアレイを形成する場合には全てのメモリを一本のMulti Busに接続することには無理があり、性能の低下に繋がる。その対策として図14に示すように、システム全体の制御及び管理を行う中央制御回路(main CPU)と複数の制御回路(sub CPU(PU ; processing unit))とにわけ、各制御回路(PU)毎に1つのグループを構成する数個から数十個のクラスタメモリ(C/M : 図1に示すクラスタメモリ20に相当)を接続し、それぞれが接続される制御回路(PU)によってクラスタメモリ(個々の基本セル)が制御される形態とする。図14において、local Busは、貫通シリコンビアを含んで構成される。また、中央制御回路(メインCPU)と制御回路(サブCPU)のアレイは1チップ(図11に示すコントローラチップ34に相当する)上に形成し、コントローラチップ34内に平面的に配列したグローバルバス(global BUS)により結合をとる。なお、中央制御回路(メインCPU)を、コントローラチップ34上に設けずにコントローラチップ34の外部に設け、配線基板32を介してコントローラチップ34に電気的に接続するようにしても良い。
【0051】
図12及び図13に示すように、1チップ上にクラスタメモリだけを配置したクラスタメモリチップ31を作成し、1個のコントローラチップ34と複数個のクラスタメモリチップ31を積層して貫通シリコンビアによりPUとクラスタメモリを接続する。なお、図12は、1個のコントローラチップ34と複数個のクラスタメモリチップ31を積層した三次元システム・イン・パッケージ(3D-SIP)構造とすることによりメモリ・論理共役システムを実現した模式図である。図13は、図12に示す三次元システム・イン・パッケージ(3D-SIP)構造を拡大した図であり、コントローラチップ34上の配線層を利用してメインCPUとサブCPUの間を接続するグローバルバスを配置し、貫通シリコンビアを通して構成されるチップ間接続電極をローカルバス(Zアドレス選択線)として用いる構成を示している。ここでいうグローバルバスとローカルバスは、図1に示すマルチバス11に相当する。
【0052】
図14に示すように、複数のクラスタメモリを配置したクラスタメモリチップ31を複数個積層し、複数のクラスタメモリチップ31それぞれにおけるクラスタメモリをローカルバス(例えば貫通シリコンビア)によって互いに電気的に接続する。このようなローカルバスを複数配置し、各々のローカルバスをそれぞれPUに接続する。各々のPUにグローバルバスインターフェースを接続し、各々のグローバルバスインターフェースにグローバルバスを接続する。このグローバルバスに、グローバルバスインターフェースを介してメインCPUを接続する。
【0053】
このような構造をとることにより発熱量の多いCPU系とglobal Busを1チップ(コントローラチップ34)にまとめ、もっとも熱抵抗の小さい位置(配線基板32側もしくはヒートシンク側)に配置することが可能となる。同時に各PUごとに独立した動作が可能となるためクロック信号配分を適宜おこなうことで並列演算動作、パイプライン動作を実現することも可能となる。
【0054】
図15(A)は、図14に示すメモリ・論理共役システムのアプリケーション例の一部を示す構成図であり、図15(B)は、図14に示すメモリ・論理共役システムのアプリケーションの他の例を示す構成図である。
【0055】
図15(A)に示すように、図14に示すメモリ・論理共役システムによって、C/M(コントロールメモリ)を備えたDATA RAM及びPE(プロセッサエレメント)を備えた演算器アレイを有するアレイプロセッサ(array processor)を実現することができる。また、図15(B)に示すように、DATA RAM1、DATA RAM2、加算器及び乗算器を有するDSP(デジタル信号処理)を実現することができる。
【0056】
上記においては、同一のクラスタメモリチップ上の複数のクラスタメモリが相互に異なるグループに属する場合(同一のクラスタメモリチップ上の複数のクラスタメモリが相互に電気的に接続されていない場合)について説明したが、同一のクラスタメモリチップ上の2つ以上のクラスタメモリが同一のグループに属するようにしても良い。
【0057】
図16は、同一のクラスタメモリチップ上の1組(ここでは、4個(2列×2行)とする。)のクラスタメモリが同一のグループに属する場合のメモリ・論理共役システムを示す図である。この場合、各クラスタメモリチップ上の1組のクラスタメモリは、クラスタメモリチップの配線層を利用して相互に電気的に接続される。また、クラスタメモリチップの積層方向(Z方向)に沿って位置する複数の組は、貫通シリコンビアを含んで構成されるローカルバス群によって相互に電気的に接続されるとともに、制御回路(PU)に接続される。このようにすることで、メモリや論理構成を増大させることができる。
【0058】
図17は、図16に示すクラスタメモリを配置した半導体チップ(クラスタメモリチップ)の一部を拡大した模式的平面図である。
【0059】
図17に示すように、厚さ50μm程度のクラスタメモリチップ31は、複数のクラスタメモリ20を有している。クラスタメモリチップ31には、平面形状が矩形のクラスタメモリ20が4つ(2×2)まとめて配置され、この2×2のクラスタメモリ20が組とされ、この組が複数配置されている。また、クラスタメモリチップ31には4つのクラスタメモリ20の周囲に位置する貫通シリコンビア30が設けられており、この貫通シリコンビア30の両端にはインターコネクションパッドが設けられている。
【0060】
クラスタ間(基本セル間)のコミュニケーションのよさが本システム性能を決めることになるため、先ずこの内容について記述する。実用化では500MHzレベルであることが望ましい。クラスタ間の信号やり取りをリピータやバッファを介さないで直接やり取りできる長さは5mm程度(500MHz時)である。0.18μmノードのプロセスで図1のクラスタメモリ20を作ると450μm×450μm程度が見積もられる。配線とTSVを含めた必要面積を600μm×600μmとして8×8=64クラスタ構成が平面上の構成となる。8×8構成で1チップとし、図11のように10チップのTSV接続がなされているイメージを考える。TSV径を10μmとすると、加工上のアスペクト比の制限から、チップ厚みは50μm程度にしなければならず、またチップ相互間37は50μm程度である。従って、10層の積層厚みは1mmとなる。クラスタ間の直接やり取りは5mm配線長さで行うことが可能であり、640クラスタの構成が出来上がる。これをブロックとすると配線基板32上には複数のブロックを付けさらに展開できるが、配線長さ5mmを超えるため、バッファを介した通信になる。このため、コントローラチップ34がブロック最下層に図11のごとく設けられている。外部バスはアドレスとデータの64ビット×2=128本、コントロールバス32ビットで160本でまかなえるが、図17のクラスタの周りに配置されている内部バスは(8×8(64Bit)+32Bit))×チップスタック数となり、スタック数を10とすると960本の多くのバス配線が必要である。電源・グランドの本数をそれと同等とすると、約2000本のTSVが必要となる。TSVが10μmφで、その占有面積は20μm×20μmであり、0.8mm2となる。5mm角チップサイズでこの構成ができるとすれば、TSV占有面積比はわずか3.2%に過ぎず、この構成の余裕度が判明する。
【0061】
960ピンで500MHzを通すと、そのバンド幅はDDR方式で480Gbpsとなり、クラスタ間は1:1の完全密結合のため、480Gbps/128ビット=3.75GIPSの性能を有する。
【0062】
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上記実施の形態では、1チップ上にクラスタメモリだけを配置したクラスタメモリチップ31を複数形成し、これら複数のクラスタメモリチップ31それぞれのクラスタメモリを制御する制御回路(サブCPU)と複数のクラスタメモリチップ全体の制御及び管理を行う中央制御回路(メインCPU )を1チップ上に集積したコントローラチップ34を形成しているが、制御回路及び中央制御回路は必ずしも1チップ上に集積しなくても良いし、また、クラスタメモリチップに制御回路又は中央制御回路を形成しても良い。
【図面の簡単な説明】
【0063】
【図1】本発明の実施の形態によるクラスタメモリの基本構成を示す模式図である。
【図2】図1に示す基本セルの構成と概略機能を説明する図である。
【図3】図1に示す基本セルの配列イメージを示す図である。
【図4】図1に示す基本セルのモード階層を示す図である。
【図5】図1に示す基本セルの強制メモリモード時の内部状態を示す図である。
【図6】図1に示す基本セルの(B−1−1)外部メモリモード時の内部状態を示す図である。
【図7】図1に示す基本セルの(B−2−1)演算モード時の内部状態を示す図である。
【図8】8ビット整数乗算器(パイプライン動作型)の演算フローを示す図である。
【図9】8ビット整数乗算器の構成例を示す図である。
【図10】本発明の実施の形態によるメモリ・論理共役システムのアドレス空間を示す図である。
【図11】本発明の実施の形態によるメモリ・論理共役システムを模式的に示す断面図である。
【図12】本発明の実施の形態によるメモリ・論理共役システムを三次元システム・イン・パッケージ(3D-SIP)構造で実現した模式図である。
【図13】図13は、図12に示す三次元システム・イン・パッケージ構造を拡大した図である。
【図14】本発明の実施の形態によるメモリ・論理共役システムのハードウエアを示すブロック図である。
【図15】(A),(B)は、図14に示すメモリ・論理共役システムのアプリケーション例の一部を示す構成図である。
【図16】同一のクラスタメモリチップ上の複数のクラスタメモリが同一のグループに属する場合のメモリ・論理共役システムを示す図である。
【図17】図16に示すクラスタメモリチップを示す平面図である。
【符号の説明】
【0064】
10…基本セル、11…マルチバス、12…バスインターフェース、13…デコーダ、14…制御回路、16…メモリアドレス、17…拡張アドレス(CEX、CEYの生成)、18…SRAM、19…基本セルアレイ、20…クラスタメモリ、21…経路設定レジスタ、22…入力制御回路、23…出力制御回路、30…貫通シリコンビア、31、131…クラスタメモリチップ、32、132…配線基板、34、134…コントローラチップ、37…チップ相互間
【技術分野】
【0001】
本発明は、メモリ・論理共役システムに関する。
【背景技術】
【0002】
近年、CPUはアーキテクチャが複雑で回路の多さに比較して性能向上が限定されている。また用途に応じて動的再構成ができない柔軟性の低い回路である。これがシステムダウンの致命的な問題を起こす元となり、もっと柔軟で強靭なシステムが求められ、その一端を担いつつあるのがFPGA(FIELD PROGRAMABLE GATE ALLAY)である。これはフィールドで再構成ができる。また単純なコアを多数集めたマルチコアシステムも提案され、動的な再構成ができるアーキテクチャとして注目を集めているが、いずれも規模の増大をクロスバースイッチで対応するためバンド幅ネック(配線ネック)になり、発展が制限されると思われる。配線が節約できるメモリすなわち論理という回路はその一つの解決策であるが、メモリマット間のランダムアクセスにクロスバースイッチを省略することはできず、クロスバースイッチそのものがメモリ回路であり、多くのメモリを使用することで今ひとつ解決策とはなっていない。
【発明の開示】
【発明が解決しようとする課題】
【0003】
上述したように従来技術では、規模の増大をクロスバースイッチで対応するためバンド幅ネックになるという課題があり、また論理回路でもクロスバースイッチとしてのメモリを多く使用するという課題がある。
【課題を解決するための手段】
【0004】
クロスバースイッチを排除し、多ビットマルチバス構成にした論理回路でメモリを兼ねるシステムができれば、動的再構成が可能な強靭で柔軟な単一回路で大量生産が可能であり、価格も低減出来る。さらに、この実現はコンピュータアーキテクチャの単純化につながり、システム全体の変革が期待される。
【0005】
クロスバースイッチの排除の一案としてクラスタ構成にしたバスアクセスメモリを多数配列するという手法が本発明の骨子である。しかしこれでもZ軸方向の接続数が多く必要となる。そこで、この構造と組み合わせ、チップ積層を三次元的に行い多ビットマルチバスの配線構成を工夫した新規な技術を提案する。この新規な技術は、従来方法に比べ、格段の性能向上を図れることが期待できる。
上記課題を解決するため、本発明に係るメモリ・論理共役システムは、メモリ回路を有する基本セルをクラスタ状に配置したクラスタメモリをそれぞれ含む複数のクラスタメモリチップを3次元的に積層したシステムであって、
前記複数のクラスタメモリチップそれぞれには貫通ビアが設けられており、
前記貫通ビアを含んで構成されるマルチバスを通して任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とする。
上記メモリ・論理共役システムによれば、クロスバースイッチを排除することができ、任意の基本セルをピンポイントで論理回路やメモリ回路として切り替えることができる。
また、本発明に係るメモリ・論理共役システムにおいて、前記複数のクラスタメモリチップそれぞれは、前記クラスタメモリを複数有し、且つ前記複数のクラスタメモリを互いに電気的に接続する配線を有することも可能である。
また、本発明に係るメモリ・論理共役システムにおいて、前記クラスタメモリを制御するための制御回路をさらに具備し、前記制御回路から前記マルチバスを通して任意の基本セルに直接アクセスして真理値データを書き込むことも可能である。
本発明に係るメモリ・論理共役システムは、メモリ回路を有する基本セルをクラスタ状に配置した複数のクラスタメモリをそれぞれ含む複数のクラスタメモリチップと、
前記複数のクラスタメモリを制御するためのコントローラチップと、
を3次元的に積層したシステムであって、
前記複数のクラスタメモリチップ及び前記コントローラチップの積層方向に沿って位置する前記複数のクラスタメモリが、貫通ビアを含んで構成されるマルチバスを介して前記コントローラチップに電気的に接続されており、
前記コントローラチップから前記マルチバスを通して任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とする。
【0006】
上記メモリ・論理共役システムによれば、クロスバースイッチを排除することができ、任意の基本セルをピンポイントで論理回路やメモリ回路として切り替えることができる。
【0007】
また、本発明に係るメモリ・論理共役システムにおいて、前記複数のクラスタメモリチップの各々において、前記複数のクラスタメモリの内の2つ以上のクラスタメモリが前記クラスタメモリチップの配線層を利用して電気的に接続されているようにすることも可能である。
【0008】
また、本発明に係るメモリ・論理共役システムにおいて、前記コントローラチップが複数の制御回路を含み、前記複数の制御回路の各々が、前記貫通ビアを介して接続された前記複数のクラスタメモリを制御することが好ましい。
【0009】
また、本発明に係るメモリ・論理共役システムにおいて、前記基本セルが、前記基本セルの内部バスの接続を制御するための経路設定レジスタ及びスイッチを含むことが好ましい。
【0010】
また、本発明に係るメモリ・論理共役システムにおいて、前記メモリ回路を256ワード×8ビットで構成することが好ましい。このように基本セルに比較的小さな構成を選ぶことが好ましい。
【0011】
また、本発明に係るメモリ・論理共役システムにおいて、前記基本セルは、前記メモリ回路と、前記メモリ回路に接続される前記基本セルの内部バスと、前記内部バスの接続を行う経路設定部と、を有することも可能である。
また、本発明に係るメモリ・論理共役システムにおいて、前記経路設定部は、スイッチとスイッチを制御する経路設定レジスタとモードセレクタを含むことも可能である。
【0012】
また、本発明に係るメモリ・論理共役システムにおいて、前記マルチバス及び前記内部バスを通して前記メモリ回路に第1の制御信号が入力され、前記第1の制御信号が所定の第1のレベルになったときに、前記基本セルが(A)強制メモリモードに切り替えられ、前記第1の制御信号が前記第1のレベルと異なる所定の第2のレベルになったときに、前記基本セルが(B)システムモードに切り替えられることも可能である。
【0013】
また、本発明に係るメモリ・論理共役システムにおいて、前記(A)強制メモリモードでは、前記メモリ回路の入力端子に、前記マルチバスからアドレス信号、データ入力信号及び制御信号が入力されることにより、前記メモリ回路が前記マルチバスから直接制御可能な状態とされることも可能である。
【0014】
また、本発明に係るメモリ・論理共役システムにおいて、前記(B)システムモードでは、前記(A)強制メモリモードの前記アドレス信号、前記データ入力信号及び前記制御信号が遮断され、前記論理回路に入力される信号が前記経路設定部によって制御され、前記(B)システムモードは、(B−1)メモリモード及び(B−2)ロジックモードを含み、前記(B−1)メモリモードは、(B−1−1)外部メモリモード及び(B−1−2)経路設定レジスタ書込みモードを含み、前記(B−2)ロジックモードは、(B−2−1)演算モード、(B−2−2)組み合わせ回路モード、(B−2−3)外部からは見えないメモリである内部メモリモード、(B−2−4)論理Libモード及び(B−2−5)経路設定レジスタ情報変更モードを有することも可能である。
【0015】
本発明に係るメモリ・論理共役システムは、第1のメモリ回路を有する第1の基本セルをクラスタ状に配置した第1のクラスタメモリと、
前記第1のクラスタメモリに電気的に接続された第1のバスインターフェースと、
前記第1のクラスタメモリ及び前記第1のバスインターフェースが形成された第1のクラスタメモリチップと、
前記第1のクラスタメモリチップに形成され、前記第1のバスインターフェースに電気的に接続された第1の貫通ビアと、
第2のメモリ回路を有する第2の基本セルをクラスタ状に配置した第2のクラスタメモリと、
前記第2のクラスタメモリに電気的に接続された第2のバスインターフェースと、
前記第2のクラスタメモリ及び前記第2のバスインターフェースが形成された第2のクラスタメモリチップと、
前記第2のクラスタメモリチップに形成され、前記第2のバスインターフェースに電気的に接続された第2の貫通ビアと、
を具備し、
前記第1のクラスタメモリチップは前記第2のクラスタメモリチップ上に配置され、
前記第1の貫通ビアは前記第2の貫通ビアに電気的に接続され、
前記第1及び第2の貫通ビアと前記バスインターフェースを通して前記第1及び第2の基本セルのうちの任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とする。
【0016】
上記メモリ・論理共役システムによれば、第1及び第2の基本セルのうちの任意の基本セルをピンポイントで論理回路やメモリ回路として切り替えることができる。
【0017】
本発明に係るメモリ・論理共役システムは、第1のメモリ回路を有する第1の基本セルをクラスタ状に配置した第1のクラスタメモリと、
前記第1のクラスタメモリに電気的に接続された第1のバスインターフェースと、
第2のメモリ回路を有する第2の基本セルをクラスタ状に配置した第2のクラスタメモリと、
前記第2のクラスタメモリに電気的に接続された第2のバスインターフェースと、
前記第1及び第2のクラスタメモリを制御する第1の制御回路と、
前記第1の制御回路、前記第1及び第2のバスインターフェースを互いに電気的に接続する第1のローカルバスと、
第3のメモリ回路を有する第3の基本セルをクラスタ状に配置した第3のクラスタメモリと、
前記第3のクラスタメモリに電気的に接続された第3のバスインターフェースと、
第4のメモリ回路を有する第4の基本セルをクラスタ状に配置した第4のクラスタメモリと、
前記第4のクラスタメモリに電気的に接続された第4のバスインターフェースと、
前記第3及び第4のクラスタメモリを制御する第2の制御回路と、
前記第2の制御回路、前記第3及び第4のバスインターフェースを互いに電気的に接続する第2のローカルバスと、
前記第1の制御回路と前記第2の制御回路を電気的に接続するグローバルバスと、
前記グローバルバスに電気的に接続された、前記第1乃至第4のクラスタメモリ全体の制御及び管理を行う中央制御回路と、
を具備し、
前記第1のローカルバス又は第2のローカルバスを通して第1乃至第4の基本セルのうちの任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とする。
【0018】
また、本発明に係るメモリ・論理共役システムにおいて、前記第1及び第3のクラスタメモリ、前記第1及び第3のバスインターフェースは、第1のクラスタメモリチップに形成されており、
前記第2及び第4のクラスタメモリ、前記第2及び第4のバスインターフェースは、第2のクラスタメモリチップに形成されており、
前記第1のローカルバスは、前記第1のクラスタメモリチップに形成された第1の貫通ビア及び前記第2のクラスタメモリチップに形成された第2の貫通ビアを含んで構成されており、
前記第2のローカルバスは、前記第1のクラスタメモリチップに形成された第3の貫通ビア及び前記第2のクラスタメモリチップに形成された第4の貫通ビアを含んで構成されていることが好ましい。
【0019】
また、本発明に係るメモリ・論理共役システムにおいて、前記中央制御回路、前記第1及び第2の制御回路、前記グローバルバスは、コントローラチップに形成されており、
前記コントローラチップ、前記第1及び第2のクラスタメモリチップは積み重ねられて形成されていることが好ましい。
【発明を実施するための最良の形態】
【0020】
以下、図面を参照して本発明の実施の形態について説明する。
本発明の実施の形態は、メモリ回路を有する基本セルをクラスタ状に配置し、その基本セルのアドレスを制御することで論理回路に変換できる機能を持つLSI及びその構成またはアーキテクチャである。本発明は、ジョブ要求に応じて種々のモードに動的再構成ができるアーキテクチャを実現することが主要な機能である。本実施形態において、モードは、(A)強制メモリモード、(B)システムモードを含む。(A)強制メモリモードは、(A−1)外部メモリモード(通常メモリ)、(A−2)経路設定レジスタ書込みモードを含む。(B)システムモードは、(B−1)メモリモード、(B−2)ロジックモードを含む。(B−1)メモリモードは、(B−1−1)外部メモリモード(通常メモリ)、(B−1−2)経路設定レジスタ書込みモードを含む。(B−2)ロジックモードは、(B−2−1)演算モード、(B−2−2)組み合わせ回路モード、(B−2−3)内部メモリモード(外部から見えないメモリ)、(B−2−4)論理Libモード、(B−2−5)経路設定レジスタ情報変更モードを含む。これをメモリ・論理共役システムと命名する。これを実現するためには多ビットマルチバスコネクションや多ビットデコーダを必要とする。これを三次元システム・イン・パッケージ(3D-SIP)構造で実現する。
【0021】
メモリ回路を有する基本セルをクラスタ状に配置した構成(即ちクラスタメモリ)の一例としては、256ワード×8ビットのメモリ回路(例えば、SRAM)を有する基本セルをn列×m行配列する。そして、メモリ・論理共役システムは、そのようなクラスタメモリが複数個形成されたチップ(クラスタメモリチップ)を複数個積み重ねた多層構造とし、クラスタメモリチップに貫通シリコンビアを形成し、この貫通シリコンビアによってクラスタメモリチップを相互に接続し、配線遅延や信号劣化のない範囲の相互通信が行える配列構成と三次元インターコネクションにすることを特徴とする。
【0022】
ここで、メモリ・論理共役システムの全体の構成の説明に先立って、複数のクラスタメモリチップの各々の上に複数個形成されるクラスタメモリの構成について説明する。
【0023】
図1に示すように、クラスタメモリ20の基本構成は、256ワード×8ビットのような比較的小さいたとえばSRAMベースの基本セル10をn列×m行のアレイ状に配置したものである。基本セル10のたとえばSRAMに真理値データを書き込むことで、基本セル10を論理回路として動作させることができる。図1のようにマルチバス11(貫通シリコンビアを含んで構成される。)とBus I/F(バスインターフェース)12(クラスタメモリチップ上に形成される。)を通して基本セル10を直接アクセスできる構成にすることにより任意の基本セルをピンポイントで論理回路やメモリ回路(たとえばSRAM)として切り替えることが出来る(動的再構成ができる)。また、クラスタメモリ20は基本セルに比較的小さい構成のメモリ回路を用いるため高速化が容易で、高速な論理ブロックとして扱うことができる。
【0024】
詳細には、本実施の形態によるメモリ・論理共役システムは、図1に示すように、メモリ回路を有する基本セル10をn列×m行のアレイ状に配置した基本セルアレイ19と、各々の基本セル10に電気的に接続されたデコーダ13、制御回路14と、デコーダ13及び制御回路14それぞれと電気的に接続されたバスインターフェース12と、このバスインターフェース12に電気的に接続されたマルチバス11とを有している。基本セルアレイ19を有するクラスタメモリ20のアドレス空間は、基本セル内のメモリアドレス16と、拡張アドレス(CEX、CEYの生成)17によって表される。バスインターフェース12からアドレス信号、クロック信号(CLK)及び制御信号が制御回路14に入力されるようになっている。
【0025】
なお、本実施の形態では、メモリ回路の基本セルにSRAM(Static Random Access Memory)を用いているが、このSRAMを、制御機構を備えた高速DRAM(Dynamic Random Access Memory)や高速NVM(Non Volatile Memory)に置き換えても良い。しかしここでは説明をより具体化するため、以下はSRAM回路として説明を行う。
【0026】
次にクラスタメモリのコアとなる基本セルの構成と概略機能を図2を用いて説明する。
図2に示すように、基本セルは大きく以下の3つの部分から構成される。
i SRAM部分
ii SRAMに接続される基本セルの内部バス部分
iii SRAMと基本セルの内部バスとの接続を行う経路設定部(入力制御回路22及び出力制御回路23(スイッチを含む)と、入力制御回路22及び出力制御回路23を制御する経路設定レジスタ21)
【0027】
詳細には、基本セル10は、図2に示すように、256ワード×8ビットのSRAM18と、モード切替制御、経路制御を行う入力制御回路22と、ラッチ、バススイッチ等を含み、これらの制御を行う出力制御回路23と、入力制御回路22及び出力制御回路23を制御することにより、基本セルの内部バスの接続(経路設定)を行う経路設定レジスタ21とを有している。SRAM18と入力制御回路22と出力制御回路23は互いに電気的に接続されている。基本セルの内部バスは、クラスタメモリチップの配線層を利用して構成され、アドレスバス(8ビット)、制御バス0(CEX、R/W、S/R、REG等)、制御バス1(CEY等)、データバス0(X1(8ビット))、データバス1(X0(8ビット))、データバス2(Y0(8ビット))、データバス3(Y1(8ビット))を有している。
【0028】
基本セル10を論理回路として用いる場合、SRAM18に論理回路の真理値データを書込み、論理回路への入力値をアドレス信号とし、SRAM18に格納した真理値データを読み出すことで実現する。SRAM18に入力/出力する信号の経路は経路設定部の経路設定レジスタ21及びバススイッチで指定することができる。経路設定レジスタ21及びバススイッチをSRAM18とは別のアドレスにマッピングすることにより、経路設定レジスタ21及びバススイッチの内容を基本セルの内部バスを介して、クラスタメモリ20の外にあるマルチバス11(貫通シリコンビアを含んで構成される。)から直接書換えることができる。論理規模に応じて基本セル10間の接続を増やすことにより所望の論理回路を実現する。クラスタメモリ20のアレイ規模とマルチバス11に接続するクラスタメモリ20の個数を適切に選ぶことで、多数の基本セル10を効率良く並列に互いに協調しながら動作するシステムを構築することができる。クラスタメモリ20内の複数の基本セルを基本セル単位でアドレス空間にそれぞれマッピングすることにより、クラスタメモリ20を基本セル単位でピンポイントに動的再構成することができる。この機能を利用することで不良箇所を迂回したり、学習機能を備えたシステム、あるいは冗長性を持たせた信頼度の高いシステム等の構築が可能である。
【0029】
図3は、基本セルアレイ19内において基本セル10が配列されているイメージを示す図である。
【0030】
次に、基本セル10の動作仕様(モード設定)について、図4〜図6を用いて説明する。
図4は、基本セル10のモード階層を示す図である。
【0031】
(1)制御バス0のS/R(Set/Reset)信号(広義には、第1の制御信号)は強制リセット信号であり、基本セルは、S/R信号が"L"レベル(広義には、第1のレベル)のときに(A)強制メモリモードとなり、S/R信号が"H"レベル(広義には、第2のレベル)のときに(B)システムモードとなる。(A)強制メモリモードでは、(B−2)ロジックモードをリセット状態にすることができる。基本セルアレイ19の初期設定時等を除き、S/R信号は常に"H"レベルの状態で使用する。先に触れたように、(A)強制メモリモードは、(A−1)外部メモリモード、(A−2)経路設定レジスタ書込みモードを含む。(B)システムモードは、(B−1)メモリモード、(B−2)ロジックモードを含む。(B−1)メモリモードは、(B−1−1)外部メモリモード、(B−1−2)経路設定レジスタ書込みモードを含む。(B−2)ロジックモードは、(B−2−1)演算モード、(B−2−2)組み合わせ回路モード、(B−2−3)内部メモリモード、(B−2−4)論理Libモード、(B−2−5)経路設定レジスタ情報変更モードを含む。
【0032】
図5は、(A)強制メモリモード時における入力制御回路22の内部状態を示す図である。
図6は、(B−1−1)外部メモリモード時における入力制御回路22の内部状態を示す図である。
図7は、(B−2−1)演算モード時における入力制御回路22及び出力制御回路23の内部状態を示す図である。
【0033】
(2)基本セル10の各モードの設定は、経路設定レジスタ21の内容と入力制御回路22内のモードセレクタ及び出力制御回路23内のモードセレクタのフラグ情報とによって行う。
【0034】
(3)経路設定レジスタ21の内容は、(B−2)メモリモード時において、8ビット単位且つ指定した基本セル単位でピンポイントに書き換えることができる。
【0035】
(4)経路設定レジスタ21の情報とモードセレクタのフラグ情報には優先関係があり、モードセレクタのフラグ情報が経路設定レジスタ21の情報に優先する。これにより、モードセレクタのフラグ情報で経路設定レジスタ21の情報で指定した機能の一部を停止させたり復帰させたりすることができる。
【0036】
(5)モードセレクタのフラグ情報は、基本セルアレイ19を管理するデコーダ13又は基本セル10の論理処理結果により書き換えることができる。
【0037】
新しい概念である本発明の動作を補足的に説明すると以下のようになる。
(1)入力制御回路22
(A)制御バス0のS/R(Set/Reset)信号が"LOW"(="0")で(A)強制メモリモード、"HIGH"(="1")で(B)システムモードに切り替わる。
(B)(B−1)メモリモードでは制御バス0及び制御バス1のCEX、CEYで選択されたSRAM18の入力端子に、基本セル10の内部バスからアドレス信号(上位ADD : ADDRESS、下位ADD : ADDRESS)、データ入力信号(上位DATA 、下位DATA)及び制御信号(R/W : リード/ライト、CE : カラム イネーブル)が入力され、基本セルアレイ19内のSRAM18がマルチバス11から直接制御可能な状態になる。
(C)(B−2)ロジックモードでは(B−1)メモリモードのアドレス信号、データ入力信号、制御信号が遮断され、 経路設定レジスタ21の制御下に入る。
(D)経路設定レジスタ21の制御下で動作する(B―2)ロジックモードには次の5つのモードがある。
(B−2−1)演算モード、
(B−2−2)組み合わせ回路モード、
(B−2−3)内部メモリモード(外部からは見えないメモリ)、
(B−2−4)論理Libモード、
(B−2−5)経路設定レジスタ情報変更モード
【0038】
(2)帰還スイッチ
(A)(B−2)ロジックモードで使用できる。
(B)SRAM18の出力信号をSRAM18のアドレス端子に出力するSWである。
(C)上位/下位4ビット単位でON/OFでき、上位/下位の交換も指定可能である。
この場合、帰還SWの出力とIN0/IN1はどちらか一方のみONとなる。
【0039】
(3)出力制御回路23
出力制御回路23は、ラッチ、バススイッチ等を含み、これらの制御を行う回路で基本セルアレイ19同士をカスケードに接続するOUT信号、基本セル10を並列に接続するデータバス2、データバス3等への出力の切り替えを行う回路である。
【0040】
次に、本実施形態において、複数のクラスタメモリ20を利用して8ビット整数乗算器を実現する例について説明する。
【0041】
後で構成を詳細に説明するように、メモリ・論理共役システムでは、クラスタメモリが複数個形成されたクラスタメモリチップを複数個積み重ねた多層構造とし、クラスタメモリチップに貫通シリコンビアを形成し、この貫通シリコンビアによってクラスタメモリチップを相互に接続している。そして、クラスタメモリチップの積層方向(以下、「Z方向」とも言う。)に沿って位置し貫通シリコンビアによって相互に接続された複数のクラスタメモリで1つのグループを構成する。このグループを利用して、8ビット整数乗算器を実現することができる。
【0042】
図8は、8ビット整数乗算器(パイプライン動作型)の演算フローの例を示す図であり、図9は、8ビット整数乗算器の構成例を示す図である。図8及び図9に示すように、8ビット整数乗算器(パイプライン動作型)は、入力4ビット×2、出力8ビットの13個の演算回路A〜Mで実現することができる。
【0043】
一方、クラスタメモリ20は、真理値データをSRAM18に書き込んでおき、8ビットのアドレスバスの上位4ビットに一方の4ビット入力データを、下位4ビットに他方の4ビット入力データを印加すれば、入力4ビット出力8ビットの演算回路として利用できる。
【0044】
そこで、1つのグループに属し貫通シリコンビアによって相互に接続された13個のクラスタメモリ20を、図8〜図9に示す演算回路A〜Mとして利用することで、8ビット整数乗算器を実現することができる。
【0045】
次に、クラスタメモリ20のアドレスマッピングについて説明する。
図10は、クラスタメモリのアドレスマッピングの例を示す図である。
【0046】
後で構成を詳細に説明するように、メモリ・論理共役システムでは、クラスタメモリが複数個形成されたクラスタメモリチップを複数個積み重ねた多層構造とし、クラスタメモリチップに貫通シリコンビアを形成し、この貫通シリコンビアによってクラスタメモリチップを相互に接続している。そして、クラスタメモリチップの積層方向(Z方向)に沿って位置し貫通シリコンビアによって相互に接続された複数のクラスタメモリで1つのグループを構成する。このようなグループを構成する複数のクラスタメモリ内の複数の基本セル、経路設定レジスタ、バススイッチ等がグループ単位でアドレス空間にそれぞれマッピングされている。
【0047】
なお、先に触れたように、経路設定レジスタ21及びバススイッチをSRAM18とは別のアドレスにマッピングすることにより、経路設定レジスタ21の内容及びバススイッチを基本セル10の内部バスを介して、クラスタメモリ20の外にあるマルチバス11(貫通シリコンビアを含んで構成される。)から直接書換えることができる。
【0048】
次に、メモリ・論理共役システムの全体の構成について説明する。
図11に示すメモリ・論理共役システムは配線基板32を有しており、この配線基板32上にはコントローラチップ34が重ねられており、コントローラチップ34の上にはクラスタメモリチップ31が複数個(例えば10層程度)積み重ねられている。チップ31,34の相互間は貫通シリコンビア30(TSV:THROUGH SILICON VIA)及びインターコネクションパッドによって電気的に接続されている。
【0049】
クラスタ間をランダムにマルチバスで1:1で完全密結合できる手段として貫通シリコンビア(TSV)による三次元システム・イン・パッケージ(3D-SiP)構造があり、これを組み合わせることでこのシステムとアーキテクチャの優位性が発現する。そしてプロセスノードの微細化でさらに集積度を上げることができ、未来に対しての展開が可能であり、マルチコアをベースとする、現行トレンドに対して十分競合できる。
【0050】
図12から図14は、図11に示す構成を具体的にCMOS構造で実現するときのシステム構成を示すものである。実際に多数のクラスタメモリアレイを形成する場合には全てのメモリを一本のMulti Busに接続することには無理があり、性能の低下に繋がる。その対策として図14に示すように、システム全体の制御及び管理を行う中央制御回路(main CPU)と複数の制御回路(sub CPU(PU ; processing unit))とにわけ、各制御回路(PU)毎に1つのグループを構成する数個から数十個のクラスタメモリ(C/M : 図1に示すクラスタメモリ20に相当)を接続し、それぞれが接続される制御回路(PU)によってクラスタメモリ(個々の基本セル)が制御される形態とする。図14において、local Busは、貫通シリコンビアを含んで構成される。また、中央制御回路(メインCPU)と制御回路(サブCPU)のアレイは1チップ(図11に示すコントローラチップ34に相当する)上に形成し、コントローラチップ34内に平面的に配列したグローバルバス(global BUS)により結合をとる。なお、中央制御回路(メインCPU)を、コントローラチップ34上に設けずにコントローラチップ34の外部に設け、配線基板32を介してコントローラチップ34に電気的に接続するようにしても良い。
【0051】
図12及び図13に示すように、1チップ上にクラスタメモリだけを配置したクラスタメモリチップ31を作成し、1個のコントローラチップ34と複数個のクラスタメモリチップ31を積層して貫通シリコンビアによりPUとクラスタメモリを接続する。なお、図12は、1個のコントローラチップ34と複数個のクラスタメモリチップ31を積層した三次元システム・イン・パッケージ(3D-SIP)構造とすることによりメモリ・論理共役システムを実現した模式図である。図13は、図12に示す三次元システム・イン・パッケージ(3D-SIP)構造を拡大した図であり、コントローラチップ34上の配線層を利用してメインCPUとサブCPUの間を接続するグローバルバスを配置し、貫通シリコンビアを通して構成されるチップ間接続電極をローカルバス(Zアドレス選択線)として用いる構成を示している。ここでいうグローバルバスとローカルバスは、図1に示すマルチバス11に相当する。
【0052】
図14に示すように、複数のクラスタメモリを配置したクラスタメモリチップ31を複数個積層し、複数のクラスタメモリチップ31それぞれにおけるクラスタメモリをローカルバス(例えば貫通シリコンビア)によって互いに電気的に接続する。このようなローカルバスを複数配置し、各々のローカルバスをそれぞれPUに接続する。各々のPUにグローバルバスインターフェースを接続し、各々のグローバルバスインターフェースにグローバルバスを接続する。このグローバルバスに、グローバルバスインターフェースを介してメインCPUを接続する。
【0053】
このような構造をとることにより発熱量の多いCPU系とglobal Busを1チップ(コントローラチップ34)にまとめ、もっとも熱抵抗の小さい位置(配線基板32側もしくはヒートシンク側)に配置することが可能となる。同時に各PUごとに独立した動作が可能となるためクロック信号配分を適宜おこなうことで並列演算動作、パイプライン動作を実現することも可能となる。
【0054】
図15(A)は、図14に示すメモリ・論理共役システムのアプリケーション例の一部を示す構成図であり、図15(B)は、図14に示すメモリ・論理共役システムのアプリケーションの他の例を示す構成図である。
【0055】
図15(A)に示すように、図14に示すメモリ・論理共役システムによって、C/M(コントロールメモリ)を備えたDATA RAM及びPE(プロセッサエレメント)を備えた演算器アレイを有するアレイプロセッサ(array processor)を実現することができる。また、図15(B)に示すように、DATA RAM1、DATA RAM2、加算器及び乗算器を有するDSP(デジタル信号処理)を実現することができる。
【0056】
上記においては、同一のクラスタメモリチップ上の複数のクラスタメモリが相互に異なるグループに属する場合(同一のクラスタメモリチップ上の複数のクラスタメモリが相互に電気的に接続されていない場合)について説明したが、同一のクラスタメモリチップ上の2つ以上のクラスタメモリが同一のグループに属するようにしても良い。
【0057】
図16は、同一のクラスタメモリチップ上の1組(ここでは、4個(2列×2行)とする。)のクラスタメモリが同一のグループに属する場合のメモリ・論理共役システムを示す図である。この場合、各クラスタメモリチップ上の1組のクラスタメモリは、クラスタメモリチップの配線層を利用して相互に電気的に接続される。また、クラスタメモリチップの積層方向(Z方向)に沿って位置する複数の組は、貫通シリコンビアを含んで構成されるローカルバス群によって相互に電気的に接続されるとともに、制御回路(PU)に接続される。このようにすることで、メモリや論理構成を増大させることができる。
【0058】
図17は、図16に示すクラスタメモリを配置した半導体チップ(クラスタメモリチップ)の一部を拡大した模式的平面図である。
【0059】
図17に示すように、厚さ50μm程度のクラスタメモリチップ31は、複数のクラスタメモリ20を有している。クラスタメモリチップ31には、平面形状が矩形のクラスタメモリ20が4つ(2×2)まとめて配置され、この2×2のクラスタメモリ20が組とされ、この組が複数配置されている。また、クラスタメモリチップ31には4つのクラスタメモリ20の周囲に位置する貫通シリコンビア30が設けられており、この貫通シリコンビア30の両端にはインターコネクションパッドが設けられている。
【0060】
クラスタ間(基本セル間)のコミュニケーションのよさが本システム性能を決めることになるため、先ずこの内容について記述する。実用化では500MHzレベルであることが望ましい。クラスタ間の信号やり取りをリピータやバッファを介さないで直接やり取りできる長さは5mm程度(500MHz時)である。0.18μmノードのプロセスで図1のクラスタメモリ20を作ると450μm×450μm程度が見積もられる。配線とTSVを含めた必要面積を600μm×600μmとして8×8=64クラスタ構成が平面上の構成となる。8×8構成で1チップとし、図11のように10チップのTSV接続がなされているイメージを考える。TSV径を10μmとすると、加工上のアスペクト比の制限から、チップ厚みは50μm程度にしなければならず、またチップ相互間37は50μm程度である。従って、10層の積層厚みは1mmとなる。クラスタ間の直接やり取りは5mm配線長さで行うことが可能であり、640クラスタの構成が出来上がる。これをブロックとすると配線基板32上には複数のブロックを付けさらに展開できるが、配線長さ5mmを超えるため、バッファを介した通信になる。このため、コントローラチップ34がブロック最下層に図11のごとく設けられている。外部バスはアドレスとデータの64ビット×2=128本、コントロールバス32ビットで160本でまかなえるが、図17のクラスタの周りに配置されている内部バスは(8×8(64Bit)+32Bit))×チップスタック数となり、スタック数を10とすると960本の多くのバス配線が必要である。電源・グランドの本数をそれと同等とすると、約2000本のTSVが必要となる。TSVが10μmφで、その占有面積は20μm×20μmであり、0.8mm2となる。5mm角チップサイズでこの構成ができるとすれば、TSV占有面積比はわずか3.2%に過ぎず、この構成の余裕度が判明する。
【0061】
960ピンで500MHzを通すと、そのバンド幅はDDR方式で480Gbpsとなり、クラスタ間は1:1の完全密結合のため、480Gbps/128ビット=3.75GIPSの性能を有する。
【0062】
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、上記実施の形態では、1チップ上にクラスタメモリだけを配置したクラスタメモリチップ31を複数形成し、これら複数のクラスタメモリチップ31それぞれのクラスタメモリを制御する制御回路(サブCPU)と複数のクラスタメモリチップ全体の制御及び管理を行う中央制御回路(メインCPU )を1チップ上に集積したコントローラチップ34を形成しているが、制御回路及び中央制御回路は必ずしも1チップ上に集積しなくても良いし、また、クラスタメモリチップに制御回路又は中央制御回路を形成しても良い。
【図面の簡単な説明】
【0063】
【図1】本発明の実施の形態によるクラスタメモリの基本構成を示す模式図である。
【図2】図1に示す基本セルの構成と概略機能を説明する図である。
【図3】図1に示す基本セルの配列イメージを示す図である。
【図4】図1に示す基本セルのモード階層を示す図である。
【図5】図1に示す基本セルの強制メモリモード時の内部状態を示す図である。
【図6】図1に示す基本セルの(B−1−1)外部メモリモード時の内部状態を示す図である。
【図7】図1に示す基本セルの(B−2−1)演算モード時の内部状態を示す図である。
【図8】8ビット整数乗算器(パイプライン動作型)の演算フローを示す図である。
【図9】8ビット整数乗算器の構成例を示す図である。
【図10】本発明の実施の形態によるメモリ・論理共役システムのアドレス空間を示す図である。
【図11】本発明の実施の形態によるメモリ・論理共役システムを模式的に示す断面図である。
【図12】本発明の実施の形態によるメモリ・論理共役システムを三次元システム・イン・パッケージ(3D-SIP)構造で実現した模式図である。
【図13】図13は、図12に示す三次元システム・イン・パッケージ構造を拡大した図である。
【図14】本発明の実施の形態によるメモリ・論理共役システムのハードウエアを示すブロック図である。
【図15】(A),(B)は、図14に示すメモリ・論理共役システムのアプリケーション例の一部を示す構成図である。
【図16】同一のクラスタメモリチップ上の複数のクラスタメモリが同一のグループに属する場合のメモリ・論理共役システムを示す図である。
【図17】図16に示すクラスタメモリチップを示す平面図である。
【符号の説明】
【0064】
10…基本セル、11…マルチバス、12…バスインターフェース、13…デコーダ、14…制御回路、16…メモリアドレス、17…拡張アドレス(CEX、CEYの生成)、18…SRAM、19…基本セルアレイ、20…クラスタメモリ、21…経路設定レジスタ、22…入力制御回路、23…出力制御回路、30…貫通シリコンビア、31、131…クラスタメモリチップ、32、132…配線基板、34、134…コントローラチップ、37…チップ相互間
【特許請求の範囲】
【請求項1】
メモリ回路を有する基本セルをクラスタ状に配置したクラスタメモリをそれぞれ含む複数のクラスタメモリチップを3次元的に積層したシステムであって、
前記複数のクラスタメモリチップそれぞれには貫通ビアが設けられており、
前記貫通ビアを含んで構成されるマルチバスを通して任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とするメモリ・論理共役システム。
【請求項2】
請求項1において、前記複数のクラスタメモリチップそれぞれは、前記クラスタメモリを複数有し、且つ前記複数のクラスタメモリを互いに電気的に接続する配線を有することを特徴とするメモリ・論理共役システム。
【請求項3】
請求項1又は2において、前記クラスタメモリを制御するための制御回路をさらに具備し、前記制御回路から前記マルチバスを通して任意の基本セルに直接アクセスして真理値データを書き込むことを特徴とするメモリ・論理共役システム。
【請求項4】
メモリ回路を有する基本セルをクラスタ状に配置した複数のクラスタメモリをそれぞれ含む複数のクラスタメモリチップと、
前記複数のクラスタメモリを制御するためのコントローラチップと、
を3次元的に積層したシステムであって、
前記複数のクラスタメモリチップそれぞれに含まれる前記クラスタメモリが、貫通ビアを含んで構成されるマルチバスを介して前記コントローラチップに電気的に接続されており、
前記コントローラチップから前記マルチバスを通して任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とするメモリ・論理共役システム。
【請求項5】
請求項4において、
前記複数のクラスタメモリチップの各々において、前記複数のクラスタメモリの内の2つ以上のクラスタメモリが前記クラスタメモリチップの配線層を利用して電気的に接続されていることを特徴とするメモリ・論理共役システム。
【請求項6】
請求項4又は5において、
前記コントローラチップが複数の制御回路を含み、
前記複数の制御回路の各々が、前記貫通ビアを介して接続された前記複数のクラスタメモリを制御することを特徴とするメモリ・論理共役システム。
【請求項7】
請求項1乃至6のいずれかにおいて、
前記基本セルが、
前記基本セルの内部バスの接続を制御するための経路設定レジスタ及びスイッチを含むことを特徴とするメモリ・論理共役システム。
【請求項8】
請求項1乃至7のいずれかにおいて、
前記メモリ回路を256ワード×8ビットで構成することを特徴とするメモリ・論理共役システム。
【請求項9】
請求項1乃至7のいずれかにおいて、
前記基本セルは、
前記メモリ回路と、
前記メモリ回路に接続される前記基本セルの内部バスと、
前記内部バスの接続を制御するための経路設定部と、
を有することを特徴とするメモリ・論理共役システム。
【請求項10】
請求項9において、
前記経路設定部は、スイッチとスイッチを制御する経路設定レジスタとモードセレクタを含むことを特徴とするメモリ・論理共役システム。
【請求項11】
請求項9又は10において、
前記マルチバス及び前記内部バスを通して前記メモリ回路に第1の制御信号が入力され、前記第1の制御信号が所定の第1のレベルになったときに、前記基本セルが(A)強制メモリモードに切り替えられ、前記第1の制御信号が前記第1のレベルと異なる所定の第2のレベルになったときに、前記基本セルが(B)システムモードに切り替えられることを特徴とするメモリ・論理共役システム。
【請求項12】
請求項11において、
前記(A)強制メモリモードでは、前記メモリ回路の入力端子に、前記マルチバスからアドレス信号、データ入力信号及び制御信号が入力されることにより、前記メモリ回路が前記マルチバスから直接制御可能な状態とされることを特徴とするメモリ・論理共役システム。
【請求項13】
請求項12において、
前記(B)システムモードでは、前記(A)強制メモリモードの前記アドレス信号、前記データ入力信号及び前記制御信号が遮断され、前記論理回路に入力される信号が前記経路設定部によって制御され、前記(B)システムモードは、(B−1)メモリモード及び(B−2)ロジックモードを含み、前記(B−1)メモリモードは、(B−1−1)外部メモリモード及び(B−1−2)経路設定レジスタ書込みモードを含み、前記(B−2)ロジックモードは、(B−2−1)演算モード、(B−2−2)組み合わせ回路モード、(B−2−3)外部からは見えないメモリである内部メモリモード、(B−2−4)論理Libモード及び(B−2−5)経路設定レジスタ情報変更モードを有することを特徴とするメモリ・論理共役システム。
【請求項14】
第1のメモリ回路を有する第1の基本セルをクラスタ状に配置した第1のクラスタメモリと、
前記第1のクラスタメモリに電気的に接続された第1のバスインターフェースと、
前記第1のクラスタメモリ及び前記第1のバスインターフェースが形成された第1のクラスタメモリチップと、
前記第1のクラスタメモリチップに形成され、前記第1のバスインターフェースに電気的に接続された第1の貫通ビアと、
第2のメモリ回路を有する第2の基本セルをクラスタ状に配置した第2のクラスタメモリと、
前記第2のクラスタメモリに電気的に接続された第2のバスインターフェースと、
前記第2のクラスタメモリ及び前記第2のバスインターフェースが形成された第2のクラスタメモリチップと、
前記第2のクラスタメモリチップに形成され、前記第2のバスインターフェースに電気的に接続された第2の貫通ビアと、
を具備し、
前記第1のクラスタメモリチップは前記第2のクラスタメモリチップ上に配置され、
前記第1の貫通ビアは前記第2の貫通ビアに電気的に接続され、
前記第1及び第2の貫通ビアと前記バスインターフェースを通して前記第1及び第2の基本セルのうちの任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とするメモリ・論理共役システム。
【請求項15】
第1のメモリ回路を有する第1の基本セルをクラスタ状に配置した第1のクラスタメモリと、
前記第1のクラスタメモリに電気的に接続された第1のバスインターフェースと、
第2のメモリ回路を有する第2の基本セルをクラスタ状に配置した第2のクラスタメモリと、
前記第2のクラスタメモリに電気的に接続された第2のバスインターフェースと、
前記第1及び第2のクラスタメモリを制御する第1の制御回路と、
前記第1の制御回路、前記第1及び第2のバスインターフェースを互いに電気的に接続する第1のローカルバスと、
第3のメモリ回路を有する第3の基本セルをクラスタ状に配置した第3のクラスタメモリと、
前記第3のクラスタメモリに電気的に接続された第3のバスインターフェースと、
第4のメモリ回路を有する第4の基本セルをクラスタ状に配置した第4のクラスタメモリと、
前記第4のクラスタメモリに電気的に接続された第4のバスインターフェースと、
前記第3及び第4のクラスタメモリを制御する第2の制御回路と、
前記第2の制御回路、前記第3及び第4のバスインターフェースを互いに電気的に接続する第2のローカルバスと、
前記第1の制御回路と前記第2の制御回路を電気的に接続するグローバルバスと、
前記グローバルバスに電気的に接続された、前記第1乃至第4のクラスタメモリ全体の制御及び管理を行う中央制御回路と、
を具備し、
前記第1のローカルバス又は第2のローカルバスを通して第1乃至第4の基本セルのうちの任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とするメモリ・論理共役システム。
【請求項16】
請求項15において、前記第1及び第3のクラスタメモリ、前記第1及び第3のバスインターフェースは、第1のクラスタメモリチップに形成されており、
前記第2及び第4のクラスタメモリ、前記第2及び第4のバスインターフェースは、第2のクラスタメモリチップに形成されており、
前記第1のローカルバスは、前記第1のクラスタメモリチップに形成された第1の貫通ビア及び前記第2のクラスタメモリチップに形成された第2の貫通ビアを含んで構成されており、
前記第2のローカルバスは、前記第1のクラスタメモリチップに形成された第3の貫通ビア及び前記第2のクラスタメモリチップに形成された第4の貫通ビアを含んで構成されていることを特徴とするメモリ・論理共役システム。
【請求項17】
請求項16において、前記中央制御回路、前記第1及び第2の制御回路、前記グローバルバスは、コントローラチップに形成されており、
前記コントローラチップ、前記第1及び第2のクラスタメモリチップは積み重ねられて形成されていることを特徴とするメモリ・論理共役システム。
【請求項1】
メモリ回路を有する基本セルをクラスタ状に配置したクラスタメモリをそれぞれ含む複数のクラスタメモリチップを3次元的に積層したシステムであって、
前記複数のクラスタメモリチップそれぞれには貫通ビアが設けられており、
前記貫通ビアを含んで構成されるマルチバスを通して任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とするメモリ・論理共役システム。
【請求項2】
請求項1において、前記複数のクラスタメモリチップそれぞれは、前記クラスタメモリを複数有し、且つ前記複数のクラスタメモリを互いに電気的に接続する配線を有することを特徴とするメモリ・論理共役システム。
【請求項3】
請求項1又は2において、前記クラスタメモリを制御するための制御回路をさらに具備し、前記制御回路から前記マルチバスを通して任意の基本セルに直接アクセスして真理値データを書き込むことを特徴とするメモリ・論理共役システム。
【請求項4】
メモリ回路を有する基本セルをクラスタ状に配置した複数のクラスタメモリをそれぞれ含む複数のクラスタメモリチップと、
前記複数のクラスタメモリを制御するためのコントローラチップと、
を3次元的に積層したシステムであって、
前記複数のクラスタメモリチップそれぞれに含まれる前記クラスタメモリが、貫通ビアを含んで構成されるマルチバスを介して前記コントローラチップに電気的に接続されており、
前記コントローラチップから前記マルチバスを通して任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とするメモリ・論理共役システム。
【請求項5】
請求項4において、
前記複数のクラスタメモリチップの各々において、前記複数のクラスタメモリの内の2つ以上のクラスタメモリが前記クラスタメモリチップの配線層を利用して電気的に接続されていることを特徴とするメモリ・論理共役システム。
【請求項6】
請求項4又は5において、
前記コントローラチップが複数の制御回路を含み、
前記複数の制御回路の各々が、前記貫通ビアを介して接続された前記複数のクラスタメモリを制御することを特徴とするメモリ・論理共役システム。
【請求項7】
請求項1乃至6のいずれかにおいて、
前記基本セルが、
前記基本セルの内部バスの接続を制御するための経路設定レジスタ及びスイッチを含むことを特徴とするメモリ・論理共役システム。
【請求項8】
請求項1乃至7のいずれかにおいて、
前記メモリ回路を256ワード×8ビットで構成することを特徴とするメモリ・論理共役システム。
【請求項9】
請求項1乃至7のいずれかにおいて、
前記基本セルは、
前記メモリ回路と、
前記メモリ回路に接続される前記基本セルの内部バスと、
前記内部バスの接続を制御するための経路設定部と、
を有することを特徴とするメモリ・論理共役システム。
【請求項10】
請求項9において、
前記経路設定部は、スイッチとスイッチを制御する経路設定レジスタとモードセレクタを含むことを特徴とするメモリ・論理共役システム。
【請求項11】
請求項9又は10において、
前記マルチバス及び前記内部バスを通して前記メモリ回路に第1の制御信号が入力され、前記第1の制御信号が所定の第1のレベルになったときに、前記基本セルが(A)強制メモリモードに切り替えられ、前記第1の制御信号が前記第1のレベルと異なる所定の第2のレベルになったときに、前記基本セルが(B)システムモードに切り替えられることを特徴とするメモリ・論理共役システム。
【請求項12】
請求項11において、
前記(A)強制メモリモードでは、前記メモリ回路の入力端子に、前記マルチバスからアドレス信号、データ入力信号及び制御信号が入力されることにより、前記メモリ回路が前記マルチバスから直接制御可能な状態とされることを特徴とするメモリ・論理共役システム。
【請求項13】
請求項12において、
前記(B)システムモードでは、前記(A)強制メモリモードの前記アドレス信号、前記データ入力信号及び前記制御信号が遮断され、前記論理回路に入力される信号が前記経路設定部によって制御され、前記(B)システムモードは、(B−1)メモリモード及び(B−2)ロジックモードを含み、前記(B−1)メモリモードは、(B−1−1)外部メモリモード及び(B−1−2)経路設定レジスタ書込みモードを含み、前記(B−2)ロジックモードは、(B−2−1)演算モード、(B−2−2)組み合わせ回路モード、(B−2−3)外部からは見えないメモリである内部メモリモード、(B−2−4)論理Libモード及び(B−2−5)経路設定レジスタ情報変更モードを有することを特徴とするメモリ・論理共役システム。
【請求項14】
第1のメモリ回路を有する第1の基本セルをクラスタ状に配置した第1のクラスタメモリと、
前記第1のクラスタメモリに電気的に接続された第1のバスインターフェースと、
前記第1のクラスタメモリ及び前記第1のバスインターフェースが形成された第1のクラスタメモリチップと、
前記第1のクラスタメモリチップに形成され、前記第1のバスインターフェースに電気的に接続された第1の貫通ビアと、
第2のメモリ回路を有する第2の基本セルをクラスタ状に配置した第2のクラスタメモリと、
前記第2のクラスタメモリに電気的に接続された第2のバスインターフェースと、
前記第2のクラスタメモリ及び前記第2のバスインターフェースが形成された第2のクラスタメモリチップと、
前記第2のクラスタメモリチップに形成され、前記第2のバスインターフェースに電気的に接続された第2の貫通ビアと、
を具備し、
前記第1のクラスタメモリチップは前記第2のクラスタメモリチップ上に配置され、
前記第1の貫通ビアは前記第2の貫通ビアに電気的に接続され、
前記第1及び第2の貫通ビアと前記バスインターフェースを通して前記第1及び第2の基本セルのうちの任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とするメモリ・論理共役システム。
【請求項15】
第1のメモリ回路を有する第1の基本セルをクラスタ状に配置した第1のクラスタメモリと、
前記第1のクラスタメモリに電気的に接続された第1のバスインターフェースと、
第2のメモリ回路を有する第2の基本セルをクラスタ状に配置した第2のクラスタメモリと、
前記第2のクラスタメモリに電気的に接続された第2のバスインターフェースと、
前記第1及び第2のクラスタメモリを制御する第1の制御回路と、
前記第1の制御回路、前記第1及び第2のバスインターフェースを互いに電気的に接続する第1のローカルバスと、
第3のメモリ回路を有する第3の基本セルをクラスタ状に配置した第3のクラスタメモリと、
前記第3のクラスタメモリに電気的に接続された第3のバスインターフェースと、
第4のメモリ回路を有する第4の基本セルをクラスタ状に配置した第4のクラスタメモリと、
前記第4のクラスタメモリに電気的に接続された第4のバスインターフェースと、
前記第3及び第4のクラスタメモリを制御する第2の制御回路と、
前記第2の制御回路、前記第3及び第4のバスインターフェースを互いに電気的に接続する第2のローカルバスと、
前記第1の制御回路と前記第2の制御回路を電気的に接続するグローバルバスと、
前記グローバルバスに電気的に接続された、前記第1乃至第4のクラスタメモリ全体の制御及び管理を行う中央制御回路と、
を具備し、
前記第1のローカルバス又は第2のローカルバスを通して第1乃至第4の基本セルのうちの任意の基本セルに直接アクセスして真理値データを書き込むことにより、前記任意の基本セルを論理回路に切り替えることを特徴とするメモリ・論理共役システム。
【請求項16】
請求項15において、前記第1及び第3のクラスタメモリ、前記第1及び第3のバスインターフェースは、第1のクラスタメモリチップに形成されており、
前記第2及び第4のクラスタメモリ、前記第2及び第4のバスインターフェースは、第2のクラスタメモリチップに形成されており、
前記第1のローカルバスは、前記第1のクラスタメモリチップに形成された第1の貫通ビア及び前記第2のクラスタメモリチップに形成された第2の貫通ビアを含んで構成されており、
前記第2のローカルバスは、前記第1のクラスタメモリチップに形成された第3の貫通ビア及び前記第2のクラスタメモリチップに形成された第4の貫通ビアを含んで構成されていることを特徴とするメモリ・論理共役システム。
【請求項17】
請求項16において、前記中央制御回路、前記第1及び第2の制御回路、前記グローバルバスは、コントローラチップに形成されており、
前記コントローラチップ、前記第1及び第2のクラスタメモリチップは積み重ねられて形成されていることを特徴とするメモリ・論理共役システム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2010−15328(P2010−15328A)
【公開日】平成22年1月21日(2010.1.21)
【国際特許分類】
【出願番号】特願2008−173905(P2008−173905)
【出願日】平成20年7月2日(2008.7.2)
【出願人】(800000080)タマティーエルオー株式会社 (255)
【出願人】(500132214)学校法人明星学苑 (23)
【Fターム(参考)】
【公開日】平成22年1月21日(2010.1.21)
【国際特許分類】
【出願日】平成20年7月2日(2008.7.2)
【出願人】(800000080)タマティーエルオー株式会社 (255)
【出願人】(500132214)学校法人明星学苑 (23)
【Fターム(参考)】
[ Back to top ]