中継器
【目的】基板上に実装された集積回路間で信号の伝送が行われる電子装置における信号伝送路の分岐路に使用される中継器に関し、分岐点における反射の影響をなくし、伝送信号の劣化を抑えると共に、複数の伝送方式に使用することができるようにする。
【構成】伝送信号入出力端子３３を入力端子、伝送信号入出力端子３４を出力端子とする場合には、ｐＭＯＳトランジスタ８４、８５＝ＯＦＦ、ｎＭＯＳトランジスタ８６〜８８＝ＯＦＦとし、入力抵抗を高抵抗にし、また、ＬＶＴＴＬ伝送方式、ＣＴＴ伝送方式又はＧＴＬ伝送方式に必要な基準電圧ＶＲＥＦを差動コンパレータ３７に供給すると共に、出力回路４９を伝送方式指定信号ＶＭによって指定された伝送方式に適合する回路として動作させる。
【構成】伝送信号入出力端子３３を入力端子、伝送信号入出力端子３４を出力端子とする場合には、ｐＭＯＳトランジスタ８４、８５＝ＯＦＦ、ｎＭＯＳトランジスタ８６〜８８＝ＯＦＦとし、入力抵抗を高抵抗にし、また、ＬＶＴＴＬ伝送方式、ＣＴＴ伝送方式又はＧＴＬ伝送方式に必要な基準電圧ＶＲＥＦを差動コンパレータ３７に供給すると共に、出力回路４９を伝送方式指定信号ＶＭによって指定された伝送方式に適合する回路として動作させる。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、基板上に実装された集積回路間で信号の伝送が行われる電子装置における信号伝送路の分岐路に使用して好適な中継器に関する。
【０００２】
【従来の技術】従来、基板上に実装された集積回路間で信号の伝送が行われる電子装置においては、伝送信号の波長は信号伝送路に対して十分に長く、信号伝送路の終端部における反射の影響は無視することができたので、反射の影響を避けるための中継器は使用されていなかった。
【０００３】
【発明が解決しようとする課題】しかし、近年、ＣＰＵ（central processing unit）の動作速度の向上に伴い、伝送信号の伝送速度が速くなり、伝送信号の波長に対して信号伝送路の長さが十分には長いとは言えなくなり、信号伝送路の終端部における反射の影響が無視できなくなってきた。
【０００４】そこで、このような反射の影響を抑えるために、整合終端を前提とした高速信号伝送方式として、ＧＴＬ（Ｇunning Ｔransceiver Ｌogic）伝送方式と称される伝送方式や、ＣＴＴ（Ｃenter Ｔapped Ｔermination）伝送方式と称される伝送方式が提案されている。
【０００５】しかし、整合終端を行うようにしても、信号伝送路をＴ字形に分岐したりすると、伝送信号が劣化してしまい、受信側において伝送信号の論理を判定することができなくなるという不都合が本発明者による実験により判明した。
【０００６】ここに、図２２は本発明者が実験の対象とした伝送回路の一例を示している。この伝送回路は、ＣＴＴ伝送方式を採用するものであり、１はＣＰＵ、２〜５はＤＲＡＭ（dynamic random access memory）である。
【０００７】また、６は長さを３０cmとする信号伝送路、７〜９は長さを２cmとする信号伝送路、１０〜１３は長さを５cmとする信号伝送路、１４は終端電圧ＶＴＴとして１.６５［Ｖ］を供給するＶＴＴ線、１５は５０Ωの終端抵抗である。
【０００８】また、図２３は、この伝送回路において、ＣＰＵ１からＤＲＡＭ２〜５に信号を伝送した場合の信号波形の変化を示しており、Ｖ１はＣＰＵ１の入出力端における信号波形、Ｖ２〜Ｖ５はＤＲＡＭ２〜５の入力端における信号波形である。
【０００９】このように、分岐された信号伝送路１０〜１３を設けると、ＤＲＡＭ２〜５の入力端における信号波形Ｖ２〜Ｖ５はひずんでしまい、ＤＲＡＭ２〜５において伝送信号の論理を判定することができなくなってしまうが、これは、分岐点１６〜１９における反射の影響によるものと考えられる。
【００１０】したがって、基板上に実装された集積回路間で信号の伝送が行われる電子装置が信号伝送路に分岐路を設ける場合には、分岐点における反射の影響に対して何らかの対策が必要となってくる。
【００１１】本発明は、かかる点に鑑み、基板上に実装された集積回路間で信号の伝送が行われる電子装置であって、信号伝送路に分岐路を設けている電子装置に使用する場合には、分岐点における反射の影響をなくし、伝送信号の劣化を抑えることができると共に、複数の伝送方式に使用することができるようにした利便性の高い中継器を提供することを目的とする。
【００１２】
【課題を解決するための手段】第１の発明・・図１図１は本発明中、第１の発明の原理説明図である。この第１の発明は単方向性の中継器であり、図中、２１は伝送信号が入力される伝送信号入力端子、２２は伝送信号が出力される伝送信号出力端子である。
【００１３】また、２３は入力端２３Ａを伝送信号入力端子２１に接続され、出力端２３Ｂを伝送信号出力端子２２に接続され、伝送信号入力端子２１に入力される伝送信号の論理を判定し、伝送信号入力端子２１に入力される伝送信号と同一論理の伝送信号を伝送信号出力端子２２に出力する入力抵抗を高抵抗とする中継回路である。
【００１４】また、２４は伝送方式を指定する伝送方式指定信号が入力される伝送方式指定信号入力端子である。
【００１５】また、２５は伝送方式指定信号入力端子２４に入力される伝送方式指定信号が指定する伝送方式を判定し、伝送信号入力端子２１に入力される伝送信号の論理を判定するために必要な基準電圧ＶＲＥＦを中継回路２３に供給すると共に、中継回路２３を伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号を中継回路２３に供給して中継回路２３の動作を制御する伝送方式判定回路である。
【００１６】第２の発明・・図２図２は本発明中、第２の発明の原理説明図である。この第２の発明は双方向性の中継器であり、図中、２６、２７は伝送信号が入出力される伝送信号入出力端子である。
【００１７】また、２８は入力端２８Ａを伝送信号入出力端子２６に接続され、出力端２８Ｂを伝送信号入出力端子２７に接続され、伝送信号入出力端子２６に入力される伝送信号の論理を判定し、伝送信号入出力端子２６に入力される伝送信号と同一論理の伝送信号を伝送信号入出力端子２７に出力する入力抵抗を高抵抗とする中継回路である。
【００１８】また、２９は入力端２９Ａを伝送信号入出力端子２７に接続され、出力端２９Ｂを伝送信号入出力端子２６に接続され、伝送信号入出力端子２７に入力される伝送信号の論理を判定し、伝送信号入出力端子２７に入力される伝送信号と同一論理の伝送信号を伝送信号入出力端子２６に出力する入力抵抗を高抵抗とする中継回路である。
【００１９】また、３０は伝送信号入出力端子２６を入力端子、伝送信号入出力端子２７を出力端子とする場合には、中継回路２９の出力抵抗が高抵抗となるように制御し、伝送信号入出力端子２７を入力端子、伝送信号入出力端子２６を出力端子とする場合には、中継回路２８の出力抵抗が高抵抗となるように制御する伝送方向指定信号が入力される伝送方向指定信号入力端子である。
【００２０】また、３１は伝送方式を指定する伝送方式指定信号が入力される伝送方式指定信号入力端子である。
【００２１】また、３２は伝送方式指定信号入力端子３１に入力される伝送方式指定信号が指定する伝送方式を判定し、伝送信号入出力端子２６、２７に入力される伝送信号の論理を判定するために必要な基準電圧ＶＲＥＦを中継回路２８、２９に供給すると共に、中継回路２８、２９を伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号を中継回路２８、２９に供給して中継回路２８、２９の動作を制御する伝送方式判定回路である。
【００２２】
【作用】第１の発明・・図１本発明中、第１の発明においては、中継回路２３は、入力抵抗を高抵抗とされている。
【００２３】この結果、基板上に実装された集積回路間で信号の伝送が行われる電子装置であって、信号伝送路に分岐路を設ける必要がある電子装置の場合、分岐路を主路に接続せず、この第１の発明を使用して、伝送信号入力端子２１を分岐点に接続し、伝送信号出力端子２２を分岐路に接続するように構成する場合には、信号伝送路の主路側の駆動点からみて、実効的に分岐路は見えなくなる。
【００２４】したがって、この第１の発明によれば、分岐点における反射をなくし、伝送信号の劣化を抑えることができ、好適な信号伝送を行うことができる。
【００２５】また、この第１の発明においては、伝送方式指定信号入力端子２４に入力される伝送方式指定信号が指定する伝送方式が判定され、伝送信号入力端子２１に入力される伝送信号の論理を判定するために必要な基準電圧ＶＲＥＦが中継回路２３に供給されると共に、中継回路２３を伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号が中継回路２３に供給され、中継回路２３の動作が制御される。
【００２６】したがって、この第１の発明によれば、複数の伝送方式に使用することができるようにした利便性の高い単方向性の中継器を提供することができる。
【００２７】第２の発明・・図２本発明中、第２の発明においては、中継回路２８は入力抵抗を高抵抗とされており、また、伝送信号入出力端子２６を入力側、伝送信号入出力端子２７を出力側とする場合、中継回路２９は出力抵抗が高抵抗になるように制御される。
【００２８】この結果、基板上に実装された集積回路間で信号の伝送が行われる電子装置であって、信号伝送路に分岐路を設ける必要がある電子装置の場合、分岐路を主路に接続せず、第２の発明を使用して、伝送信号入出力端子２６を分岐点に接続し、伝送信号入出力端子２７を分岐路に接続するように構成する場合には、信号伝送路の主路側の駆動点からみて、実効的に分岐路は見えなくなる。
【００２９】したがって、この第２の発明によれば、分岐点における反射をなくし、伝送信号の劣化を抑えることができ、好適な信号伝送を行うことができる。
【００３０】また、この第２の発明においては、伝送信号入出力端子２６、２７に入力される伝送信号の論理を判定するために必要な基準電圧ＶＲＥＦが中継回路２８、２９に供給されると共に、中継回路２８、２９を伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号が中継回路２８、２９に供給され、中継回路２８、２９の動作が制御される。
【００３１】したがって、この第２の発明によれば、複数の伝送方式に使用することができるようにした利便性の高い双方向性の中継器を提供することができる。
【００３２】
【実施例】以下、図３〜図２１を参照して、本発明の一実施例について、ＧＴＬ伝送方式、ＣＴＴ伝送方式、ＬＶＴＴＬ（low voltage transistor trnsistor logic）伝送方式のいずれの伝送方式にも使用することができるようにした中継器を例にして説明する。
【００３３】図３は本発明の一実施例の要部を示す回路図である。図中、３３、３４は伝送信号ＤＡＴＡが入出力される伝送信号入出力端子、３５は伝送方向を指定する伝送方向指定信号ＴＤが入力される伝送方向指定信号入力端子、３６は伝送方式を指定する伝送方式指定信号ＶＭが入力される伝送方式指定信号入力端子である。
【００３４】ここに、ＬＶＴＴＬ伝送方式を採用する場合には、伝送方式指定信号ＶＭ＝電源電圧ＶＣＣ＝３.３［Ｖ］とし、ＣＴＴ伝送方式を採用する場合には、伝送方式指定信号ＶＭ＝１.６５［Ｖ］とし、ＧＴＬ伝送方式を採用する場合には、伝送方式指定信号ＶＭ＝０.８［Ｖ］とする。
【００３５】また、３７は伝送信号入出力端子３３を入力端子、伝送信号入出力端子３４を出力端子とする場合に、基準電圧ＶＲＥＦ（伝送信号ＤＡＴＡの中間電圧）を用いて伝送信号入出力端子３３に入力される伝送信号ＤＡＴＡの論理判定を行う差動増幅回路からなる比較回路、いわゆる差動コンパレータである。
【００３６】この差動コンパレータ３７は図４に示すように構成されており、図中、３８〜４２はｐチャネルＭＩＳ（metal insulator semiconductor）トランジスタの一種であるｐチャネルＭＯＳ（metal oxide semiconductor）トランジスタ（以下、ｐＭＯＳトランジスタという）である。
【００３７】また、４３〜４６はｎチャネルＭＩＳトランジスタの一種であるｎチャネルＭＯＳトランジスタ（以下、ｎＭＯＳトランジスタという）、４７、４８は抵抗である。
【００３８】なお、ｐＭＯＳトランジスタ３８、３９及びｎＭＯＳトランジスタ４５は入力電圧が大振幅の場合に、回路に流れる電流を低減化して消費電力の低減化を図るためのものである。
【００３９】また、抵抗４７、４８は、ｐＭＯＳトランジスタ３８、３９及びｎＭＯＳトランジスタ４５のゲート容量を見かけ上、小さくして、入力負荷を小さくし、高速動作を補償するものである。
【００４０】ここに、この差動コンパレータ３７においては、後述するように、ＬＶＴＴＬ伝送方式又はＣＴＴ伝送方式が採用される場合には、基準電圧ＶＲＥＦとして、１.６５［Ｖ］が供給され、ＧＴＬ伝送方式が採用される場合には、基準電圧ＶＲＥＦとして、０.８［Ｖ］が供給される。
【００４１】そこで、この差動コンパレータ３７においては、図５に示すように、伝送信号ＤＡＴＡ＝Ｈレベルの場合、ｎＭＯＳトランジスタ４３＝導通（以下、ＯＮという）、ｎＭＯＳトランジスタ４４＝非導通（以下、ＯＦＦという）とされ、差動コンパレータ３７の出力＝Ｌレベルとなる。
【００４２】これに対して、図６に示すように、伝送信号ＤＡＴＡ＝Ｌレベルの場合には、ｎＭＯＳトランジスタ４３＝ＯＦＦ、ｎＭＯＳトランジスタ４４＝ＯＮとされ、差動コンパレータ３７の出力＝Ｈレベルとなる。
【００４３】また、図３において、４９は伝送信号入出力端子３３に入力される伝送信号ＤＡＴＡと同一論理の伝送信号ＤＡＴＡを伝送信号入出力端子３４に出力する出力回路であり、５０、５１はｐＭＯＳトランジスタ、５２〜５４はｎＭＯＳトランジスタ、５５はＮＡＮＤ回路、５６はインバータである。
【００４４】また、５７は出力回路４９の出力動作を制御する出力制御回路であり、５８〜６１はインバータ、６２〜６５はＮＯＲ回路、６６〜７０はＮＡＮＤ回路である。
【００４５】また、７１は伝送信号入出力端子３４を入力端子、伝送信号入出力端子３３を出力端子とする場合に、基準電圧ＶＲＥＦを用いて伝送信号入出力端子３４に入力される伝送信号ＤＡＴＡの論理判定を行う差動コンパレータである。
【００４６】この差動コンパレータ７１は図７に示すように構成されており、図中、７２〜７６はｐＭＯＳトランジスタ、７７〜８０はｎＭＯＳトランジスタ、８１、８２は抵抗である。
【００４７】なお、ｐＭＯＳトランジスタ７２、７３及びｎＭＯＳトランジスタ７９は入力電圧が大振幅の場合に、回路に流れる電流を低減化して消費電力の低減化を図るためのものである。
【００４８】また、抵抗８１、８２は、ｐＭＯＳトランジスタ７２、７３及びｎＭＯＳトランジスタ７９のゲート容量を見かけ上、小さくして、入力負荷を小さくし、高速動作を補償するものである。
【００４９】ここに、この差動コンパレータ７１においても、後述するように、ＬＶＴＴＬ伝送方式又はＣＴＴ伝送方式が採用される場合には、基準電圧ＶＲＥＦとして、１.６５［Ｖ］が供給され、ＧＴＬ伝送方式が採用される場合には、基準電圧ＶＲＥＦとして、０.８［Ｖ］が供給される。
【００５０】そこで、この差動コンパレータ７１においては、図８に示すように、伝送信号ＤＡＴＡ＝Ｈレベルの場合には、ｎＭＯＳトランジスタ７７＝ＯＮ、ｎＭＯＳトランジスタ７８＝ＯＦＦとされ、差動コンパレータ７１の出力＝Ｌレベルとなる。
【００５１】これに対して、図９に示すように、伝送信号ＤＡＴＡ＝Ｌレベルの場合には、ｎＭＯＳトランジスタ７７＝ＯＦＦ、ｎＭＯＳトランジスタ７８＝ＯＮとされ、差動コンパレータ７１の出力＝Ｈレベルとなる。
【００５２】また、図３において、８３は伝送信号入出力端子３４に入力される伝送信号ＤＡＴＡと同一論理の伝送信号ＤＡＴＡを伝送信号入出力端子３３に出力する出力回路であり、８４、８５はｐＭＯＳトランジスタ、８６〜８８はｎＭＯＳトランジスタ、８９はＮＡＮＤ回路、９０はインバータである。
【００５３】また、９１は出力回路８３の出力動作を制御する出力制御回路であり、９２〜９４はインバータ、９５〜９８はＮＯＲ回路、９９〜１０３はＮＡＮＤ回路である。
【００５４】また、１０４は伝送方式指定信号ＶＭが指定する伝送方式を判定し、論理判定に必要な基準電圧ＶＲＥＦを差動コンパレータ３７、７１に供給すると共に、出力回路４９、８３を指定された伝送方式に適合する回路として動作させるために必要な動作モード信号ＣＴＴＭ、ＧＴＬＭを出力制御回路５７、９１に供給する伝送方式判定回路である。
【００５５】この伝送方式判定回路１０４は図１０に示すように構成されており、図中、１０５は電源電圧ＶＣＣ（３.３［Ｖ］）を分圧して電源電圧ＶＣＣの２分の１の電圧である１／２・ＶＣＣ（１.６５［Ｖ］）を発生する１／２・ＶＣＣ発生回路であり、１０６、１０７は同一抵抗値ｒの抵抗、１０８はＭＯＳキャパシタである。
【００５６】また、１０９は電源電圧ＶＣＣを分圧して電源電圧ＶＣＣの３分の２の電圧である２／３・ＶＣＣ（２.２［Ｖ］）を発生する２／３・ＶＣＣ発生回路であり、１１０は抵抗値ｒの抵抗、１１１は抵抗値２ｒの抵抗、１１２はＭＯＳキャパシタである。
【００５７】また、１１３は電源電圧ＶＣＣを分圧して電源電圧ＶＣＣの３分の１の電圧である１／３・ＶＣＣ（１.１［Ｖ］）を発生する１／３・ＶＣＣ発生回路であり、１１４は抵抗値２ｒの抵抗、１１５は抵抗値ｒの抵抗、１１６はＭＯＳキャパシタである。
【００５８】また、１１７は伝送方式指定信号ＶＭの電圧値と２／３・ＶＣＣ発生回路１０９から出力される２／３・ＶＣＣとを比較する差動コンパレータであり、１１８は抵抗、１１９はＭＯＳキャパシタ、１２０〜１２３はｐＭＯＳトランジスタ、１２４〜１２６はｎＭＯＳトランジスタである。
【００５９】なお、ｐＭＯＳトランジスタ１２０、１２１は、ＬＶＴＴＬ伝送方式が指定され、伝送方式指定信号ＶＭ＝３.３［Ｖ］とされる場合に、、この差動コンパレータ１１７に大きな電流が流れないようにするためのものである。
【００６０】また、１２７はｎＭＯＳトランジスタ１２４のドレインに得られる差動コンパレータ１１７の出力を増幅、反転して、動作モード信号ＣＴＴＭを出力するインバータである。
【００６１】また、１２８は伝送方式指定信号ＶＭの電圧値と１／３・ＶＣＣ発生回路１１３から出力される１／３・ＶＣＣとを比較する差動コンパレータであり、１２９〜１３２はｐＭＯＳトランジスタ、１３３〜１３５はｎＭＯＳトランジスタである。
【００６２】なお、ｐＭＯＳトランジスタ１２９、１３０は、ＬＶＴＴＬ伝送方式が指定され、伝送方式指定信号ＶＭ＝３.３［Ｖ］とされる場合に、この差動コンパレータ１２８に大きな電流が流れないようにするためのものである。
【００６３】また、１３６はｎＭＯＳトランジスタ１３３のドレインに得られる差動コンパレータ１２８の出力を増幅、反転して、動作モード信号ＧＴＬＭを出力するインバータである。
【００６４】また、１３７は伝送方式指定信号ＶＭと１／２・ＶＣＣ発生回路１０５から出力される１／２・ＶＣＣとのいずれかの電圧を基準電圧ＶＲＥＦとして出力する選択回路であり、１３８、１３９はｎＭＯＳトランジスタ、１４０はインバータである。
【００６５】ここに、本実施例においては、ＬＶＴＴＬ伝送方式を採用する場合、図１１に示すように、伝送方式指定信号入力端子３６には、伝送方式指定信号ＶＭとして電源電圧ＶＣＣ＝３.３［Ｖ］が入力される。
【００６６】この場合、差動コンパレータ１１７においては、３.３［Ｖ］＞２／３・ＶＣＣ＝２.２［Ｖ］であることから、ｎＭＯＳトランジスタ１２４＝ＯＮ、ｎＭＯＳトランジスタ１２５＝ＯＦＦとなり、差動コンパレータ１１７の出力＝Ｌレベル、インバータ１２７の出力、即ち、動作モード信号ＣＴＴＭ＝Ｈレベルとされる。
【００６７】また、差動コンパレータ１２８においては、３.３［Ｖ］＞１／３・ＶＣＣ＝１.１［Ｖ］であることから、ｎＭＯＳトランジスタ１３３＝ＯＮ、ｎＭＯＳトランジスタ１３４＝ＯＦＦとされ、差動コンパレータ１２８の出力＝Ｌレベル、インバータ１３６の出力、即ち、動作モード信号ＧＴＬＭ＝Ｈレベルとされる。
【００６８】したがって、また、選択回路１３７においては、ｎＭＯＳトランジスタ１３８＝ＯＮ、インバータ１４０の出力＝Ｌレベル、ｎＭＯＳトランジスタ１３９＝ＯＦＦとなり、基準電圧ＶＲＥＦとして、１／２・ＶＣＣ＝１.６５［Ｖ］が選択される。
【００６９】また、ＣＴＴ伝送方式が採用される場合には、図１２に示すように、伝送方式指定信号入力端子３６には、伝送方式指定信号ＶＭとして、１.６５［Ｖ］が入力される。
【００７０】この場合、差動コンパレータ１１７においては、１.６５［Ｖ］＜２／３・ＶＣＣ＝２.２［Ｖ］であることから、ｎＭＯＳトランジスタ１２４＝ＯＦＦ、ｎＭＯＳトランジスタ１２５＝ＯＮとなり、差動コンパレータ１１７の出力＝Ｈレベル、インバータ１２７の出力、即ち、動作モード信号ＣＴＴＭ＝Ｌレベルとされる。
【００７１】また、差動コンパレータ１２８においては、３.３［Ｖ］＞１／３・ＶＣＣ＝１.１［Ｖ］であることから、ｎＭＯＳトランジスタ１３３＝ＯＮ、ｎＭＯＳトランジスタ１３４＝ＯＦＦとされ、差動コンパレータ１２８の出力＝Ｌレベル、インバータ１３６の出力、即ち、動作モード信号ＧＴＬＭ＝Ｈレベルとされる。
【００７２】したがって、また、選択回路１３７においては、ｎＭＯＳトランジスタ１３８＝ＯＦＦ、インバータ１４０の出力＝Ｈレベル、ｎＭＯＳトランジスタ１３９＝ＯＮとなり、基準電圧ＶＲＥＦとして、ＶＭ＝１.６５［Ｖ］が選択される。
【００７３】また、ＧＴＬ伝送方式が採用される場合には、図１３に示すように、伝送方式指定信号入力端子３６には、伝送方式指定信号ＶＭとして、０.８［Ｖ］が入力される。
【００７４】この場合、差動コンパレータ１１７においては、０.８［Ｖ］＜２／３・ＶＣＣ＝２.２［Ｖ］であることから、ｎＭＯＳトランジスタ１２４＝ＯＦＦ、ｎＭＯＳトランジスタ１２５＝ＯＮとなり、差動コンパレータ１１７の出力＝Ｈレベル、インバータ１２７の出力、即ち、動作モード信号ＣＴＴＭ＝Ｌレベルとされる。
【００７５】また、差動コンパレータ１２８においては、０.８［Ｖ］＜１／３・ＶＣＣ＝１.１［Ｖ］であることから、ｎＭＯＳトランジスタ１３３＝ＯＦＦ、ｎＭＯＳトランジスタ１３４＝ＯＮとされ、差動コンパレータ１２８の出力＝Ｈレベル、インバータ１３６の出力、即ち、動作モード信号ＧＴＬＭ＝Ｌレベルとされる。
【００７６】したがって、また、選択回路１３７においては、ｎＭＯＳトランジスタ１３８＝ＯＦＦ、インバータ１４０の出力＝Ｈレベル、ｎＭＯＳトランジスタ１３９＝ＯＮとなり、基準電圧ＶＲＥＦとして、ＶＭ＝０.８［Ｖ］が選択される。
【００７７】このように、本実施例においては、ＬＶＴＴＬ伝送方式が採用される場合、図１４に示すように、伝送方式指定信号ＶＭ＝３.３［Ｖ］とされ、動作モード信号ＣＴＴＭ＝Ｈレベル、動作モード信号ＧＴＬＭ＝Ｈレベルとされる。
【００７８】この場合において、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子、即ち、伝送信号入出力端子３３側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３４側に伝送する場合には、伝送方向指定信号ＴＤ＝Ｈレベルとされる。
【００７９】この結果、出力制御回路９１及び出力回路８３においては、ＮＯＲ回路９５の出力＝Ｌレベル、ＮＡＮＤ回路９９、１００の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ８４、８５＝ＯＦＦとなると共に、ＮＯＲ回路９６、９７の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ８６、８７の出力＝ＯＦＦとなる。
【００８０】また、ＮＡＮＤ回路８９の出力＝Ｈレベル、インバータ９０の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ８８＝ＯＦＦとなる。したがって、この場合には、出力回路８３の入力抵抗は、高抵抗となる。
【００８１】また、出力制御回路５７及び出力回路４９においては、インバータ５８の出力＝Ｌレベル、インバータ６０の出力＝Ｌレベル、ＮＡＮＤ回路５５の出力＝Ｈレベル、インバータ５６の出力＝Ｌレベル、ｎＭＯＳトランジスタ５４＝ＯＦＦとなる。
【００８２】また、ＮＡＮＤ回路６８の出力＝Ｌレベル、ＮＡＮＤ回路６９の出力＝Ｈレベル、ＮＯＲ回路６５の出力＝Ｌレベル、インバータ６１の出力＝Ｌレベル、ＮＡＮＤ回路７０の出力＝Ｈレベルとなる。
【００８３】ここに、例えば、伝送信号ＤＡＴＡ＝Ｈレベルの場合、差動コンパレータ３７の出力＝Ｌレベル、インバータ９２の出力＝Ｈレベル、ＮＯＲ回路６２の出力＝Ｈレベル、ＮＡＮＤ回路６６、６７の出力＝Ｌレベルとなり、ｐＭＯＳトランジスタ５０、５１＝ＯＮとなる。
【００８４】また、ＮＯＲ回路６３、６４の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ５３、５２＝ＯＦＦとなる。
【００８５】この結果、この場合には、伝送信号入出力端子３４には、伝送信号入出力端子３３に入力された伝送信号ＤＡＴＡと同一論理のＨレベルがｐＭＯＳトランジスタ５０、５１を介して出力される。
【００８６】これに対して、伝送信号ＤＡＴＡ＝Ｌレベルの場合には、図１５に示すように、差動コンパレータ３７の出力＝Ｈレベル、インバータ９２の出力＝Ｌレベル、ＮＡＮＤ回路６６、６７の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ５０、５１＝ＯＦＦとなる。
【００８７】また、ＮＯＲ回路６３、６４の出力＝Ｈレベルとなり、ｎＭＯＳトランジスタ５３、５２＝ＯＮとなる。
【００８８】この結果、この場合には、伝送信号入出力端子３４には、伝送信号入出力端子３３に入力された伝送信号ＤＡＴＡと同一論理のＬレベルがｎＭＯＳトランジスタ５２、５３を介して出力される。
【００８９】このように、本実施例をＬＶＴＴＬ伝送方式で動作させる場合において、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子とする場合には、出力回路４９は、ｐＭＯＳトランジスタ５０、５１をプルアップ素子、ｎＭＯＳトランジスタ５２、５３をプルダウン素子とするプッシュプル回路として動作することになる。
【００９０】なお、伝送信号入出力端子３４＝入力端子、伝送信号入出力端子３３＝出力端子、即ち、伝送信号入出力端子３４側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３３側に伝送する場合には、伝送方向指定信号ＴＤ＝Ｌレベルとされる。
【００９１】この場合、インバータ５８の出力＝Ｈレベルとなり、出力制御回路５７は、出力制御回路９１と等価となるので、出力回路４９の出力抵抗は高抵抗となると共に、差動コンパレータ７１、出力制御回路９１、出力回路８３は、それぞれ、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子とした場合の差動コンパレータ３７、出力制御回路５７、出力回路４９と同様に動作し、伝送信号入出力端子３４側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３３側に伝送することになる。
【００９２】即ち、本実施例をＬＶＴＴＬ伝送方式で動作させる場合において、伝送信号入出力端子３４＝入力端子、伝送信号入出力端子３３＝出力端子とする場合には、出力回路８３は、ｐＭＯＳトランジスタ８４、８５をプルアップ素子、ｎＭＯＳトランジスタ８６、８７をプルダウン素子とするプッシュプル回路として動作することになる。
【００９３】また、ＣＴＴ伝送方式で動作させる場合には、図１６に示すように、伝送方式指定信号ＶＭ＝１.６５［Ｖ］とされ、動作モード信号ＣＴＴＭ＝Ｌレベル、動作モード信号ＧＴＬＭ＝Ｈレベルとされる。
【００９４】この場合において、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子、即ち、伝送信号入出力端子３３側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３４側に伝送する場合には、伝送方向指定信号ＴＤ＝Ｈレベルとされる。
【００９５】このようにすると、出力制御回路９１及び出力回路８３においては、ＮＯＲ回路９５の出力＝Ｌレベル、ＮＡＮＤ回路９９、１００の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ８４、８５＝ＯＦＦとなると共に、ＮＯＲ回路９６、９７の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ８６、８７の出力＝ＯＦＦとなる。
【００９６】また、ＮＡＮＤ回路８９の出力＝Ｈレベル、インバータ９０の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ８８＝ＯＦＦとなる。したがって、この場合には、出力回路８３の入力抵抗は、高抵抗となる。
【００９７】また、出力制御回路５７及び出力回路４９においては、インバータ５８の出力＝Ｌレベル、インバータ６０の出力＝Ｌレベル、ＮＡＮＤ回路５５の出力＝Ｈレベル、インバータ５６の出力＝Ｌレベル、ｎＭＯＳトランジスタ５４＝ＯＦＦとなる。
【００９８】また、ＮＯＲ回路６２の出力＝Ｈレベル、ＮＡＮＤ回路６８の出力＝Ｈレベル、ＮＡＮＤ回路６９の出力＝Ｌレベル、インバータ６１の出力＝Ｈレベルとなるが、伝送信号入出力端子３４＝Ｌレベルとされていると、差動コンパレータ７１の出力＝Ｈレベル、インバータ５９の出力＝Ｌレベル、ＮＡＮＤ回路７０の出力＝Ｈレベルとなっている。
【００９９】ここに、例えば、伝送信号ＤＡＴＡ＝Ｈレベルとされると、差動コンパレータ３７の出力＝Ｌレベル、インバータ９２の出力＝Ｈレベル、ＮＡＮＤ回路６６、６７の出力＝Ｌレベルとなり、ｐＭＯＳトランジスタ５０、５１＝ＯＮとなる。
【０１００】また、ＮＯＲ回路６３、６４の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ５３、５２＝ＯＦＦとなる。
【０１０１】この結果、差動コンパレータ７１の出力＝Ｌレベル、インバータ５９の出力＝Ｈレベル、ＮＡＮＤ回路７０の出力＝Ｌレベル、ＮＡＮＤ回路６７の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ５１＝ＯＦＦとされる。
【０１０２】このように、この場合には、伝送信号入出力端子３４のレベルは、ｐＭＯＳトランジスタ５０、５１によって引き上げられ、その後は、ｐＭＯＳトランジスタ５０により、Ｈレベルが維持される。
【０１０３】これに対して、図１７に示すように、伝送信号入出力端子３４に伝送信号ＤＡＴＡとしてＨレベルとされていると、差動コンパレータ７１の出力＝Ｌレベル、インバータ５９の出力＝Ｈレベル、ＮＯＲ回路６５の出力＝Ｌレベル、インバータ６１の出力＝Ｈレベル、ＮＡＮＤ回路７０の出力＝Ｌレベルとなっている。
【０１０４】この状態で、伝送信号ＤＡＴＡ＝Ｌレベルとされると、差動コンパレータ３７の出力＝Ｈレベル、インバータ９２の出力＝Ｌレベル、ＮＡＮＤ回路６６、６７の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ５０、５１＝ＯＦＦとなる。
【０１０５】また、ＮＯＲ回路６３、６４の出力＝Ｈレベルとなり、ｎＭＯＳトランジスタ５３、５２＝ＯＮとなる。
【０１０６】この結果、差動コンパレータ７１の出力＝Ｈレベル、インバータ５９の出力＝Ｌレベル、ＮＯＲ回路６５の出力＝Ｈレベル、ＮＯＲ回路６３の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ５３＝ＯＦＦとされる。
【０１０７】このように、この場合には、伝送信号入出力端子３４のレベルは、ｎＭＯＳトランジスタ５２、５３によって引き下げられ、その後は、ｎＭＯＳトランジスタ５２により、Ｌレベルが維持される。
【０１０８】即ち、本実施例をＣＴＴ伝送方式で動作させる場合において、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子とする場合には、出力回路４９は、出力レベルを変化させる場合には、出力レベルが一定レベルになるまでは、ｐＭＯＳトランジスタ５０、５１をプルアップ素子、ｎＭＯＳトランジスタ５２、５３をプルダウン素子とするプッシュプル回路として動作し、出力レベルが一定レベルになった後は、ｐＭＯＳトランジスタ５０をプルアップ素子、ｎＭＯＳトランジスタ５２をプルダウン素子とするプッシュプル回路として動作することになる。
【０１０９】なお、伝送信号入出力端子３４＝入力端子、伝送信号入出力端子３３＝出力端子、即ち、伝送信号入出力端子３４側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３３側に伝送する場合には、伝送方向指定信号ＴＤ＝Ｌレベルとされる。
【０１１０】この場合、インバータ５８の出力＝Ｈレベルとなり、出力制御回路５７は、出力制御回路９１と等価となるので、出力回路４９の出力抵抗は高抵抗となると共に、差動コンパレータ７１、出力制御回路９１、出力回路８３は、それぞれ、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子とした場合の差動コンパレータ３７、出力制御回路５７、出力回路４９と同様に動作し、伝送信号入出力端子３４側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３３側に伝送することになる。
【０１１１】即ち、本実施例をＣＴＴ伝送方式で動作させる場合において、伝送信号入出力端子３４＝入力端子、伝送信号入出力端子３３＝出力端子とする場合には、出力回路８３は、出力レベルを変化させる場合には、出力レベルが一定レベルになるまでは、ｐＭＯＳトランジスタ８４、８５をプルアップ素子、ｎＭＯＳトランジスタ８６、８７をプルダウン素子とするプッシュプル回路として動作し、出力レベルが一定レベルになった後は、ｐＭＯＳトランジスタ８４をプルアップ素子、ｎＭＯＳトランジスタ８６をプルダウン素子とするプッシュプル回路として動作することになる。
【０１１２】また、ＧＴＬ伝送方式で動作させる場合には、図１８に示すように、伝送方式指定信号ＶＭ＝０.８［Ｖ］とされ、動作モード信号ＣＴＴＭ＝Ｌレベル、動作モード信号ＧＴＬＭ＝Ｌレベルとされる。
【０１１３】この場合において、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子、即ち、伝送信号入出力端子３３側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３４側に伝送する場合には、伝送方向指定信号ＴＤ＝Ｈレベルとされる。
【０１１４】このようにすると、出力制御回路９１及び出力回路８３においては、ＮＯＲ回路９５の出力＝Ｌレベル、ＮＡＮＤ回路９９、１００の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ８４、８５＝ＯＦＦとなると共に、ＮＯＲ回路９６、９７の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ８６、８７の出力＝ＯＦＦとなる。
【０１１５】また、ＮＡＮＤ回路８９の出力＝Ｈレベル、インバータ９０の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ８８＝ＯＦＦとなる。したがって、この場合には、出力回路８３の入力抵抗は、高抵抗となる。
【０１１６】また、出力制御回路５７及び出力回路４９においては、インバータ５８の出力＝Ｌレベル、ＮＡＮＤ回路６８の出力＝Ｈレベル、ＮＡＮＤ回路６９の出力＝Ｈレベル、ＮＯＲ回路６５＝Ｌレベル、インバータ６１の出力＝Ｌレベル、ＮＡＮＤ回路７０の出力＝Ｈレベルとなる。
【０１１７】また、インバータ６０の出力＝Ｈレベル、ＮＯＲ回路６２の出力＝Ｌレベル、ＮＡＮＤ回路６６、６７の出力＝Ｈレベル、ｐＭＯＳ５０、５１＝ＯＦＦとされる。
【０１１８】ここに、例えば、伝送信号ＤＡＴＡ＝Ｈレベルの場合、差動コンパレータ３７の出力＝Ｌレベル、インバータ９２の出力＝Ｈレベル、ＮＯＲ回路６３、６４の出力＝Ｌレベル、ｎＭＯＳトランジスタ５２、５３＝ＯＦＦとなる。
【０１１９】したがって、また、ＮＡＮＤ回路５５の出力＝Ｈレベル、インバータ５６の出力＝Ｌレベル、ｎＭＯＳトランジスタ５４＝ＯＦＦとされる。
【０１２０】したがって、この場合には、伝送信号入出力端子３４側の終端電圧線（図示せず）及び終端抵抗（図示せず）を介して、伝送信号入出力端子３４が接続される集積回路の入力端はＨレベルとされることになる。
【０１２１】これに対して、伝送信号ＤＡＴＡ＝Ｌレベルの場合には、図１９に示すように、差動コンパレータ３７の出力＝Ｈレベル、インバータ９２の出力＝Ｌレベル、ＮＯＲ回路６３、６４の出力＝Ｈレベル、ｎＭＯＳトランジスタ５３、５２＝ＯＮとされる。
【０１２２】したがって、また、ＮＡＮＤ回路５５の出力＝Ｌレベル、インバータ５６の出力＝Ｈレベル、ｎＭＯＳトランジスタ５４＝ＯＮとされる。
【０１２３】この結果、この場合には、伝送信号入出力端子３４には、伝送信号入出力端子３３に入力された伝送信号ＤＡＴＡと同一論理のＬレベルがｎＭＯＳトランジスタ５２〜５４を介して出力される。
【０１２４】このように、本実施例をＧＴＬ伝送方式で動作させる場合において、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子とする場合には、出力回路４９は、ｐＭＯＳトランジスタ５０、５１をプルアップ素子、ｎＭＯＳトランジスタ５２、５３、５４をプルダウン素子とするプッシュプル回路として動作することになる。
【０１２５】なお、伝送信号入出力端子３４＝入力端子、伝送信号入出力端子３３＝出力端子、即ち、伝送信号入出力端子３４側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３３側に伝送する場合には、伝送方向指定信号ＴＤ＝Ｌレベルとされる。
【０１２６】この場合、インバータ５８の出力＝Ｈレベルとなり、出力制御回路５７は、出力制御回路９１と等価となるので、出力回路４９の出力抵抗は高抵抗となると共に、差動コンパレータ７１、出力制御回路９１、出力回路８３は、それぞれ、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子とした場合の差動コンパレータ３７、出力制御回路５７、出力回路４９と同様に動作し、伝送信号入出力端子３４側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３３側に伝送することになる。
【０１２７】即ち、本実施例をＧＴＬ伝送方式で動作させる場合において、伝送信号入出力端子３４＝入力端子、伝送信号入出力端子３３＝出力端子とする場合には、出力回路４９は、ｐＭＯＳトランジスタ５０、５１をプルアップ素子、ｎＭＯＳトランジスタ５２、５３、５４をプルダウン素子とするプッシュプル回路として動作することになる。
【０１２８】以上のように、本実施例においては、伝送信号入出力端子３３に接続された入力回路は入力抵抗を高抵抗とする差動コンパレータ３７で構成されており、伝送信号入出力端子３３を入力側、伝送信号入出力端子３４を出力側とする場合には、出力回路８３は出力抵抗が高抵抗になるように制御される。
【０１２９】この結果、基板上に実装された集積回路間で信号の伝送が行われる電子装置であって、信号伝送路に分岐路を設ける必要がある電子装置の場合、分岐路を主路に接続せず、本実施例を使用し、伝送信号入力端子３３を分岐点に接続し、伝送信号出力端子３４を分岐路に接続するように構成する場合には、信号伝送路の主路側の駆動点からみて、実効的に分岐路は見えなくなる。
【０１３０】したがって、本実施例によれば、分岐点における反射をなくし、伝送信号の劣化を抑えることができ、好適な信号伝送を行うことができる。
【０１３１】また、本実施例においては、伝送信号入出力端子３３、３４に入力される伝送信号ＤＡＴＡの論理を判定するために必要な基準電圧ＶＲＥＦが差動コンパレータ３７、７１に供給されると共に、ＬＶＴＴＬ伝送方式、ＣＴＴ伝送方式、ＧＴＬ伝送方式のうち、出力回路４９、８３を伝送方式指定信号ＶＭによって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号ＣＴＴＭ、ＧＴＬＭが出力制御回路５７、９１に供給され、出力回路４９、８３の動作が制御される。
【０１３２】このように、本実施例によれば、ＬＶＴＴＬ伝送方式、ＣＴＴ伝送方式、ＧＴＬ伝送方式に使用することができるので、利便性の高い中継器を提供することができる。
【０１３３】ここに、具体的には、図２０に示すように、分岐した信号伝送路１４１の長さＬ141が信号の波長λに比べて十分に短い場合、受信端、例えば、ＤＲＡＭ１４２の入力端１４２Ａにおける反射の影響を無視することができるので、本実施例を使用する場合には、分岐した信号伝送路１４１に対して、ＬＶＴＴＬ伝送方式で信号を伝送することができる。
【０１３４】即ち、このようにすることによって、従来の方法では信号伝送が困難であった伝送速度の信号であっても、ＬＶＴＴＬ伝送方式によって信号伝送が可能となるので、従来の集積回路であっても、使用することができる。なお、１４３は信号伝送路の主路である。
【０１３５】これに対して、図２１に示すように、分岐した信号伝送路１４１の長さＬ141が信号の波長λに対して比較しうる程度の長さである場合には、受信端であるＤＲＡＭ１４２の入力端１４２Ａにおける反射を考慮して、ＣＴＴ伝送方式又はＧＴＬ伝送方式を採用する必要がある。
【０１３６】したがって、この場合には、分岐された信号伝送路１４１も整合終端を行う必要があり、終端抵抗が多くなるデメリットはあるが、反射による信号の劣化はなく、高速な信号伝送が可能となる。なお、１４４は終端抵抗である。
【０１３７】また、上述の実施例は本発明中、第２の発明の一実施例であるが、図３において、伝送方向指定信号入力端子３５、出力制御回路９１、出力回路８３を削除する場合には、本発明中、第１の発明の一実施例である伝送信号入出力端子３３を入力端子、伝送信号入出力端子３４を出力端子とする単方向性の中継器とすることができる。
【０１３８】
【発明の効果】第１の発明・・図１本発明中、第１の発明によれば、中継回路２３は入力抵抗を高抵抗とされていることから、基板上に実装された集積回路間で信号の伝送が行われる電子装置であって、信号伝送路に分岐路を設ける必要がある電子装置の場合、分岐路を主路に接続せず、この第１の発明を使用して、伝送信号入力端子２１を分岐点に接続し、伝送信号出力端子２２を分岐路に接続するように構成する場合には、信号伝送路の主路側の駆動点からみて、実質的に分岐路を見えなくなるようにすることができるので、分岐点における反射をなくし、分岐路における伝送信号の劣化をなくすことができる。
【０１３９】また、この第１の発明によれば、伝送方式指定信号入力端子２４に入力される伝送方式指定信号が指定する伝送方式を判定し、伝送信号入力端子２１に入力される伝送信号の論理を判定するために必要な基準電圧ＶＲＥＦを中継回路２３に供給すると共に、中継回路２３を伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号を中継回路２３に供給し、中継回路２３の動作が制御されるように構成されているので、複数の伝送方式に使用することができるようにした利便性の高い単方向性の中継器を提供することができる。
【０１４０】第２の発明・・図２本発明中、第２の発明によれば、中継回路２８は入力抵抗を高抵抗とされており、また、伝送信号入出力端子２６を入力側、伝送信号入出力端子２７を出力側とする場合、中継回路２９は出力抵抗を高抵抗に制御されるので、基板上に実装された集積回路間で信号の伝送が行われる電子装置であって、信号伝送路に分岐路を設ける必要がある電子装置の場合、分岐路を主路に接続せず、第２の発明を使用して、伝送信号入出力端子２６を分岐点に接続し、伝送信号入出力端子２７を分岐路に接続するように構成する場合には、信号伝送路の主路側の駆動点からみて、実質的に分岐路は見えなくなるようにすることができるので、分岐点における反射をなくし、分岐路における伝送信号の劣化をなくすことができる。
【０１４１】また、この第２の発明によれば、伝送信号入出力端子２６、２７に入力される伝送信号の論理を判定するために必要な基準電圧ＶＲＥＦを中継回路２８、２９に供給すると共に、中継回路２８、２９を伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号を中継回路２８、２９に供給し、中継回路２８、２９の動作を制御するように構成されているので、複数の伝送方式に使用することができるようにした利便性の高い双方向性の中継器を提供することができる。
【図面の簡単な説明】
【図１】本発明中、第１の発明の原理説明図である。
【図２】本発明中、第２の発明の原理説明図である。
【図３】本発明の一実施例の回路構成を示す図である。
【図４】本発明の一実施例が設けている一方の差動コンパレータの回路構成を示す図である。
【図５】本発明の一実施例が設けている一方の差動コンパレータの動作を説明するための回路図である。
【図６】本発明の一実施例が設けている一方の差動コンパレータの動作を説明するための回路図である。
【図７】本発明の一実施例が設けている他方の差動コンパレータの回路構成を示す図である。
【図８】本発明の一実施例が設けている他方の差動コンパレータの動作を説明するための回路図である。
【図９】本発明の一実施例が設けている他方の差動コンパレータの動作を説明するための回路図である。
【図１０】本発明の一実施例が設けている伝送方式判定回路の回路構成を示す図である。
【図１１】本発明の一実施例が設けている伝送方式判定回路の動作を説明するための回路図である。
【図１２】本発明の一実施例が設けている伝送方式判定回路の動作を説明するための回路図である。
【図１３】本発明の一実施例が設けている伝送方式判定回路の動作を説明するための回路図である。
【図１４】本発明の一実施例の動作（ＬＶＴＴＬ伝送方式で動作させる場合）を説明するための回路図である。
【図１５】本発明の一実施例の動作（ＬＶＴＴＬ伝送方式で動作させる場合）を説明するための回路図である。
【図１６】本発明の一実施例の動作（ＣＴＴ伝送方式で動作させる場合）を説明するための回路図である。
【図１７】本発明の一実施例の動作（ＣＴＴ伝送方式で動作させる場合）を説明するための回路図である。
【図１８】本発明の一実施例の動作（ＧＴＬ伝送方式で動作させる場合）を説明するための回路図である。
【図１９】本発明の一実施例の動作（ＧＴＬ伝送方式で動作させる場合）を説明するための回路図である。
【図２０】本発明の一実施例の使用例を示す図である。
【図２１】本発明の一実施例の使用例を示す図である。
【図２２】伝送回路の一例を示す回路図である。
【図２３】図２２に示す伝送回路が有する問題点を説明するための波形図である。
【符号の説明】
（図１）２１ 伝送信号入力端子
２２ 伝送信号出力端子
２３ 中継回路
２４ 伝送方式指定信号入力端子
２５ 伝送方式判定回路
（図２）２６、２７ 伝送信号入出力端子
２８、２９ 中継回路
３０ 伝送方向指定信号入力端子
３１ 伝送方式指定信号入力端子
３２ 伝送方式判定回路
【０００１】
【産業上の利用分野】本発明は、基板上に実装された集積回路間で信号の伝送が行われる電子装置における信号伝送路の分岐路に使用して好適な中継器に関する。
【０００２】
【従来の技術】従来、基板上に実装された集積回路間で信号の伝送が行われる電子装置においては、伝送信号の波長は信号伝送路に対して十分に長く、信号伝送路の終端部における反射の影響は無視することができたので、反射の影響を避けるための中継器は使用されていなかった。
【０００３】
【発明が解決しようとする課題】しかし、近年、ＣＰＵ（central processing unit）の動作速度の向上に伴い、伝送信号の伝送速度が速くなり、伝送信号の波長に対して信号伝送路の長さが十分には長いとは言えなくなり、信号伝送路の終端部における反射の影響が無視できなくなってきた。
【０００４】そこで、このような反射の影響を抑えるために、整合終端を前提とした高速信号伝送方式として、ＧＴＬ（Ｇunning Ｔransceiver Ｌogic）伝送方式と称される伝送方式や、ＣＴＴ（Ｃenter Ｔapped Ｔermination）伝送方式と称される伝送方式が提案されている。
【０００５】しかし、整合終端を行うようにしても、信号伝送路をＴ字形に分岐したりすると、伝送信号が劣化してしまい、受信側において伝送信号の論理を判定することができなくなるという不都合が本発明者による実験により判明した。
【０００６】ここに、図２２は本発明者が実験の対象とした伝送回路の一例を示している。この伝送回路は、ＣＴＴ伝送方式を採用するものであり、１はＣＰＵ、２〜５はＤＲＡＭ（dynamic random access memory）である。
【０００７】また、６は長さを３０cmとする信号伝送路、７〜９は長さを２cmとする信号伝送路、１０〜１３は長さを５cmとする信号伝送路、１４は終端電圧ＶＴＴとして１.６５［Ｖ］を供給するＶＴＴ線、１５は５０Ωの終端抵抗である。
【０００８】また、図２３は、この伝送回路において、ＣＰＵ１からＤＲＡＭ２〜５に信号を伝送した場合の信号波形の変化を示しており、Ｖ１はＣＰＵ１の入出力端における信号波形、Ｖ２〜Ｖ５はＤＲＡＭ２〜５の入力端における信号波形である。
【０００９】このように、分岐された信号伝送路１０〜１３を設けると、ＤＲＡＭ２〜５の入力端における信号波形Ｖ２〜Ｖ５はひずんでしまい、ＤＲＡＭ２〜５において伝送信号の論理を判定することができなくなってしまうが、これは、分岐点１６〜１９における反射の影響によるものと考えられる。
【００１０】したがって、基板上に実装された集積回路間で信号の伝送が行われる電子装置が信号伝送路に分岐路を設ける場合には、分岐点における反射の影響に対して何らかの対策が必要となってくる。
【００１１】本発明は、かかる点に鑑み、基板上に実装された集積回路間で信号の伝送が行われる電子装置であって、信号伝送路に分岐路を設けている電子装置に使用する場合には、分岐点における反射の影響をなくし、伝送信号の劣化を抑えることができると共に、複数の伝送方式に使用することができるようにした利便性の高い中継器を提供することを目的とする。
【００１２】
【課題を解決するための手段】第１の発明・・図１図１は本発明中、第１の発明の原理説明図である。この第１の発明は単方向性の中継器であり、図中、２１は伝送信号が入力される伝送信号入力端子、２２は伝送信号が出力される伝送信号出力端子である。
【００１３】また、２３は入力端２３Ａを伝送信号入力端子２１に接続され、出力端２３Ｂを伝送信号出力端子２２に接続され、伝送信号入力端子２１に入力される伝送信号の論理を判定し、伝送信号入力端子２１に入力される伝送信号と同一論理の伝送信号を伝送信号出力端子２２に出力する入力抵抗を高抵抗とする中継回路である。
【００１４】また、２４は伝送方式を指定する伝送方式指定信号が入力される伝送方式指定信号入力端子である。
【００１５】また、２５は伝送方式指定信号入力端子２４に入力される伝送方式指定信号が指定する伝送方式を判定し、伝送信号入力端子２１に入力される伝送信号の論理を判定するために必要な基準電圧ＶＲＥＦを中継回路２３に供給すると共に、中継回路２３を伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号を中継回路２３に供給して中継回路２３の動作を制御する伝送方式判定回路である。
【００１６】第２の発明・・図２図２は本発明中、第２の発明の原理説明図である。この第２の発明は双方向性の中継器であり、図中、２６、２７は伝送信号が入出力される伝送信号入出力端子である。
【００１７】また、２８は入力端２８Ａを伝送信号入出力端子２６に接続され、出力端２８Ｂを伝送信号入出力端子２７に接続され、伝送信号入出力端子２６に入力される伝送信号の論理を判定し、伝送信号入出力端子２６に入力される伝送信号と同一論理の伝送信号を伝送信号入出力端子２７に出力する入力抵抗を高抵抗とする中継回路である。
【００１８】また、２９は入力端２９Ａを伝送信号入出力端子２７に接続され、出力端２９Ｂを伝送信号入出力端子２６に接続され、伝送信号入出力端子２７に入力される伝送信号の論理を判定し、伝送信号入出力端子２７に入力される伝送信号と同一論理の伝送信号を伝送信号入出力端子２６に出力する入力抵抗を高抵抗とする中継回路である。
【００１９】また、３０は伝送信号入出力端子２６を入力端子、伝送信号入出力端子２７を出力端子とする場合には、中継回路２９の出力抵抗が高抵抗となるように制御し、伝送信号入出力端子２７を入力端子、伝送信号入出力端子２６を出力端子とする場合には、中継回路２８の出力抵抗が高抵抗となるように制御する伝送方向指定信号が入力される伝送方向指定信号入力端子である。
【００２０】また、３１は伝送方式を指定する伝送方式指定信号が入力される伝送方式指定信号入力端子である。
【００２１】また、３２は伝送方式指定信号入力端子３１に入力される伝送方式指定信号が指定する伝送方式を判定し、伝送信号入出力端子２６、２７に入力される伝送信号の論理を判定するために必要な基準電圧ＶＲＥＦを中継回路２８、２９に供給すると共に、中継回路２８、２９を伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号を中継回路２８、２９に供給して中継回路２８、２９の動作を制御する伝送方式判定回路である。
【００２２】
【作用】第１の発明・・図１本発明中、第１の発明においては、中継回路２３は、入力抵抗を高抵抗とされている。
【００２３】この結果、基板上に実装された集積回路間で信号の伝送が行われる電子装置であって、信号伝送路に分岐路を設ける必要がある電子装置の場合、分岐路を主路に接続せず、この第１の発明を使用して、伝送信号入力端子２１を分岐点に接続し、伝送信号出力端子２２を分岐路に接続するように構成する場合には、信号伝送路の主路側の駆動点からみて、実効的に分岐路は見えなくなる。
【００２４】したがって、この第１の発明によれば、分岐点における反射をなくし、伝送信号の劣化を抑えることができ、好適な信号伝送を行うことができる。
【００２５】また、この第１の発明においては、伝送方式指定信号入力端子２４に入力される伝送方式指定信号が指定する伝送方式が判定され、伝送信号入力端子２１に入力される伝送信号の論理を判定するために必要な基準電圧ＶＲＥＦが中継回路２３に供給されると共に、中継回路２３を伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号が中継回路２３に供給され、中継回路２３の動作が制御される。
【００２６】したがって、この第１の発明によれば、複数の伝送方式に使用することができるようにした利便性の高い単方向性の中継器を提供することができる。
【００２７】第２の発明・・図２本発明中、第２の発明においては、中継回路２８は入力抵抗を高抵抗とされており、また、伝送信号入出力端子２６を入力側、伝送信号入出力端子２７を出力側とする場合、中継回路２９は出力抵抗が高抵抗になるように制御される。
【００２８】この結果、基板上に実装された集積回路間で信号の伝送が行われる電子装置であって、信号伝送路に分岐路を設ける必要がある電子装置の場合、分岐路を主路に接続せず、第２の発明を使用して、伝送信号入出力端子２６を分岐点に接続し、伝送信号入出力端子２７を分岐路に接続するように構成する場合には、信号伝送路の主路側の駆動点からみて、実効的に分岐路は見えなくなる。
【００２９】したがって、この第２の発明によれば、分岐点における反射をなくし、伝送信号の劣化を抑えることができ、好適な信号伝送を行うことができる。
【００３０】また、この第２の発明においては、伝送信号入出力端子２６、２７に入力される伝送信号の論理を判定するために必要な基準電圧ＶＲＥＦが中継回路２８、２９に供給されると共に、中継回路２８、２９を伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号が中継回路２８、２９に供給され、中継回路２８、２９の動作が制御される。
【００３１】したがって、この第２の発明によれば、複数の伝送方式に使用することができるようにした利便性の高い双方向性の中継器を提供することができる。
【００３２】
【実施例】以下、図３〜図２１を参照して、本発明の一実施例について、ＧＴＬ伝送方式、ＣＴＴ伝送方式、ＬＶＴＴＬ（low voltage transistor trnsistor logic）伝送方式のいずれの伝送方式にも使用することができるようにした中継器を例にして説明する。
【００３３】図３は本発明の一実施例の要部を示す回路図である。図中、３３、３４は伝送信号ＤＡＴＡが入出力される伝送信号入出力端子、３５は伝送方向を指定する伝送方向指定信号ＴＤが入力される伝送方向指定信号入力端子、３６は伝送方式を指定する伝送方式指定信号ＶＭが入力される伝送方式指定信号入力端子である。
【００３４】ここに、ＬＶＴＴＬ伝送方式を採用する場合には、伝送方式指定信号ＶＭ＝電源電圧ＶＣＣ＝３.３［Ｖ］とし、ＣＴＴ伝送方式を採用する場合には、伝送方式指定信号ＶＭ＝１.６５［Ｖ］とし、ＧＴＬ伝送方式を採用する場合には、伝送方式指定信号ＶＭ＝０.８［Ｖ］とする。
【００３５】また、３７は伝送信号入出力端子３３を入力端子、伝送信号入出力端子３４を出力端子とする場合に、基準電圧ＶＲＥＦ（伝送信号ＤＡＴＡの中間電圧）を用いて伝送信号入出力端子３３に入力される伝送信号ＤＡＴＡの論理判定を行う差動増幅回路からなる比較回路、いわゆる差動コンパレータである。
【００３６】この差動コンパレータ３７は図４に示すように構成されており、図中、３８〜４２はｐチャネルＭＩＳ（metal insulator semiconductor）トランジスタの一種であるｐチャネルＭＯＳ（metal oxide semiconductor）トランジスタ（以下、ｐＭＯＳトランジスタという）である。
【００３７】また、４３〜４６はｎチャネルＭＩＳトランジスタの一種であるｎチャネルＭＯＳトランジスタ（以下、ｎＭＯＳトランジスタという）、４７、４８は抵抗である。
【００３８】なお、ｐＭＯＳトランジスタ３８、３９及びｎＭＯＳトランジスタ４５は入力電圧が大振幅の場合に、回路に流れる電流を低減化して消費電力の低減化を図るためのものである。
【００３９】また、抵抗４７、４８は、ｐＭＯＳトランジスタ３８、３９及びｎＭＯＳトランジスタ４５のゲート容量を見かけ上、小さくして、入力負荷を小さくし、高速動作を補償するものである。
【００４０】ここに、この差動コンパレータ３７においては、後述するように、ＬＶＴＴＬ伝送方式又はＣＴＴ伝送方式が採用される場合には、基準電圧ＶＲＥＦとして、１.６５［Ｖ］が供給され、ＧＴＬ伝送方式が採用される場合には、基準電圧ＶＲＥＦとして、０.８［Ｖ］が供給される。
【００４１】そこで、この差動コンパレータ３７においては、図５に示すように、伝送信号ＤＡＴＡ＝Ｈレベルの場合、ｎＭＯＳトランジスタ４３＝導通（以下、ＯＮという）、ｎＭＯＳトランジスタ４４＝非導通（以下、ＯＦＦという）とされ、差動コンパレータ３７の出力＝Ｌレベルとなる。
【００４２】これに対して、図６に示すように、伝送信号ＤＡＴＡ＝Ｌレベルの場合には、ｎＭＯＳトランジスタ４３＝ＯＦＦ、ｎＭＯＳトランジスタ４４＝ＯＮとされ、差動コンパレータ３７の出力＝Ｈレベルとなる。
【００４３】また、図３において、４９は伝送信号入出力端子３３に入力される伝送信号ＤＡＴＡと同一論理の伝送信号ＤＡＴＡを伝送信号入出力端子３４に出力する出力回路であり、５０、５１はｐＭＯＳトランジスタ、５２〜５４はｎＭＯＳトランジスタ、５５はＮＡＮＤ回路、５６はインバータである。
【００４４】また、５７は出力回路４９の出力動作を制御する出力制御回路であり、５８〜６１はインバータ、６２〜６５はＮＯＲ回路、６６〜７０はＮＡＮＤ回路である。
【００４５】また、７１は伝送信号入出力端子３４を入力端子、伝送信号入出力端子３３を出力端子とする場合に、基準電圧ＶＲＥＦを用いて伝送信号入出力端子３４に入力される伝送信号ＤＡＴＡの論理判定を行う差動コンパレータである。
【００４６】この差動コンパレータ７１は図７に示すように構成されており、図中、７２〜７６はｐＭＯＳトランジスタ、７７〜８０はｎＭＯＳトランジスタ、８１、８２は抵抗である。
【００４７】なお、ｐＭＯＳトランジスタ７２、７３及びｎＭＯＳトランジスタ７９は入力電圧が大振幅の場合に、回路に流れる電流を低減化して消費電力の低減化を図るためのものである。
【００４８】また、抵抗８１、８２は、ｐＭＯＳトランジスタ７２、７３及びｎＭＯＳトランジスタ７９のゲート容量を見かけ上、小さくして、入力負荷を小さくし、高速動作を補償するものである。
【００４９】ここに、この差動コンパレータ７１においても、後述するように、ＬＶＴＴＬ伝送方式又はＣＴＴ伝送方式が採用される場合には、基準電圧ＶＲＥＦとして、１.６５［Ｖ］が供給され、ＧＴＬ伝送方式が採用される場合には、基準電圧ＶＲＥＦとして、０.８［Ｖ］が供給される。
【００５０】そこで、この差動コンパレータ７１においては、図８に示すように、伝送信号ＤＡＴＡ＝Ｈレベルの場合には、ｎＭＯＳトランジスタ７７＝ＯＮ、ｎＭＯＳトランジスタ７８＝ＯＦＦとされ、差動コンパレータ７１の出力＝Ｌレベルとなる。
【００５１】これに対して、図９に示すように、伝送信号ＤＡＴＡ＝Ｌレベルの場合には、ｎＭＯＳトランジスタ７７＝ＯＦＦ、ｎＭＯＳトランジスタ７８＝ＯＮとされ、差動コンパレータ７１の出力＝Ｈレベルとなる。
【００５２】また、図３において、８３は伝送信号入出力端子３４に入力される伝送信号ＤＡＴＡと同一論理の伝送信号ＤＡＴＡを伝送信号入出力端子３３に出力する出力回路であり、８４、８５はｐＭＯＳトランジスタ、８６〜８８はｎＭＯＳトランジスタ、８９はＮＡＮＤ回路、９０はインバータである。
【００５３】また、９１は出力回路８３の出力動作を制御する出力制御回路であり、９２〜９４はインバータ、９５〜９８はＮＯＲ回路、９９〜１０３はＮＡＮＤ回路である。
【００５４】また、１０４は伝送方式指定信号ＶＭが指定する伝送方式を判定し、論理判定に必要な基準電圧ＶＲＥＦを差動コンパレータ３７、７１に供給すると共に、出力回路４９、８３を指定された伝送方式に適合する回路として動作させるために必要な動作モード信号ＣＴＴＭ、ＧＴＬＭを出力制御回路５７、９１に供給する伝送方式判定回路である。
【００５５】この伝送方式判定回路１０４は図１０に示すように構成されており、図中、１０５は電源電圧ＶＣＣ（３.３［Ｖ］）を分圧して電源電圧ＶＣＣの２分の１の電圧である１／２・ＶＣＣ（１.６５［Ｖ］）を発生する１／２・ＶＣＣ発生回路であり、１０６、１０７は同一抵抗値ｒの抵抗、１０８はＭＯＳキャパシタである。
【００５６】また、１０９は電源電圧ＶＣＣを分圧して電源電圧ＶＣＣの３分の２の電圧である２／３・ＶＣＣ（２.２［Ｖ］）を発生する２／３・ＶＣＣ発生回路であり、１１０は抵抗値ｒの抵抗、１１１は抵抗値２ｒの抵抗、１１２はＭＯＳキャパシタである。
【００５７】また、１１３は電源電圧ＶＣＣを分圧して電源電圧ＶＣＣの３分の１の電圧である１／３・ＶＣＣ（１.１［Ｖ］）を発生する１／３・ＶＣＣ発生回路であり、１１４は抵抗値２ｒの抵抗、１１５は抵抗値ｒの抵抗、１１６はＭＯＳキャパシタである。
【００５８】また、１１７は伝送方式指定信号ＶＭの電圧値と２／３・ＶＣＣ発生回路１０９から出力される２／３・ＶＣＣとを比較する差動コンパレータであり、１１８は抵抗、１１９はＭＯＳキャパシタ、１２０〜１２３はｐＭＯＳトランジスタ、１２４〜１２６はｎＭＯＳトランジスタである。
【００５９】なお、ｐＭＯＳトランジスタ１２０、１２１は、ＬＶＴＴＬ伝送方式が指定され、伝送方式指定信号ＶＭ＝３.３［Ｖ］とされる場合に、、この差動コンパレータ１１７に大きな電流が流れないようにするためのものである。
【００６０】また、１２７はｎＭＯＳトランジスタ１２４のドレインに得られる差動コンパレータ１１７の出力を増幅、反転して、動作モード信号ＣＴＴＭを出力するインバータである。
【００６１】また、１２８は伝送方式指定信号ＶＭの電圧値と１／３・ＶＣＣ発生回路１１３から出力される１／３・ＶＣＣとを比較する差動コンパレータであり、１２９〜１３２はｐＭＯＳトランジスタ、１３３〜１３５はｎＭＯＳトランジスタである。
【００６２】なお、ｐＭＯＳトランジスタ１２９、１３０は、ＬＶＴＴＬ伝送方式が指定され、伝送方式指定信号ＶＭ＝３.３［Ｖ］とされる場合に、この差動コンパレータ１２８に大きな電流が流れないようにするためのものである。
【００６３】また、１３６はｎＭＯＳトランジスタ１３３のドレインに得られる差動コンパレータ１２８の出力を増幅、反転して、動作モード信号ＧＴＬＭを出力するインバータである。
【００６４】また、１３７は伝送方式指定信号ＶＭと１／２・ＶＣＣ発生回路１０５から出力される１／２・ＶＣＣとのいずれかの電圧を基準電圧ＶＲＥＦとして出力する選択回路であり、１３８、１３９はｎＭＯＳトランジスタ、１４０はインバータである。
【００６５】ここに、本実施例においては、ＬＶＴＴＬ伝送方式を採用する場合、図１１に示すように、伝送方式指定信号入力端子３６には、伝送方式指定信号ＶＭとして電源電圧ＶＣＣ＝３.３［Ｖ］が入力される。
【００６６】この場合、差動コンパレータ１１７においては、３.３［Ｖ］＞２／３・ＶＣＣ＝２.２［Ｖ］であることから、ｎＭＯＳトランジスタ１２４＝ＯＮ、ｎＭＯＳトランジスタ１２５＝ＯＦＦとなり、差動コンパレータ１１７の出力＝Ｌレベル、インバータ１２７の出力、即ち、動作モード信号ＣＴＴＭ＝Ｈレベルとされる。
【００６７】また、差動コンパレータ１２８においては、３.３［Ｖ］＞１／３・ＶＣＣ＝１.１［Ｖ］であることから、ｎＭＯＳトランジスタ１３３＝ＯＮ、ｎＭＯＳトランジスタ１３４＝ＯＦＦとされ、差動コンパレータ１２８の出力＝Ｌレベル、インバータ１３６の出力、即ち、動作モード信号ＧＴＬＭ＝Ｈレベルとされる。
【００６８】したがって、また、選択回路１３７においては、ｎＭＯＳトランジスタ１３８＝ＯＮ、インバータ１４０の出力＝Ｌレベル、ｎＭＯＳトランジスタ１３９＝ＯＦＦとなり、基準電圧ＶＲＥＦとして、１／２・ＶＣＣ＝１.６５［Ｖ］が選択される。
【００６９】また、ＣＴＴ伝送方式が採用される場合には、図１２に示すように、伝送方式指定信号入力端子３６には、伝送方式指定信号ＶＭとして、１.６５［Ｖ］が入力される。
【００７０】この場合、差動コンパレータ１１７においては、１.６５［Ｖ］＜２／３・ＶＣＣ＝２.２［Ｖ］であることから、ｎＭＯＳトランジスタ１２４＝ＯＦＦ、ｎＭＯＳトランジスタ１２５＝ＯＮとなり、差動コンパレータ１１７の出力＝Ｈレベル、インバータ１２７の出力、即ち、動作モード信号ＣＴＴＭ＝Ｌレベルとされる。
【００７１】また、差動コンパレータ１２８においては、３.３［Ｖ］＞１／３・ＶＣＣ＝１.１［Ｖ］であることから、ｎＭＯＳトランジスタ１３３＝ＯＮ、ｎＭＯＳトランジスタ１３４＝ＯＦＦとされ、差動コンパレータ１２８の出力＝Ｌレベル、インバータ１３６の出力、即ち、動作モード信号ＧＴＬＭ＝Ｈレベルとされる。
【００７２】したがって、また、選択回路１３７においては、ｎＭＯＳトランジスタ１３８＝ＯＦＦ、インバータ１４０の出力＝Ｈレベル、ｎＭＯＳトランジスタ１３９＝ＯＮとなり、基準電圧ＶＲＥＦとして、ＶＭ＝１.６５［Ｖ］が選択される。
【００７３】また、ＧＴＬ伝送方式が採用される場合には、図１３に示すように、伝送方式指定信号入力端子３６には、伝送方式指定信号ＶＭとして、０.８［Ｖ］が入力される。
【００７４】この場合、差動コンパレータ１１７においては、０.８［Ｖ］＜２／３・ＶＣＣ＝２.２［Ｖ］であることから、ｎＭＯＳトランジスタ１２４＝ＯＦＦ、ｎＭＯＳトランジスタ１２５＝ＯＮとなり、差動コンパレータ１１７の出力＝Ｈレベル、インバータ１２７の出力、即ち、動作モード信号ＣＴＴＭ＝Ｌレベルとされる。
【００７５】また、差動コンパレータ１２８においては、０.８［Ｖ］＜１／３・ＶＣＣ＝１.１［Ｖ］であることから、ｎＭＯＳトランジスタ１３３＝ＯＦＦ、ｎＭＯＳトランジスタ１３４＝ＯＮとされ、差動コンパレータ１２８の出力＝Ｈレベル、インバータ１３６の出力、即ち、動作モード信号ＧＴＬＭ＝Ｌレベルとされる。
【００７６】したがって、また、選択回路１３７においては、ｎＭＯＳトランジスタ１３８＝ＯＦＦ、インバータ１４０の出力＝Ｈレベル、ｎＭＯＳトランジスタ１３９＝ＯＮとなり、基準電圧ＶＲＥＦとして、ＶＭ＝０.８［Ｖ］が選択される。
【００７７】このように、本実施例においては、ＬＶＴＴＬ伝送方式が採用される場合、図１４に示すように、伝送方式指定信号ＶＭ＝３.３［Ｖ］とされ、動作モード信号ＣＴＴＭ＝Ｈレベル、動作モード信号ＧＴＬＭ＝Ｈレベルとされる。
【００７８】この場合において、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子、即ち、伝送信号入出力端子３３側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３４側に伝送する場合には、伝送方向指定信号ＴＤ＝Ｈレベルとされる。
【００７９】この結果、出力制御回路９１及び出力回路８３においては、ＮＯＲ回路９５の出力＝Ｌレベル、ＮＡＮＤ回路９９、１００の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ８４、８５＝ＯＦＦとなると共に、ＮＯＲ回路９６、９７の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ８６、８７の出力＝ＯＦＦとなる。
【００８０】また、ＮＡＮＤ回路８９の出力＝Ｈレベル、インバータ９０の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ８８＝ＯＦＦとなる。したがって、この場合には、出力回路８３の入力抵抗は、高抵抗となる。
【００８１】また、出力制御回路５７及び出力回路４９においては、インバータ５８の出力＝Ｌレベル、インバータ６０の出力＝Ｌレベル、ＮＡＮＤ回路５５の出力＝Ｈレベル、インバータ５６の出力＝Ｌレベル、ｎＭＯＳトランジスタ５４＝ＯＦＦとなる。
【００８２】また、ＮＡＮＤ回路６８の出力＝Ｌレベル、ＮＡＮＤ回路６９の出力＝Ｈレベル、ＮＯＲ回路６５の出力＝Ｌレベル、インバータ６１の出力＝Ｌレベル、ＮＡＮＤ回路７０の出力＝Ｈレベルとなる。
【００８３】ここに、例えば、伝送信号ＤＡＴＡ＝Ｈレベルの場合、差動コンパレータ３７の出力＝Ｌレベル、インバータ９２の出力＝Ｈレベル、ＮＯＲ回路６２の出力＝Ｈレベル、ＮＡＮＤ回路６６、６７の出力＝Ｌレベルとなり、ｐＭＯＳトランジスタ５０、５１＝ＯＮとなる。
【００８４】また、ＮＯＲ回路６３、６４の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ５３、５２＝ＯＦＦとなる。
【００８５】この結果、この場合には、伝送信号入出力端子３４には、伝送信号入出力端子３３に入力された伝送信号ＤＡＴＡと同一論理のＨレベルがｐＭＯＳトランジスタ５０、５１を介して出力される。
【００８６】これに対して、伝送信号ＤＡＴＡ＝Ｌレベルの場合には、図１５に示すように、差動コンパレータ３７の出力＝Ｈレベル、インバータ９２の出力＝Ｌレベル、ＮＡＮＤ回路６６、６７の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ５０、５１＝ＯＦＦとなる。
【００８７】また、ＮＯＲ回路６３、６４の出力＝Ｈレベルとなり、ｎＭＯＳトランジスタ５３、５２＝ＯＮとなる。
【００８８】この結果、この場合には、伝送信号入出力端子３４には、伝送信号入出力端子３３に入力された伝送信号ＤＡＴＡと同一論理のＬレベルがｎＭＯＳトランジスタ５２、５３を介して出力される。
【００８９】このように、本実施例をＬＶＴＴＬ伝送方式で動作させる場合において、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子とする場合には、出力回路４９は、ｐＭＯＳトランジスタ５０、５１をプルアップ素子、ｎＭＯＳトランジスタ５２、５３をプルダウン素子とするプッシュプル回路として動作することになる。
【００９０】なお、伝送信号入出力端子３４＝入力端子、伝送信号入出力端子３３＝出力端子、即ち、伝送信号入出力端子３４側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３３側に伝送する場合には、伝送方向指定信号ＴＤ＝Ｌレベルとされる。
【００９１】この場合、インバータ５８の出力＝Ｈレベルとなり、出力制御回路５７は、出力制御回路９１と等価となるので、出力回路４９の出力抵抗は高抵抗となると共に、差動コンパレータ７１、出力制御回路９１、出力回路８３は、それぞれ、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子とした場合の差動コンパレータ３７、出力制御回路５７、出力回路４９と同様に動作し、伝送信号入出力端子３４側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３３側に伝送することになる。
【００９２】即ち、本実施例をＬＶＴＴＬ伝送方式で動作させる場合において、伝送信号入出力端子３４＝入力端子、伝送信号入出力端子３３＝出力端子とする場合には、出力回路８３は、ｐＭＯＳトランジスタ８４、８５をプルアップ素子、ｎＭＯＳトランジスタ８６、８７をプルダウン素子とするプッシュプル回路として動作することになる。
【００９３】また、ＣＴＴ伝送方式で動作させる場合には、図１６に示すように、伝送方式指定信号ＶＭ＝１.６５［Ｖ］とされ、動作モード信号ＣＴＴＭ＝Ｌレベル、動作モード信号ＧＴＬＭ＝Ｈレベルとされる。
【００９４】この場合において、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子、即ち、伝送信号入出力端子３３側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３４側に伝送する場合には、伝送方向指定信号ＴＤ＝Ｈレベルとされる。
【００９５】このようにすると、出力制御回路９１及び出力回路８３においては、ＮＯＲ回路９５の出力＝Ｌレベル、ＮＡＮＤ回路９９、１００の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ８４、８５＝ＯＦＦとなると共に、ＮＯＲ回路９６、９７の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ８６、８７の出力＝ＯＦＦとなる。
【００９６】また、ＮＡＮＤ回路８９の出力＝Ｈレベル、インバータ９０の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ８８＝ＯＦＦとなる。したがって、この場合には、出力回路８３の入力抵抗は、高抵抗となる。
【００９７】また、出力制御回路５７及び出力回路４９においては、インバータ５８の出力＝Ｌレベル、インバータ６０の出力＝Ｌレベル、ＮＡＮＤ回路５５の出力＝Ｈレベル、インバータ５６の出力＝Ｌレベル、ｎＭＯＳトランジスタ５４＝ＯＦＦとなる。
【００９８】また、ＮＯＲ回路６２の出力＝Ｈレベル、ＮＡＮＤ回路６８の出力＝Ｈレベル、ＮＡＮＤ回路６９の出力＝Ｌレベル、インバータ６１の出力＝Ｈレベルとなるが、伝送信号入出力端子３４＝Ｌレベルとされていると、差動コンパレータ７１の出力＝Ｈレベル、インバータ５９の出力＝Ｌレベル、ＮＡＮＤ回路７０の出力＝Ｈレベルとなっている。
【００９９】ここに、例えば、伝送信号ＤＡＴＡ＝Ｈレベルとされると、差動コンパレータ３７の出力＝Ｌレベル、インバータ９２の出力＝Ｈレベル、ＮＡＮＤ回路６６、６７の出力＝Ｌレベルとなり、ｐＭＯＳトランジスタ５０、５１＝ＯＮとなる。
【０１００】また、ＮＯＲ回路６３、６４の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ５３、５２＝ＯＦＦとなる。
【０１０１】この結果、差動コンパレータ７１の出力＝Ｌレベル、インバータ５９の出力＝Ｈレベル、ＮＡＮＤ回路７０の出力＝Ｌレベル、ＮＡＮＤ回路６７の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ５１＝ＯＦＦとされる。
【０１０２】このように、この場合には、伝送信号入出力端子３４のレベルは、ｐＭＯＳトランジスタ５０、５１によって引き上げられ、その後は、ｐＭＯＳトランジスタ５０により、Ｈレベルが維持される。
【０１０３】これに対して、図１７に示すように、伝送信号入出力端子３４に伝送信号ＤＡＴＡとしてＨレベルとされていると、差動コンパレータ７１の出力＝Ｌレベル、インバータ５９の出力＝Ｈレベル、ＮＯＲ回路６５の出力＝Ｌレベル、インバータ６１の出力＝Ｈレベル、ＮＡＮＤ回路７０の出力＝Ｌレベルとなっている。
【０１０４】この状態で、伝送信号ＤＡＴＡ＝Ｌレベルとされると、差動コンパレータ３７の出力＝Ｈレベル、インバータ９２の出力＝Ｌレベル、ＮＡＮＤ回路６６、６７の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ５０、５１＝ＯＦＦとなる。
【０１０５】また、ＮＯＲ回路６３、６４の出力＝Ｈレベルとなり、ｎＭＯＳトランジスタ５３、５２＝ＯＮとなる。
【０１０６】この結果、差動コンパレータ７１の出力＝Ｈレベル、インバータ５９の出力＝Ｌレベル、ＮＯＲ回路６５の出力＝Ｈレベル、ＮＯＲ回路６３の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ５３＝ＯＦＦとされる。
【０１０７】このように、この場合には、伝送信号入出力端子３４のレベルは、ｎＭＯＳトランジスタ５２、５３によって引き下げられ、その後は、ｎＭＯＳトランジスタ５２により、Ｌレベルが維持される。
【０１０８】即ち、本実施例をＣＴＴ伝送方式で動作させる場合において、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子とする場合には、出力回路４９は、出力レベルを変化させる場合には、出力レベルが一定レベルになるまでは、ｐＭＯＳトランジスタ５０、５１をプルアップ素子、ｎＭＯＳトランジスタ５２、５３をプルダウン素子とするプッシュプル回路として動作し、出力レベルが一定レベルになった後は、ｐＭＯＳトランジスタ５０をプルアップ素子、ｎＭＯＳトランジスタ５２をプルダウン素子とするプッシュプル回路として動作することになる。
【０１０９】なお、伝送信号入出力端子３４＝入力端子、伝送信号入出力端子３３＝出力端子、即ち、伝送信号入出力端子３４側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３３側に伝送する場合には、伝送方向指定信号ＴＤ＝Ｌレベルとされる。
【０１１０】この場合、インバータ５８の出力＝Ｈレベルとなり、出力制御回路５７は、出力制御回路９１と等価となるので、出力回路４９の出力抵抗は高抵抗となると共に、差動コンパレータ７１、出力制御回路９１、出力回路８３は、それぞれ、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子とした場合の差動コンパレータ３７、出力制御回路５７、出力回路４９と同様に動作し、伝送信号入出力端子３４側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３３側に伝送することになる。
【０１１１】即ち、本実施例をＣＴＴ伝送方式で動作させる場合において、伝送信号入出力端子３４＝入力端子、伝送信号入出力端子３３＝出力端子とする場合には、出力回路８３は、出力レベルを変化させる場合には、出力レベルが一定レベルになるまでは、ｐＭＯＳトランジスタ８４、８５をプルアップ素子、ｎＭＯＳトランジスタ８６、８７をプルダウン素子とするプッシュプル回路として動作し、出力レベルが一定レベルになった後は、ｐＭＯＳトランジスタ８４をプルアップ素子、ｎＭＯＳトランジスタ８６をプルダウン素子とするプッシュプル回路として動作することになる。
【０１１２】また、ＧＴＬ伝送方式で動作させる場合には、図１８に示すように、伝送方式指定信号ＶＭ＝０.８［Ｖ］とされ、動作モード信号ＣＴＴＭ＝Ｌレベル、動作モード信号ＧＴＬＭ＝Ｌレベルとされる。
【０１１３】この場合において、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子、即ち、伝送信号入出力端子３３側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３４側に伝送する場合には、伝送方向指定信号ＴＤ＝Ｈレベルとされる。
【０１１４】このようにすると、出力制御回路９１及び出力回路８３においては、ＮＯＲ回路９５の出力＝Ｌレベル、ＮＡＮＤ回路９９、１００の出力＝Ｈレベルとなり、ｐＭＯＳトランジスタ８４、８５＝ＯＦＦとなると共に、ＮＯＲ回路９６、９７の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ８６、８７の出力＝ＯＦＦとなる。
【０１１５】また、ＮＡＮＤ回路８９の出力＝Ｈレベル、インバータ９０の出力＝Ｌレベルとなり、ｎＭＯＳトランジスタ８８＝ＯＦＦとなる。したがって、この場合には、出力回路８３の入力抵抗は、高抵抗となる。
【０１１６】また、出力制御回路５７及び出力回路４９においては、インバータ５８の出力＝Ｌレベル、ＮＡＮＤ回路６８の出力＝Ｈレベル、ＮＡＮＤ回路６９の出力＝Ｈレベル、ＮＯＲ回路６５＝Ｌレベル、インバータ６１の出力＝Ｌレベル、ＮＡＮＤ回路７０の出力＝Ｈレベルとなる。
【０１１７】また、インバータ６０の出力＝Ｈレベル、ＮＯＲ回路６２の出力＝Ｌレベル、ＮＡＮＤ回路６６、６７の出力＝Ｈレベル、ｐＭＯＳ５０、５１＝ＯＦＦとされる。
【０１１８】ここに、例えば、伝送信号ＤＡＴＡ＝Ｈレベルの場合、差動コンパレータ３７の出力＝Ｌレベル、インバータ９２の出力＝Ｈレベル、ＮＯＲ回路６３、６４の出力＝Ｌレベル、ｎＭＯＳトランジスタ５２、５３＝ＯＦＦとなる。
【０１１９】したがって、また、ＮＡＮＤ回路５５の出力＝Ｈレベル、インバータ５６の出力＝Ｌレベル、ｎＭＯＳトランジスタ５４＝ＯＦＦとされる。
【０１２０】したがって、この場合には、伝送信号入出力端子３４側の終端電圧線（図示せず）及び終端抵抗（図示せず）を介して、伝送信号入出力端子３４が接続される集積回路の入力端はＨレベルとされることになる。
【０１２１】これに対して、伝送信号ＤＡＴＡ＝Ｌレベルの場合には、図１９に示すように、差動コンパレータ３７の出力＝Ｈレベル、インバータ９２の出力＝Ｌレベル、ＮＯＲ回路６３、６４の出力＝Ｈレベル、ｎＭＯＳトランジスタ５３、５２＝ＯＮとされる。
【０１２２】したがって、また、ＮＡＮＤ回路５５の出力＝Ｌレベル、インバータ５６の出力＝Ｈレベル、ｎＭＯＳトランジスタ５４＝ＯＮとされる。
【０１２３】この結果、この場合には、伝送信号入出力端子３４には、伝送信号入出力端子３３に入力された伝送信号ＤＡＴＡと同一論理のＬレベルがｎＭＯＳトランジスタ５２〜５４を介して出力される。
【０１２４】このように、本実施例をＧＴＬ伝送方式で動作させる場合において、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子とする場合には、出力回路４９は、ｐＭＯＳトランジスタ５０、５１をプルアップ素子、ｎＭＯＳトランジスタ５２、５３、５４をプルダウン素子とするプッシュプル回路として動作することになる。
【０１２５】なお、伝送信号入出力端子３４＝入力端子、伝送信号入出力端子３３＝出力端子、即ち、伝送信号入出力端子３４側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３３側に伝送する場合には、伝送方向指定信号ＴＤ＝Ｌレベルとされる。
【０１２６】この場合、インバータ５８の出力＝Ｈレベルとなり、出力制御回路５７は、出力制御回路９１と等価となるので、出力回路４９の出力抵抗は高抵抗となると共に、差動コンパレータ７１、出力制御回路９１、出力回路８３は、それぞれ、伝送信号入出力端子３３＝入力端子、伝送信号入出力端子３４＝出力端子とした場合の差動コンパレータ３７、出力制御回路５７、出力回路４９と同様に動作し、伝送信号入出力端子３４側から伝送されてくる伝送信号ＤＡＴＡを伝送信号入出力端子３３側に伝送することになる。
【０１２７】即ち、本実施例をＧＴＬ伝送方式で動作させる場合において、伝送信号入出力端子３４＝入力端子、伝送信号入出力端子３３＝出力端子とする場合には、出力回路４９は、ｐＭＯＳトランジスタ５０、５１をプルアップ素子、ｎＭＯＳトランジスタ５２、５３、５４をプルダウン素子とするプッシュプル回路として動作することになる。
【０１２８】以上のように、本実施例においては、伝送信号入出力端子３３に接続された入力回路は入力抵抗を高抵抗とする差動コンパレータ３７で構成されており、伝送信号入出力端子３３を入力側、伝送信号入出力端子３４を出力側とする場合には、出力回路８３は出力抵抗が高抵抗になるように制御される。
【０１２９】この結果、基板上に実装された集積回路間で信号の伝送が行われる電子装置であって、信号伝送路に分岐路を設ける必要がある電子装置の場合、分岐路を主路に接続せず、本実施例を使用し、伝送信号入力端子３３を分岐点に接続し、伝送信号出力端子３４を分岐路に接続するように構成する場合には、信号伝送路の主路側の駆動点からみて、実効的に分岐路は見えなくなる。
【０１３０】したがって、本実施例によれば、分岐点における反射をなくし、伝送信号の劣化を抑えることができ、好適な信号伝送を行うことができる。
【０１３１】また、本実施例においては、伝送信号入出力端子３３、３４に入力される伝送信号ＤＡＴＡの論理を判定するために必要な基準電圧ＶＲＥＦが差動コンパレータ３７、７１に供給されると共に、ＬＶＴＴＬ伝送方式、ＣＴＴ伝送方式、ＧＴＬ伝送方式のうち、出力回路４９、８３を伝送方式指定信号ＶＭによって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号ＣＴＴＭ、ＧＴＬＭが出力制御回路５７、９１に供給され、出力回路４９、８３の動作が制御される。
【０１３２】このように、本実施例によれば、ＬＶＴＴＬ伝送方式、ＣＴＴ伝送方式、ＧＴＬ伝送方式に使用することができるので、利便性の高い中継器を提供することができる。
【０１３３】ここに、具体的には、図２０に示すように、分岐した信号伝送路１４１の長さＬ141が信号の波長λに比べて十分に短い場合、受信端、例えば、ＤＲＡＭ１４２の入力端１４２Ａにおける反射の影響を無視することができるので、本実施例を使用する場合には、分岐した信号伝送路１４１に対して、ＬＶＴＴＬ伝送方式で信号を伝送することができる。
【０１３４】即ち、このようにすることによって、従来の方法では信号伝送が困難であった伝送速度の信号であっても、ＬＶＴＴＬ伝送方式によって信号伝送が可能となるので、従来の集積回路であっても、使用することができる。なお、１４３は信号伝送路の主路である。
【０１３５】これに対して、図２１に示すように、分岐した信号伝送路１４１の長さＬ141が信号の波長λに対して比較しうる程度の長さである場合には、受信端であるＤＲＡＭ１４２の入力端１４２Ａにおける反射を考慮して、ＣＴＴ伝送方式又はＧＴＬ伝送方式を採用する必要がある。
【０１３６】したがって、この場合には、分岐された信号伝送路１４１も整合終端を行う必要があり、終端抵抗が多くなるデメリットはあるが、反射による信号の劣化はなく、高速な信号伝送が可能となる。なお、１４４は終端抵抗である。
【０１３７】また、上述の実施例は本発明中、第２の発明の一実施例であるが、図３において、伝送方向指定信号入力端子３５、出力制御回路９１、出力回路８３を削除する場合には、本発明中、第１の発明の一実施例である伝送信号入出力端子３３を入力端子、伝送信号入出力端子３４を出力端子とする単方向性の中継器とすることができる。
【０１３８】
【発明の効果】第１の発明・・図１本発明中、第１の発明によれば、中継回路２３は入力抵抗を高抵抗とされていることから、基板上に実装された集積回路間で信号の伝送が行われる電子装置であって、信号伝送路に分岐路を設ける必要がある電子装置の場合、分岐路を主路に接続せず、この第１の発明を使用して、伝送信号入力端子２１を分岐点に接続し、伝送信号出力端子２２を分岐路に接続するように構成する場合には、信号伝送路の主路側の駆動点からみて、実質的に分岐路を見えなくなるようにすることができるので、分岐点における反射をなくし、分岐路における伝送信号の劣化をなくすことができる。
【０１３９】また、この第１の発明によれば、伝送方式指定信号入力端子２４に入力される伝送方式指定信号が指定する伝送方式を判定し、伝送信号入力端子２１に入力される伝送信号の論理を判定するために必要な基準電圧ＶＲＥＦを中継回路２３に供給すると共に、中継回路２３を伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号を中継回路２３に供給し、中継回路２３の動作が制御されるように構成されているので、複数の伝送方式に使用することができるようにした利便性の高い単方向性の中継器を提供することができる。
【０１４０】第２の発明・・図２本発明中、第２の発明によれば、中継回路２８は入力抵抗を高抵抗とされており、また、伝送信号入出力端子２６を入力側、伝送信号入出力端子２７を出力側とする場合、中継回路２９は出力抵抗を高抵抗に制御されるので、基板上に実装された集積回路間で信号の伝送が行われる電子装置であって、信号伝送路に分岐路を設ける必要がある電子装置の場合、分岐路を主路に接続せず、第２の発明を使用して、伝送信号入出力端子２６を分岐点に接続し、伝送信号入出力端子２７を分岐路に接続するように構成する場合には、信号伝送路の主路側の駆動点からみて、実質的に分岐路は見えなくなるようにすることができるので、分岐点における反射をなくし、分岐路における伝送信号の劣化をなくすことができる。
【０１４１】また、この第２の発明によれば、伝送信号入出力端子２６、２７に入力される伝送信号の論理を判定するために必要な基準電圧ＶＲＥＦを中継回路２８、２９に供給すると共に、中継回路２８、２９を伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号を中継回路２８、２９に供給し、中継回路２８、２９の動作を制御するように構成されているので、複数の伝送方式に使用することができるようにした利便性の高い双方向性の中継器を提供することができる。
【図面の簡単な説明】
【図１】本発明中、第１の発明の原理説明図である。
【図２】本発明中、第２の発明の原理説明図である。
【図３】本発明の一実施例の回路構成を示す図である。
【図４】本発明の一実施例が設けている一方の差動コンパレータの回路構成を示す図である。
【図５】本発明の一実施例が設けている一方の差動コンパレータの動作を説明するための回路図である。
【図６】本発明の一実施例が設けている一方の差動コンパレータの動作を説明するための回路図である。
【図７】本発明の一実施例が設けている他方の差動コンパレータの回路構成を示す図である。
【図８】本発明の一実施例が設けている他方の差動コンパレータの動作を説明するための回路図である。
【図９】本発明の一実施例が設けている他方の差動コンパレータの動作を説明するための回路図である。
【図１０】本発明の一実施例が設けている伝送方式判定回路の回路構成を示す図である。
【図１１】本発明の一実施例が設けている伝送方式判定回路の動作を説明するための回路図である。
【図１２】本発明の一実施例が設けている伝送方式判定回路の動作を説明するための回路図である。
【図１３】本発明の一実施例が設けている伝送方式判定回路の動作を説明するための回路図である。
【図１４】本発明の一実施例の動作（ＬＶＴＴＬ伝送方式で動作させる場合）を説明するための回路図である。
【図１５】本発明の一実施例の動作（ＬＶＴＴＬ伝送方式で動作させる場合）を説明するための回路図である。
【図１６】本発明の一実施例の動作（ＣＴＴ伝送方式で動作させる場合）を説明するための回路図である。
【図１７】本発明の一実施例の動作（ＣＴＴ伝送方式で動作させる場合）を説明するための回路図である。
【図１８】本発明の一実施例の動作（ＧＴＬ伝送方式で動作させる場合）を説明するための回路図である。
【図１９】本発明の一実施例の動作（ＧＴＬ伝送方式で動作させる場合）を説明するための回路図である。
【図２０】本発明の一実施例の使用例を示す図である。
【図２１】本発明の一実施例の使用例を示す図である。
【図２２】伝送回路の一例を示す回路図である。
【図２３】図２２に示す伝送回路が有する問題点を説明するための波形図である。
【符号の説明】
（図１）２１ 伝送信号入力端子
２２ 伝送信号出力端子
２３ 中継回路
２４ 伝送方式指定信号入力端子
２５ 伝送方式判定回路
（図２）２６、２７ 伝送信号入出力端子
２８、２９ 中継回路
３０ 伝送方向指定信号入力端子
３１ 伝送方式指定信号入力端子
３２ 伝送方式判定回路
【特許請求の範囲】
【請求項１】伝送信号が入力される伝送信号入力端子（２１）と、伝送信号が出力される伝送信号出力端子（２２）と、入力端（２３Ａ）を前記伝送信号入力端子（２１）に接続され、出力端（２３Ｂ）を前記伝送信号出力端子（２２）に接続され、前記伝送信号入力端子（２１）に入力される伝送信号の論理を判定し、前記伝送信号入力端子（２１）に入力される伝送信号と同一論理の伝送信号を前記伝送信号出力端子（２２）に出力する入力抵抗を高抵抗とする中継回路（２３）と、伝送方式を指定する伝送方式指定信号が入力される伝送方式指定信号入力端子（２４）と、前記伝送方式指定信号入力端子（２４）に入力される前記伝送方式指定信号が指定する伝送方式を判定し、前記伝送信号入力端子（２１）に入力される伝送信号の論理を判定するために必要な基準電圧（ＶＲＥＦ）を前記中継回路（２３）に供給すると共に、前記中継回路（２３）を前記伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号を前記中継回路（２３）に供給して前記中継回路（２３）の動作を制御する伝送方式判定回路（２５）とを設けて構成されていることを特徴とする中継器。
【請求項２】前記中継回路（２３）は、一方の入力端を前記伝送信号入力端子（２１）に接続され、他方の入力端に前記基準電圧（ＶＲＥＦ）が供給される差動増幅回路からなる比較回路と、前記動作モード信号及び前記比較回路の出力が供給される出力制御回路と、この出力制御回路により出力動作が制御される出力回路とを設けて構成されていることを特徴とする請求項１記載の中継器。
【請求項３】前記伝送方式指定信号によって指定される伝送方式は、ＬＶＴＴＬ伝送方式、ＣＴＴ伝送方式、又は、ＧＴＬ伝送方式であることを特徴とする請求項１又は２記載の中継器。
【請求項４】前記出力回路は、ソースを高電圧側の電源線に接続された第１のｐチャネルＭＩＳトランジスタと、ドレインを前記第１のｐチャネルＭＩＳトランジスタのドレインに接続され、ソースを低電圧側の電源線に接続された第１のｎチャネルＭＩＳトランジスタと、ソースを高電圧側の電源線に接続された第１のｐチャネルＭＩＳトランジスタと、ドレインを前記第２のｐチャネルＭＩＳトランジスタのドレインに接続され、ソースを低電圧側の電源線に接続された第２のｎチャネルＭＩＳトランジスタと、ドレインを前記伝送信号出力端子（２２）に接続され、ソースを低電圧側の電源線に接続された第３のｎチャネルＭＩＳトランジスタとを有し、前記第１のｐチャネルＭＩＳトランジスタのドレインと前記第１のｎチャネルＭＩＳトランジスタのドレインとの接続点及び前記第２のｐチャネルＭＩＳトランジスタのドレインと前記第２のｎチャネルＭＩＳトランジスタのドレインとの接続点を前記伝送信号出力端子（２２）に接続し、ＬＶＴＴＬ伝送方式で動作する場合には、前記第１、第２のｐチャネルＭＩＳトランジスタをプルアップ素子、前記第１、第２のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、ＣＴＴ伝送方式で動作する場合には、出力レベルが一定レベルに変化するまでは、前記第１、第２のｐチャネルＭＩＳトランジスタをプルアップ素子、前記第１、第２のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、出力レベルが一定レベルとなった場合には、第１のｐチャネルＭＩＳトランジスタをプルアップ素子、第１のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、ＧＴＬ伝送方式で動作する場合には、前記第１、第２のｐチャネルＭＩＳトランジスタを非導通状態に固定され、前記第１、第２、第３のｎチャネルＭＩＳトランジスタがオープン・ドレイン回路として動作するように構成されていることを特徴とする請求項２又は３記載の中継器。
【請求項５】伝送信号が入出力される第１、第２の伝送信号入出力端子（２６、２７）と、入力端（２８Ａ）を前記第１の伝送信号入出力端子（２６）に接続され、出力端（２８Ｂ）を前記第２の伝送信号入出力端子（２７）に接続され、前記第１の伝送信号入出力端子（２６）に入力される伝送信号の論理を判定し、前記第１の伝送信号入出力端子（２６）に入力される伝送信号と同一論理の伝送信号を前記第２の伝送信号入出力端子（２７）に出力する入力抵抗を高抵抗とする第１の中継回路（２８）と、入力端（２９Ａ）を前記第２の伝送信号入出力端子（２７）に接続され、出力端（２９Ｂ）を前記第１の伝送信号入出力端子（２６）に接続され、前記第２の伝送信号入出力端子（２７）に入力される伝送信号の論理を判定し、前記第２の伝送信号入出力端子（２７）に入力される伝送信号と同一論理の伝送信号を前記第１の伝送信号入出力端子（２６）に出力する入力抵抗を高抵抗とする第２の中継回路（２９）と、前記第１の伝送信号入出力端子（２６）を入力端子、前記第２の伝送信号入出力端子（２７）を出力端子とする場合には、前記第２の中継回路（２９）の出力抵抗が高抵抗となるように制御し、前記第２の伝送信号入出力端子（２７）を入力端子、前記第１の伝送信号入出力端子（２６）を出力端子とする場合には、前記第１の中継回路（２８）の出力抵抗が高抵抗となるように制御する伝送方向指定信号が入力される伝送方向指定信号入力端子（３０）と、伝送方式を指定する伝送方式指定信号が入力される伝送方式指定信号入力端子（３１）と、前記伝送方式指定信号入力端子（３１）に入力される前記伝送方式指定信号が指定する伝送方式を判定し、前記第１、第２の伝送信号入出力端子（２６、２７）に入力される伝送信号の論理を判定するために必要な基準電圧（ＶＲＥＦ）を前記第１、第２の中継回路（２８、２９）に供給すると共に、前記第１、第２の中継回路（２８、２９）を前記伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号を前記第１、第２の中継回路（２８、２９）に供給して前記第１、第２の中継回路（２８、２９）の動作を制御する伝送方式判定回路（３２）とを設けて構成されていることを特徴とする中継器。
【請求項６】前記第１の中継回路（２８）は、一方の入力端を前記第１の伝送信号入出力端子（２６）に接続され、他方の入力端に前記基準電圧（ＶＲＥＦ）が供給される差動増幅回路からなる第１の比較回路と、前記伝送方向指定信号、前記動作モード信号及び前記第１の比較回路の出力を反転した信号が供給される第１の出力制御回路と、この第１の出力制御回路により出力動作が制御される第１の出力回路とを設けて構成され、前記第２の中継回路（２９）は、一方の入力端を前記第２の伝送信号入出力端子（２７）に接続され、他方の入力端に前記基準電圧（ＶＲＥＦ）が供給される差動増幅回路からなる第２の比較回路と、前記伝送方向指定信号、前記動作モード信号及び前記第２の比較回路の出力を反転した信号が供給される第２の出力制御回路と、この第２の出力制御回路により出力動作が制御される第２の出力回路とを設けて構成されていることを特徴とする請求項５記載の中継器。
【請求項７】前記第１の出力回路は、ソースを高電圧側の電源線に接続された第１のｐチャネルＭＩＳトランジスタと、ドレインを前記第１のｐチャネルＭＩＳトランジスタのドレインに接続され、ソースを低電圧側の電源線に接続された第１のｎチャネルＭＩＳトランジスタと、ソースを高電圧側の電源線に接続された第１のｐチャネルＭＩＳトランジスタと、ドレインを前記第２のｐチャネルＭＩＳトランジスタのドレインに接続され、ソースを低電圧側の電源線に接続された第２のｎチャネルＭＩＳトランジスタと、ドレインを前記第２の伝送信号入出力端子（２７）に接続され、ソースを低電圧側の電源線に接続された第３のｎチャネルＭＩＳトランジスタとを有し、前記第１のｐチャネルＭＩＳトランジスタのドレインと前記第１のｎチャネルＭＩＳトランジスタのドレインとの接続点及び前記第２のｐチャネルＭＩＳトランジスタのドレインと前記第２のｎチャネルＭＩＳトランジスタのドレインとの接続点を前記第２の伝送信号入出力端子（２７）に接続され、ＬＶＴＴＬ伝送方式で動作する場合には、前記第１、第２のｐチャネルＭＩＳトランジスタをプルアップ素子、前記第１、第２のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、ＣＴＴ伝送方式で動作する場合には、出力レベルが一定レベルに変化するまでは、前記第１、第２のｐチャネルＭＩＳトランジスタをプルアップ素子、前記第１、第２のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、出力レベルが一定レベルとなった場合には、第１のｐチャネルＭＩＳトランジスタをプルアップ素子、第１のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、ＧＴＬ伝送方式で動作する場合には、前記第１、第２のｐチャネルＭＩＳトランジスタを非導通状態に固定され、前記第１、第２、第３のｎチャネルＭＩＳトランジスタがオープン・ドレイン回路として動作し、前記第２の出力回路は、ソースを高電圧側の電源線に接続された第３のｐチャネルＭＩＳトランジスタと、ドレインを前記第３のｐチャネルＭＩＳトランジスタのドレインに接続され、ソースを低電圧側の電源線に接続された第４のｎチャネルＭＩＳトランジスタと、ソースを高電圧側の電源線に接続された第４のｐチャネルＭＩＳトランジスタと、ドレインを前記第４のｐチャネルＭＩＳトランジスタのドレインに接続され、ソースを低電圧側の電源線に接続された第５のｎチャネルＭＩＳトランジスタと、ドレインを前記第１の伝送信号入出力端子（２６）に接続され、ソースを低電圧側の電源線に接続された第６のｎチャネルＭＩＳトランジスタとを有し、前記第３のｐチャネルＭＩＳトランジスタのドレインと前記第４のｎチャネルＭＩＳトランジスタのドレインとの接続点及び前記第４のｐチャネルＭＩＳトランジスタのドレインと前記第５のｎチャネルＭＩＳトランジスタのドレインとの接続点を前記第１の伝送信号入出力端子（２６）に接続し、ＬＶＴＴＬ伝送方式で動作する場合には、前記第３、第４のｐチャネルＭＩＳトランジスタをプルアップ素子、前記第４、第５のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、ＣＴＴ伝送方式で動作する場合には、出力レベルが一定レベルに変化するまでは、前記第３、第４のｐチャネルＭＩＳトランジスタをプルアップ素子、前記第４、第５のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、出力レベルが一定レベルとなった場合には、第３のｐチャネルＭＩＳトランジスタをプルアップ素子、第４のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、ＧＴＬ伝送方式で動作する場合には、前記第１、第２のｐチャネルＭＩＳトランジスタを非導通状態に固定され、前記第１、第２、第３のｎチャネルＭＩＳトランジスタがオープン・ドレイン回路として動作するように構成されていることを特徴とする請求項６記載の中継器。
【請求項１】伝送信号が入力される伝送信号入力端子（２１）と、伝送信号が出力される伝送信号出力端子（２２）と、入力端（２３Ａ）を前記伝送信号入力端子（２１）に接続され、出力端（２３Ｂ）を前記伝送信号出力端子（２２）に接続され、前記伝送信号入力端子（２１）に入力される伝送信号の論理を判定し、前記伝送信号入力端子（２１）に入力される伝送信号と同一論理の伝送信号を前記伝送信号出力端子（２２）に出力する入力抵抗を高抵抗とする中継回路（２３）と、伝送方式を指定する伝送方式指定信号が入力される伝送方式指定信号入力端子（２４）と、前記伝送方式指定信号入力端子（２４）に入力される前記伝送方式指定信号が指定する伝送方式を判定し、前記伝送信号入力端子（２１）に入力される伝送信号の論理を判定するために必要な基準電圧（ＶＲＥＦ）を前記中継回路（２３）に供給すると共に、前記中継回路（２３）を前記伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号を前記中継回路（２３）に供給して前記中継回路（２３）の動作を制御する伝送方式判定回路（２５）とを設けて構成されていることを特徴とする中継器。
【請求項２】前記中継回路（２３）は、一方の入力端を前記伝送信号入力端子（２１）に接続され、他方の入力端に前記基準電圧（ＶＲＥＦ）が供給される差動増幅回路からなる比較回路と、前記動作モード信号及び前記比較回路の出力が供給される出力制御回路と、この出力制御回路により出力動作が制御される出力回路とを設けて構成されていることを特徴とする請求項１記載の中継器。
【請求項３】前記伝送方式指定信号によって指定される伝送方式は、ＬＶＴＴＬ伝送方式、ＣＴＴ伝送方式、又は、ＧＴＬ伝送方式であることを特徴とする請求項１又は２記載の中継器。
【請求項４】前記出力回路は、ソースを高電圧側の電源線に接続された第１のｐチャネルＭＩＳトランジスタと、ドレインを前記第１のｐチャネルＭＩＳトランジスタのドレインに接続され、ソースを低電圧側の電源線に接続された第１のｎチャネルＭＩＳトランジスタと、ソースを高電圧側の電源線に接続された第１のｐチャネルＭＩＳトランジスタと、ドレインを前記第２のｐチャネルＭＩＳトランジスタのドレインに接続され、ソースを低電圧側の電源線に接続された第２のｎチャネルＭＩＳトランジスタと、ドレインを前記伝送信号出力端子（２２）に接続され、ソースを低電圧側の電源線に接続された第３のｎチャネルＭＩＳトランジスタとを有し、前記第１のｐチャネルＭＩＳトランジスタのドレインと前記第１のｎチャネルＭＩＳトランジスタのドレインとの接続点及び前記第２のｐチャネルＭＩＳトランジスタのドレインと前記第２のｎチャネルＭＩＳトランジスタのドレインとの接続点を前記伝送信号出力端子（２２）に接続し、ＬＶＴＴＬ伝送方式で動作する場合には、前記第１、第２のｐチャネルＭＩＳトランジスタをプルアップ素子、前記第１、第２のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、ＣＴＴ伝送方式で動作する場合には、出力レベルが一定レベルに変化するまでは、前記第１、第２のｐチャネルＭＩＳトランジスタをプルアップ素子、前記第１、第２のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、出力レベルが一定レベルとなった場合には、第１のｐチャネルＭＩＳトランジスタをプルアップ素子、第１のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、ＧＴＬ伝送方式で動作する場合には、前記第１、第２のｐチャネルＭＩＳトランジスタを非導通状態に固定され、前記第１、第２、第３のｎチャネルＭＩＳトランジスタがオープン・ドレイン回路として動作するように構成されていることを特徴とする請求項２又は３記載の中継器。
【請求項５】伝送信号が入出力される第１、第２の伝送信号入出力端子（２６、２７）と、入力端（２８Ａ）を前記第１の伝送信号入出力端子（２６）に接続され、出力端（２８Ｂ）を前記第２の伝送信号入出力端子（２７）に接続され、前記第１の伝送信号入出力端子（２６）に入力される伝送信号の論理を判定し、前記第１の伝送信号入出力端子（２６）に入力される伝送信号と同一論理の伝送信号を前記第２の伝送信号入出力端子（２７）に出力する入力抵抗を高抵抗とする第１の中継回路（２８）と、入力端（２９Ａ）を前記第２の伝送信号入出力端子（２７）に接続され、出力端（２９Ｂ）を前記第１の伝送信号入出力端子（２６）に接続され、前記第２の伝送信号入出力端子（２７）に入力される伝送信号の論理を判定し、前記第２の伝送信号入出力端子（２７）に入力される伝送信号と同一論理の伝送信号を前記第１の伝送信号入出力端子（２６）に出力する入力抵抗を高抵抗とする第２の中継回路（２９）と、前記第１の伝送信号入出力端子（２６）を入力端子、前記第２の伝送信号入出力端子（２７）を出力端子とする場合には、前記第２の中継回路（２９）の出力抵抗が高抵抗となるように制御し、前記第２の伝送信号入出力端子（２７）を入力端子、前記第１の伝送信号入出力端子（２６）を出力端子とする場合には、前記第１の中継回路（２８）の出力抵抗が高抵抗となるように制御する伝送方向指定信号が入力される伝送方向指定信号入力端子（３０）と、伝送方式を指定する伝送方式指定信号が入力される伝送方式指定信号入力端子（３１）と、前記伝送方式指定信号入力端子（３１）に入力される前記伝送方式指定信号が指定する伝送方式を判定し、前記第１、第２の伝送信号入出力端子（２６、２７）に入力される伝送信号の論理を判定するために必要な基準電圧（ＶＲＥＦ）を前記第１、第２の中継回路（２８、２９）に供給すると共に、前記第１、第２の中継回路（２８、２９）を前記伝送方式指定信号によって指定された伝送方式に適合する回路として動作させるために必要な動作モード信号を前記第１、第２の中継回路（２８、２９）に供給して前記第１、第２の中継回路（２８、２９）の動作を制御する伝送方式判定回路（３２）とを設けて構成されていることを特徴とする中継器。
【請求項６】前記第１の中継回路（２８）は、一方の入力端を前記第１の伝送信号入出力端子（２６）に接続され、他方の入力端に前記基準電圧（ＶＲＥＦ）が供給される差動増幅回路からなる第１の比較回路と、前記伝送方向指定信号、前記動作モード信号及び前記第１の比較回路の出力を反転した信号が供給される第１の出力制御回路と、この第１の出力制御回路により出力動作が制御される第１の出力回路とを設けて構成され、前記第２の中継回路（２９）は、一方の入力端を前記第２の伝送信号入出力端子（２７）に接続され、他方の入力端に前記基準電圧（ＶＲＥＦ）が供給される差動増幅回路からなる第２の比較回路と、前記伝送方向指定信号、前記動作モード信号及び前記第２の比較回路の出力を反転した信号が供給される第２の出力制御回路と、この第２の出力制御回路により出力動作が制御される第２の出力回路とを設けて構成されていることを特徴とする請求項５記載の中継器。
【請求項７】前記第１の出力回路は、ソースを高電圧側の電源線に接続された第１のｐチャネルＭＩＳトランジスタと、ドレインを前記第１のｐチャネルＭＩＳトランジスタのドレインに接続され、ソースを低電圧側の電源線に接続された第１のｎチャネルＭＩＳトランジスタと、ソースを高電圧側の電源線に接続された第１のｐチャネルＭＩＳトランジスタと、ドレインを前記第２のｐチャネルＭＩＳトランジスタのドレインに接続され、ソースを低電圧側の電源線に接続された第２のｎチャネルＭＩＳトランジスタと、ドレインを前記第２の伝送信号入出力端子（２７）に接続され、ソースを低電圧側の電源線に接続された第３のｎチャネルＭＩＳトランジスタとを有し、前記第１のｐチャネルＭＩＳトランジスタのドレインと前記第１のｎチャネルＭＩＳトランジスタのドレインとの接続点及び前記第２のｐチャネルＭＩＳトランジスタのドレインと前記第２のｎチャネルＭＩＳトランジスタのドレインとの接続点を前記第２の伝送信号入出力端子（２７）に接続され、ＬＶＴＴＬ伝送方式で動作する場合には、前記第１、第２のｐチャネルＭＩＳトランジスタをプルアップ素子、前記第１、第２のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、ＣＴＴ伝送方式で動作する場合には、出力レベルが一定レベルに変化するまでは、前記第１、第２のｐチャネルＭＩＳトランジスタをプルアップ素子、前記第１、第２のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、出力レベルが一定レベルとなった場合には、第１のｐチャネルＭＩＳトランジスタをプルアップ素子、第１のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、ＧＴＬ伝送方式で動作する場合には、前記第１、第２のｐチャネルＭＩＳトランジスタを非導通状態に固定され、前記第１、第２、第３のｎチャネルＭＩＳトランジスタがオープン・ドレイン回路として動作し、前記第２の出力回路は、ソースを高電圧側の電源線に接続された第３のｐチャネルＭＩＳトランジスタと、ドレインを前記第３のｐチャネルＭＩＳトランジスタのドレインに接続され、ソースを低電圧側の電源線に接続された第４のｎチャネルＭＩＳトランジスタと、ソースを高電圧側の電源線に接続された第４のｐチャネルＭＩＳトランジスタと、ドレインを前記第４のｐチャネルＭＩＳトランジスタのドレインに接続され、ソースを低電圧側の電源線に接続された第５のｎチャネルＭＩＳトランジスタと、ドレインを前記第１の伝送信号入出力端子（２６）に接続され、ソースを低電圧側の電源線に接続された第６のｎチャネルＭＩＳトランジスタとを有し、前記第３のｐチャネルＭＩＳトランジスタのドレインと前記第４のｎチャネルＭＩＳトランジスタのドレインとの接続点及び前記第４のｐチャネルＭＩＳトランジスタのドレインと前記第５のｎチャネルＭＩＳトランジスタのドレインとの接続点を前記第１の伝送信号入出力端子（２６）に接続し、ＬＶＴＴＬ伝送方式で動作する場合には、前記第３、第４のｐチャネルＭＩＳトランジスタをプルアップ素子、前記第４、第５のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、ＣＴＴ伝送方式で動作する場合には、出力レベルが一定レベルに変化するまでは、前記第３、第４のｐチャネルＭＩＳトランジスタをプルアップ素子、前記第４、第５のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、出力レベルが一定レベルとなった場合には、第３のｐチャネルＭＩＳトランジスタをプルアップ素子、第４のｎチャネルＭＩＳトランジスタをプルダウン素子とするプッシュプル回路として動作し、ＧＴＬ伝送方式で動作する場合には、前記第１、第２のｐチャネルＭＩＳトランジスタを非導通状態に固定され、前記第１、第２、第３のｎチャネルＭＩＳトランジスタがオープン・ドレイン回路として動作するように構成されていることを特徴とする請求項６記載の中継器。
【図４】
【図５】
【図１】
【図３】
【図６】
【図７】
【図２】
【図８】
【図９】
【図２０】
【図２１】
【図１０】
【図１１】
【図２２】
【図１２】
【図１３】
【図２３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図５】
【図１】
【図３】
【図６】
【図７】
【図２】
【図８】
【図９】
【図２０】
【図２１】
【図１０】
【図１１】
【図２２】
【図１２】
【図１３】
【図２３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開平７−１４３１８４
【公開日】平成７年（１９９５）６月２日
【国際特許分類】
【出願番号】特願平５−２８８８６４
【出願日】平成５年（１９９３）１１月１８日
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【公開日】平成７年（１９９５）６月２日
【国際特許分類】
【出願日】平成５年（１９９３）１１月１８日
【出願人】（０００００５２２３）富士通株式会社 (25,993)
[ Back to top ]