低速および高速信号経路を有する半導体パッケージ
【課題】半導体デバイスに関し、特に、高速信号と低速信号とを半導体とマザーボードとの間で別個にルーティングするシステムと方法を提供する。
【解決手段】本半導体パッケージ１００は、基板１０４の両側に接続された２つの電気的コンタクト１１８と半導体デバイス１０２とを含む。該基板は、少なくとも部分的に該基板を貫通して延在する少なくとも一つのビア１１６を画定する。本半導体デバイスは、ビアを介して電気的コンタクトの一つに電気的に接続された半導体低速インタフェース１３３と、フレキシブルテープに電気的に接続された半導体高速インタフェース１３１とを含む。フレキシブルテープは、また、電気的コンタクトの他の一つに電気的に接続される。
【解決手段】本半導体パッケージ１００は、基板１０４の両側に接続された２つの電気的コンタクト１１８と半導体デバイス１０２とを含む。該基板は、少なくとも部分的に該基板を貫通して延在する少なくとも一つのビア１１６を画定する。本半導体デバイスは、ビアを介して電気的コンタクトの一つに電気的に接続された半導体低速インタフェース１３３と、フレキシブルテープに電気的に接続された半導体高速インタフェース１３１とを含む。フレキシブルテープは、また、電気的コンタクトの他の一つに電気的に接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示される実施形態は、半導体デバイスに関し、特に、高速信号と低速信号とを半導体とマザーボードとの間で別個にルーティングするシステムと方法に関する。
【背景技術】
【０００２】
コンピュータシステムが進化するにつれて、速度および性能の向上に対する要求も進化する。半導体パッケージ（集積回路（ＩＣ）またはチップパッケージとしても知られる）は、システム性能に重要な影響を与え続けているため、パッケージングデザインもまた、性能の向上に対する要求に対応するために進化し続けてきた。実際、システム周波数とエッジレート速度が高くなるにつれ、パッケージの影響はますます重要になってきた。これらのパッケージの影響は、パッケージを設計する際、システム設計者に多くの課題を与える。例えば、システム設計者は、半導体−基板間インタフェース、基板自体、および基板−ＰＣＢ間（プリント回路基板）インタフェースにおいて、トレースインピーダンス、クロストーク、スキュー、および主としてインピーダンス不連続性を考慮する必要がある。
【０００３】
ボールグリッドアレイ（ＢＧＡ）パッケージにおける半導体−基板間インタフェースは、通常、ボンディングワイヤまたはフリップチップバンプによって行なわれる。これは半導体−基板間インタフェースにおけるインピーダンス不連続性を生成するが、このインピーダンス不連続性は、低いバンプ高または短いワイヤ長により最小化することができる。同様に、基板−ＰＣＢ基板間インタフェースにおけるハンダボールは、また、インピーダンス不連続性を引き起こすが、これは基板上および／またはＰＣＢ上にアンチパッドを使用することにより制御することができる。しかしながら、これらの低いバンプ高、短いワイヤ長、またはアンチパッドは、設計複雑性を増し、いくつかのパッケージ構造に対し好適ではないと考えられる。
【０００４】
さらに、従来の低価格なラミネート基板において使用されるビアと誘電材料は、また、高速シグナリングに対する問題を生じさせる。例えば、多層基板を貫通して延在するスルーホールビアは、しばしば未使用部分を形成するか、あるいは寄生容量を加え信号反射を生じさせるスタブを形成し、これらは両方とも信号品質を低下させる。ビアのスタブ部分を減らすためにはバックドリルおよび他の技術を使用することができるが、このような努力は製作コストをさらに増加させ、また、いくつかのパッケージ構造に対しては、好適または可能でないかもしれない。つい最近では、高速信号に対するインピーダンス不連続性を制御するために、小さなビアを有するセラミック基板、あるいは調整可能なビルドアップ層と小さなビアとを有する基板がＢＧＡパッケージにおいて使用されてきた。しかしながら、これらの新しい基板は、通常、非常に高価である。従って、現在の基板は、低性能で低コストか、あるいは高性能で高コストかのいずれかである。従って、半導体パッケージにおいて使用される高性能であるが低コストな基板は非常に望ましいであろう。
【０００５】
また、現在のパッケージ設計は高速信号と低速信号の両方を含むことができるが、信号のすべてが高速信号に対して払われる詳細な設計配慮を必要とするものではない。従って、高速信号に対するパッケージの影響のみに対処するシステムが非常に望ましいであろう。
【図面の簡単な説明】
【０００６】
【図１】本発明の実施形態による、半導体パッケージの側断面図である。
【図２】本発明の別の実施形態による、別の半導体パッケージの側断面図である。
【図３】本発明のさらに別の実施形態による、さらに別の半導体パッケージの側断面図である。
【図４】本発明の他の実施形態による、他の半導体パッケージの側断面図である。
【図５】本発明の別の実施形態による、別の半導体パッケージの斜位像である。
【図６】本発明の別の実施形態による、別の半導体パッケージの側断面図である。
【図７】本発明のさらに別の実施形態による、さらに別の半導体パッケージの側断面図である。
【図８】本発明の他の実施形態による、他の半導体パッケージの側断面図である。
【発明を実施するための最良の形態】
【０００７】
本発明の性質と目的をよりよく理解するためには、添付図面と併せて以下の詳細な説明を参照すべきである。
【０００８】
同じ参照符号は、添付図面のいくつかの図にわたって同じまたは類似の部品を指す。
【０００９】
以下の説明では様々な半導体パッケージを詳述する。いくつかの実施形態では、本半導体パッケージは、基板、少なくとも一つの電気的コンタクト、半導体デバイス、および少なくとも一つのフレキシブル導体を含む。該基板は、基板の第１の側と、対向する基板の第２の側とを有する。少なくとも一つの電気的コンタクトは基板の第１の側で基板に機械的に接続され、一方、該半導体デバイスは基板の第２の側で基板に機械的に接続される。いくつかの実施形態では、電気的コンタクトはハンダボール、ハンダランドまたはピンである。
【００１０】
少なくとも一つのフレキシブル導体が、該半導体デバイスおよび少なくとも一つの電気的コンタクトに電気的に接続される。いくつかの実施形態では、半導体パッケージは、また、基板の第２の側上に少なくとも一つの電気的トレースを含む。これらの実施形態では、該半導体デバイスと少なくとも一つのフレキシブル導体とは、少なくとも一つの電気的トレースに電気的に接続される。該半導体デバイスは、また、基板の第２の側から基板の第１の側へ基板を貫通する１つ以上のビアを介して電気的コンタクトに電気的に接続することができる。
【００１１】
様々な半導体パッケージはすべて、低速信号と高速信号を別々に処理する。例えば、低速信号は、半導体デバイス上の半導体低速インタフェースから１つ以上のワイヤボンドに、１つ以上のワイヤボンドから１つ以上のビアに、該ビアから１つ以上のハンダボールに、そして該ハンダボールからＰＣＢに伝わる（逆も同様）。低速信号とは異なり、高速信号は、半導体デバイス上の半導体高速インタフェースから１つ以上のワイヤボンドに、該ワイヤボンドから基板の第２の側上の１つ以上のマイクロのストリップ導体に、該導体からフレックステープに、そして該フレックステープからハンダボールに伝わる（逆もまた同様）。それ故、高速信号はビアを貫通することを避け、これにより、ビアを起因とするインピーダンス不連続性、寄生容量、および望ましくない信号反射を低減する。いくつかの実施形態では、高速信号は１ＧＨｚ以上の周波数で伝わる電気信号である。
【００１２】
図１は半導体パッケージ１００の側断面図である。半導体パッケージ１００は、基板１０４上に搭載された半導体デバイス１０２を含む。基板１０４は、実質的に平面であり、基板の第１の側１０６および対向する基板の第２の側１０８を有する。いくつかの実施形態では基板１０４は多層ラミネート回路基板である。図１に示す実施形態では、基板は、基板絶縁層１１４により基板第２導電層１１２から分離された基板第１導電層１１０を有する。基板導電層１１０、１１２は、銅等からなるトレースパターンを形成することができる。例えば、少なくとも一つの導体またはトレース１２２を基板の第２の側１０８に形成することができ、そして少なくとも一つの導体またはトレース１２４を基板の第１の側１０６に形成することができる。
【００１３】
絶縁層は、ＦＲ４（Ｆｌａｍｅ Ｒｅｔａｒｄａｎｔ ４：難燃剤）等から構成することができる。さらに、１つ以上のビア１１６は、例えば、第１および第２導電層１１０、１１２を電気的に接続するために、少なくとも部分的に基板を貫通する導通経路を形成することができる。ビアは、２つ以上の層が相互に接続する適切な場所に基板を貫通して穴を空け、銅が穴を貫通して流れるようにする等により、任意の好適な技術により形成することができる。銅は、穴の両側のみを覆ってもよいし、あるいは穴全体を埋めてもよい。
【００１４】
本半導体パッケージは、また、基板の第１の側１０６に機械的に接続された１つ以上の電気的コンタクト１１８を含むことができる。いくつかの実施形態では、これらの電気的コンタクトは、ハンダボール、ハンダランドまたはピンの配列であってよく、ここではハンダボールが半導体パッケージとプリント回路基板間の接点を提供する。図１に示す実施形態では、これらの電気的コンタクト１１８は基板第１導電層１１０に電気的に接続される。半導体パッケージ１００が取り付けられるとき、電気的コンタクト１１８はプリント回路基板（ＰＣＢ）１２０に電気的および／または機械的に接続される。
【００１５】
半導体デバイス１０２は基板の第２の側１０８に機械的に接続される。いくつかの実施形態では、半導体デバイス１０２はダイ取り付け接着剤層１２６を介し基板の第２の側１０８に機械的に接続される。このダイ取り付け接着剤層１２６は、特定のアプリケーションに依存して熱的伝導性または電気的伝導性であってもよいしそうでなくてもよい。図１に示す実施形態では、第１のワイヤボンド１２８は半導体デバイスの半導体高速インタフェース１３１に電気的に接続される。同様に、第２のワイヤボンド１２９は半導体デバイスの半導体低速インタフェース１３３に電気的に接続される。ワイヤボンドは、一端で裸の半導体デバイスの電気的コンタクトパッドに接着されるとともに、他端で半導体パッケージ基板の金属リードに接着される金属配線（通常、アルミまたは金）を使用する。半導体デバイス１０２を基板の第２の側１０８（図１）で電気的トレースまたは導体５１０に電気的に接続するワイヤボンド５１２の一例を図５に示す。
【００１６】
図１に示す実施形態では、少なくとも一つの第２のワイヤボンド１２９は、半導体デバイス１０２の半導体低速インタフェース１３３を基板第２導電層１１２に電気的に接続する。次に、少なくとも導電層１１２の一部は、１つ以上のビア１１６を介して１つ以上の電気的コンタクト１１８に電気的に接続される。該ビアを介した半導体デバイス１０２と電気的コンタクト１１８間のこの電気的接続は、ビアを介して低速信号をルーティングできるようにし、これにより低速信号をルーティングするために低コストの基板が使用できるようにする。また、この実施形態では、少なくとも第１のワイヤボンド１２８は、半導体デバイス１０２の半導体高速インタフェース１３１を基板の第２の側１０８の１つ以上のトレースまたは導体１２２に電気的に接続する。
【００１７】
また、フレキシブル導体１３０が、基板の第１と第２の側１０６、１０８にそれぞれ接続される。フレキシブル導体１３０は単一層であってもよいが、いくつかの実施形態では、図１に示すように、フレキシブル導体１３０は多層フレキシブルテープ（フレックステープ）である。この実施形態では、フレキシブル導体１３０は、フレキシブル導体絶縁層１３６によりフレキシブル導体第２導電層１３４から分離されたフレキシブル導体第１導電層１３２を含む。フレキシブル導体絶縁層１３６は任意のタイプの可撓性絶縁材でよいが、いくつかの実施形態ではその誘電材料としてポリイミドを含む。基板１０４の基板絶縁層１１４における誘電材料と比較し、フレキシブル導体におけるポリイミドは低い誘電率かつ低い損失係数を有する。従って、フレキシブル導体１３０は、マイクロストリップライン設計によりより良好なインピーダンス制御性を有する。
【００１８】
この実施形態では、フレックステープの３つの層１３２、１３４、１３６はすべて、基板の第１の側１０６から基板の第２の側１０８に延在する。また、この実施形態では、フレキシブル導体１３０は基板１０４の少なくとも一つの端部を包み込む。従って、フレキシブル導体１３０は屈曲可能であり、基板の端部の周囲に適合するように形成することができる。これはフレキシブル導体１３０の長さを最小化するのに役立ち、これによりいかなる信号の完全性損失も低減する。フレキシブル導体１３０は、異方性導電性接着剤（ＡＣＡ）テープを用いてフレキシブル導体を基板に接着することにより、あるいはフレキシブル導体を機械的なクリップにより基板に接続することにより等、任意の好適な手段を使用することにより基板１０４に機械的に接続することができる。
【００１９】
いくつかの実施形態では、フレキシブル導体第１導電層１３２は、基板の第２の側１０８のトレースまたは導体１２２を、基板の第１の側１０６のトレースまたは導体１２４に電気的に接続する。従って、半導体デバイスは、１つ以上のワイヤボンド１２８、トレース１２２、フレキシブル導体第１導電層１３２、トレース１２４、および１つ以上の電気的コンタクト１１８を経てＰＣＢ１２０に電気的に接続される。この信号経路は、半導体デバイスの半導体高速インタフェースとＰＣＢ１２０との間で高速信号を伝達するために用いられる。従って、高速信号はビア１１６を介するのではなくフレキシブル導体１３０を介してルーティングされ、これによりビア１１６を介する信号経路に伴う信号完全性問題を回避する。
【００２０】
図示された実施形態では、フレキシブル導体第２導電層１３４はグランドプレーンとして使用することができる。別の実施形態では、フレキシブル導体第１導電層１３２はグランドプレーンとしての役割を果たすことができ、一方、フレキシブル導体第２導電層１３４は高速信号を伝達するために用いられていてよい。この実施形態では、フレキシブル導体第２導電層１３４は、ワイヤボンド１４０を介して半導体デバイス１０２に電気的に接続され、そして別のワイヤボンドまたは他の導体１４２を介して１つ以上の電気的コンタクト１１８に電気的に接続される。あるいは、図４に示すように、半導体デバイスは基板の第２の側１０８のトレースまたは導体４２０にワイヤボンドされ、次に、フレキシブル導体第２導電層４０８にワイヤボンドされる。
【００２１】
さらに別の実施形態では、フレキシブル導体第１および第２導電層１３２、１３４両方が高速信号キャリアとしての役割を果たすことができる。別の実施態様では、フレキシブル導体第１および第２導電層１３２、１３４のいずれかがグランドプレーンとしての役割を果たしてもよく、一方、他の層は高速信号キャリアとしての役割を果たす。
【００２２】
いくつかの実施形態では、半導体デバイス１０２、ワイヤボンド１２８、１２９、および基板の第２の側１０８の少なくとも一部は、成形コンパウンド等により覆われてもよいし、あるいは容器１３８内に封じ込められてもよい。該容器は、装置を保護する絶縁体としての、および／または装置からの熱を放散するヒートシンクまたはスプレッダとしての役割を果たすことができる。
【００２３】
上記説明に照らすと、いくつかの実施形態では、高速信号が半導体高速インタフェース１３１からボンドワイヤに沿って基板第２導電層１１２上の１つ以上のトレースに伝わると理解される。次に、高速信号はフレキシブル導体１３０の導電層から基板の第１の側１０６の端部に伝わる。最終的に、高速信号は最も近いハンダボール１１８を介してＰＣＢ１２０に伝わる。このようにして、高速信号は、パッケージ基板を介して伝わることを回避し、フレキシブル導体１３０を介し、最小のインピーダンス不連続性で伝わる。
【００２４】
図２は別の半導体パッケージ２００の側断面図である。この半導体パッケージ２００は図１に示す半導体パッケージ１００に類似している。但し、この半導体パッケージ２００は基板の周囲を完全に覆ったフレキシブル導体２０２を含む、すなわちフ該レキシブル導体は実質的に基板の第１と第２の側にわたって延在する。この実施形態では、図１に示す半導体パッケージ１００の場合と同様に、半導体デバイス１０２と電気的コンタクト１１８は基板にではなくフレキシブル導体２０２に接続される。ビア２０４、２０６、２０８は、基板および／またはフレキシブル導体２０２の少なくとも一部を介して延在することができる。図１に示した半導体パッケージ１００と同様に、低速信号は基板内のビアおよび／またはフレキシブル導体２０２を介して伝わり、一方、高速信号は基板の端部の周囲のフレキシブル導体導電層に沿って１つ以上の電気的コンタクト１１８に伝わる。
【００２５】
図３は、さらに別の半導体パッケージ３００の側断面図である。この半導体パッケージ３００もまた、図１に示す半導体パッケージ１００に類似している。但し、この半導体パッケージ３００は、半導体デバイス３０２のアクティブ領域が基板に向かって下方に対向して「反転される」フリップチップ設計を含む。図１に示すようにフェースアップにしてワイヤボンド１２８、１２９を使用する代わりに、フリップチップの任意の表面領域を相互接続のために使用することができるが、これは、通常、ハンダ、銅、ニッケル、金またはそれらの合金のメタルバンプまたはボール３０６を介して行われる。これらのボールまたはバンプ３０６は基板上にハンダ付けされ、エポキシ樹脂によりアンダーフィルされる。フリップチップは、ワイヤより短い距離を有する多くの相互接続を可能にするが、これはインダクタンスを大幅に低減する。ボールまたはバンプ３０６の少なくともいくつかは、フレキシブル導体１３０および１つ以上のトレース３０４を介して１つ以上の電気的コンタクトに電気的に接続される半導体高速インタフェースであり、一方、該ボールまたはバンプ３０６の少なくともいくつかは、１つ以上のビア１１６を介して１つ以上の電気的コンタクトに電気的に接続される半導体低速インタフェースである。従って、上記の実施形態と同様に、高速信号はフレキシブル導体１３０を介して、そして基板内のビア１１６を介さずに伝わる。
【００２６】
図４は、他の半導体パッケージ４００の側断面図である。この半導体パッケージ４００もまた、図１に示す半導体パッケージ１００に類似している。但し、この半導体パッケージ４００は、切断されているかまたは連続的でないフレキシブル導体第１導電層４０４を有するフレックステープなどのフレキシブル導体４０２を含む。特に、該フレキシブル導体第１導電層４０４は、基板第１導電層１１０に電気的に接続される第１の部分４２２と、基板第２導電層１１２に電気的に接続される第２の部分４２０とを有する。第１の部分４２２と第２の部分４２０は互いに電気的に接続されなく、例えば、絶縁体またはエアギャップ４１０により分離される。フレキシブル導体４０２は、また、フレキシブル導体絶縁層４０６により第１導電層から分離されたフレキシブル導体第２導電層４０８を含む。フレキシブル導体第２導電層４０８は、第１のワイヤボンド４１２、トレース４２４、第２のワイヤボンド４２６を経て半導体デバイスの高速インタフェースに電気的に接続される。あるいは、フレキシブル導体第２導電層４０８は、１つ以上のワイヤボンド４２８を介して半導体デバイスの高速インタフェースに電気的に直接接続される。
【００２７】
フレキシブル導体第２導電層４０８もまた、第２のワイヤボンドまたは導体４１４を介して１つ以上の電気的コンタクト１１８に電気的に接続される。この実施形態では、基板第１導電層１１０は電源プレーンとしての役割を果たし、一方、基板第２導電層１１２はグランドプレーンとしての役割を果たす（逆もまた同様）。このことは、フレキシブル導体第１導電層４０４が、第１と第２の部分４２２、４２０間のエアギャップのために基板第１および第２導電層を互いに電気的に接続しないので、可能となる。上述の実施形態と同様に、該半導体デバイスの半導体高速インタフェースと電気的コンタクト１１８間の高速通信は、フレキシブル導体４０２の導電層を介して発生する。
【００２８】
図５は別の半導体パッケージ５００の斜位像である。この半導体パッケージ５００は図１に示す半導体パッケージ１００に類似している。半導体パッケージ５００は、基板１０４に接続された半導体デバイス１０２を含む。上述のように、半導体デバイス１０２は、多くの手段を介し電気的コンタクト（同図に図示せず）に電気的に接続することができる。例えば、半導体デバイス１０２は、１つ以上のワイヤボンド５１２を介して基板の第２の側のトレース５１０に電気的に接続することができる。次に、これらのトレースは、１つ以上のビア５２２に電気的に接続することができ、次にこれらのビア５２２は、基板の第１の側の電気的コンタクトに電気的に接続することができる。同様に、半導体デバイス１０２は、また、１つ以上のワイヤボンドを介して１つ以上のビア５１４に電気的に直接接続することができる。
【００２９】
さらに、半導体デバイス１０２は、基板上のトレース５２０に電気的に接続される１つ以上のワイヤボンド５１８を介して電気的コンタクトに電気的に接続することができ、次に基板上のトレース５２０はフレキシブル導体５１６に電気的に接続される。フレキシブル導体５１６は電気的コンタクトに電気的に接続される。同様に、半導体デバイス１０２もまた、ワイヤボンドおよび／またはトレースに第１に接続されることなく、基板１０４の端部を包み込むフレキシブル導体５０８を介して電気的コンタクトに電気的に直接接続することができる。その代わりに、あるいはそれに加え、半導体デバイス１０２は、基板１０４内のスロット５０６を貫通する別のフレキシブル導体５０４を介して電気的コンタクトに電気的に接続することができる。すなわち、フレキシブル導体５０４は、基板の第２の側の近くの半導体デバイスを基板の第１の側の近くの電気的コンタクトに電気的に接続する必要があるのみで、基板１０４の端部を包み込む必要はない。従って、高速信号の数に依存して、フレックステープなどのフレキシブル導体は、複数の場所で半導体に電気的に接続されてもよく、また、基板内のスロットを貫通するだけでなく、基板の任意の端部またはすべての端部を包み込んでもよい。
【００３０】
図６は別の半導体パッケージ６００の側断面図である。このパッケージは、図２と図３に示す半導体パッケージ２００、３００のそれぞれに類似している。半導体パッケージ６００は、基板の周囲を完全に包み込むフレキシブル導体６０２を含む、すなわち、フレキシブル導体は実質的に基板の第１と第２の側にわたって延在する。半導体パッケージ６００は、また、図３に示すフリップチップ半導体デバイス３０２と同様なフリップチップ６０４を含む。ビアは、基板および／またはフレキシブル導体６０２の少なくとも一部を介して延在することができる。上述の半導体パッケージと同様に、低速信号は基板内のビアおよび／またはフレキシブル導体６０４を介して伝わり、一方、高速信号は基板の端部の周囲のフレキシブル導体導電層に沿って１つ以上の電気的コンタクトに伝わる。
【００３１】
図７は、さらに別の半導体パッケージ７００の側断面図である。この半導体パッケージは図１に示す半導体パッケージ１００に類似している。但し、半導体パッケージ７００は、半導体パッケージ７００をマザーボードなどのプリント回路基板（ＰＣＢ）７２０に電気的に直接接続するフレックステープなどのフレキシブル導体７３０を含む。すなわち、フレキシブル導体７３０の一端は、基板に電気的および／または機械的に接続され、その他端はＰＣＢ７２０に電気的および／または機械的に接続される。フレキシブル導体７３０は、ＰＣＢ７２０上に直接ハンダ付けされることによるなど任意の好適な手段によりＰＣＢ７２０に接続してもよいし、あるいは１つ以上の別のワイヤボンドを介してＰＣＢ７２０に電気的に接続してもよい。
【００３２】
上述のように、低速信号は、半導体デバイス７０２から基板内のビア７７６を介し１つ以上の電気的コンタクト７７８上に伝わる。しかしながら、高速信号は、半導体デバイス７０２から、１つ以上のワイヤボンドおよび／または電気的トレースを介してそしてフレキシブル導体を介し、次にＰＣＢ７２０上に直接に伝わる。この設計は、フレキシブル導体−電気的コンタクトインタフェースにおいて、そして電気的コンタクト−ＰＣＢインタフェースにおいて発生し得るいかなるインピーダンス不連続性をもさらに低減する。
【００３３】
図８は、さらに別の半導体パッケージ８００の側断面図である。この半導体パッケージは、図３と図７それぞれに示す半導体パッケージ３００、７００に類似している。半導体パッケージ８００は、実質的に基板の第１の側８０４にわたって延在するフレキシブル導体８３０を含む。半導体パッケージ８００は、また、図３に示すフリップチップ半導体デバイス３０２と同様なフリップチップ８０２を含む。ビアは、基板および／またはフレキシブル導体８３０の少なくとも一部を介して延在することができる。
【００３４】
フレキシブル導体８３０は、半導体パッケージ８００をマザーボードなどのプリント回路基板（ＰＣＢ）８２０に電気的に直接接続する。すなわち、フレキシブル導体８３０の一端は基板に電気的および／または機械的に接続され、その他端はＰＣＢ８２０に電気的および／または機械的に接続される。フレキシブル導体８３０は、ＰＣＢ８２０上に直接ハンダ付けされることによるなど任意の好適な手段によりＰＣＢ８２０に接続されてよいし、あるいは１つ以上の別のワイヤボンドを介してＰＣＢ８２０に電気的に接続されてもよい。
【００３５】
図７に関連して上述した半導体パッケージと同様に、低速信号は半導体デバイス８０２から基板内のビアを介して１つ以上の電気的コンタクト上に伝わる。しかしながら、高速信号は、半導体デバイス８０２からフレキシブル導体８３０を介して直接ＰＣＢ８２０上に伝わる。この設計は、フレキシブル導体−電気的コンタクトインタフェースにおいて、そして電気的コンタクト−ＰＣＢインタフェースにおいて発生し得るすべてのインピーダンス不連続性を低減する。
【００３６】
上記１つ以上の実施形態では、高速信号と、低速またはより低速の信号との両方は、基板の第２の側に接続された半導体デバイスと基板の第１の側上の電気的コンタクトとの間で、１つ以上のフレキシブル導体により搬送されてもよい。
【００３７】
別の実施形態では、上記半導体パッケージは、例えば、論理装置とメモリ装置が単一のパッケージ内で積層されるシステムインパッケージ（ＳｉＰ）装置において使用することができる。
【００３８】
これまでの説明と添付図面は本発明の好ましい実施形態を表わしているが、添付の特許請求の範囲に定義されるような本発明の精神と範囲から逸脱することなく、様々な追加と変形と置換が本明細書内で行なわれ得ることが理解される。特に、本発明は、本発明の精神または本質的特質から逸脱することなく、他の特定の様式、構造、配置、比率において、および他の要素、材料、部品により具現され得ることは当業者にとって明らかである。例えば、半導体デバイスに対する半導体パッケージの寸法の比率は、半導体パッケージがチップスケールパッケージ（ＣＳＰ）となるように異なってもよく、ここでは半導体パッケージは、半導体デバイス自体よりわずかに大きい容器である。例えば、半導体パッケージは、半導体デバイス自体の寸法の１．２倍以下であってもよい。従って、ここに開示された実施形態は、あらゆる点で例示的であって限定的でないと考えるべきであり、本発明の範囲は、添付された特許請求の範囲により示されており、これまでの説明に限定されるものではない。
【技術分野】
【０００１】
本明細書で開示される実施形態は、半導体デバイスに関し、特に、高速信号と低速信号とを半導体とマザーボードとの間で別個にルーティングするシステムと方法に関する。
【背景技術】
【０００２】
コンピュータシステムが進化するにつれて、速度および性能の向上に対する要求も進化する。半導体パッケージ（集積回路（ＩＣ）またはチップパッケージとしても知られる）は、システム性能に重要な影響を与え続けているため、パッケージングデザインもまた、性能の向上に対する要求に対応するために進化し続けてきた。実際、システム周波数とエッジレート速度が高くなるにつれ、パッケージの影響はますます重要になってきた。これらのパッケージの影響は、パッケージを設計する際、システム設計者に多くの課題を与える。例えば、システム設計者は、半導体−基板間インタフェース、基板自体、および基板−ＰＣＢ間（プリント回路基板）インタフェースにおいて、トレースインピーダンス、クロストーク、スキュー、および主としてインピーダンス不連続性を考慮する必要がある。
【０００３】
ボールグリッドアレイ（ＢＧＡ）パッケージにおける半導体−基板間インタフェースは、通常、ボンディングワイヤまたはフリップチップバンプによって行なわれる。これは半導体−基板間インタフェースにおけるインピーダンス不連続性を生成するが、このインピーダンス不連続性は、低いバンプ高または短いワイヤ長により最小化することができる。同様に、基板−ＰＣＢ基板間インタフェースにおけるハンダボールは、また、インピーダンス不連続性を引き起こすが、これは基板上および／またはＰＣＢ上にアンチパッドを使用することにより制御することができる。しかしながら、これらの低いバンプ高、短いワイヤ長、またはアンチパッドは、設計複雑性を増し、いくつかのパッケージ構造に対し好適ではないと考えられる。
【０００４】
さらに、従来の低価格なラミネート基板において使用されるビアと誘電材料は、また、高速シグナリングに対する問題を生じさせる。例えば、多層基板を貫通して延在するスルーホールビアは、しばしば未使用部分を形成するか、あるいは寄生容量を加え信号反射を生じさせるスタブを形成し、これらは両方とも信号品質を低下させる。ビアのスタブ部分を減らすためにはバックドリルおよび他の技術を使用することができるが、このような努力は製作コストをさらに増加させ、また、いくつかのパッケージ構造に対しては、好適または可能でないかもしれない。つい最近では、高速信号に対するインピーダンス不連続性を制御するために、小さなビアを有するセラミック基板、あるいは調整可能なビルドアップ層と小さなビアとを有する基板がＢＧＡパッケージにおいて使用されてきた。しかしながら、これらの新しい基板は、通常、非常に高価である。従って、現在の基板は、低性能で低コストか、あるいは高性能で高コストかのいずれかである。従って、半導体パッケージにおいて使用される高性能であるが低コストな基板は非常に望ましいであろう。
【０００５】
また、現在のパッケージ設計は高速信号と低速信号の両方を含むことができるが、信号のすべてが高速信号に対して払われる詳細な設計配慮を必要とするものではない。従って、高速信号に対するパッケージの影響のみに対処するシステムが非常に望ましいであろう。
【図面の簡単な説明】
【０００６】
【図１】本発明の実施形態による、半導体パッケージの側断面図である。
【図２】本発明の別の実施形態による、別の半導体パッケージの側断面図である。
【図３】本発明のさらに別の実施形態による、さらに別の半導体パッケージの側断面図である。
【図４】本発明の他の実施形態による、他の半導体パッケージの側断面図である。
【図５】本発明の別の実施形態による、別の半導体パッケージの斜位像である。
【図６】本発明の別の実施形態による、別の半導体パッケージの側断面図である。
【図７】本発明のさらに別の実施形態による、さらに別の半導体パッケージの側断面図である。
【図８】本発明の他の実施形態による、他の半導体パッケージの側断面図である。
【発明を実施するための最良の形態】
【０００７】
本発明の性質と目的をよりよく理解するためには、添付図面と併せて以下の詳細な説明を参照すべきである。
【０００８】
同じ参照符号は、添付図面のいくつかの図にわたって同じまたは類似の部品を指す。
【０００９】
以下の説明では様々な半導体パッケージを詳述する。いくつかの実施形態では、本半導体パッケージは、基板、少なくとも一つの電気的コンタクト、半導体デバイス、および少なくとも一つのフレキシブル導体を含む。該基板は、基板の第１の側と、対向する基板の第２の側とを有する。少なくとも一つの電気的コンタクトは基板の第１の側で基板に機械的に接続され、一方、該半導体デバイスは基板の第２の側で基板に機械的に接続される。いくつかの実施形態では、電気的コンタクトはハンダボール、ハンダランドまたはピンである。
【００１０】
少なくとも一つのフレキシブル導体が、該半導体デバイスおよび少なくとも一つの電気的コンタクトに電気的に接続される。いくつかの実施形態では、半導体パッケージは、また、基板の第２の側上に少なくとも一つの電気的トレースを含む。これらの実施形態では、該半導体デバイスと少なくとも一つのフレキシブル導体とは、少なくとも一つの電気的トレースに電気的に接続される。該半導体デバイスは、また、基板の第２の側から基板の第１の側へ基板を貫通する１つ以上のビアを介して電気的コンタクトに電気的に接続することができる。
【００１１】
様々な半導体パッケージはすべて、低速信号と高速信号を別々に処理する。例えば、低速信号は、半導体デバイス上の半導体低速インタフェースから１つ以上のワイヤボンドに、１つ以上のワイヤボンドから１つ以上のビアに、該ビアから１つ以上のハンダボールに、そして該ハンダボールからＰＣＢに伝わる（逆も同様）。低速信号とは異なり、高速信号は、半導体デバイス上の半導体高速インタフェースから１つ以上のワイヤボンドに、該ワイヤボンドから基板の第２の側上の１つ以上のマイクロのストリップ導体に、該導体からフレックステープに、そして該フレックステープからハンダボールに伝わる（逆もまた同様）。それ故、高速信号はビアを貫通することを避け、これにより、ビアを起因とするインピーダンス不連続性、寄生容量、および望ましくない信号反射を低減する。いくつかの実施形態では、高速信号は１ＧＨｚ以上の周波数で伝わる電気信号である。
【００１２】
図１は半導体パッケージ１００の側断面図である。半導体パッケージ１００は、基板１０４上に搭載された半導体デバイス１０２を含む。基板１０４は、実質的に平面であり、基板の第１の側１０６および対向する基板の第２の側１０８を有する。いくつかの実施形態では基板１０４は多層ラミネート回路基板である。図１に示す実施形態では、基板は、基板絶縁層１１４により基板第２導電層１１２から分離された基板第１導電層１１０を有する。基板導電層１１０、１１２は、銅等からなるトレースパターンを形成することができる。例えば、少なくとも一つの導体またはトレース１２２を基板の第２の側１０８に形成することができ、そして少なくとも一つの導体またはトレース１２４を基板の第１の側１０６に形成することができる。
【００１３】
絶縁層は、ＦＲ４（Ｆｌａｍｅ Ｒｅｔａｒｄａｎｔ ４：難燃剤）等から構成することができる。さらに、１つ以上のビア１１６は、例えば、第１および第２導電層１１０、１１２を電気的に接続するために、少なくとも部分的に基板を貫通する導通経路を形成することができる。ビアは、２つ以上の層が相互に接続する適切な場所に基板を貫通して穴を空け、銅が穴を貫通して流れるようにする等により、任意の好適な技術により形成することができる。銅は、穴の両側のみを覆ってもよいし、あるいは穴全体を埋めてもよい。
【００１４】
本半導体パッケージは、また、基板の第１の側１０６に機械的に接続された１つ以上の電気的コンタクト１１８を含むことができる。いくつかの実施形態では、これらの電気的コンタクトは、ハンダボール、ハンダランドまたはピンの配列であってよく、ここではハンダボールが半導体パッケージとプリント回路基板間の接点を提供する。図１に示す実施形態では、これらの電気的コンタクト１１８は基板第１導電層１１０に電気的に接続される。半導体パッケージ１００が取り付けられるとき、電気的コンタクト１１８はプリント回路基板（ＰＣＢ）１２０に電気的および／または機械的に接続される。
【００１５】
半導体デバイス１０２は基板の第２の側１０８に機械的に接続される。いくつかの実施形態では、半導体デバイス１０２はダイ取り付け接着剤層１２６を介し基板の第２の側１０８に機械的に接続される。このダイ取り付け接着剤層１２６は、特定のアプリケーションに依存して熱的伝導性または電気的伝導性であってもよいしそうでなくてもよい。図１に示す実施形態では、第１のワイヤボンド１２８は半導体デバイスの半導体高速インタフェース１３１に電気的に接続される。同様に、第２のワイヤボンド１２９は半導体デバイスの半導体低速インタフェース１３３に電気的に接続される。ワイヤボンドは、一端で裸の半導体デバイスの電気的コンタクトパッドに接着されるとともに、他端で半導体パッケージ基板の金属リードに接着される金属配線（通常、アルミまたは金）を使用する。半導体デバイス１０２を基板の第２の側１０８（図１）で電気的トレースまたは導体５１０に電気的に接続するワイヤボンド５１２の一例を図５に示す。
【００１６】
図１に示す実施形態では、少なくとも一つの第２のワイヤボンド１２９は、半導体デバイス１０２の半導体低速インタフェース１３３を基板第２導電層１１２に電気的に接続する。次に、少なくとも導電層１１２の一部は、１つ以上のビア１１６を介して１つ以上の電気的コンタクト１１８に電気的に接続される。該ビアを介した半導体デバイス１０２と電気的コンタクト１１８間のこの電気的接続は、ビアを介して低速信号をルーティングできるようにし、これにより低速信号をルーティングするために低コストの基板が使用できるようにする。また、この実施形態では、少なくとも第１のワイヤボンド１２８は、半導体デバイス１０２の半導体高速インタフェース１３１を基板の第２の側１０８の１つ以上のトレースまたは導体１２２に電気的に接続する。
【００１７】
また、フレキシブル導体１３０が、基板の第１と第２の側１０６、１０８にそれぞれ接続される。フレキシブル導体１３０は単一層であってもよいが、いくつかの実施形態では、図１に示すように、フレキシブル導体１３０は多層フレキシブルテープ（フレックステープ）である。この実施形態では、フレキシブル導体１３０は、フレキシブル導体絶縁層１３６によりフレキシブル導体第２導電層１３４から分離されたフレキシブル導体第１導電層１３２を含む。フレキシブル導体絶縁層１３６は任意のタイプの可撓性絶縁材でよいが、いくつかの実施形態ではその誘電材料としてポリイミドを含む。基板１０４の基板絶縁層１１４における誘電材料と比較し、フレキシブル導体におけるポリイミドは低い誘電率かつ低い損失係数を有する。従って、フレキシブル導体１３０は、マイクロストリップライン設計によりより良好なインピーダンス制御性を有する。
【００１８】
この実施形態では、フレックステープの３つの層１３２、１３４、１３６はすべて、基板の第１の側１０６から基板の第２の側１０８に延在する。また、この実施形態では、フレキシブル導体１３０は基板１０４の少なくとも一つの端部を包み込む。従って、フレキシブル導体１３０は屈曲可能であり、基板の端部の周囲に適合するように形成することができる。これはフレキシブル導体１３０の長さを最小化するのに役立ち、これによりいかなる信号の完全性損失も低減する。フレキシブル導体１３０は、異方性導電性接着剤（ＡＣＡ）テープを用いてフレキシブル導体を基板に接着することにより、あるいはフレキシブル導体を機械的なクリップにより基板に接続することにより等、任意の好適な手段を使用することにより基板１０４に機械的に接続することができる。
【００１９】
いくつかの実施形態では、フレキシブル導体第１導電層１３２は、基板の第２の側１０８のトレースまたは導体１２２を、基板の第１の側１０６のトレースまたは導体１２４に電気的に接続する。従って、半導体デバイスは、１つ以上のワイヤボンド１２８、トレース１２２、フレキシブル導体第１導電層１３２、トレース１２４、および１つ以上の電気的コンタクト１１８を経てＰＣＢ１２０に電気的に接続される。この信号経路は、半導体デバイスの半導体高速インタフェースとＰＣＢ１２０との間で高速信号を伝達するために用いられる。従って、高速信号はビア１１６を介するのではなくフレキシブル導体１３０を介してルーティングされ、これによりビア１１６を介する信号経路に伴う信号完全性問題を回避する。
【００２０】
図示された実施形態では、フレキシブル導体第２導電層１３４はグランドプレーンとして使用することができる。別の実施形態では、フレキシブル導体第１導電層１３２はグランドプレーンとしての役割を果たすことができ、一方、フレキシブル導体第２導電層１３４は高速信号を伝達するために用いられていてよい。この実施形態では、フレキシブル導体第２導電層１３４は、ワイヤボンド１４０を介して半導体デバイス１０２に電気的に接続され、そして別のワイヤボンドまたは他の導体１４２を介して１つ以上の電気的コンタクト１１８に電気的に接続される。あるいは、図４に示すように、半導体デバイスは基板の第２の側１０８のトレースまたは導体４２０にワイヤボンドされ、次に、フレキシブル導体第２導電層４０８にワイヤボンドされる。
【００２１】
さらに別の実施形態では、フレキシブル導体第１および第２導電層１３２、１３４両方が高速信号キャリアとしての役割を果たすことができる。別の実施態様では、フレキシブル導体第１および第２導電層１３２、１３４のいずれかがグランドプレーンとしての役割を果たしてもよく、一方、他の層は高速信号キャリアとしての役割を果たす。
【００２２】
いくつかの実施形態では、半導体デバイス１０２、ワイヤボンド１２８、１２９、および基板の第２の側１０８の少なくとも一部は、成形コンパウンド等により覆われてもよいし、あるいは容器１３８内に封じ込められてもよい。該容器は、装置を保護する絶縁体としての、および／または装置からの熱を放散するヒートシンクまたはスプレッダとしての役割を果たすことができる。
【００２３】
上記説明に照らすと、いくつかの実施形態では、高速信号が半導体高速インタフェース１３１からボンドワイヤに沿って基板第２導電層１１２上の１つ以上のトレースに伝わると理解される。次に、高速信号はフレキシブル導体１３０の導電層から基板の第１の側１０６の端部に伝わる。最終的に、高速信号は最も近いハンダボール１１８を介してＰＣＢ１２０に伝わる。このようにして、高速信号は、パッケージ基板を介して伝わることを回避し、フレキシブル導体１３０を介し、最小のインピーダンス不連続性で伝わる。
【００２４】
図２は別の半導体パッケージ２００の側断面図である。この半導体パッケージ２００は図１に示す半導体パッケージ１００に類似している。但し、この半導体パッケージ２００は基板の周囲を完全に覆ったフレキシブル導体２０２を含む、すなわちフ該レキシブル導体は実質的に基板の第１と第２の側にわたって延在する。この実施形態では、図１に示す半導体パッケージ１００の場合と同様に、半導体デバイス１０２と電気的コンタクト１１８は基板にではなくフレキシブル導体２０２に接続される。ビア２０４、２０６、２０８は、基板および／またはフレキシブル導体２０２の少なくとも一部を介して延在することができる。図１に示した半導体パッケージ１００と同様に、低速信号は基板内のビアおよび／またはフレキシブル導体２０２を介して伝わり、一方、高速信号は基板の端部の周囲のフレキシブル導体導電層に沿って１つ以上の電気的コンタクト１１８に伝わる。
【００２５】
図３は、さらに別の半導体パッケージ３００の側断面図である。この半導体パッケージ３００もまた、図１に示す半導体パッケージ１００に類似している。但し、この半導体パッケージ３００は、半導体デバイス３０２のアクティブ領域が基板に向かって下方に対向して「反転される」フリップチップ設計を含む。図１に示すようにフェースアップにしてワイヤボンド１２８、１２９を使用する代わりに、フリップチップの任意の表面領域を相互接続のために使用することができるが、これは、通常、ハンダ、銅、ニッケル、金またはそれらの合金のメタルバンプまたはボール３０６を介して行われる。これらのボールまたはバンプ３０６は基板上にハンダ付けされ、エポキシ樹脂によりアンダーフィルされる。フリップチップは、ワイヤより短い距離を有する多くの相互接続を可能にするが、これはインダクタンスを大幅に低減する。ボールまたはバンプ３０６の少なくともいくつかは、フレキシブル導体１３０および１つ以上のトレース３０４を介して１つ以上の電気的コンタクトに電気的に接続される半導体高速インタフェースであり、一方、該ボールまたはバンプ３０６の少なくともいくつかは、１つ以上のビア１１６を介して１つ以上の電気的コンタクトに電気的に接続される半導体低速インタフェースである。従って、上記の実施形態と同様に、高速信号はフレキシブル導体１３０を介して、そして基板内のビア１１６を介さずに伝わる。
【００２６】
図４は、他の半導体パッケージ４００の側断面図である。この半導体パッケージ４００もまた、図１に示す半導体パッケージ１００に類似している。但し、この半導体パッケージ４００は、切断されているかまたは連続的でないフレキシブル導体第１導電層４０４を有するフレックステープなどのフレキシブル導体４０２を含む。特に、該フレキシブル導体第１導電層４０４は、基板第１導電層１１０に電気的に接続される第１の部分４２２と、基板第２導電層１１２に電気的に接続される第２の部分４２０とを有する。第１の部分４２２と第２の部分４２０は互いに電気的に接続されなく、例えば、絶縁体またはエアギャップ４１０により分離される。フレキシブル導体４０２は、また、フレキシブル導体絶縁層４０６により第１導電層から分離されたフレキシブル導体第２導電層４０８を含む。フレキシブル導体第２導電層４０８は、第１のワイヤボンド４１２、トレース４２４、第２のワイヤボンド４２６を経て半導体デバイスの高速インタフェースに電気的に接続される。あるいは、フレキシブル導体第２導電層４０８は、１つ以上のワイヤボンド４２８を介して半導体デバイスの高速インタフェースに電気的に直接接続される。
【００２７】
フレキシブル導体第２導電層４０８もまた、第２のワイヤボンドまたは導体４１４を介して１つ以上の電気的コンタクト１１８に電気的に接続される。この実施形態では、基板第１導電層１１０は電源プレーンとしての役割を果たし、一方、基板第２導電層１１２はグランドプレーンとしての役割を果たす（逆もまた同様）。このことは、フレキシブル導体第１導電層４０４が、第１と第２の部分４２２、４２０間のエアギャップのために基板第１および第２導電層を互いに電気的に接続しないので、可能となる。上述の実施形態と同様に、該半導体デバイスの半導体高速インタフェースと電気的コンタクト１１８間の高速通信は、フレキシブル導体４０２の導電層を介して発生する。
【００２８】
図５は別の半導体パッケージ５００の斜位像である。この半導体パッケージ５００は図１に示す半導体パッケージ１００に類似している。半導体パッケージ５００は、基板１０４に接続された半導体デバイス１０２を含む。上述のように、半導体デバイス１０２は、多くの手段を介し電気的コンタクト（同図に図示せず）に電気的に接続することができる。例えば、半導体デバイス１０２は、１つ以上のワイヤボンド５１２を介して基板の第２の側のトレース５１０に電気的に接続することができる。次に、これらのトレースは、１つ以上のビア５２２に電気的に接続することができ、次にこれらのビア５２２は、基板の第１の側の電気的コンタクトに電気的に接続することができる。同様に、半導体デバイス１０２は、また、１つ以上のワイヤボンドを介して１つ以上のビア５１４に電気的に直接接続することができる。
【００２９】
さらに、半導体デバイス１０２は、基板上のトレース５２０に電気的に接続される１つ以上のワイヤボンド５１８を介して電気的コンタクトに電気的に接続することができ、次に基板上のトレース５２０はフレキシブル導体５１６に電気的に接続される。フレキシブル導体５１６は電気的コンタクトに電気的に接続される。同様に、半導体デバイス１０２もまた、ワイヤボンドおよび／またはトレースに第１に接続されることなく、基板１０４の端部を包み込むフレキシブル導体５０８を介して電気的コンタクトに電気的に直接接続することができる。その代わりに、あるいはそれに加え、半導体デバイス１０２は、基板１０４内のスロット５０６を貫通する別のフレキシブル導体５０４を介して電気的コンタクトに電気的に接続することができる。すなわち、フレキシブル導体５０４は、基板の第２の側の近くの半導体デバイスを基板の第１の側の近くの電気的コンタクトに電気的に接続する必要があるのみで、基板１０４の端部を包み込む必要はない。従って、高速信号の数に依存して、フレックステープなどのフレキシブル導体は、複数の場所で半導体に電気的に接続されてもよく、また、基板内のスロットを貫通するだけでなく、基板の任意の端部またはすべての端部を包み込んでもよい。
【００３０】
図６は別の半導体パッケージ６００の側断面図である。このパッケージは、図２と図３に示す半導体パッケージ２００、３００のそれぞれに類似している。半導体パッケージ６００は、基板の周囲を完全に包み込むフレキシブル導体６０２を含む、すなわち、フレキシブル導体は実質的に基板の第１と第２の側にわたって延在する。半導体パッケージ６００は、また、図３に示すフリップチップ半導体デバイス３０２と同様なフリップチップ６０４を含む。ビアは、基板および／またはフレキシブル導体６０２の少なくとも一部を介して延在することができる。上述の半導体パッケージと同様に、低速信号は基板内のビアおよび／またはフレキシブル導体６０４を介して伝わり、一方、高速信号は基板の端部の周囲のフレキシブル導体導電層に沿って１つ以上の電気的コンタクトに伝わる。
【００３１】
図７は、さらに別の半導体パッケージ７００の側断面図である。この半導体パッケージは図１に示す半導体パッケージ１００に類似している。但し、半導体パッケージ７００は、半導体パッケージ７００をマザーボードなどのプリント回路基板（ＰＣＢ）７２０に電気的に直接接続するフレックステープなどのフレキシブル導体７３０を含む。すなわち、フレキシブル導体７３０の一端は、基板に電気的および／または機械的に接続され、その他端はＰＣＢ７２０に電気的および／または機械的に接続される。フレキシブル導体７３０は、ＰＣＢ７２０上に直接ハンダ付けされることによるなど任意の好適な手段によりＰＣＢ７２０に接続してもよいし、あるいは１つ以上の別のワイヤボンドを介してＰＣＢ７２０に電気的に接続してもよい。
【００３２】
上述のように、低速信号は、半導体デバイス７０２から基板内のビア７７６を介し１つ以上の電気的コンタクト７７８上に伝わる。しかしながら、高速信号は、半導体デバイス７０２から、１つ以上のワイヤボンドおよび／または電気的トレースを介してそしてフレキシブル導体を介し、次にＰＣＢ７２０上に直接に伝わる。この設計は、フレキシブル導体−電気的コンタクトインタフェースにおいて、そして電気的コンタクト−ＰＣＢインタフェースにおいて発生し得るいかなるインピーダンス不連続性をもさらに低減する。
【００３３】
図８は、さらに別の半導体パッケージ８００の側断面図である。この半導体パッケージは、図３と図７それぞれに示す半導体パッケージ３００、７００に類似している。半導体パッケージ８００は、実質的に基板の第１の側８０４にわたって延在するフレキシブル導体８３０を含む。半導体パッケージ８００は、また、図３に示すフリップチップ半導体デバイス３０２と同様なフリップチップ８０２を含む。ビアは、基板および／またはフレキシブル導体８３０の少なくとも一部を介して延在することができる。
【００３４】
フレキシブル導体８３０は、半導体パッケージ８００をマザーボードなどのプリント回路基板（ＰＣＢ）８２０に電気的に直接接続する。すなわち、フレキシブル導体８３０の一端は基板に電気的および／または機械的に接続され、その他端はＰＣＢ８２０に電気的および／または機械的に接続される。フレキシブル導体８３０は、ＰＣＢ８２０上に直接ハンダ付けされることによるなど任意の好適な手段によりＰＣＢ８２０に接続されてよいし、あるいは１つ以上の別のワイヤボンドを介してＰＣＢ８２０に電気的に接続されてもよい。
【００３５】
図７に関連して上述した半導体パッケージと同様に、低速信号は半導体デバイス８０２から基板内のビアを介して１つ以上の電気的コンタクト上に伝わる。しかしながら、高速信号は、半導体デバイス８０２からフレキシブル導体８３０を介して直接ＰＣＢ８２０上に伝わる。この設計は、フレキシブル導体−電気的コンタクトインタフェースにおいて、そして電気的コンタクト−ＰＣＢインタフェースにおいて発生し得るすべてのインピーダンス不連続性を低減する。
【００３６】
上記１つ以上の実施形態では、高速信号と、低速またはより低速の信号との両方は、基板の第２の側に接続された半導体デバイスと基板の第１の側上の電気的コンタクトとの間で、１つ以上のフレキシブル導体により搬送されてもよい。
【００３７】
別の実施形態では、上記半導体パッケージは、例えば、論理装置とメモリ装置が単一のパッケージ内で積層されるシステムインパッケージ（ＳｉＰ）装置において使用することができる。
【００３８】
これまでの説明と添付図面は本発明の好ましい実施形態を表わしているが、添付の特許請求の範囲に定義されるような本発明の精神と範囲から逸脱することなく、様々な追加と変形と置換が本明細書内で行なわれ得ることが理解される。特に、本発明は、本発明の精神または本質的特質から逸脱することなく、他の特定の様式、構造、配置、比率において、および他の要素、材料、部品により具現され得ることは当業者にとって明らかである。例えば、半導体デバイスに対する半導体パッケージの寸法の比率は、半導体パッケージがチップスケールパッケージ（ＣＳＰ）となるように異なってもよく、ここでは半導体パッケージは、半導体デバイス自体よりわずかに大きい容器である。例えば、半導体パッケージは、半導体デバイス自体の寸法の１．２倍以下であってもよい。従って、ここに開示された実施形態は、あらゆる点で例示的であって限定的でないと考えるべきであり、本発明の範囲は、添付された特許請求の範囲により示されており、これまでの説明に限定されるものではない。
【特許請求の範囲】
【請求項１】
基板の第１の側および対向する基板の第２の側を有する基板と、
前記基板の第１の側で前記基板に接続された複数の電気的コンタクトと、
前記基板の第２の側で前記基板に接続された半導体デバイスと、
前記半導体デバイスと、前記電気的コンタクトの少なくとも一つとに電気的に接続された少なくとも一つのフレキシブル導体と、
を含む、半導体パッケージ。
【請求項２】
前記基板は、少なくとも部分的に前記基板を貫通して延在する１つ以上のビアを画定する、請求項１に記載の半導体パッケージ。
【請求項３】
前記半導体デバイスは、前記ビアの少なくとも一つを介して前記電気的コンタクトの少なくとも一つに電気的に接続された少なくとも一つの半導体低速インタフェースを含む、請求項２に記載の半導体パッケージ。
【請求項４】
前記半導体デバイスは、前記少なくとも一つのフレキシブル導体に電気的に接続された少なくとも一つの半導体高速インタフェースを含む、請求項１に記載の半導体パッケージ。
【請求項５】
前記基板の第２の側上の少なくとも一つの電気的トレースをさらに含み、前記半導体デバイスと前記少なくとも一つのフレキシブル導体は、１つ以上のワイヤボンドを介して前記少なくとも一つの電気的トレースに電気的に接続される、請求項１に記載の半導体パッケージ。
【請求項６】
前記半導体デバイスは、１つ以上のワイヤボンドを介して前記少なくとも一つのフレキシブル導体に電気的に接続される、請求項１に記載の半導体パッケージ。
【請求項７】
前記基板は多層ラミネート回路基板である、請求項１に記載の半導体パッケージ。
【請求項８】
前記基板は、前記基板の第１の側の基板第１導電層と前記基板の第２の側の基板第２導電層とを有し、前記基板第１導電層と前記基板第２導電層は、基板絶縁層により分離される、請求項１に記載の半導体パッケージ。
【請求項９】
前記電気的コンタクトは、ハンダボール、ハンダランドまたはピンの配列を含む、請求項１に記載の半導体パッケージ。
【請求項１０】
前記半導体デバイスは、ダイ取り付け接着剤層を介して前記基板に機械的に接続される、請求項１に記載の半導体パッケージ。
【請求項１１】
前記少なくとも一つのフレキシブル導体は、前記基板に機械的に接続される、請求項１に記載の半導体パッケージ。
【請求項１２】
前記少なくとも一つのフレキシブル導体は、前記基板の第１の側と前記基板の第２の側との間で前記基板の端部を包み込む、請求項１に記載の半導体パッケージ。
【請求項１３】
前記少なくとも一つのフレキシブル導体は、フレキシブルテープ（フレックステープ）である、請求項１に記載の半導体パッケージ。
【請求項１４】
前記フレキシブル導体は、フレキシブル導体絶縁層により分離された少なくとも２つのフレキシブル導体導電層を含む、請求項１に記載の半導体パッケージ。
【請求項１５】
前記フレキシブル導体導電層の少なくとも一つは、前記半導体デバイスと、前記電気的コンタクトの少なくとも一つとに電気的に接続される、請求項１４に記載の半導体パッケージ。
【請求項１６】
前記フレキシブル導体導電層の少なくとも一つはグランドプレーンとしての役割を果たす、請求項１４に記載の半導体パッケージ。
【請求項１７】
前記フレキシブル導体は、
前記半導体デバイスの半導体高速インタフェースと、前記電気的コンタクトの少なくとも一つとに電気的に接続されたフレキシブル導体第１導電層と、
グランドプレーンとしての役割を果たすように構成されたフレキシブル導体第２導電層と、
前記フレキシブル導体第１導電層と前記フレキシブル導体第２導電層とを分離するフレキシブルテープ絶縁層と、
を含む、請求項１に記載の半導体パッケージ。
【請求項１８】
前記フレキシブル導体は、
前記基板の第１の側の第１の部分におけるフレキシブル導体グランドプレーンと前記基板の第１の側の第２の部分におけるフレキシブル導体電源プレーンとを含み、前記フレキシブル導体グランドプレーンは前記フレキシブル導体電源プレーンに電気的に接続されていない、フレキシブル導体第１導電層と、
前記半導体デバイスの半導体高速インタフェースと、前記電気的コンタクトの少なくとも一つとに電気的に接続されたフレキシブル導体第２導電層と、
前記フレキシブル導体第１導電層と前記フレキシブル導体第２導電層とを分離するフレキシブル導体絶縁層と、
を含む、請求項１に記載の半導体パッケージ。
【請求項１９】
基板の第１の側および対向する基板の第２の側と、前記基板を少なくとも部分的に貫通して延在する少なくとも一つのビアと、を画定する基板と、
前記基板の第１の側で前記基板に接続された少なくとも第１および第２の電気的コンタクトと、
前記基板の第２の側で前記基板に接続された半導体デバイスと、
を含み、
前記半導体デバイスは、
前記ビアを介して前記第１の電気的コンタクトに電気的に接続された半導体低速インタフェースと、
半導体高速インタフェースと、
前記半導体高速インタフェースを前記第２の電気的コンタクトに電気的に接続するフレキシブルテープと、
を含む、半導体パッケージ。
【請求項２０】
前記半導体高速インタフェースは、１つ以上のワイヤボンドを介して前記フレキシブルテープに電気的に接続される、請求項１９に記載の半導体パッケージ。
【請求項２１】
前記基板は多層ラミネート回路基板である、請求項１９に記載の半導体パッケージ。
【請求項２２】
前記基板は、前記基板の第１の側の基板第１導電層と前記基板の第２の側の基板第２導電層とを有し、前記基板第１導電層と前記基板第２導電層は基板絶縁層により分離される、請求項１９に記載の半導体パッケージ。
【請求項２３】
前記第１および第２の電気的コンタクトは、ハンダボールまたはバンプの配列を含む、請求項１９に記載の半導体パッケージ。
【請求項２４】
前記半導体デバイスは、ダイ取り付け接着剤層を介して前記基板の第２の側に機械的に接続される、請求項１９に記載の半導体パッケージ。
【請求項２５】
前記少なくとも一つのフレキシブル導体は、前記基板に機械的に接続される、請求項１９に記載の半導体パッケージ。
【請求項２６】
前記少なくとも一つのフレキシブル導体は、前記基板の第１の側と前記基板の第２の側との間で前記基板の端部を包み込む、請求項１９に記載の半導体パッケージ。
【請求項２７】
前記半導体高速インタフェースを前記基板の第１の側の複数の電気的コンタクトに電気的に接続する複数のストリップのフレキシブルテープをさらに含む、請求項１９に記載の半導体パッケージ。
【請求項２８】
前記フレキシブル導体は、フレキシブル導体絶縁層により分離された少なくとも２つのフレキシブル導体導電層を含む、請求項１９に記載の半導体パッケージ。
【請求項２９】
前記フレキシブル導体導電層の少なくとも一つは、前記半導体高速インタフェースと前記第２の電気的コンタクトとに電気的に接続される、請求項２８に記載の半導体パッケージ。
【請求項３０】
前記フレキシブル導体導電層の少なくとも一つは、グランドプレーンとしての役割を果たす、請求項２８に記載の半導体パッケージ。
【請求項３１】
前記フレキシブル導体は、
前記半導体高速インタフェースと前記第２の電気的コンタクトとに電気的に接続されたフレキシブル導体第１導電層と、
グランドプレーンとしての役割を果たすように構成されたフレキシブル導体第２導電層と、
前記フレキシブル導体第１導電層と前記フレキシブル導体第２導電層とを分離するフレキシブルテープ絶縁層と、
を含む、請求項１９に記載の半導体パッケージ。
【請求項３２】
前記フレキシブル導体は、
前記基板の第１の側の第１の部分のフレキシブル導体グランドプレーンと前記基板の第１の側の第２の部分のフレキシブル導体電源プレーンとを含み、前記フレキシブル導体グランドプレーンは前記フレキシブル導体電源プレーンに電気的に接続されていない、フレキシブル導体第１導電層と、
前記半導体高速インタフェースと、前記第２の電気的コンタクトの少なくとも一つとに電気的に接続されたフレキシブル導体第２導電層と、
前記フレキシブル導体第１導電層と前記フレキシブル導体第２導電層とを分離するフレキシブル導体絶縁層と、
を含む、請求項１９に記載の半導体パッケージ。
【請求項３３】
対向した第１と第２の側を有するとともに、少なくとも部分的にこれらを貫通して延在するビアを画定する基板と、
前記基板の第１の側に接続された第１および第２の電気的コンタクトと、
前記基板の第１の側から前記基板の第２の側へ延在するとともに、前記第１の電気的コンタクトに電気的に接続されたフレキシブルテープと、
前記基板の第２の側に接続された半導体デバイスであって、前記ビアを介して前記第２の電気的コンタクトに電気的に接続された半導体低速インタフェースと、前記フレキシブルテープに電気的に接続された半導体高速インタフェースとを含む、半導体デバイスと、
を含む、半導体パッケージ。
【請求項３４】
プリント回路基板と、
前記プリント回路基板に電気的にかつ機械的に接続された１つ以上の半導体パッケージと、
を含む高速信号と低速信号をルーティングするためのシステムであって、前記１つ以上の半導体デバイスのそれぞれは、
対向した第１および第２の側を有するとともに、少なくとも部分的にこれらを貫通して延在するビアを画定する基板と、
前記基板の第１の側に接続された少なくとも第１および第２の電気的コンタクトと、
前記基板の第１の側から前記基板の第２の側へ延在するとともに、前記第１の電気的コンタクトに電気的に接続されたフレキシブルテープと、
前記基板の第２の側に接続された半導体デバイスであって、前記ビアを介して前記第２の電気的コンタクトに電気的に接続された半導体低速インタフェースと、前記フレキシブルテープに電気的に接続された半導体高速インタフェースとを含む、半導体デバイスと、を含む、
システム。
【請求項３５】
プリント回路基板と、
前記プリント回路基板に電気的かつ機械的に接続された１つ以上の半導体パッケージと、
を含む、高速信号と低速信号をルーティングするためのシステムであって、前記１つ以上の半導体デバイスのそれぞれは、
対向した第１および第２の側を有するとともに、少なくとも部分的にこれらを貫通して延在するビアを画定する基板と、
前記基板の第２の側に接続された半導体デバイスであって、半導体低速インタフェースと半導体高速インタフェースとを含む、半導体デバイスと、
前記基板の第１の側に接続されるとともに、前記ビアを介して前記低速インタフェースに電気的に接続された少なくとも一つの電気的コンタクトと、
前記高速インタフェースを前記プリント回路基板に電気的に接続するフレキシブルテープと、を含む、
システム。
【請求項３６】
フレキシブル導体と、半導体デバイスから分離された複数の電気的コンタクトとを有する半導体パッケージにおいて、少なくとも部分的に基板を貫通する１つ以上のビアを画定する基板により信号をルーティングする方法であって、
低速信号を１つ以上の前記ビアを介して前記半導体デバイスから前記電気的コンタクトの少なくともいくつかにルーティングすること、および、
前記フレキシブル導体を介し、前記半導体デバイスから前記電気的コンタクトの少なくともいくつかに高速信号をルーティングすること、
を含む方法。
【請求項１】
基板の第１の側および対向する基板の第２の側を有する基板と、
前記基板の第１の側で前記基板に接続された複数の電気的コンタクトと、
前記基板の第２の側で前記基板に接続された半導体デバイスと、
前記半導体デバイスと、前記電気的コンタクトの少なくとも一つとに電気的に接続された少なくとも一つのフレキシブル導体と、
を含む、半導体パッケージ。
【請求項２】
前記基板は、少なくとも部分的に前記基板を貫通して延在する１つ以上のビアを画定する、請求項１に記載の半導体パッケージ。
【請求項３】
前記半導体デバイスは、前記ビアの少なくとも一つを介して前記電気的コンタクトの少なくとも一つに電気的に接続された少なくとも一つの半導体低速インタフェースを含む、請求項２に記載の半導体パッケージ。
【請求項４】
前記半導体デバイスは、前記少なくとも一つのフレキシブル導体に電気的に接続された少なくとも一つの半導体高速インタフェースを含む、請求項１に記載の半導体パッケージ。
【請求項５】
前記基板の第２の側上の少なくとも一つの電気的トレースをさらに含み、前記半導体デバイスと前記少なくとも一つのフレキシブル導体は、１つ以上のワイヤボンドを介して前記少なくとも一つの電気的トレースに電気的に接続される、請求項１に記載の半導体パッケージ。
【請求項６】
前記半導体デバイスは、１つ以上のワイヤボンドを介して前記少なくとも一つのフレキシブル導体に電気的に接続される、請求項１に記載の半導体パッケージ。
【請求項７】
前記基板は多層ラミネート回路基板である、請求項１に記載の半導体パッケージ。
【請求項８】
前記基板は、前記基板の第１の側の基板第１導電層と前記基板の第２の側の基板第２導電層とを有し、前記基板第１導電層と前記基板第２導電層は、基板絶縁層により分離される、請求項１に記載の半導体パッケージ。
【請求項９】
前記電気的コンタクトは、ハンダボール、ハンダランドまたはピンの配列を含む、請求項１に記載の半導体パッケージ。
【請求項１０】
前記半導体デバイスは、ダイ取り付け接着剤層を介して前記基板に機械的に接続される、請求項１に記載の半導体パッケージ。
【請求項１１】
前記少なくとも一つのフレキシブル導体は、前記基板に機械的に接続される、請求項１に記載の半導体パッケージ。
【請求項１２】
前記少なくとも一つのフレキシブル導体は、前記基板の第１の側と前記基板の第２の側との間で前記基板の端部を包み込む、請求項１に記載の半導体パッケージ。
【請求項１３】
前記少なくとも一つのフレキシブル導体は、フレキシブルテープ（フレックステープ）である、請求項１に記載の半導体パッケージ。
【請求項１４】
前記フレキシブル導体は、フレキシブル導体絶縁層により分離された少なくとも２つのフレキシブル導体導電層を含む、請求項１に記載の半導体パッケージ。
【請求項１５】
前記フレキシブル導体導電層の少なくとも一つは、前記半導体デバイスと、前記電気的コンタクトの少なくとも一つとに電気的に接続される、請求項１４に記載の半導体パッケージ。
【請求項１６】
前記フレキシブル導体導電層の少なくとも一つはグランドプレーンとしての役割を果たす、請求項１４に記載の半導体パッケージ。
【請求項１７】
前記フレキシブル導体は、
前記半導体デバイスの半導体高速インタフェースと、前記電気的コンタクトの少なくとも一つとに電気的に接続されたフレキシブル導体第１導電層と、
グランドプレーンとしての役割を果たすように構成されたフレキシブル導体第２導電層と、
前記フレキシブル導体第１導電層と前記フレキシブル導体第２導電層とを分離するフレキシブルテープ絶縁層と、
を含む、請求項１に記載の半導体パッケージ。
【請求項１８】
前記フレキシブル導体は、
前記基板の第１の側の第１の部分におけるフレキシブル導体グランドプレーンと前記基板の第１の側の第２の部分におけるフレキシブル導体電源プレーンとを含み、前記フレキシブル導体グランドプレーンは前記フレキシブル導体電源プレーンに電気的に接続されていない、フレキシブル導体第１導電層と、
前記半導体デバイスの半導体高速インタフェースと、前記電気的コンタクトの少なくとも一つとに電気的に接続されたフレキシブル導体第２導電層と、
前記フレキシブル導体第１導電層と前記フレキシブル導体第２導電層とを分離するフレキシブル導体絶縁層と、
を含む、請求項１に記載の半導体パッケージ。
【請求項１９】
基板の第１の側および対向する基板の第２の側と、前記基板を少なくとも部分的に貫通して延在する少なくとも一つのビアと、を画定する基板と、
前記基板の第１の側で前記基板に接続された少なくとも第１および第２の電気的コンタクトと、
前記基板の第２の側で前記基板に接続された半導体デバイスと、
を含み、
前記半導体デバイスは、
前記ビアを介して前記第１の電気的コンタクトに電気的に接続された半導体低速インタフェースと、
半導体高速インタフェースと、
前記半導体高速インタフェースを前記第２の電気的コンタクトに電気的に接続するフレキシブルテープと、
を含む、半導体パッケージ。
【請求項２０】
前記半導体高速インタフェースは、１つ以上のワイヤボンドを介して前記フレキシブルテープに電気的に接続される、請求項１９に記載の半導体パッケージ。
【請求項２１】
前記基板は多層ラミネート回路基板である、請求項１９に記載の半導体パッケージ。
【請求項２２】
前記基板は、前記基板の第１の側の基板第１導電層と前記基板の第２の側の基板第２導電層とを有し、前記基板第１導電層と前記基板第２導電層は基板絶縁層により分離される、請求項１９に記載の半導体パッケージ。
【請求項２３】
前記第１および第２の電気的コンタクトは、ハンダボールまたはバンプの配列を含む、請求項１９に記載の半導体パッケージ。
【請求項２４】
前記半導体デバイスは、ダイ取り付け接着剤層を介して前記基板の第２の側に機械的に接続される、請求項１９に記載の半導体パッケージ。
【請求項２５】
前記少なくとも一つのフレキシブル導体は、前記基板に機械的に接続される、請求項１９に記載の半導体パッケージ。
【請求項２６】
前記少なくとも一つのフレキシブル導体は、前記基板の第１の側と前記基板の第２の側との間で前記基板の端部を包み込む、請求項１９に記載の半導体パッケージ。
【請求項２７】
前記半導体高速インタフェースを前記基板の第１の側の複数の電気的コンタクトに電気的に接続する複数のストリップのフレキシブルテープをさらに含む、請求項１９に記載の半導体パッケージ。
【請求項２８】
前記フレキシブル導体は、フレキシブル導体絶縁層により分離された少なくとも２つのフレキシブル導体導電層を含む、請求項１９に記載の半導体パッケージ。
【請求項２９】
前記フレキシブル導体導電層の少なくとも一つは、前記半導体高速インタフェースと前記第２の電気的コンタクトとに電気的に接続される、請求項２８に記載の半導体パッケージ。
【請求項３０】
前記フレキシブル導体導電層の少なくとも一つは、グランドプレーンとしての役割を果たす、請求項２８に記載の半導体パッケージ。
【請求項３１】
前記フレキシブル導体は、
前記半導体高速インタフェースと前記第２の電気的コンタクトとに電気的に接続されたフレキシブル導体第１導電層と、
グランドプレーンとしての役割を果たすように構成されたフレキシブル導体第２導電層と、
前記フレキシブル導体第１導電層と前記フレキシブル導体第２導電層とを分離するフレキシブルテープ絶縁層と、
を含む、請求項１９に記載の半導体パッケージ。
【請求項３２】
前記フレキシブル導体は、
前記基板の第１の側の第１の部分のフレキシブル導体グランドプレーンと前記基板の第１の側の第２の部分のフレキシブル導体電源プレーンとを含み、前記フレキシブル導体グランドプレーンは前記フレキシブル導体電源プレーンに電気的に接続されていない、フレキシブル導体第１導電層と、
前記半導体高速インタフェースと、前記第２の電気的コンタクトの少なくとも一つとに電気的に接続されたフレキシブル導体第２導電層と、
前記フレキシブル導体第１導電層と前記フレキシブル導体第２導電層とを分離するフレキシブル導体絶縁層と、
を含む、請求項１９に記載の半導体パッケージ。
【請求項３３】
対向した第１と第２の側を有するとともに、少なくとも部分的にこれらを貫通して延在するビアを画定する基板と、
前記基板の第１の側に接続された第１および第２の電気的コンタクトと、
前記基板の第１の側から前記基板の第２の側へ延在するとともに、前記第１の電気的コンタクトに電気的に接続されたフレキシブルテープと、
前記基板の第２の側に接続された半導体デバイスであって、前記ビアを介して前記第２の電気的コンタクトに電気的に接続された半導体低速インタフェースと、前記フレキシブルテープに電気的に接続された半導体高速インタフェースとを含む、半導体デバイスと、
を含む、半導体パッケージ。
【請求項３４】
プリント回路基板と、
前記プリント回路基板に電気的にかつ機械的に接続された１つ以上の半導体パッケージと、
を含む高速信号と低速信号をルーティングするためのシステムであって、前記１つ以上の半導体デバイスのそれぞれは、
対向した第１および第２の側を有するとともに、少なくとも部分的にこれらを貫通して延在するビアを画定する基板と、
前記基板の第１の側に接続された少なくとも第１および第２の電気的コンタクトと、
前記基板の第１の側から前記基板の第２の側へ延在するとともに、前記第１の電気的コンタクトに電気的に接続されたフレキシブルテープと、
前記基板の第２の側に接続された半導体デバイスであって、前記ビアを介して前記第２の電気的コンタクトに電気的に接続された半導体低速インタフェースと、前記フレキシブルテープに電気的に接続された半導体高速インタフェースとを含む、半導体デバイスと、を含む、
システム。
【請求項３５】
プリント回路基板と、
前記プリント回路基板に電気的かつ機械的に接続された１つ以上の半導体パッケージと、
を含む、高速信号と低速信号をルーティングするためのシステムであって、前記１つ以上の半導体デバイスのそれぞれは、
対向した第１および第２の側を有するとともに、少なくとも部分的にこれらを貫通して延在するビアを画定する基板と、
前記基板の第２の側に接続された半導体デバイスであって、半導体低速インタフェースと半導体高速インタフェースとを含む、半導体デバイスと、
前記基板の第１の側に接続されるとともに、前記ビアを介して前記低速インタフェースに電気的に接続された少なくとも一つの電気的コンタクトと、
前記高速インタフェースを前記プリント回路基板に電気的に接続するフレキシブルテープと、を含む、
システム。
【請求項３６】
フレキシブル導体と、半導体デバイスから分離された複数の電気的コンタクトとを有する半導体パッケージにおいて、少なくとも部分的に基板を貫通する１つ以上のビアを画定する基板により信号をルーティングする方法であって、
低速信号を１つ以上の前記ビアを介して前記半導体デバイスから前記電気的コンタクトの少なくともいくつかにルーティングすること、および、
前記フレキシブル導体を介し、前記半導体デバイスから前記電気的コンタクトの少なくともいくつかに高速信号をルーティングすること、
を含む方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−２４８８７７（Ｐ２０１２−２４８８７７Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−１７８４６８（Ｐ２０１２−１７８４６８）
【出願日】平成２４年８月１０日（２０１２．８．１０）
【分割の表示】特願２００７−５５５１０８（Ｐ２００７−５５５１０８）の分割
【原出願日】平成１８年１月１９日（２００６．１．１９）
【出願人】（５０１０５５９６１）ラムバス・インコーポレーテッド (89)
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１２−１７８４６８（Ｐ２０１２−１７８４６８）
【出願日】平成２４年８月１０日（２０１２．８．１０）
【分割の表示】特願２００７−５５５１０８（Ｐ２００７−５５５１０８）の分割
【原出願日】平成１８年１月１９日（２００６．１．１９）
【出願人】（５０１０５５９６１）ラムバス・インコーポレーテッド (89)
[ Back to top ]