信号処理回路、および情報再生処理装置
【課題】 電力消費を低減させた再生信号処理回路および情報再生処理装置を提供する。
【解決手段】 アナログ再生信号に基づくデジタル信号生成処理を実行する信号処理回路において、アナログ再生信号の等化処理を１つの２次ローパスフィルタによって実行する構成とした。等化処理部は、例えば、抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路によって実現される。本構成により、消費電力を発生させることのない信号処理が可能であり、電力消費を抑えた簡易な回路構成で、再生信号に基づくデジタルデータの生成、出力を実現することが可能となる。
【解決手段】 アナログ再生信号に基づくデジタル信号生成処理を実行する信号処理回路において、アナログ再生信号の等化処理を１つの２次ローパスフィルタによって実行する構成とした。等化処理部は、例えば、抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路によって実現される。本構成により、消費電力を発生させることのない信号処理が可能であり、電力消費を抑えた簡易な回路構成で、再生信号に基づくデジタルデータの生成、出力を実現することが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理回路、および情報再生処理装置に関する。さらに詳細には、光ディスクなどの情報記録媒体からのデータ再生を行なう信号処理回路、および情報再生処理装置に関する。
【背景技術】
【０００２】
光ディスクなどの情報記録媒体に記録されたデータ再生処理は、ピックアップを介して読み取られた再生信号に対して、等化回路によって等化処理を行い、等化処理がなされた再生信号を２値化して、２値化した再生信号に基づいて記録データ再生が行われる。等化処理は、所定の等化特性を示すパラメータに基づいて、再生信号の周波数特性（振幅または位相）に対する変更処理として実行される。等化処理によって、再生信号は所定の等化特性を示すことになる。
【０００３】
図１に、光ディスクに記録されたデータ再生装置に用いられる一般的な再生系のブロック図を示し、図２に等化器の構成を示す。図１を参照して、一般的な再生処理構成について説明する。
【０００４】
情報記録媒体１００からピックアップ１０１を介して読み取られたＲＦ信号としての再生信号は、ゲインコントロールアンプ（ＧＣＡ）１０２において、再生信号の振幅調整が実行され、振幅調整された再生信号は、等化器１０３に入力されて、再生信号波形の等化処理が行われる。
【０００５】
さらに、等化器１０３における等化後の再生信号は、オフセット補正部１０４において再生信号のオフセット補正が施され、データスライサ１０５において、予め設定されたスライスレベルを適用して、再生信号データの２値化処理が行なわれ、２値化データとしてのデジタルデータが出力される。
【０００６】
一般的な等化器１０３の構成について、図２を参照して説明する。一般的な等化器１０３は、図２に示すように、２つの２次ローパスフィルタ（ＬＰＦ）１５２，１５５と２次ハイパスフィルタ（ＨＰＦ）１５１とｂｏｏｓｔ装置１５３、加算器１５４を備えた構成となっており、回路規模も消費電力も大きい。
【０００７】
情報記録媒体１００からピックアップ１０１を介して読み取られ、ゲインコントロールアンプ（ＧＣＡ）１０２において振幅調整が実行された再生信号は、等化器１０３の２次ＨＰＦ１５１、２次ＬＰＦ２５２に入力される。
【０００８】
２次ＨＰＦ１５１およびＢｏｏｓｔ装置１５３は、所定の周波数をカットオフ周波数として、入力信号に含まれるカットオフ周波数以下の低域成分をカットするとともに、特定周波数成分のピーキング処理を実行して、処理信号を加算器１５４に入力する。一方、２次ＬＰＦ１５２は、所定の周波数をカットオフ周波数として、入力信号に含まれるカットオフ周波数以上の高域成分をカットして、低域成分からなる信号を加算器１５４に入力する。
【０００９】
加算器１５４は、Ｂｏｏｓｔ装置１５３からの出力と２次ＬＰＦ１５２からの出力を加算して、加算信号を２次ＬＰＦ１５５に入力する。２次ＬＰＦ１５５は、所定の周波数をカットオフ周波数として、入力信号に含まれるカットオフ周波数以上の高域成分をカットして、これを等化信号として、オフセット補正部１０４に出力する。
【００１０】
一般的に、従来の等化回路は、ＩＣ（Integrated Circuit）化され、外部からの電力供給を受けて動作する構成となっている。このようにＩＣ化された能動素子によって構成された等化回路は、電力の供給なくしては信号処理が実行できないため、消費電力が大きくなるという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、上述の問題点に鑑みてなされたものであり、電力消費を削減するとともに、簡易な回路構成によって等化処理を行い、アナログ再生信号からのデジタル信号の生成を実現した信号処理回路、および情報再生処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の側面は、
アナログ再生信号に基づくデジタル信号生成処理を実行する信号処理回路であり、
アナログ再生信号の等化処理を１つの２次ローパスフィルタによって実行する等化処理部と、
前記等化処理部の出力信号に基づく２値化処理を実行し、デジタル信号の生成を行なうデジタル信号生成部と、
を有することを特徴とする信号処理回路にある。
【００１３】
さらに、本発明の信号処理回路の一実施態様において、前記等化処理部は、抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路であることを特徴とする。
【００１４】
さらに、本発明の信号処理回路の一実施態様において、前記デジタル信号生成部はＩＣとして構成され、前記等化処理部は、前記ＩＣ外に構成され、該等化処理部における等化処理信号を前記ＩＣに対する入力信号とする構成を有することを特徴とする。
【００１５】
さらに、本発明の信号処理回路の一実施態様において、前記等化処理部および前記デジタル信号生成部は、１つのＩＣパッケージ内に組み込まれた構成であることを特徴とする。
【００１６】
さらに、本発明の第２の側面は、
情報記録媒体からのデータ再生処理を実行する情報再生処理装置であり、
情報記録媒体からのデータ読み取りを実行するピックアップと、
前記ピックアップの読み取り信号を入力し、該入力信号の等化処理を１つの２次ローパスフィルタによって実行する等化処理部と、
前記等化処理部の出力信号に基づく２値化処理を実行し、デジタル信号の生成を行なうデジタル信号生成部と、
を有することを特徴とする情報再生処理装置にある。
【００１７】
さらに、本発明の情報再生処理装置の一実施態様において、前記等化処理部は、抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路であることを特徴とする。
【００１８】
さらに、本発明の情報再生処理装置の一実施態様において、前記デジタル信号生成部はＩＣとして構成され、前記等化処理部は、前記ＩＣ外に構成され、該等化処理部における等化処理信号を前記ＩＣに対する入力信号とする構成を有することを特徴とする。
【００１９】
さらに、本発明の情報再生処理装置の一実施態様において、前記等化処理部および前記デジタル信号生成部は、１つのＩＣパッケージ内に組み込まれた構成であることを特徴とする。
【００２０】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【発明の効果】
【００２１】
本発明の構成によれば、アナログ再生信号に基づくデジタル信号生成処理を実行する信号処理回路において、アナログ再生信号の等化処理を１つの２次ローパスフィルタによって実行する構成とした。等化処理部は、例えば、抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路によって実現したので、消費電力を発生させることのない信号処理が可能であり、電力消費を抑えた簡易な回路構成で、再生信号に基づくデジタルデータの生成、出力を実現することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照しながら本発明の信号処理回路、および情報再生処理装置の詳細について説明する。
【００２３】
図３は、本発明の一実施例に係る情報再生処理装置における信号処理回路の構成を示す図である。図３に示す信号処理回路は、情報記録媒体２００からピックアップ２０１を介して読み取られたアナログ再生信号に基づくデジタル信号生成処理を実行する信号処理回路である。
【００２４】
情報記録媒体２００からピックアップ２０１を介して読み取られたＲＦ信号としての再生信号は、まず、等化処理部２０２に入力される。等化処理部２０２は、図に示すように、抵抗、コイル、およびコンデンサによって構成された２次ローパスフィルタ構成回路である。
【００２５】
この等化処理部２０２は、入力信号中の所定の高域成分をカットするとともに、所定の周波数帯域成分のピーキング処理を施した信号を出力する。なお、等化処理部２０２は、図に示すように、抵抗、コイル、およびコンデンサによって構成され、これら各素子の異なる組み合わせによって、様々な出力特性を持つ２次ローパスフィルタ構成回路が実現可能である。
【００２６】
この等化処理部２０２は、受動素子、いわゆる外部からの電力の供給を受けることなく信号処理を実行可能な回路構成である。従って、等化処理部２０２における信号処理において電力消費は発生しない。
【００２７】
等化処理部２０２において、等化処理がなされた信号は、ゲインコントロールアンプ（ＧＣＡ）２０３において振幅調整が実行され、振幅調整された再生信号は、オフセット補正部２０４において再生信号のオフセット補正が施され、データスライサ２０５において、予め設定されたスライスレベルを適用して、再生信号データの２値化処理が行なわれ、２値化データとしてのデジタルデータが出力される。
【００２８】
デジタル信号生成部を構成するゲインコントロールアンプ（ＧＣＡ）２０３、オフセット補正部２０４、およびデータスライサ２０５は、ＩＣ（Integrated Circuit）化された構成とされる。等化処理部２０２の処理信号は、ゲインコントロールアンプ（ＧＣＡ）２０３、オフセット補正部２０４、およびデータスライサ２０５を格納したＩＣに対する入力信号として設定される。ＩＣからの出力信号が２値化デジタルデータとして出力される。
【００２９】
本構成によれば、先に、図２を参照して説明した、従来型の一般的な等化器１０３を用いる必要がなく、基本的に消費電力の発生しない受動素子型の２次ローパスフィルタ構成回路としての等化処理部によって等化処理を実行可能であり、消費電力を低減させた信号処理、データ再生処理が実現される。
【００３０】
なお、図３には、１つの等化処理部を持つ構成例を示したが、異なる特性からなる複数の２次ローパスフィルタ構成回路としての等化処理部を複数設けて、適用する等化処理部をスイッチによって切り替えて利用する構成としてもよい。
【００３１】
図３に示す信号処理回路における等化処理部２０２の信号処理による等化特性をアイパターンとして図４に示す。図４（ａ）は、図３に示す信号処理回路における等化処理部２０２による信号処理を実行する前の再生信号に基づくアイパターンを示し、図４（ｂ）は、図３に示す信号処理回路における等化処理部２０２による信号処理を実行した後の再生信号に基づくアイパターンを示している。
【００３２】
図４（ａ）に示す等化前のアイパターンのジッタ（ｊｉｔｔｅｒ）は、２０．４７％であるが、図４（ｂ）に示す等化後のアイパターンのジッタ（ｊｉｔｔｅｒ）は、１４．５％であり、等化処理によって、再生信号が改善されていることが分かる。参考として、先に図１、図２を参照して説明した従来型の等化回路を適用した場合のアイパターンを図５に示す。
【００３３】
図５において、図５（ａ）は、図４（ａ）と同様、等化処理を施す前の再生信号に基づくアイパターンを示し、図５（ｂ）は、図２を参照して説明した等化回路を適用した信号処理を実行した後の再生信号に基づくアイパターンを示している。図５（ａ）等化前のアイパターンのジッタ（ｊｉｔｔｅｒ）は、２０．４７％であり、図５（ｂ）等化後のアイパターンのジッタ（ｊｉｔｔｅｒ）は、１４．２％である。
【００３４】
本発明の等化処理部（図３）を適用した信号処理によって得られる信号のアイパターン（図４（ｂ））におけるジッタ値（１４．５％）は、図２を参照して説明した等化回路を適用した信号処理を実行した後の再生信号に基づくアイパターン（図５（ｂ））におけるジッタ値（１４．２％）とほぼ同様の値を示しており、本発明の簡略化した構成、すなわち、１つの２次ローパスフィルタのみからなる等化処理部（図３）を適用した信号処理においても、従来手法に比較して遜色のない十分な等化処理が実現されることが分かる。
【００３５】
次に、図６を参照して、本発明の信号処理回路の第２の実施例について説明する。図６に示す信号処理回路は、２次ローパスフィルタのみからなる等化回路を適用した構成である。情報記録媒体からのデータ読み取りにおいて、再生速度を変化させた場合、取得すべき周波数帯域が異なることになる。図３を参照して説明した等化処理部では、固定的な回路素子を適用しているため、処理可能な信号帯域が固定的となり、再生速度を変化させた場合に対応が困難となる。
【００３６】
前述したように、複数の異なる特性を持つ等化処理部を構成して、スイッチにより切り替えて利用する構成も可能であるが、図６に示すように、ＩＣ内部に２次ローパスフィルタ３０３を設けた構成とすることで、再生速度を変化させた場合にも対応可能となる。図６に示す回路構成は、等化処理部として機能する２次ローパスフィルタ３０３およびその他のデジタル信号生成部を構成する回路が１つのＩＣパッケージ内に組み込まれた構成である。
【００３７】
図６に示す信号処理回路は、情報記録媒体３００からピックアップ３０１を介して読み取られた再生信号をゲインコントロールアンプ（ＧＣＡ）３０２に入力し、再生信号の振幅調整を実行して、振幅調整された再生信号を２次ローパスフィルタ３０３に入力して、入力信号に含まれるカットオフ周波数以上の高域成分をカットして、低域成分からなる信号を生成する。本実施例では、この１つの２次ローパスフィルタ３０３が等化処理回路として機能することになる。
【００３８】
２次ローパスフィルタ３０３からの出力は、オフセット補正部３０４において再生信号のオフセット補正が施され、データスライサ３０５において、予め設定されたスライスレベルを適用して、再生信号データの２値化処理が行なわれ、２値化データとしてのデジタルデータが出力される。
【００３９】
本構成においては、１つの２次ローパスフィルタ３０３が等化処理回路として機能する構成であり、先に図１、図２を参照して説明した従来の等化回路と比較して、回路構成が簡略化される。従って、従来の回路構成に比較して消費電力が大幅に削減されることになる。
【００４０】
さらに、図７に示すように、図４を参照して説明した等化処理部と、図６を参照して説明した２次ローパスフィルタを組み合わせた構成としてもよい。図７に示す信号処理回路は、情報記録媒体４００からピックアップ４０１を介して読み取られた再生信号は、まず、等化処理部４０２に入力される。
【００４１】
等化処理部４０２は、図に示すように、抵抗、コイル、およびコンデンサによって構成された２次ローパスフィルタ構成回路であり、入力信号中の所定の高域成分をカットするとともに、所定の周波数帯域成分のピーキング処理を施した信号を出力する。等化処理部４０２からの出力は、ゲインコントロールアンプ（ＧＣＡ）４０３に入力され、再生信号の振幅調整が実行される。
【００４２】
さらに、振幅調整された再生信号を２次ローパスフィルタ４０４に入力して、入力信号に含まれるカットオフ周波数以上の高域成分をカットして、低域成分からなる信号を生成する。この構成において、２次ローパスフィルタ４０４は、等化処理部４０２の補完的な処理を実行することになる。
【００４３】
その後、オフセット補正部４０５において再生信号のオフセット補正が施され、データスライサ４０６において、予め設定されたスライスレベルを適用して、再生信号データの２値化処理が行なわれ、２値化データとしてのデジタルデータが出力される。
【００４４】
本構成においても、等化処理部４０２は消費電力を発生することなく信号処理を実行可能であり、先に図１、図２を参照して説明した従来の等化回路と比較して、回路構成の簡略化、消費電力の削減が実現される。
【００４５】
以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。
【産業上の利用可能性】
【００４６】
以上、説明したように、本発明の構成によれば、アナログ再生信号に基づくデジタル信号生成処理を実行する信号処理回路において、アナログ再生信号の等化処理を１つの２次ローパスフィルタによって実行する構成とした。等化処理部は、例えば、抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路によって実現したので、消費電力を発生させることのない信号処理が可能であり、電力消費を抑えた簡易な回路構成で、再生信号に基づくデジタルデータの生成、出力を実現することが可能となる。
【図面の簡単な説明】
【００４７】
【図１】光ディスクに記録されたデータ再生装置に用いられる一般的な再生系のブロック図を示す図である。
【図２】従来の等化器の構成を示す図である。
【図３】本発明の一実施例に係る情報再生処理装置における信号処理回路の構成を示す図である。
【図４】図３に示す信号処理回路における等化処理部２０２の信号処理による等化特性をアイパターンとして示す図である。
【図５】従来型の等化回路を適用した場合のアイパターンを示す図である。
【図６】本発明の信号処理回路の第２の実施例に対応する信号処理回路の構成を示す図である。
【図７】本発明の信号処理回路の第３の実施例に対応する信号処理回路の構成を示す図である。
【符号の説明】
【００４８】
１００ 情報記録媒体
１０１ ピックアップ
１０２ ゲインコントロールアンプ（ＧＣＡ）
１０３ 等化器
１０４ オフセット補正部
１０５ データスライサ
１５１ ２次ハイパスフィルタ
１５２ ２次ローパスフィルタ
１５３ Ｂｏｏｓｔ装置
１５４ 加算器
１５５ ２次ローパスフィルタ
２００ 情報記録媒体
２０１ ピックアップ
２０２ 等化処理部
２０３ ゲインコントロールアンプ（ＧＣＡ）
２０４ オフセット補正部
２０５ データスライサ
３００ 情報記録媒体
３０１ ピックアップ
３０２ ゲインコントロールアンプ（ＧＣＡ）
３０３ ２次ローパスフィルタ
３０４ オフセット補正部
３０５ データスライサ
４００ 情報記録媒体
４０１ ピックアップ
４０２ 等化処理部
４０３ ゲインコントロールアンプ（ＧＣＡ）
４０４ ２次ローパスフィルタ
４０５ オフセット補正部
４０６ データスライサ
【技術分野】
【０００１】
本発明は、信号処理回路、および情報再生処理装置に関する。さらに詳細には、光ディスクなどの情報記録媒体からのデータ再生を行なう信号処理回路、および情報再生処理装置に関する。
【背景技術】
【０００２】
光ディスクなどの情報記録媒体に記録されたデータ再生処理は、ピックアップを介して読み取られた再生信号に対して、等化回路によって等化処理を行い、等化処理がなされた再生信号を２値化して、２値化した再生信号に基づいて記録データ再生が行われる。等化処理は、所定の等化特性を示すパラメータに基づいて、再生信号の周波数特性（振幅または位相）に対する変更処理として実行される。等化処理によって、再生信号は所定の等化特性を示すことになる。
【０００３】
図１に、光ディスクに記録されたデータ再生装置に用いられる一般的な再生系のブロック図を示し、図２に等化器の構成を示す。図１を参照して、一般的な再生処理構成について説明する。
【０００４】
情報記録媒体１００からピックアップ１０１を介して読み取られたＲＦ信号としての再生信号は、ゲインコントロールアンプ（ＧＣＡ）１０２において、再生信号の振幅調整が実行され、振幅調整された再生信号は、等化器１０３に入力されて、再生信号波形の等化処理が行われる。
【０００５】
さらに、等化器１０３における等化後の再生信号は、オフセット補正部１０４において再生信号のオフセット補正が施され、データスライサ１０５において、予め設定されたスライスレベルを適用して、再生信号データの２値化処理が行なわれ、２値化データとしてのデジタルデータが出力される。
【０００６】
一般的な等化器１０３の構成について、図２を参照して説明する。一般的な等化器１０３は、図２に示すように、２つの２次ローパスフィルタ（ＬＰＦ）１５２，１５５と２次ハイパスフィルタ（ＨＰＦ）１５１とｂｏｏｓｔ装置１５３、加算器１５４を備えた構成となっており、回路規模も消費電力も大きい。
【０００７】
情報記録媒体１００からピックアップ１０１を介して読み取られ、ゲインコントロールアンプ（ＧＣＡ）１０２において振幅調整が実行された再生信号は、等化器１０３の２次ＨＰＦ１５１、２次ＬＰＦ２５２に入力される。
【０００８】
２次ＨＰＦ１５１およびＢｏｏｓｔ装置１５３は、所定の周波数をカットオフ周波数として、入力信号に含まれるカットオフ周波数以下の低域成分をカットするとともに、特定周波数成分のピーキング処理を実行して、処理信号を加算器１５４に入力する。一方、２次ＬＰＦ１５２は、所定の周波数をカットオフ周波数として、入力信号に含まれるカットオフ周波数以上の高域成分をカットして、低域成分からなる信号を加算器１５４に入力する。
【０００９】
加算器１５４は、Ｂｏｏｓｔ装置１５３からの出力と２次ＬＰＦ１５２からの出力を加算して、加算信号を２次ＬＰＦ１５５に入力する。２次ＬＰＦ１５５は、所定の周波数をカットオフ周波数として、入力信号に含まれるカットオフ周波数以上の高域成分をカットして、これを等化信号として、オフセット補正部１０４に出力する。
【００１０】
一般的に、従来の等化回路は、ＩＣ（Integrated Circuit）化され、外部からの電力供給を受けて動作する構成となっている。このようにＩＣ化された能動素子によって構成された等化回路は、電力の供給なくしては信号処理が実行できないため、消費電力が大きくなるという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、上述の問題点に鑑みてなされたものであり、電力消費を削減するとともに、簡易な回路構成によって等化処理を行い、アナログ再生信号からのデジタル信号の生成を実現した信号処理回路、および情報再生処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の側面は、
アナログ再生信号に基づくデジタル信号生成処理を実行する信号処理回路であり、
アナログ再生信号の等化処理を１つの２次ローパスフィルタによって実行する等化処理部と、
前記等化処理部の出力信号に基づく２値化処理を実行し、デジタル信号の生成を行なうデジタル信号生成部と、
を有することを特徴とする信号処理回路にある。
【００１３】
さらに、本発明の信号処理回路の一実施態様において、前記等化処理部は、抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路であることを特徴とする。
【００１４】
さらに、本発明の信号処理回路の一実施態様において、前記デジタル信号生成部はＩＣとして構成され、前記等化処理部は、前記ＩＣ外に構成され、該等化処理部における等化処理信号を前記ＩＣに対する入力信号とする構成を有することを特徴とする。
【００１５】
さらに、本発明の信号処理回路の一実施態様において、前記等化処理部および前記デジタル信号生成部は、１つのＩＣパッケージ内に組み込まれた構成であることを特徴とする。
【００１６】
さらに、本発明の第２の側面は、
情報記録媒体からのデータ再生処理を実行する情報再生処理装置であり、
情報記録媒体からのデータ読み取りを実行するピックアップと、
前記ピックアップの読み取り信号を入力し、該入力信号の等化処理を１つの２次ローパスフィルタによって実行する等化処理部と、
前記等化処理部の出力信号に基づく２値化処理を実行し、デジタル信号の生成を行なうデジタル信号生成部と、
を有することを特徴とする情報再生処理装置にある。
【００１７】
さらに、本発明の情報再生処理装置の一実施態様において、前記等化処理部は、抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路であることを特徴とする。
【００１８】
さらに、本発明の情報再生処理装置の一実施態様において、前記デジタル信号生成部はＩＣとして構成され、前記等化処理部は、前記ＩＣ外に構成され、該等化処理部における等化処理信号を前記ＩＣに対する入力信号とする構成を有することを特徴とする。
【００１９】
さらに、本発明の情報再生処理装置の一実施態様において、前記等化処理部および前記デジタル信号生成部は、１つのＩＣパッケージ内に組み込まれた構成であることを特徴とする。
【００２０】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【発明の効果】
【００２１】
本発明の構成によれば、アナログ再生信号に基づくデジタル信号生成処理を実行する信号処理回路において、アナログ再生信号の等化処理を１つの２次ローパスフィルタによって実行する構成とした。等化処理部は、例えば、抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路によって実現したので、消費電力を発生させることのない信号処理が可能であり、電力消費を抑えた簡易な回路構成で、再生信号に基づくデジタルデータの生成、出力を実現することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照しながら本発明の信号処理回路、および情報再生処理装置の詳細について説明する。
【００２３】
図３は、本発明の一実施例に係る情報再生処理装置における信号処理回路の構成を示す図である。図３に示す信号処理回路は、情報記録媒体２００からピックアップ２０１を介して読み取られたアナログ再生信号に基づくデジタル信号生成処理を実行する信号処理回路である。
【００２４】
情報記録媒体２００からピックアップ２０１を介して読み取られたＲＦ信号としての再生信号は、まず、等化処理部２０２に入力される。等化処理部２０２は、図に示すように、抵抗、コイル、およびコンデンサによって構成された２次ローパスフィルタ構成回路である。
【００２５】
この等化処理部２０２は、入力信号中の所定の高域成分をカットするとともに、所定の周波数帯域成分のピーキング処理を施した信号を出力する。なお、等化処理部２０２は、図に示すように、抵抗、コイル、およびコンデンサによって構成され、これら各素子の異なる組み合わせによって、様々な出力特性を持つ２次ローパスフィルタ構成回路が実現可能である。
【００２６】
この等化処理部２０２は、受動素子、いわゆる外部からの電力の供給を受けることなく信号処理を実行可能な回路構成である。従って、等化処理部２０２における信号処理において電力消費は発生しない。
【００２７】
等化処理部２０２において、等化処理がなされた信号は、ゲインコントロールアンプ（ＧＣＡ）２０３において振幅調整が実行され、振幅調整された再生信号は、オフセット補正部２０４において再生信号のオフセット補正が施され、データスライサ２０５において、予め設定されたスライスレベルを適用して、再生信号データの２値化処理が行なわれ、２値化データとしてのデジタルデータが出力される。
【００２８】
デジタル信号生成部を構成するゲインコントロールアンプ（ＧＣＡ）２０３、オフセット補正部２０４、およびデータスライサ２０５は、ＩＣ（Integrated Circuit）化された構成とされる。等化処理部２０２の処理信号は、ゲインコントロールアンプ（ＧＣＡ）２０３、オフセット補正部２０４、およびデータスライサ２０５を格納したＩＣに対する入力信号として設定される。ＩＣからの出力信号が２値化デジタルデータとして出力される。
【００２９】
本構成によれば、先に、図２を参照して説明した、従来型の一般的な等化器１０３を用いる必要がなく、基本的に消費電力の発生しない受動素子型の２次ローパスフィルタ構成回路としての等化処理部によって等化処理を実行可能であり、消費電力を低減させた信号処理、データ再生処理が実現される。
【００３０】
なお、図３には、１つの等化処理部を持つ構成例を示したが、異なる特性からなる複数の２次ローパスフィルタ構成回路としての等化処理部を複数設けて、適用する等化処理部をスイッチによって切り替えて利用する構成としてもよい。
【００３１】
図３に示す信号処理回路における等化処理部２０２の信号処理による等化特性をアイパターンとして図４に示す。図４（ａ）は、図３に示す信号処理回路における等化処理部２０２による信号処理を実行する前の再生信号に基づくアイパターンを示し、図４（ｂ）は、図３に示す信号処理回路における等化処理部２０２による信号処理を実行した後の再生信号に基づくアイパターンを示している。
【００３２】
図４（ａ）に示す等化前のアイパターンのジッタ（ｊｉｔｔｅｒ）は、２０．４７％であるが、図４（ｂ）に示す等化後のアイパターンのジッタ（ｊｉｔｔｅｒ）は、１４．５％であり、等化処理によって、再生信号が改善されていることが分かる。参考として、先に図１、図２を参照して説明した従来型の等化回路を適用した場合のアイパターンを図５に示す。
【００３３】
図５において、図５（ａ）は、図４（ａ）と同様、等化処理を施す前の再生信号に基づくアイパターンを示し、図５（ｂ）は、図２を参照して説明した等化回路を適用した信号処理を実行した後の再生信号に基づくアイパターンを示している。図５（ａ）等化前のアイパターンのジッタ（ｊｉｔｔｅｒ）は、２０．４７％であり、図５（ｂ）等化後のアイパターンのジッタ（ｊｉｔｔｅｒ）は、１４．２％である。
【００３４】
本発明の等化処理部（図３）を適用した信号処理によって得られる信号のアイパターン（図４（ｂ））におけるジッタ値（１４．５％）は、図２を参照して説明した等化回路を適用した信号処理を実行した後の再生信号に基づくアイパターン（図５（ｂ））におけるジッタ値（１４．２％）とほぼ同様の値を示しており、本発明の簡略化した構成、すなわち、１つの２次ローパスフィルタのみからなる等化処理部（図３）を適用した信号処理においても、従来手法に比較して遜色のない十分な等化処理が実現されることが分かる。
【００３５】
次に、図６を参照して、本発明の信号処理回路の第２の実施例について説明する。図６に示す信号処理回路は、２次ローパスフィルタのみからなる等化回路を適用した構成である。情報記録媒体からのデータ読み取りにおいて、再生速度を変化させた場合、取得すべき周波数帯域が異なることになる。図３を参照して説明した等化処理部では、固定的な回路素子を適用しているため、処理可能な信号帯域が固定的となり、再生速度を変化させた場合に対応が困難となる。
【００３６】
前述したように、複数の異なる特性を持つ等化処理部を構成して、スイッチにより切り替えて利用する構成も可能であるが、図６に示すように、ＩＣ内部に２次ローパスフィルタ３０３を設けた構成とすることで、再生速度を変化させた場合にも対応可能となる。図６に示す回路構成は、等化処理部として機能する２次ローパスフィルタ３０３およびその他のデジタル信号生成部を構成する回路が１つのＩＣパッケージ内に組み込まれた構成である。
【００３７】
図６に示す信号処理回路は、情報記録媒体３００からピックアップ３０１を介して読み取られた再生信号をゲインコントロールアンプ（ＧＣＡ）３０２に入力し、再生信号の振幅調整を実行して、振幅調整された再生信号を２次ローパスフィルタ３０３に入力して、入力信号に含まれるカットオフ周波数以上の高域成分をカットして、低域成分からなる信号を生成する。本実施例では、この１つの２次ローパスフィルタ３０３が等化処理回路として機能することになる。
【００３８】
２次ローパスフィルタ３０３からの出力は、オフセット補正部３０４において再生信号のオフセット補正が施され、データスライサ３０５において、予め設定されたスライスレベルを適用して、再生信号データの２値化処理が行なわれ、２値化データとしてのデジタルデータが出力される。
【００３９】
本構成においては、１つの２次ローパスフィルタ３０３が等化処理回路として機能する構成であり、先に図１、図２を参照して説明した従来の等化回路と比較して、回路構成が簡略化される。従って、従来の回路構成に比較して消費電力が大幅に削減されることになる。
【００４０】
さらに、図７に示すように、図４を参照して説明した等化処理部と、図６を参照して説明した２次ローパスフィルタを組み合わせた構成としてもよい。図７に示す信号処理回路は、情報記録媒体４００からピックアップ４０１を介して読み取られた再生信号は、まず、等化処理部４０２に入力される。
【００４１】
等化処理部４０２は、図に示すように、抵抗、コイル、およびコンデンサによって構成された２次ローパスフィルタ構成回路であり、入力信号中の所定の高域成分をカットするとともに、所定の周波数帯域成分のピーキング処理を施した信号を出力する。等化処理部４０２からの出力は、ゲインコントロールアンプ（ＧＣＡ）４０３に入力され、再生信号の振幅調整が実行される。
【００４２】
さらに、振幅調整された再生信号を２次ローパスフィルタ４０４に入力して、入力信号に含まれるカットオフ周波数以上の高域成分をカットして、低域成分からなる信号を生成する。この構成において、２次ローパスフィルタ４０４は、等化処理部４０２の補完的な処理を実行することになる。
【００４３】
その後、オフセット補正部４０５において再生信号のオフセット補正が施され、データスライサ４０６において、予め設定されたスライスレベルを適用して、再生信号データの２値化処理が行なわれ、２値化データとしてのデジタルデータが出力される。
【００４４】
本構成においても、等化処理部４０２は消費電力を発生することなく信号処理を実行可能であり、先に図１、図２を参照して説明した従来の等化回路と比較して、回路構成の簡略化、消費電力の削減が実現される。
【００４５】
以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。
【産業上の利用可能性】
【００４６】
以上、説明したように、本発明の構成によれば、アナログ再生信号に基づくデジタル信号生成処理を実行する信号処理回路において、アナログ再生信号の等化処理を１つの２次ローパスフィルタによって実行する構成とした。等化処理部は、例えば、抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路によって実現したので、消費電力を発生させることのない信号処理が可能であり、電力消費を抑えた簡易な回路構成で、再生信号に基づくデジタルデータの生成、出力を実現することが可能となる。
【図面の簡単な説明】
【００４７】
【図１】光ディスクに記録されたデータ再生装置に用いられる一般的な再生系のブロック図を示す図である。
【図２】従来の等化器の構成を示す図である。
【図３】本発明の一実施例に係る情報再生処理装置における信号処理回路の構成を示す図である。
【図４】図３に示す信号処理回路における等化処理部２０２の信号処理による等化特性をアイパターンとして示す図である。
【図５】従来型の等化回路を適用した場合のアイパターンを示す図である。
【図６】本発明の信号処理回路の第２の実施例に対応する信号処理回路の構成を示す図である。
【図７】本発明の信号処理回路の第３の実施例に対応する信号処理回路の構成を示す図である。
【符号の説明】
【００４８】
１００ 情報記録媒体
１０１ ピックアップ
１０２ ゲインコントロールアンプ（ＧＣＡ）
１０３ 等化器
１０４ オフセット補正部
１０５ データスライサ
１５１ ２次ハイパスフィルタ
１５２ ２次ローパスフィルタ
１５３ Ｂｏｏｓｔ装置
１５４ 加算器
１５５ ２次ローパスフィルタ
２００ 情報記録媒体
２０１ ピックアップ
２０２ 等化処理部
２０３ ゲインコントロールアンプ（ＧＣＡ）
２０４ オフセット補正部
２０５ データスライサ
３００ 情報記録媒体
３０１ ピックアップ
３０２ ゲインコントロールアンプ（ＧＣＡ）
３０３ ２次ローパスフィルタ
３０４ オフセット補正部
３０５ データスライサ
４００ 情報記録媒体
４０１ ピックアップ
４０２ 等化処理部
４０３ ゲインコントロールアンプ（ＧＣＡ）
４０４ ２次ローパスフィルタ
４０５ オフセット補正部
４０６ データスライサ
【特許請求の範囲】
【請求項１】
アナログ再生信号に基づくデジタル信号生成処理を実行する信号処理回路であり、
アナログ再生信号の等化処理を１つの２次ローパスフィルタによって実行する等化処理部と、
前記等化処理部の出力信号に基づく２値化処理を実行し、デジタル信号の生成を行なうデジタル信号生成部と、
を有することを特徴とする信号処理回路。
【請求項２】
前記等化処理部は、
抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路であることを特徴とする請求項１に記載の信号処理回路。
【請求項３】
前記デジタル信号生成部はＩＣとして構成され、
前記等化処理部は、
前記ＩＣ外に構成され、該等化処理部における等化処理信号を前記ＩＣに対する入力信号とする構成を有することを特徴とする請求項１に記載の信号処理回路。
【請求項４】
前記等化処理部および前記デジタル信号生成部は、１つのＩＣパッケージ内に組み込まれた構成であることを特徴とする請求項１に記載の信号処理回路。
【請求項５】
情報記録媒体からのデータ再生処理を実行する情報再生処理装置であり、
情報記録媒体からのデータ読み取りを実行するピックアップと、
前記ピックアップの読み取り信号を入力し、該入力信号の等化処理を１つの２次ローパスフィルタによって実行する等化処理部と、
前記等化処理部の出力信号に基づく２値化処理を実行し、デジタル信号の生成を行なうデジタル信号生成部と、
を有することを特徴とする情報再生処理装置。
【請求項６】
前記等化処理部は、
抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路であることを特徴とする請求項５に記載の情報再生処理装置。
【請求項７】
前記デジタル信号生成部はＩＣとして構成され、
前記等化処理部は、
前記ＩＣ外に構成され、該等化処理部における等化処理信号を前記ＩＣに対する入力信号とする構成を有することを特徴とする請求項５に記載の情報再生処理装置。
【請求項８】
前記等化処理部および前記デジタル信号生成部は、１つのＩＣパッケージ内に組み込まれた構成であることを特徴とする請求項５に記載の情報再生処理装置。
【請求項１】
アナログ再生信号に基づくデジタル信号生成処理を実行する信号処理回路であり、
アナログ再生信号の等化処理を１つの２次ローパスフィルタによって実行する等化処理部と、
前記等化処理部の出力信号に基づく２値化処理を実行し、デジタル信号の生成を行なうデジタル信号生成部と、
を有することを特徴とする信号処理回路。
【請求項２】
前記等化処理部は、
抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路であることを特徴とする請求項１に記載の信号処理回路。
【請求項３】
前記デジタル信号生成部はＩＣとして構成され、
前記等化処理部は、
前記ＩＣ外に構成され、該等化処理部における等化処理信号を前記ＩＣに対する入力信号とする構成を有することを特徴とする請求項１に記載の信号処理回路。
【請求項４】
前記等化処理部および前記デジタル信号生成部は、１つのＩＣパッケージ内に組み込まれた構成であることを特徴とする請求項１に記載の信号処理回路。
【請求項５】
情報記録媒体からのデータ再生処理を実行する情報再生処理装置であり、
情報記録媒体からのデータ読み取りを実行するピックアップと、
前記ピックアップの読み取り信号を入力し、該入力信号の等化処理を１つの２次ローパスフィルタによって実行する等化処理部と、
前記等化処理部の出力信号に基づく２値化処理を実行し、デジタル信号の生成を行なうデジタル信号生成部と、
を有することを特徴とする情報再生処理装置。
【請求項６】
前記等化処理部は、
抵抗、コイル、およびコンデンサからなる受動素子回路によって構成された２次ローパスフィルタ構成回路であることを特徴とする請求項５に記載の情報再生処理装置。
【請求項７】
前記デジタル信号生成部はＩＣとして構成され、
前記等化処理部は、
前記ＩＣ外に構成され、該等化処理部における等化処理信号を前記ＩＣに対する入力信号とする構成を有することを特徴とする請求項５に記載の情報再生処理装置。
【請求項８】
前記等化処理部および前記デジタル信号生成部は、１つのＩＣパッケージ内に組み込まれた構成であることを特徴とする請求項５に記載の情報再生処理装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−２６４９１（Ｐ２００７−２６４９１Ａ）
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願番号】特願２００５−２０３９０２（Ｐ２００５−２０３９０２）
【出願日】平成１７年７月１３日（２００５．７．１３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願日】平成１７年７月１３日（２００５．７．１３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]