光起電力素子の製造方法、及び光起電力素子
【課題】光起電力素子の製造方法、および光起電力素子を提供する。
【解決手段】半導体基板３１０の第１面にベース部及びエミッタ部を形成するステップと、ベース部及びエミッタ部の上に絶縁層３６１，３６２を形成するステップと、ベース部及びエミッタ部が部分的に露出されるように、絶縁層３６１，３６２にビアホールを形成するステップと、少なくとも一つのビアホールを通じて、エミッタ部の領域と接触する第１電極３７１を形成するステップと、少なくとも一つの他のビアホールを通じて、ベース部の領域と接触する第２電極３７２を形成するステップと、ベース部上に切断線Ｃ−Ｃを形成するステップと、切断線Ｃ−Ｃに沿って半導体基板３１０を切断するステップと、を含む光起電力素子の製造方法。
【解決手段】半導体基板３１０の第１面にベース部及びエミッタ部を形成するステップと、ベース部及びエミッタ部の上に絶縁層３６１，３６２を形成するステップと、ベース部及びエミッタ部が部分的に露出されるように、絶縁層３６１，３６２にビアホールを形成するステップと、少なくとも一つのビアホールを通じて、エミッタ部の領域と接触する第１電極３７１を形成するステップと、少なくとも一つの他のビアホールを通じて、ベース部の領域と接触する第２電極３７２を形成するステップと、ベース部上に切断線Ｃ−Ｃを形成するステップと、切断線Ｃ−Ｃに沿って半導体基板３１０を切断するステップと、を含む光起電力素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光起電力素子の製造方法、及び光起電力素子に関する。
【背景技術】
【０００２】
光起電力素子を製造するためには、ｐ型（または、ｎ型）基板に、ｎ型（または、ｐ型）不純物をドーピングしてｐｎ接合を形成し、エミッタを形成する手法が一般的に用いられている。このような光起電力素子では、受光により形成された電子−正孔の対が分離し、電子はｎ型領域の電極に、正孔はｐ型領域の電極に収集されて、電力を生産する。
【０００３】
光起電力素子は、受光面である前面、そして背面にそれぞれ電極が備えられる構造を有するが、前面に電極が備えられた場合、電極の面積が多くなるほど受光面積が縮小する。このような受光面積が縮小する問題を解決するために、従来、電極が背面にのみ備えられた背面接合の構造を有する光起電力素子が用いられてきた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４０３６８８０号公報
【特許文献２】特開２００１−１１１０８５号公報
【特許文献３】特許第４４９５３１８号公報
【特許文献４】大韓民国特許公開第２０１１−００３０５６１号公報
【特許文献５】大韓民国特許公開第２０１１−００１１９８４号公報
【特許文献６】特開２００６−１５６６６３号公報
【特許文献７】特開２０１１−５１２６６１号公報
【特許文献８】米国特許公開２０１１／０１００４１４号公報
【特許文献９】米国特許第７８１２２５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の一般的な背面接合の光起電力素子は、製造原価が高く、構造に起因して電力損失が増加するという問題があった。そこで、本発明の目的は、上記問題に鑑みてなされたものであり、製造原価を低減し、構造に起因する電力損失を軽減することが可能な、新規かつ改良された光起電力素子の製造方法、及び光起電力素子を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のある観点によれば、半導体基板の第１面にベース部及びエミッタ部を形成するステップと、前記ベース部及び前記エミッタ部の上に絶縁層を形成するステップと、前記ベース部及び前記エミッタ部が部分的に露出されるように、前記絶縁層にビアホールを形成するステップと、少なくとも一つの前記ビアホールを通じて、前記エミッタ部の領域と接触する第１電極を形成するステップと、少なくとも一つの他の前記ビアホールを通じて、前記ベース部の領域と接触する第２電極を形成するステップと、前記ベース部上に切断線を形成するステップと、前記切断線に沿って前記半導体基板を切断するステップと、を含む光起電力素子の製造方法が提供される。
【０００７】
前記切断線を形成するステップは、前記エミッタ部を避けて前記ベース部上に切断線を形成するステップを含み、前記半導体基板を切断するステップは、前記エミッタ部を避けた前記半導体基板の領域で、前記半導体基板を切断するステップを含んでもよい。
【０００８】
前記第１電極は、第１バスバーと、前記第１バスバーから延びた複数の第１フィンガー電極と、を備え、前記第２電極は、前記第１面の中心を横切るように延びた第２バスバーと、前記第２バスバーから延びて第１フィンガー電極と互いに噛み合うように形成された複数の第２フィンガー電極を備えてもよい。
【０００９】
前記切断線を形成するステップは、前記第２バスバーに沿って前記第２バスバーの中心に、前記切断線となる開口を形成するステップを含んでもよい。
【００１０】
前記半導体基板は、単一の半導体ウェーハの少なくとも二つの角をトリミングされて形成されてもよい。
【００１１】
前記単一の半導体ウェーハから複数の光起電力素子を形成してもよい。
【００１２】
前記第１電極を形成するステップは、第１バスバーと、前記第１バスバーから延びた複数の第１フィンガー電極とを備える第１電極を、前記複数の光起電力素子それぞれに形成するステップを含み、前記第２電極を形成するステップは、第２バスバーと、前記第２バスバーから延びた複数の第２フィンガー電極とを備える第２電極を、前記複数の光起電力素子それぞれに形成するステップを含んでもよい。
【００１３】
前記第１面の反対側に備えられた半導体基板の第２面に少なくとも一つのパッシベーション層または反射防止膜を形成するステップをさらに含んでもよい。
【００１４】
前記第１面の反対側に備えられた半導体基板の第２面をテクスチャリングするステップをさらに含んでもよい。
【００１５】
前記ベース部及び前記エミッタ部は、それぞれストライプ状に形成されてもよい。
【００１６】
前記ベース部及び前記エミッタ部は、それぞれ複数の離散した領域で形成されてもよい。
【００１７】
前記離散した領域は、ドット、楕円形、円形または多角形の形状で形成されてもよい。
【００１８】
前記第１面の反対側に備えられた半導体基板の第２面は、光源と対向する前面であり、前記第１面は、前記光源の反対側に位置する背面であってもよい。
【００１９】
また、上記課題を解決するために、本発明の別の観点によれば、半導体基板の第１面上に形成されたベース部及びエミッタ部と、前記ベース部及び前記エミッタ部の上に形成された絶縁層と、前記絶縁層に形成された複数のビアホールと、少なくとも一つの前記ビアホールを通じて、前記エミッタ部の領域と接触する第１電極と、少なくとも一つの他の前記ビアホールを通じて、前記ベース部の領域と接触する第２電極と、を備え、前記第２電極は、切断された電極であり、前記半導体基板は、前記エミッタ部側に少なくとも二つのトリミングされた角を備える光起電力素子が提供される。
【００２０】
前記半導体基板は、半導体ウェーハから形成され、前記光起電力素子のサイズは前記半導体ウェーハの１／２のサイズであってもよい。
【００２１】
前記第２電極の一部分は、前記半導体ウェーハの中心を横切るように延びてもよい。
【００２２】
前記第１電極は、前記トリミングされた角の間に備えられた前記半導体基板の第１側に沿って延びた第１バスバーと、前記第１バスバーから延びた複数の第１フィンガー電極とを備え、前記第２電極は、前記第１側の反対側に備えられた第２側に沿って延びた第２バスバーと、前記第２バスバーから延びて前記第１フィンガー電極と互いに噛み合うように配置された複数の第２フィンガー電極を備えてもよい。
【００２３】
前記第１面の反対側に備えられた半導体基板の第２面に形成された少なくとも一つのパッシベーション層または反射防止膜をさらに備えてもよい。
【００２４】
前記ベース部及び前記エミッタ部は、それぞれストライプ状に形成されてもよい。
【００２５】
前記ベース部及び前記エミッタ部は、それぞれ複数の離散した領域で形成されてもよい。
【００２６】
前記絶縁層は、第１層、及び前記第１層と異なる物質を含む第２層の複数層で形成されてもよい。
【発明の効果】
【００２７】
以上説明したように本発明によれば、光起電力素子の製造原価を低減し、構造に起因する電力損失を軽減することが可能である。
【図面の簡単な説明】
【００２８】
【図１Ａ】本発明の一実施形態による光起電力素子を概略的に示す斜視図である。
【図１Ｂ】図１ＡのＩＢ−ＩＢ線における断面図である。
【図２Ａ】本発明の一実施形態による光起電力素子の背面図である。
【図２Ｂ】本発明の他の実施形態による光起電力素子の背面図である。
【図３Ａ】本発明の一実施形態による光起電力素子の製造過程における半導体基板を示す斜視図である。
【図３Ｂ】図３Ａの変形例における半導体基板を示す斜視図である。
【図４】本発明の一実施形態による光起電力素子の製造過程のうち、パッシベーション層及び反射防止膜が形成された状態を示す斜視図である。
【図５Ａ】本発明の一実施形態による光起電力素子の製造過程のうち、ベース層及びエミッタ層が形成された状態を示す斜視図である。
【図５Ｂ】図５ＡのＶＢ−ＶＢ線における断面図である。
【図６Ａ】本発明の一実施形態による光起電力素子の製造過程のうち、絶縁層が形成された状態を示す斜視図である。
【図６Ｂ】図６ＡのＶＩＢ−ＶＩＢ線における断面図である。
【図７Ａ】本発明の一実施形態による光起電力素子の製造過程のうち、第１及び第２金属電極が形成された状態を示す斜視図である。
【図７Ｂ】図７ＡのＶＩＩＢ−ＶＩＩＢ線における断面図である。
【図７Ｃ】図７Ａの背面図である。
【図８Ａ】本発明の一実施形態による光起電力素子の製造過程のうち、図７Ａの切断線Ｃ−Ｃに沿ってカットされた状態を示す斜視図である。
【図８Ｂ】図８Ａの背面図である。
【図９Ａ】ＬＢＩＣ（Ｌａｓｅｒ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕｒｒｅｎｔ）法により、一般的な背面接合の光起電力素子のＱＥ（Ｑｕａｎｔｕｍ Ｅｆｆｉｃｉｅｎｃｙ）を測定した結果図である。
【図９Ｂ】ＬＢＩＣ法により、他の一般的な背面接合の光起電力素子のＱＥを測定した結果図である。
【図１０】本発明の一実施形態による光起電力素子を電気的に連結した実施形態を示す図面である。
【図１１】本発明の他の実施形態による光起電力素子を電気的に連結した実施形態を示す図面である。
【図１２】本発明のさらに他の実施形態による光起電力素子を電気的に連結した実施形態を示す図面である。
【発明を実施するための形態】
【００２９】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３０】
本発明の利点及び特徴、そしてそれらを達成する方法は、図面と共に詳細に説明する実施形態を参照すれば明確になる。ただし、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で実現される。本実施形態は、本発明の開示を完全にし、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明の定義は、特許請求の範囲により定められる。
【００３１】
また、本明細書で使われる用語は、実施形態を説明するためのものであり、本発明を制限するものではない。本明細書において、単数型は、文言で特に言及しない限り複数型も含む。明細書で使われる“含む（ｃｏｍｐｒｉｓｅｓ）”及び“含んだ（ｃｏｍｐｒｉｓｉｎｇ）”は、言及された構成要素、ステップ、動作及び素子以外の他の一つ以上の構成要素、ステップ、動作及び素子の存在または追加を排除しない。
【００３２】
さらに、第１、第２などの用語は、多様な構成要素を説明するのに使われるが、当該構成要素は、用語により限定されない。第１、第２などの用語は、一つの構成要素を他の構成要素から区別する目的のみで用いられる。以下では、同じ構成要素に対しては、同じ符号を使用して説明を行う。
【００３３】
図面では、複数の層、領域、膜を明確に表現するために、厚さを拡大して示した。層、膜の構成が他の構成“上に”あるとは、他の構成の“真上に”ある場合だけでなく、その中間に他の構成が備えられた場合も含む。一方、ある構成が他の構成の“真上に”あるとは、その中間に他の構成が備えられていない場合を表す。
【００３４】
図１Ａは、本発明の一実施形態による光起電力素子を概略的に示す斜視図であり、図１Ｂは、図１ＡのＩＢ−ＩＢ線における断面図である。図２Ａは、本発明の一実施形態による光起電力素子の背面図であり、第１及び第２金属電極、エミッタ層及びベース層を示す。図２Ｂは、本発明の他の実施形態による光起電力素子の背面図であり、第１及び第２金属電極、エミッタ層及びベース層を示す。図１Ａ及び図１Ｂでは、説明の便宜上、光電変換素子の背面を上にして示し、図２Ａ及び図２Ｂでは、エミッタ層（エミッタ部）及びベース層（ベース部）を形成する不純物のドーピング領域を点線で表す。
【００３５】
図１Ａ及び図１Ｂを参照すると、光起電力素子１００は、半導体基板１１０、パッシベーション層１２０、反射防止膜１３０、エミッタ層（あるいは、エミッタ部）１４０、ベース層（あるいは、ベース部）１５０、絶縁層１６０、第１及び第２金属電極１７０、および１８０を備える。
【００３６】
半導体基板１１０は、光吸収層であって、半導体基板１１０の第１側辺１１１の両端の角は、トリミングされた形状であり、半導体基板１１０の第１側辺と平行に対向する第２側辺１１２の両端の角は、トリミングされない形状である。一般的な半導体基板は、四方向の角がトリミングされた形状であるのに対し、本発明の実施形態による半導体基板１１０は、一般的な半導体基板を半分に切断した形状であるため、四つの角のうち二つの角、すなわち、第１側辺１１１の両端に備えられた角のみがトリミングされた形状である。半導体基板１１０は、５インチ（１２．７ｃｍ）または６インチ（１５．２４ｃｍ）のウェーハを半分に切断したサイズであるか、またはさらに大きいサイズでもよい。
【００３７】
半導体基板１１０は、単結晶のシリコン基板または多結晶のシリコン基板であってもよい。また、半導体基板１１０は、ｎ型不純物が含まれた単結晶または多結晶のシリコン基板であってもよい。ｎ型不純物としては、リン（Ｐ）、砒素（Ａｓ）などのような５族元素を含んでもよい。
【００３８】
本実施形態では、半導体基板１１０がｎ型不純物を含むシリコン基板を使用する場合を説明したが、本発明は、これに限定されない。例えば、半導体基板１１０として、ｐ型不純物を含む単結晶または多結晶のシリコン基板を使用してもよい。ｐ型不純物としては、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）などのような３族元素を含んでもよい。
【００３９】
図示していないが、半導体基板１１０は、テクスチャー構造を形成されていてもよい。テクスチャー構造により、入射光の表面反射率を低下させ、半導体基板１１０内での光の通過長さを長くし、背面からの内部反射を利用して、吸収される光の量を増加させることができる。上記により、光起電力素子の短絡電流を増加させることができる。
【００４０】
パッシベーション層１２０は、半導体基板１１０の前面に形成される。パッシベーション層１２０は、不純物がドーピングされた非晶質シリコン（ａ−Ｓｉ）または窒化ケイ素（ＳｉＮｘ）で形成される。例えば、パッシベーション層１２０が、不純物をドーピングされた非晶質シリコンである場合、パッシベーション層１２０は、半導体基板１１０に添加された不純物と同程度の導電性を有する不純物が半導体基板１１０より高濃度にドーピングされて形成される。
【００４１】
パッシベーション層１２０は、半導体基板１１０で生成されたキャリアの表面再結合を防止して、キャリアの収集効率を向上させる。例えば、パッシベーション層１２０は、キャリアが半導体基板１１０の前面に移動することを防止するので、半導体基板１１０の前面近辺で電子と正孔とが再結合して消滅することを防止できる。
【００４２】
反射防止膜１３０は、半導体基板１１０の前面に形成され、太陽光が入射する際に、光が反射されて、光起電力素子の光吸収損失が起こることを防止し、光起電力素子の効率を向上させる。反射防止膜１３０は、透明な物質であってもよい。例えば、反射防止膜１３０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯｘＮｙ）などであってもよい。または、酸化チタン（ＴｉＯｘ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）などであってもよい。反射防止膜１３０は、単一または互いに屈折率が異なる複数の層を積層することによって形成される。
【００４３】
本実施形態では、パッシベーション層１２０と反射防止膜１３０とを別個の層で形成したが、本発明は、これに限定されない。例えば、窒化ケイ素（ＳｉＮｘ）を形成することで、パッシベーション層１２０の機能と反射防止膜１３０の機能とを単一の層に備えさせてもよい。
【００４４】
エミッタ層１４０は、半導体基板１１０の背面に備えられ、半導体基板１１０とｐｎ接合を形成する。半導体基板１１０がｎ型である場合、エミッタ層１４０は、ｐ型不純物を含み、半導体基板１１０がｐ型である場合、エミッタ層１４０は、ｎ型不純物を含む。
【００４５】
図２Ａを参照すると、エミッタ層１４０は、ｐ型（または、ｎ型）不純物がドープされることによって形成され、拡散領域は、縞状に形成されてもよい。すなわち、本発明の一実施形態によれば、エミッタ層（エミッタ部）１４０は、ストライプ状に形成されてもよい。または、図２Ｂを参照すると、ｐ型（または、ｎ型）不純物の拡散領域（エミッタ部）１４０´は、円形または楕円形のようなドット型で形成されてもよい。ドット型の拡散領域（エミッタ部）１４０´は、多角形のような他の形状のドット型も含む。すなわち、本発明の一実施形態によれば、エミッタ部１４０´は、複数の離散領域で形成されてもよい。この時、それぞれの離散領域（エミッタ部）１４０´は、図２Ｂに鎖線で表したようなドット、または楕円形、円形、多角形など多様な形状を有する。
【００４６】
再び図１Ａ、図１Ｂ及び図２Ａを参照すれば、エミッタ層１４０は、両端の角がトリミングされた半導体基板１１０の第１側辺１１１、及び第１側辺１１１と垂直な方向に沿って形成される。エミッタ層１４０は、第１側辺１１１に沿って形成された第１エミッタ領域１４１を備え、第１エミッタ領域１４１に対してほぼ垂直に形成された複数の第２エミッタ領域１４２を備える。第２エミッタ領域１４２は、互いに離隔されるように形成される。
【００４７】
ベース層１５０は、半導体基板１１０の背面に形成され、半導体基板１１０と同じ不純物を含む。ベース層１５０は、半導体基板１１０より不純物が高濃度にドープされ、背面電界（Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ： ＢＳＦ）を形成し、第２金属電極１８０の付近で、正孔と電子とが再結合して消滅することを防止することができる。
【００４８】
図２Ａを参照すると、ベース層（ベース部）１５０は、ｎ型（または、ｐ型）不純物がドープされることによって形成され、不純物の拡散領域は、縞状に形成されてもよい。すなわち、本発明の一実施形態において、ベース層（ベース部）１５０は、ストライプ状に形成されてもよい。
【００４９】
または、図２Ｂを参照すると、ｎ型（または、ｐ型）不純物の拡散領域（ベース部）１５０´は、円形または楕円形のようなドット型で形成されてもよい。ドット型の拡散領域（ベース部）１５０´は、多角形のような他の形状のドット型も含む。すなわち、本発明の一実施形態によれば、拡散領域（ベース部）１５０´は、複数の離散領域で形成されてもよい。この時、それぞれの離散領域（ベース部）１５０´は、図２Ｂに鎖線で表したようなドット、または楕円形、円形、多角形など多様な形状を有する。
【００５０】
再び図１Ａ、図１Ｂ及び図２Ａを参照すると、ベース層１５０は、角がトリミングされない半導体基板１１０の第２側辺１１２、及び第２側辺１１２と垂直な方向に沿って形成される。ベース層１５０は、第２側辺１１２に沿って形成された第１ベース領域１５１を備え、第１ベース領域１５１に対してほぼ垂直に形成された複数の第２ベース領域１５２を備える。
【００５１】
互いに離隔された第２エミッタ領域１４２の間に、第２ベース領域１５２は配置される。したがって、第２エミッタ領域１４２と第２ベース領域１５２とは、半導体基板１１０の背面で噛み合うように形成される。
【００５２】
絶縁層１６０は、エミッタ層１４０及びベース層１５０上に、第１及び第２金属電極１７０、１８０の下部に形成されて、互いに逆の極性を有する構成要素間の電気的短絡を防止する。例えば、絶縁層１６０は、第１金属電極１７０とベース層１５０との間の電気的短絡を防止し、第２金属電極１８０とエミッタ層１４０との間の電気的短絡を防止する。
【００５３】
絶縁層１６０は、第１及び第２金属電極１７０、１８０がそれぞれエミッタ層１４０とベース層１５０とに直接接触するように、ビアホール１６５を含む。ビアホール１６５を通じて、第１金属電極１７０は、エミッタ層１４０と電気的に連結され、第２金属電極１８０は、ベース層１５０と電気的に連結される。
【００５４】
絶縁層１６０は、第１絶縁層１６１及び第２絶縁層１６２を備える。例えば、第１絶縁層１６１としては、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、またはＳｉＯｘとＳｉＮｘとをいずれも含む。第２絶縁層１６２は、第１絶縁層１６１を形成した以後、より確実な電気的絶縁のために形成され、ポリイミド（ｐｏｌｙｉｍｉｄｅ：ＰＩ）を含む。または、第２絶縁層１６２は、エチレンビニルアセテート（ｅｔｈｙｌｅｎｅ ｖｉｎｙｌ ａｃｅｔａｔｅ：ＥＶＡ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ：ＰＥＴ）、またはポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ：ＰＣ）を含む。
【００５５】
本実施形態では、絶縁層１６０が第１絶縁層１６１と第２絶縁層１６２とを備える場合を説明したが、本発明は、これに限定しない。第２絶縁層１６２は、第１絶縁層１６１を形成した以後、より確実な電気的絶縁のために形成されるものであって、絶縁層１６０は、第１絶縁層１６１のみで形成されていてもよい。
【００５６】
第１金属電極１７０は、エミッタ層１４０と対応するように絶縁層１６０上に形成され、ビアホール１６５を通じて、エミッタ層１４０と電気的に連結される。第１金属電極１７０は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びそれらの合金で形成されてもよい。第１金属電極１７０は、第１バスバー１７１を備え、第１バスバー１７１に対して垂直に形成され、第１バスバー１７１から延びる第１フィンガー電極１７２を備える。
【００５７】
第２金属電極１８０は、ベース層１５０と対応するように絶縁層１６０上に形成され、ビアホール１６５を通じて、ベース層１５０と電気的に連結される。第２金属電極１８０は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びそれらの合金で形成されてもよい。第２金属電極１８０は、第２バスバー１８１を備え、第２バスバー１８１に対して垂直に形成され、第２バスバー１８１から延びる第２フィンガー電極１８２を備える。
【００５８】
第１バスバー１７１は、半導体基板１１０の第１側辺１１１に形成され、第２バスバー１８１は、ほぼ第１バスバー１７１と平行になるように、半導体基板１１０の第２側辺１１２に形成される。第１フィンガー電極１７２は、第１バスバー１７１と垂直になるように、第２バスバー１８１に向かって延び、第２フィンガー電極１８２は、第２バスバー１８１と垂直になるように、第１バスバー１７１に向かって延びる。したがって、第１フィンガー電極１７２と第２フィンガー電極１８２とは、交互に配置される。言い換えれば、第１及び第２フィンガー電極１７２、１８２は、互いに噛み合うように形成されて、キャリアを収集する。
【００５９】
一般的な背面接合の光起電力素子は、受光面積が増大しても、受光面積の増大によって電流が増加するので、電流の自乗に比例する電力損失を誘発し、受光面積の増大による効果の効率は高くない。しかし、本発明の実施形態によれば、ウェーハを半分に切断して光起電力素子を形成することで、電圧を約２倍に高め、電流を減らすことができる。したがって、電流の２倍に比例する電力損失を減少させることができる。一実施形態として、第２電極１８０は、切断された電極であってもよい。すなわち、第２電極１８０の第２バスバー１８１は、より大きいサイズのバスバーが二つに切断されることによって形成されてもよい。上記についての内容は、該当部分で詳細に後述する。
【００６０】
また、本発明の実施形態による光起電力素子は、エミッタ部の領域から遠い側に配置されたベース部の領域を切断して製造することで、光起電力素子の製造の際の光起電力素子の性能の劣化を減少、または防止できる。
【００６１】
以下では、本発明の実施形態による光起電力素子の製造方法を説明する。
【００６２】
図３Ａ〜図８Ｂは、本発明の実施形態による光起電力素子の製造方法による状態を概略的に示し、説明の便宜上、光起電力素子の背面を上にして示した。
【００６３】
図３Ａを参照すると、半導体基板３１０、例えば、半導体ウェーハが用いられる。半導体基板３１０の四つの角は、トリミングされた形状であり、５インチ（１２．７ｃｍ）または６インチ（１５．２４ｃｍ）のサイズ、あるいはそれ以上のサイズを有する半導体基板３１０であってもよい。一例として、５インチ（１２．７ｃｍ）または６インチ（１５．２４ｃｍ）のサイズ、あるいはそれ以上のサイズを有する一つの半導体ウェーハが用いられる。しかし、本発明は、これに限定されず、他の適切な形態または個数の半導体ウェーハが使われてもよい。
【００６４】
半導体基板３１０は、単結晶のシリコン基板または多結晶のシリコン基板であってもよく、半導体基板３１０は、ｎ型またはｐ型不純物が含まれた単結晶または多結晶のシリコン基板であってもよい。本実施形態では、説明の便宜上、半導体基板３１０がｎ型不純物を含む場合について説明する。
【００６５】
まず、半導体基板３１０の表面に付着した物理的及び化学的不純物を除去するために、酸やアルカリ溶液を利用した洗浄工程が行われる。
【００６６】
図３Ｂを参照すると、本発明の他の実施形態として、半導体基板３１０´は、テクスチャリング工程により、表面に凹凸面が形成された半導体基板３１０´であってもよい。テクスチャリング構造は、例えば、ウェットエッチングによる異方性エッチングや、プラズマを利用したドライエッチングなどにより形成されるが、係る例に限定されず多様な方法を使用することができる。テクスチャリング工程によって形成された凹凸面上に、以下で説明するパッシベーション層及び反射防止膜を形成することができる。
【００６７】
以下では、説明の便宜上、図３Ａに示す半導体基板３１０を利用して光起電力素子を製造する工程を説明する。
【００６８】
図４を参照すると、半導体基板３１０の前面にパッシベーション層３２０と反射防止膜３３０とを順次形成する。まず、パッシベーション層３２０を形成する前に、半導体基板３１０の洗浄が行われる。
【００６９】
パッシベーション層３２０は、不純物がドープされた非晶質シリコンで形成される。例えば、パッシベーション層３２０は、ｎ型半導体基板３１０の表面に高濃度のｎ＋層で形成され、このように形成されたパッシベーション層３２０は、正孔と電子との再結合による損失を減らすための前面電界（Ｆｒｏｎｔ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ：ＦＳＦ）を形成する。
【００７０】
他の実施形態として、パッシベーション層３２０は、窒化ケイ素（ＳｉＮｘ）であってもよい。係る場合、例えば、パッシベーション層３２０は、プラズマ気相蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）法などにより形成される。
【００７１】
パッシベーション層３２０は、半導体基板３１０の受光面側に形成されるので、光吸収を減らすために、バンドギャップを調節してもよい。例えば、添加物を追加することで、バンドギャップを増加させて光吸収を減らし、入射光が半導体基板３１０の内部に吸収されるようにしてもよい。
【００７２】
反射防止膜３３０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯｘＮｙ）などで形成され、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）、スパッタリング、またはスピンコーティングなどの方法により形成される。例えば、反射防止膜３３０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯｘＮｙ）の単一膜で形成されてもよいし、またはそれらの複合層で形成されてもよい。
【００７３】
本実施形態では、パッシベーション層３２０と、反射防止膜３３０と、をそれぞれ形成する場合を説明したが、本発明は、係る実施例に限定されない。例えば、パッシベーション層３２０と反射防止膜３３０とは、一体化した一つの層として形成されてもよい。すなわち、ＳｉＮｘを含む層を形成することで、パッシベーションの効果及び反射防止の効果を得ることができる。
【００７４】
図５Ａ及び図５Ｂを参照すると、半導体基板３１０の背面にベース層（ベース部）３５０とエミッタ層（エミッタ部）３４０とが形成される。ベース層３５０とエミッタ層３４０とは、不純物を縞状にドープすることによって形成する。
【００７５】
本発明の一実施形態として、半導体基板３１０の背面の相異なる領域に、逆の極性を有する不純物をドープすることで、ベース層３５０とエミッタ層３４０とをそれぞれ形成する。まず、半導体基板３１０の背面の中心領域を横切るようにｎ型不純物をドープして、第１ベース領域３５１を形成し、これと共に第１ベース領域３５１に対して垂直になるようにｎ型不純物をドープすることで、第２ベース領域３５２を形成する。この時、ｎ型不純物がドープされる第２ベース領域３５２は、所定の間隔で離隔されて形成される。
【００７６】
この後、ｎ型不純物でドープされた領域を除いた残りの領域をｐ型不純物でドープすることで、エミッタ層３４０を形成する。したがって、エミッタ層３４０の領域は、ベース層３５０の領域を中心にベース層３５０の両側に備えられ、それぞれのエミッタ層３４０は、第１エミッタ領域３４１と、第１エミッタ領域３４１に対してほぼ垂直である第２エミッタ領域３４２とを備え、第２エミッタ領域３４２は、第２ベース領域３５２と互いに噛み合う形状に形成される。
【００７７】
本発明の他の実施形態として、半導体基板３１０の背面に全体的にベース層３５０を形成した後、一部の領域を選択的にドープすることで、エミッタ層３４０を形成してもよい。例えば、半導体基板３１０の背面を全体的にｎ型不純物でドープした後、半導体基板３１０の背面の一部の領域を高濃度のｐ型不純物でドープすることで、エミッタ層（エミッタ部）３４０を形成してもよい。この時、高濃度のｐ型不純物でドープされた領域は、図５Ａに示すエミッタ層３４０となる。
【００７８】
本実施形態では、ベース層３５０とエミッタ層３４０とのドーピング領域が縞状である場合について説明したが、それぞれの不純物が、離散領域、例えば、ドット型にドープされてもよいことはいうまでもない。離散領域、例えば、ドット型にドープされる場合のベース領域とエミッタ領域の形状および配置については、図２Ｂを参照して説明した通りであるので、ここでの詳細な説明は省略する。
【００７９】
図６Ａ及び図６Ｂを参照すると、ベース層３５０及びエミッタ層３４０上に絶縁層３６０が形成される。絶縁層３６０は、二層で形成される。例えば、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）を含む第１絶縁層３６１をＣＶＤ法などにより形成した後、電気的絶縁性を向上させるために、第２絶縁層３６２が形成される。
【００８０】
第２絶縁層３６２は、ポリイミド（ＰＩ）、エチレンビニルアセテート（ＥＶＡ）、ポリエチレンテレフタレート（ＰＥＴ）、またはポリカーボネート（ＰＣ）などで形成される。
【００８１】
この後、ベース層３５０とエミッタ層３４０との一部が露出するように、絶縁層３６０には、ビアホール３６５が形成される（図７Ｂ参照）。図示していないが、ビアホール３６５は、絶縁層３６０上にエッチングマスク（図示せず）を形成し、エッチングマスクにより被覆されず露出した絶縁層３６０の部分をエッチングすることによって形成される。
【００８２】
複数のビアホール３６５のうち、一部のビアホール３６５を通じて、ベース層３５０の一部が露出され、残りのビアホール３６５を通じて、エミッタ層３４０の一部が露出される。一部のビアホール３６５は、エミッタ層３４０と第１金属電極３７０との電気的連結を目的としており、残りのビアホール３６５は、ベース層３５０と第２金属電極３８０との電気的連結を目的としている。
【００８３】
図７Ａ〜図７Ｃを参照すると、第１及び第２金属電極３７０、３８０が形成される。
【００８４】
第１金属電極３７０は、半導体基板３１０の背面上の半導体基板３１０の両端に形成される。第１金属電極３７０は、エミッタ層３４０のドーピング領域と少なくとも一部の領域が接触しており、第１バスバー３７１と、第１バスバー３７１から延びて第１バスバー３７１に対して垂直に形成された第１フィンガー電極３７２と、を備える。
【００８５】
第２金属電極３８０は、半導体基板３１０の背面上の、半導体基板３１０の中心に形成される。例えば、第２金属電極３８０は、半導体基板３１０の中心を横切る第２バスバー３８１と、第２バスバー３８１を中心として両端に備えられた第１金属電極３７０に向かって延びた第２フィンガー電極３８２と、を備える。例えば、第２フィンガー電極３８２は、第２バスバー３８１に対してほぼ垂直になるように延びる。第２フィンガー電極３８２は、第１フィンガー電極３７２と互いに噛み合うように形成されて、キャリアを収集する。
【００８６】
第１及び第２金属電極３７０、３８０は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）などの元素を含む伝導性のペーストを、スクリーンプリンティングを通じてパターン印刷後、熱焼成することによって形成される。
【００８７】
他の実施形態として、ビアホールを通じて、エミッタ層３４０及びベース層３５０とコンタクトするシード層（図示せず）を形成し、その上に銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）及びそれらの合金をメッキすることにより、第１及び第２金属電極３７０、３８０を形成してもよい。
【００８８】
第２金属電極３８０が形成される際、第２バスバー３８１の中心には、第２バスバー３８１の長手方向に沿って開口（ホール）ｈが形成される（図７Ａ及び図７Ｃ参照）。例えば、第２金属電極３８０を形成する過程において、開口ｈと対応する領域を残して導電性ペーストを塗布または金属をメッキすることにより、第２バスバー３８１の中心には、金属配線が形成されないようにすることができる。ここで、第２バスバー３８１の中心に形成された開口ｈを横切る線Ｃ−Ｃが切断線となる。上記の実施形態では、切断線を第２金属電極３８０の開口で明示したが、本発明はこれに限定されるものではない。他の実施形態として、切断線は、開口またはホールを形成して明示しなくともよく、ベース部３５０上の第２金属電極３８０の切断される部分を指示できるものであれば、多様な形態を用いることができる。
【００８９】
図８Ａ及び図８Ｂを参照すれば、切断線に沿って半導体基板３１０を切断することで、二つの光起電力素子を形成する。切断は、レーザースクライビングにより行われる。または、ワイヤーソーイングなどの切断方法を用いてもよい。切断は、光起電力素子のエミッタ領域から離れたベース部で行われるので、光起電力素子の製造の際に発生する性能の劣化を最小化できる。以下でさらに具体的に説明する。
【００９０】
図９Ａ及び図９Ｂは、ＬＢＩＣ（Ｌａｓｅｒ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕｒｒｅｎｔ）法により、背面接合の光起電力素子の量子効率（Ｑｕａｎｔｕｍ Ｅｆｆｉｃｉｅｎｃｙ：ＱＥ）を測定した状態を示す。
【００９１】
図９Ａ及び図９Ｂを参照すると、上部に形成されたベース領域（ベース部）は、暗い領域Ｄ１、Ｄ２として表れることが確認できる。暗い領域は、該当領域の電流が非常に少ないことを意味し、すなわち、ベース領域は光起電力素子の性能に対する寄与度が非常に低いことを意味する。
【００９２】
本発明の実施形態では、かかる特性に着目して、ベース領域を半導体基板（ウェーハ）の中心に移動させ、ベース領域を切断領域として使用するため、切断時の損傷領域による損失を最小化することができる。
【００９３】
前述したように、本発明の実施形態による光起電力素子の第１及び第２金属電極１７０、１８０は、一般的な背面接合の光起電力素子に形成されたフィンガー電極に比べて、フィンガー電極１７２、１８２の長さを減らすことができるので、電力損失を減少させることができる。また、第１及び第２金属電極１７０、１８０の厚さを薄くすることができるので、第１及び第２金属電極１７０、１８０の形成のための原価を低減でき、さらに、半導体基板１１０の反り（ｂｏｗｉｎｇ）を防止することができる。
【００９４】
また、前述したような製造方法を用いることで、工程の数を減らしつつ複数の光起電力素子を得ることができる。例えば、図３Ａ〜図８Ｂを参照して説明した一連の工程を一回（１サイクル）行うことで、二つの光起電力素子を製造することができるので、コスト及び製造時間を減少させつつ、高効率の光起電力素子を得ることができる。
【００９５】
図１０〜図１２は、本発明の他の実施形態による光起電力素子を電気的に連結した実施形態を示す。
【００９６】
図１０〜図１２を参照すれば、複数の光起電力素子を、リボンを利用して直列及び並列に混合して電気的に連結することで、モジュールを製作することができる。
【００９７】
図１０を参照すると、リボン１０を利用して、いずれか一つの光起電力素子１００の一側に備えられた第１バスバー１７１と、他の一つの光起電力素子１００の他側に備えられた第２バスバー１８１とを連結し、直列接続を行って一つの列を形成した後、それらの光起電力素子１００の列を並列連結することで、一つのモジュールを形成することができる。
【００９８】
図１１を参照すれば、リボン２０を利用して、いずれか一つの光起電力素子１００の一側に備えられた第２バスバー１８１と、他の一つの光起電力素子１００の他側に備えられた第２バスバー１８１とを連結し、並列接続を行った後、それらを直列接続することで、一つのモジュールを形成することができる。
【００９９】
同様に、図１２を参照すると、リボン３０を利用して、いずれか一つの光起電力素子１００の第２バスバー１８１と、他の一つの光起電力素子１００の第１バスバー１７１とを直列連結した後、直列接続された光起電力素子１００を並列接続することで、一つのモジュールを形成することができる。
【０１００】
前述した実施形態以外にも、複数の光起電力素子の直列／並列連結は、多様な組み合わせ及び配列により形成することができる。
【０１０１】
前述したように、本発明の一実施形態は、光起電力素子の製造方法を提供する。本発明の製造方法は、まず、ベース部とエミッタ部とが、半導体基板の表面に形成される。さらに、絶縁層がベース部及びエミッタ部の上に形成される。絶縁層は、ベース部とエミッタ部とを部分的に露出させるビアホールを含む。第１電極は、前述の少なくとも一つのビアホールを通じて、エミッタ部の領域とコンタクトを形成し、第２電極は、少なくとも他の一つのビアホールを通じて、ベース部の領域とコンタクトを形成する。この後、第２電極のバスバー電極部に切断線が形成され、半導体基板は、切断線に沿ってベース部で二つの光起電力素子に分割される。上記のように、本発明の一実施形態によれば、二つの光起電力素子が一つの半導体ウェーハを二つに分割することによって形成される。一つのウェーハから形成された二つの光起電力素子を用いることにより、電圧を約二倍とすることができる。また、本発明によれば、電流を減少させることができるため、電流損失を減少させることができる。
【０１０２】
また、相対的に光起電力素子の性能に大きく寄与しないベース領域が切断領域として用いられるので、切断による損失、またはベース領域の損傷が、光起電力素子の性能に対して大きな影響を与えないようにすることができる。
【０１０３】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１０４】
本発明は、例えば、太陽電池関連の技術分野に適用可能である。
【符号の説明】
【０１０５】
１００ 光起電力素子
１１０、３１０ 半導体基板
１１１ 第１側辺
１１２ 第２側辺
１２０、３２０ パッシベーション層
１３０、３３０ 反射防止膜
１４０、３４０ エミッタ層（エミッタ部）
１５０、３５０ ベース層（ベース部）
１６０、３６０ 絶縁層
１６１、３６１ 第１絶縁層
１６２、３６２ 第２絶縁層
１７０、３７０ 第１金属電極
１７１、３７１ 第１バスバー
１７２、３７２ 第１フィンガー電極
１８０、３８０ 第２金属電極
１８１、３８１ 第２バスバー
１８２、３８２ 第２フィンガー電極
【技術分野】
【０００１】
本発明は、光起電力素子の製造方法、及び光起電力素子に関する。
【背景技術】
【０００２】
光起電力素子を製造するためには、ｐ型（または、ｎ型）基板に、ｎ型（または、ｐ型）不純物をドーピングしてｐｎ接合を形成し、エミッタを形成する手法が一般的に用いられている。このような光起電力素子では、受光により形成された電子−正孔の対が分離し、電子はｎ型領域の電極に、正孔はｐ型領域の電極に収集されて、電力を生産する。
【０００３】
光起電力素子は、受光面である前面、そして背面にそれぞれ電極が備えられる構造を有するが、前面に電極が備えられた場合、電極の面積が多くなるほど受光面積が縮小する。このような受光面積が縮小する問題を解決するために、従来、電極が背面にのみ備えられた背面接合の構造を有する光起電力素子が用いられてきた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４０３６８８０号公報
【特許文献２】特開２００１−１１１０８５号公報
【特許文献３】特許第４４９５３１８号公報
【特許文献４】大韓民国特許公開第２０１１−００３０５６１号公報
【特許文献５】大韓民国特許公開第２０１１−００１１９８４号公報
【特許文献６】特開２００６−１５６６６３号公報
【特許文献７】特開２０１１−５１２６６１号公報
【特許文献８】米国特許公開２０１１／０１００４１４号公報
【特許文献９】米国特許第７８１２２５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の一般的な背面接合の光起電力素子は、製造原価が高く、構造に起因して電力損失が増加するという問題があった。そこで、本発明の目的は、上記問題に鑑みてなされたものであり、製造原価を低減し、構造に起因する電力損失を軽減することが可能な、新規かつ改良された光起電力素子の製造方法、及び光起電力素子を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のある観点によれば、半導体基板の第１面にベース部及びエミッタ部を形成するステップと、前記ベース部及び前記エミッタ部の上に絶縁層を形成するステップと、前記ベース部及び前記エミッタ部が部分的に露出されるように、前記絶縁層にビアホールを形成するステップと、少なくとも一つの前記ビアホールを通じて、前記エミッタ部の領域と接触する第１電極を形成するステップと、少なくとも一つの他の前記ビアホールを通じて、前記ベース部の領域と接触する第２電極を形成するステップと、前記ベース部上に切断線を形成するステップと、前記切断線に沿って前記半導体基板を切断するステップと、を含む光起電力素子の製造方法が提供される。
【０００７】
前記切断線を形成するステップは、前記エミッタ部を避けて前記ベース部上に切断線を形成するステップを含み、前記半導体基板を切断するステップは、前記エミッタ部を避けた前記半導体基板の領域で、前記半導体基板を切断するステップを含んでもよい。
【０００８】
前記第１電極は、第１バスバーと、前記第１バスバーから延びた複数の第１フィンガー電極と、を備え、前記第２電極は、前記第１面の中心を横切るように延びた第２バスバーと、前記第２バスバーから延びて第１フィンガー電極と互いに噛み合うように形成された複数の第２フィンガー電極を備えてもよい。
【０００９】
前記切断線を形成するステップは、前記第２バスバーに沿って前記第２バスバーの中心に、前記切断線となる開口を形成するステップを含んでもよい。
【００１０】
前記半導体基板は、単一の半導体ウェーハの少なくとも二つの角をトリミングされて形成されてもよい。
【００１１】
前記単一の半導体ウェーハから複数の光起電力素子を形成してもよい。
【００１２】
前記第１電極を形成するステップは、第１バスバーと、前記第１バスバーから延びた複数の第１フィンガー電極とを備える第１電極を、前記複数の光起電力素子それぞれに形成するステップを含み、前記第２電極を形成するステップは、第２バスバーと、前記第２バスバーから延びた複数の第２フィンガー電極とを備える第２電極を、前記複数の光起電力素子それぞれに形成するステップを含んでもよい。
【００１３】
前記第１面の反対側に備えられた半導体基板の第２面に少なくとも一つのパッシベーション層または反射防止膜を形成するステップをさらに含んでもよい。
【００１４】
前記第１面の反対側に備えられた半導体基板の第２面をテクスチャリングするステップをさらに含んでもよい。
【００１５】
前記ベース部及び前記エミッタ部は、それぞれストライプ状に形成されてもよい。
【００１６】
前記ベース部及び前記エミッタ部は、それぞれ複数の離散した領域で形成されてもよい。
【００１７】
前記離散した領域は、ドット、楕円形、円形または多角形の形状で形成されてもよい。
【００１８】
前記第１面の反対側に備えられた半導体基板の第２面は、光源と対向する前面であり、前記第１面は、前記光源の反対側に位置する背面であってもよい。
【００１９】
また、上記課題を解決するために、本発明の別の観点によれば、半導体基板の第１面上に形成されたベース部及びエミッタ部と、前記ベース部及び前記エミッタ部の上に形成された絶縁層と、前記絶縁層に形成された複数のビアホールと、少なくとも一つの前記ビアホールを通じて、前記エミッタ部の領域と接触する第１電極と、少なくとも一つの他の前記ビアホールを通じて、前記ベース部の領域と接触する第２電極と、を備え、前記第２電極は、切断された電極であり、前記半導体基板は、前記エミッタ部側に少なくとも二つのトリミングされた角を備える光起電力素子が提供される。
【００２０】
前記半導体基板は、半導体ウェーハから形成され、前記光起電力素子のサイズは前記半導体ウェーハの１／２のサイズであってもよい。
【００２１】
前記第２電極の一部分は、前記半導体ウェーハの中心を横切るように延びてもよい。
【００２２】
前記第１電極は、前記トリミングされた角の間に備えられた前記半導体基板の第１側に沿って延びた第１バスバーと、前記第１バスバーから延びた複数の第１フィンガー電極とを備え、前記第２電極は、前記第１側の反対側に備えられた第２側に沿って延びた第２バスバーと、前記第２バスバーから延びて前記第１フィンガー電極と互いに噛み合うように配置された複数の第２フィンガー電極を備えてもよい。
【００２３】
前記第１面の反対側に備えられた半導体基板の第２面に形成された少なくとも一つのパッシベーション層または反射防止膜をさらに備えてもよい。
【００２４】
前記ベース部及び前記エミッタ部は、それぞれストライプ状に形成されてもよい。
【００２５】
前記ベース部及び前記エミッタ部は、それぞれ複数の離散した領域で形成されてもよい。
【００２６】
前記絶縁層は、第１層、及び前記第１層と異なる物質を含む第２層の複数層で形成されてもよい。
【発明の効果】
【００２７】
以上説明したように本発明によれば、光起電力素子の製造原価を低減し、構造に起因する電力損失を軽減することが可能である。
【図面の簡単な説明】
【００２８】
【図１Ａ】本発明の一実施形態による光起電力素子を概略的に示す斜視図である。
【図１Ｂ】図１ＡのＩＢ−ＩＢ線における断面図である。
【図２Ａ】本発明の一実施形態による光起電力素子の背面図である。
【図２Ｂ】本発明の他の実施形態による光起電力素子の背面図である。
【図３Ａ】本発明の一実施形態による光起電力素子の製造過程における半導体基板を示す斜視図である。
【図３Ｂ】図３Ａの変形例における半導体基板を示す斜視図である。
【図４】本発明の一実施形態による光起電力素子の製造過程のうち、パッシベーション層及び反射防止膜が形成された状態を示す斜視図である。
【図５Ａ】本発明の一実施形態による光起電力素子の製造過程のうち、ベース層及びエミッタ層が形成された状態を示す斜視図である。
【図５Ｂ】図５ＡのＶＢ−ＶＢ線における断面図である。
【図６Ａ】本発明の一実施形態による光起電力素子の製造過程のうち、絶縁層が形成された状態を示す斜視図である。
【図６Ｂ】図６ＡのＶＩＢ−ＶＩＢ線における断面図である。
【図７Ａ】本発明の一実施形態による光起電力素子の製造過程のうち、第１及び第２金属電極が形成された状態を示す斜視図である。
【図７Ｂ】図７ＡのＶＩＩＢ−ＶＩＩＢ線における断面図である。
【図７Ｃ】図７Ａの背面図である。
【図８Ａ】本発明の一実施形態による光起電力素子の製造過程のうち、図７Ａの切断線Ｃ−Ｃに沿ってカットされた状態を示す斜視図である。
【図８Ｂ】図８Ａの背面図である。
【図９Ａ】ＬＢＩＣ（Ｌａｓｅｒ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕｒｒｅｎｔ）法により、一般的な背面接合の光起電力素子のＱＥ（Ｑｕａｎｔｕｍ Ｅｆｆｉｃｉｅｎｃｙ）を測定した結果図である。
【図９Ｂ】ＬＢＩＣ法により、他の一般的な背面接合の光起電力素子のＱＥを測定した結果図である。
【図１０】本発明の一実施形態による光起電力素子を電気的に連結した実施形態を示す図面である。
【図１１】本発明の他の実施形態による光起電力素子を電気的に連結した実施形態を示す図面である。
【図１２】本発明のさらに他の実施形態による光起電力素子を電気的に連結した実施形態を示す図面である。
【発明を実施するための形態】
【００２９】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３０】
本発明の利点及び特徴、そしてそれらを達成する方法は、図面と共に詳細に説明する実施形態を参照すれば明確になる。ただし、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で実現される。本実施形態は、本発明の開示を完全にし、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明の定義は、特許請求の範囲により定められる。
【００３１】
また、本明細書で使われる用語は、実施形態を説明するためのものであり、本発明を制限するものではない。本明細書において、単数型は、文言で特に言及しない限り複数型も含む。明細書で使われる“含む（ｃｏｍｐｒｉｓｅｓ）”及び“含んだ（ｃｏｍｐｒｉｓｉｎｇ）”は、言及された構成要素、ステップ、動作及び素子以外の他の一つ以上の構成要素、ステップ、動作及び素子の存在または追加を排除しない。
【００３２】
さらに、第１、第２などの用語は、多様な構成要素を説明するのに使われるが、当該構成要素は、用語により限定されない。第１、第２などの用語は、一つの構成要素を他の構成要素から区別する目的のみで用いられる。以下では、同じ構成要素に対しては、同じ符号を使用して説明を行う。
【００３３】
図面では、複数の層、領域、膜を明確に表現するために、厚さを拡大して示した。層、膜の構成が他の構成“上に”あるとは、他の構成の“真上に”ある場合だけでなく、その中間に他の構成が備えられた場合も含む。一方、ある構成が他の構成の“真上に”あるとは、その中間に他の構成が備えられていない場合を表す。
【００３４】
図１Ａは、本発明の一実施形態による光起電力素子を概略的に示す斜視図であり、図１Ｂは、図１ＡのＩＢ−ＩＢ線における断面図である。図２Ａは、本発明の一実施形態による光起電力素子の背面図であり、第１及び第２金属電極、エミッタ層及びベース層を示す。図２Ｂは、本発明の他の実施形態による光起電力素子の背面図であり、第１及び第２金属電極、エミッタ層及びベース層を示す。図１Ａ及び図１Ｂでは、説明の便宜上、光電変換素子の背面を上にして示し、図２Ａ及び図２Ｂでは、エミッタ層（エミッタ部）及びベース層（ベース部）を形成する不純物のドーピング領域を点線で表す。
【００３５】
図１Ａ及び図１Ｂを参照すると、光起電力素子１００は、半導体基板１１０、パッシベーション層１２０、反射防止膜１３０、エミッタ層（あるいは、エミッタ部）１４０、ベース層（あるいは、ベース部）１５０、絶縁層１６０、第１及び第２金属電極１７０、および１８０を備える。
【００３６】
半導体基板１１０は、光吸収層であって、半導体基板１１０の第１側辺１１１の両端の角は、トリミングされた形状であり、半導体基板１１０の第１側辺と平行に対向する第２側辺１１２の両端の角は、トリミングされない形状である。一般的な半導体基板は、四方向の角がトリミングされた形状であるのに対し、本発明の実施形態による半導体基板１１０は、一般的な半導体基板を半分に切断した形状であるため、四つの角のうち二つの角、すなわち、第１側辺１１１の両端に備えられた角のみがトリミングされた形状である。半導体基板１１０は、５インチ（１２．７ｃｍ）または６インチ（１５．２４ｃｍ）のウェーハを半分に切断したサイズであるか、またはさらに大きいサイズでもよい。
【００３７】
半導体基板１１０は、単結晶のシリコン基板または多結晶のシリコン基板であってもよい。また、半導体基板１１０は、ｎ型不純物が含まれた単結晶または多結晶のシリコン基板であってもよい。ｎ型不純物としては、リン（Ｐ）、砒素（Ａｓ）などのような５族元素を含んでもよい。
【００３８】
本実施形態では、半導体基板１１０がｎ型不純物を含むシリコン基板を使用する場合を説明したが、本発明は、これに限定されない。例えば、半導体基板１１０として、ｐ型不純物を含む単結晶または多結晶のシリコン基板を使用してもよい。ｐ型不純物としては、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）などのような３族元素を含んでもよい。
【００３９】
図示していないが、半導体基板１１０は、テクスチャー構造を形成されていてもよい。テクスチャー構造により、入射光の表面反射率を低下させ、半導体基板１１０内での光の通過長さを長くし、背面からの内部反射を利用して、吸収される光の量を増加させることができる。上記により、光起電力素子の短絡電流を増加させることができる。
【００４０】
パッシベーション層１２０は、半導体基板１１０の前面に形成される。パッシベーション層１２０は、不純物がドーピングされた非晶質シリコン（ａ−Ｓｉ）または窒化ケイ素（ＳｉＮｘ）で形成される。例えば、パッシベーション層１２０が、不純物をドーピングされた非晶質シリコンである場合、パッシベーション層１２０は、半導体基板１１０に添加された不純物と同程度の導電性を有する不純物が半導体基板１１０より高濃度にドーピングされて形成される。
【００４１】
パッシベーション層１２０は、半導体基板１１０で生成されたキャリアの表面再結合を防止して、キャリアの収集効率を向上させる。例えば、パッシベーション層１２０は、キャリアが半導体基板１１０の前面に移動することを防止するので、半導体基板１１０の前面近辺で電子と正孔とが再結合して消滅することを防止できる。
【００４２】
反射防止膜１３０は、半導体基板１１０の前面に形成され、太陽光が入射する際に、光が反射されて、光起電力素子の光吸収損失が起こることを防止し、光起電力素子の効率を向上させる。反射防止膜１３０は、透明な物質であってもよい。例えば、反射防止膜１３０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯｘＮｙ）などであってもよい。または、酸化チタン（ＴｉＯｘ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）などであってもよい。反射防止膜１３０は、単一または互いに屈折率が異なる複数の層を積層することによって形成される。
【００４３】
本実施形態では、パッシベーション層１２０と反射防止膜１３０とを別個の層で形成したが、本発明は、これに限定されない。例えば、窒化ケイ素（ＳｉＮｘ）を形成することで、パッシベーション層１２０の機能と反射防止膜１３０の機能とを単一の層に備えさせてもよい。
【００４４】
エミッタ層１４０は、半導体基板１１０の背面に備えられ、半導体基板１１０とｐｎ接合を形成する。半導体基板１１０がｎ型である場合、エミッタ層１４０は、ｐ型不純物を含み、半導体基板１１０がｐ型である場合、エミッタ層１４０は、ｎ型不純物を含む。
【００４５】
図２Ａを参照すると、エミッタ層１４０は、ｐ型（または、ｎ型）不純物がドープされることによって形成され、拡散領域は、縞状に形成されてもよい。すなわち、本発明の一実施形態によれば、エミッタ層（エミッタ部）１４０は、ストライプ状に形成されてもよい。または、図２Ｂを参照すると、ｐ型（または、ｎ型）不純物の拡散領域（エミッタ部）１４０´は、円形または楕円形のようなドット型で形成されてもよい。ドット型の拡散領域（エミッタ部）１４０´は、多角形のような他の形状のドット型も含む。すなわち、本発明の一実施形態によれば、エミッタ部１４０´は、複数の離散領域で形成されてもよい。この時、それぞれの離散領域（エミッタ部）１４０´は、図２Ｂに鎖線で表したようなドット、または楕円形、円形、多角形など多様な形状を有する。
【００４６】
再び図１Ａ、図１Ｂ及び図２Ａを参照すれば、エミッタ層１４０は、両端の角がトリミングされた半導体基板１１０の第１側辺１１１、及び第１側辺１１１と垂直な方向に沿って形成される。エミッタ層１４０は、第１側辺１１１に沿って形成された第１エミッタ領域１４１を備え、第１エミッタ領域１４１に対してほぼ垂直に形成された複数の第２エミッタ領域１４２を備える。第２エミッタ領域１４２は、互いに離隔されるように形成される。
【００４７】
ベース層１５０は、半導体基板１１０の背面に形成され、半導体基板１１０と同じ不純物を含む。ベース層１５０は、半導体基板１１０より不純物が高濃度にドープされ、背面電界（Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ： ＢＳＦ）を形成し、第２金属電極１８０の付近で、正孔と電子とが再結合して消滅することを防止することができる。
【００４８】
図２Ａを参照すると、ベース層（ベース部）１５０は、ｎ型（または、ｐ型）不純物がドープされることによって形成され、不純物の拡散領域は、縞状に形成されてもよい。すなわち、本発明の一実施形態において、ベース層（ベース部）１５０は、ストライプ状に形成されてもよい。
【００４９】
または、図２Ｂを参照すると、ｎ型（または、ｐ型）不純物の拡散領域（ベース部）１５０´は、円形または楕円形のようなドット型で形成されてもよい。ドット型の拡散領域（ベース部）１５０´は、多角形のような他の形状のドット型も含む。すなわち、本発明の一実施形態によれば、拡散領域（ベース部）１５０´は、複数の離散領域で形成されてもよい。この時、それぞれの離散領域（ベース部）１５０´は、図２Ｂに鎖線で表したようなドット、または楕円形、円形、多角形など多様な形状を有する。
【００５０】
再び図１Ａ、図１Ｂ及び図２Ａを参照すると、ベース層１５０は、角がトリミングされない半導体基板１１０の第２側辺１１２、及び第２側辺１１２と垂直な方向に沿って形成される。ベース層１５０は、第２側辺１１２に沿って形成された第１ベース領域１５１を備え、第１ベース領域１５１に対してほぼ垂直に形成された複数の第２ベース領域１５２を備える。
【００５１】
互いに離隔された第２エミッタ領域１４２の間に、第２ベース領域１５２は配置される。したがって、第２エミッタ領域１４２と第２ベース領域１５２とは、半導体基板１１０の背面で噛み合うように形成される。
【００５２】
絶縁層１６０は、エミッタ層１４０及びベース層１５０上に、第１及び第２金属電極１７０、１８０の下部に形成されて、互いに逆の極性を有する構成要素間の電気的短絡を防止する。例えば、絶縁層１６０は、第１金属電極１７０とベース層１５０との間の電気的短絡を防止し、第２金属電極１８０とエミッタ層１４０との間の電気的短絡を防止する。
【００５３】
絶縁層１６０は、第１及び第２金属電極１７０、１８０がそれぞれエミッタ層１４０とベース層１５０とに直接接触するように、ビアホール１６５を含む。ビアホール１６５を通じて、第１金属電極１７０は、エミッタ層１４０と電気的に連結され、第２金属電極１８０は、ベース層１５０と電気的に連結される。
【００５４】
絶縁層１６０は、第１絶縁層１６１及び第２絶縁層１６２を備える。例えば、第１絶縁層１６１としては、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、またはＳｉＯｘとＳｉＮｘとをいずれも含む。第２絶縁層１６２は、第１絶縁層１６１を形成した以後、より確実な電気的絶縁のために形成され、ポリイミド（ｐｏｌｙｉｍｉｄｅ：ＰＩ）を含む。または、第２絶縁層１６２は、エチレンビニルアセテート（ｅｔｈｙｌｅｎｅ ｖｉｎｙｌ ａｃｅｔａｔｅ：ＥＶＡ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ：ＰＥＴ）、またはポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ：ＰＣ）を含む。
【００５５】
本実施形態では、絶縁層１６０が第１絶縁層１６１と第２絶縁層１６２とを備える場合を説明したが、本発明は、これに限定しない。第２絶縁層１６２は、第１絶縁層１６１を形成した以後、より確実な電気的絶縁のために形成されるものであって、絶縁層１６０は、第１絶縁層１６１のみで形成されていてもよい。
【００５６】
第１金属電極１７０は、エミッタ層１４０と対応するように絶縁層１６０上に形成され、ビアホール１６５を通じて、エミッタ層１４０と電気的に連結される。第１金属電極１７０は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びそれらの合金で形成されてもよい。第１金属電極１７０は、第１バスバー１７１を備え、第１バスバー１７１に対して垂直に形成され、第１バスバー１７１から延びる第１フィンガー電極１７２を備える。
【００５７】
第２金属電極１８０は、ベース層１５０と対応するように絶縁層１６０上に形成され、ビアホール１６５を通じて、ベース層１５０と電気的に連結される。第２金属電極１８０は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びそれらの合金で形成されてもよい。第２金属電極１８０は、第２バスバー１８１を備え、第２バスバー１８１に対して垂直に形成され、第２バスバー１８１から延びる第２フィンガー電極１８２を備える。
【００５８】
第１バスバー１７１は、半導体基板１１０の第１側辺１１１に形成され、第２バスバー１８１は、ほぼ第１バスバー１７１と平行になるように、半導体基板１１０の第２側辺１１２に形成される。第１フィンガー電極１７２は、第１バスバー１７１と垂直になるように、第２バスバー１８１に向かって延び、第２フィンガー電極１８２は、第２バスバー１８１と垂直になるように、第１バスバー１７１に向かって延びる。したがって、第１フィンガー電極１７２と第２フィンガー電極１８２とは、交互に配置される。言い換えれば、第１及び第２フィンガー電極１７２、１８２は、互いに噛み合うように形成されて、キャリアを収集する。
【００５９】
一般的な背面接合の光起電力素子は、受光面積が増大しても、受光面積の増大によって電流が増加するので、電流の自乗に比例する電力損失を誘発し、受光面積の増大による効果の効率は高くない。しかし、本発明の実施形態によれば、ウェーハを半分に切断して光起電力素子を形成することで、電圧を約２倍に高め、電流を減らすことができる。したがって、電流の２倍に比例する電力損失を減少させることができる。一実施形態として、第２電極１８０は、切断された電極であってもよい。すなわち、第２電極１８０の第２バスバー１８１は、より大きいサイズのバスバーが二つに切断されることによって形成されてもよい。上記についての内容は、該当部分で詳細に後述する。
【００６０】
また、本発明の実施形態による光起電力素子は、エミッタ部の領域から遠い側に配置されたベース部の領域を切断して製造することで、光起電力素子の製造の際の光起電力素子の性能の劣化を減少、または防止できる。
【００６１】
以下では、本発明の実施形態による光起電力素子の製造方法を説明する。
【００６２】
図３Ａ〜図８Ｂは、本発明の実施形態による光起電力素子の製造方法による状態を概略的に示し、説明の便宜上、光起電力素子の背面を上にして示した。
【００６３】
図３Ａを参照すると、半導体基板３１０、例えば、半導体ウェーハが用いられる。半導体基板３１０の四つの角は、トリミングされた形状であり、５インチ（１２．７ｃｍ）または６インチ（１５．２４ｃｍ）のサイズ、あるいはそれ以上のサイズを有する半導体基板３１０であってもよい。一例として、５インチ（１２．７ｃｍ）または６インチ（１５．２４ｃｍ）のサイズ、あるいはそれ以上のサイズを有する一つの半導体ウェーハが用いられる。しかし、本発明は、これに限定されず、他の適切な形態または個数の半導体ウェーハが使われてもよい。
【００６４】
半導体基板３１０は、単結晶のシリコン基板または多結晶のシリコン基板であってもよく、半導体基板３１０は、ｎ型またはｐ型不純物が含まれた単結晶または多結晶のシリコン基板であってもよい。本実施形態では、説明の便宜上、半導体基板３１０がｎ型不純物を含む場合について説明する。
【００６５】
まず、半導体基板３１０の表面に付着した物理的及び化学的不純物を除去するために、酸やアルカリ溶液を利用した洗浄工程が行われる。
【００６６】
図３Ｂを参照すると、本発明の他の実施形態として、半導体基板３１０´は、テクスチャリング工程により、表面に凹凸面が形成された半導体基板３１０´であってもよい。テクスチャリング構造は、例えば、ウェットエッチングによる異方性エッチングや、プラズマを利用したドライエッチングなどにより形成されるが、係る例に限定されず多様な方法を使用することができる。テクスチャリング工程によって形成された凹凸面上に、以下で説明するパッシベーション層及び反射防止膜を形成することができる。
【００６７】
以下では、説明の便宜上、図３Ａに示す半導体基板３１０を利用して光起電力素子を製造する工程を説明する。
【００６８】
図４を参照すると、半導体基板３１０の前面にパッシベーション層３２０と反射防止膜３３０とを順次形成する。まず、パッシベーション層３２０を形成する前に、半導体基板３１０の洗浄が行われる。
【００６９】
パッシベーション層３２０は、不純物がドープされた非晶質シリコンで形成される。例えば、パッシベーション層３２０は、ｎ型半導体基板３１０の表面に高濃度のｎ＋層で形成され、このように形成されたパッシベーション層３２０は、正孔と電子との再結合による損失を減らすための前面電界（Ｆｒｏｎｔ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ：ＦＳＦ）を形成する。
【００７０】
他の実施形態として、パッシベーション層３２０は、窒化ケイ素（ＳｉＮｘ）であってもよい。係る場合、例えば、パッシベーション層３２０は、プラズマ気相蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）法などにより形成される。
【００７１】
パッシベーション層３２０は、半導体基板３１０の受光面側に形成されるので、光吸収を減らすために、バンドギャップを調節してもよい。例えば、添加物を追加することで、バンドギャップを増加させて光吸収を減らし、入射光が半導体基板３１０の内部に吸収されるようにしてもよい。
【００７２】
反射防止膜３３０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯｘＮｙ）などで形成され、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）、スパッタリング、またはスピンコーティングなどの方法により形成される。例えば、反射防止膜３３０は、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯｘＮｙ）の単一膜で形成されてもよいし、またはそれらの複合層で形成されてもよい。
【００７３】
本実施形態では、パッシベーション層３２０と、反射防止膜３３０と、をそれぞれ形成する場合を説明したが、本発明は、係る実施例に限定されない。例えば、パッシベーション層３２０と反射防止膜３３０とは、一体化した一つの層として形成されてもよい。すなわち、ＳｉＮｘを含む層を形成することで、パッシベーションの効果及び反射防止の効果を得ることができる。
【００７４】
図５Ａ及び図５Ｂを参照すると、半導体基板３１０の背面にベース層（ベース部）３５０とエミッタ層（エミッタ部）３４０とが形成される。ベース層３５０とエミッタ層３４０とは、不純物を縞状にドープすることによって形成する。
【００７５】
本発明の一実施形態として、半導体基板３１０の背面の相異なる領域に、逆の極性を有する不純物をドープすることで、ベース層３５０とエミッタ層３４０とをそれぞれ形成する。まず、半導体基板３１０の背面の中心領域を横切るようにｎ型不純物をドープして、第１ベース領域３５１を形成し、これと共に第１ベース領域３５１に対して垂直になるようにｎ型不純物をドープすることで、第２ベース領域３５２を形成する。この時、ｎ型不純物がドープされる第２ベース領域３５２は、所定の間隔で離隔されて形成される。
【００７６】
この後、ｎ型不純物でドープされた領域を除いた残りの領域をｐ型不純物でドープすることで、エミッタ層３４０を形成する。したがって、エミッタ層３４０の領域は、ベース層３５０の領域を中心にベース層３５０の両側に備えられ、それぞれのエミッタ層３４０は、第１エミッタ領域３４１と、第１エミッタ領域３４１に対してほぼ垂直である第２エミッタ領域３４２とを備え、第２エミッタ領域３４２は、第２ベース領域３５２と互いに噛み合う形状に形成される。
【００７７】
本発明の他の実施形態として、半導体基板３１０の背面に全体的にベース層３５０を形成した後、一部の領域を選択的にドープすることで、エミッタ層３４０を形成してもよい。例えば、半導体基板３１０の背面を全体的にｎ型不純物でドープした後、半導体基板３１０の背面の一部の領域を高濃度のｐ型不純物でドープすることで、エミッタ層（エミッタ部）３４０を形成してもよい。この時、高濃度のｐ型不純物でドープされた領域は、図５Ａに示すエミッタ層３４０となる。
【００７８】
本実施形態では、ベース層３５０とエミッタ層３４０とのドーピング領域が縞状である場合について説明したが、それぞれの不純物が、離散領域、例えば、ドット型にドープされてもよいことはいうまでもない。離散領域、例えば、ドット型にドープされる場合のベース領域とエミッタ領域の形状および配置については、図２Ｂを参照して説明した通りであるので、ここでの詳細な説明は省略する。
【００７９】
図６Ａ及び図６Ｂを参照すると、ベース層３５０及びエミッタ層３４０上に絶縁層３６０が形成される。絶縁層３６０は、二層で形成される。例えば、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（ＳｉＮｘ）を含む第１絶縁層３６１をＣＶＤ法などにより形成した後、電気的絶縁性を向上させるために、第２絶縁層３６２が形成される。
【００８０】
第２絶縁層３６２は、ポリイミド（ＰＩ）、エチレンビニルアセテート（ＥＶＡ）、ポリエチレンテレフタレート（ＰＥＴ）、またはポリカーボネート（ＰＣ）などで形成される。
【００８１】
この後、ベース層３５０とエミッタ層３４０との一部が露出するように、絶縁層３６０には、ビアホール３６５が形成される（図７Ｂ参照）。図示していないが、ビアホール３６５は、絶縁層３６０上にエッチングマスク（図示せず）を形成し、エッチングマスクにより被覆されず露出した絶縁層３６０の部分をエッチングすることによって形成される。
【００８２】
複数のビアホール３６５のうち、一部のビアホール３６５を通じて、ベース層３５０の一部が露出され、残りのビアホール３６５を通じて、エミッタ層３４０の一部が露出される。一部のビアホール３６５は、エミッタ層３４０と第１金属電極３７０との電気的連結を目的としており、残りのビアホール３６５は、ベース層３５０と第２金属電極３８０との電気的連結を目的としている。
【００８３】
図７Ａ〜図７Ｃを参照すると、第１及び第２金属電極３７０、３８０が形成される。
【００８４】
第１金属電極３７０は、半導体基板３１０の背面上の半導体基板３１０の両端に形成される。第１金属電極３７０は、エミッタ層３４０のドーピング領域と少なくとも一部の領域が接触しており、第１バスバー３７１と、第１バスバー３７１から延びて第１バスバー３７１に対して垂直に形成された第１フィンガー電極３７２と、を備える。
【００８５】
第２金属電極３８０は、半導体基板３１０の背面上の、半導体基板３１０の中心に形成される。例えば、第２金属電極３８０は、半導体基板３１０の中心を横切る第２バスバー３８１と、第２バスバー３８１を中心として両端に備えられた第１金属電極３７０に向かって延びた第２フィンガー電極３８２と、を備える。例えば、第２フィンガー電極３８２は、第２バスバー３８１に対してほぼ垂直になるように延びる。第２フィンガー電極３８２は、第１フィンガー電極３７２と互いに噛み合うように形成されて、キャリアを収集する。
【００８６】
第１及び第２金属電極３７０、３８０は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）などの元素を含む伝導性のペーストを、スクリーンプリンティングを通じてパターン印刷後、熱焼成することによって形成される。
【００８７】
他の実施形態として、ビアホールを通じて、エミッタ層３４０及びベース層３５０とコンタクトするシード層（図示せず）を形成し、その上に銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）及びそれらの合金をメッキすることにより、第１及び第２金属電極３７０、３８０を形成してもよい。
【００８８】
第２金属電極３８０が形成される際、第２バスバー３８１の中心には、第２バスバー３８１の長手方向に沿って開口（ホール）ｈが形成される（図７Ａ及び図７Ｃ参照）。例えば、第２金属電極３８０を形成する過程において、開口ｈと対応する領域を残して導電性ペーストを塗布または金属をメッキすることにより、第２バスバー３８１の中心には、金属配線が形成されないようにすることができる。ここで、第２バスバー３８１の中心に形成された開口ｈを横切る線Ｃ−Ｃが切断線となる。上記の実施形態では、切断線を第２金属電極３８０の開口で明示したが、本発明はこれに限定されるものではない。他の実施形態として、切断線は、開口またはホールを形成して明示しなくともよく、ベース部３５０上の第２金属電極３８０の切断される部分を指示できるものであれば、多様な形態を用いることができる。
【００８９】
図８Ａ及び図８Ｂを参照すれば、切断線に沿って半導体基板３１０を切断することで、二つの光起電力素子を形成する。切断は、レーザースクライビングにより行われる。または、ワイヤーソーイングなどの切断方法を用いてもよい。切断は、光起電力素子のエミッタ領域から離れたベース部で行われるので、光起電力素子の製造の際に発生する性能の劣化を最小化できる。以下でさらに具体的に説明する。
【００９０】
図９Ａ及び図９Ｂは、ＬＢＩＣ（Ｌａｓｅｒ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｃｕｒｒｅｎｔ）法により、背面接合の光起電力素子の量子効率（Ｑｕａｎｔｕｍ Ｅｆｆｉｃｉｅｎｃｙ：ＱＥ）を測定した状態を示す。
【００９１】
図９Ａ及び図９Ｂを参照すると、上部に形成されたベース領域（ベース部）は、暗い領域Ｄ１、Ｄ２として表れることが確認できる。暗い領域は、該当領域の電流が非常に少ないことを意味し、すなわち、ベース領域は光起電力素子の性能に対する寄与度が非常に低いことを意味する。
【００９２】
本発明の実施形態では、かかる特性に着目して、ベース領域を半導体基板（ウェーハ）の中心に移動させ、ベース領域を切断領域として使用するため、切断時の損傷領域による損失を最小化することができる。
【００９３】
前述したように、本発明の実施形態による光起電力素子の第１及び第２金属電極１７０、１８０は、一般的な背面接合の光起電力素子に形成されたフィンガー電極に比べて、フィンガー電極１７２、１８２の長さを減らすことができるので、電力損失を減少させることができる。また、第１及び第２金属電極１７０、１８０の厚さを薄くすることができるので、第１及び第２金属電極１７０、１８０の形成のための原価を低減でき、さらに、半導体基板１１０の反り（ｂｏｗｉｎｇ）を防止することができる。
【００９４】
また、前述したような製造方法を用いることで、工程の数を減らしつつ複数の光起電力素子を得ることができる。例えば、図３Ａ〜図８Ｂを参照して説明した一連の工程を一回（１サイクル）行うことで、二つの光起電力素子を製造することができるので、コスト及び製造時間を減少させつつ、高効率の光起電力素子を得ることができる。
【００９５】
図１０〜図１２は、本発明の他の実施形態による光起電力素子を電気的に連結した実施形態を示す。
【００９６】
図１０〜図１２を参照すれば、複数の光起電力素子を、リボンを利用して直列及び並列に混合して電気的に連結することで、モジュールを製作することができる。
【００９７】
図１０を参照すると、リボン１０を利用して、いずれか一つの光起電力素子１００の一側に備えられた第１バスバー１７１と、他の一つの光起電力素子１００の他側に備えられた第２バスバー１８１とを連結し、直列接続を行って一つの列を形成した後、それらの光起電力素子１００の列を並列連結することで、一つのモジュールを形成することができる。
【００９８】
図１１を参照すれば、リボン２０を利用して、いずれか一つの光起電力素子１００の一側に備えられた第２バスバー１８１と、他の一つの光起電力素子１００の他側に備えられた第２バスバー１８１とを連結し、並列接続を行った後、それらを直列接続することで、一つのモジュールを形成することができる。
【００９９】
同様に、図１２を参照すると、リボン３０を利用して、いずれか一つの光起電力素子１００の第２バスバー１８１と、他の一つの光起電力素子１００の第１バスバー１７１とを直列連結した後、直列接続された光起電力素子１００を並列接続することで、一つのモジュールを形成することができる。
【０１００】
前述した実施形態以外にも、複数の光起電力素子の直列／並列連結は、多様な組み合わせ及び配列により形成することができる。
【０１０１】
前述したように、本発明の一実施形態は、光起電力素子の製造方法を提供する。本発明の製造方法は、まず、ベース部とエミッタ部とが、半導体基板の表面に形成される。さらに、絶縁層がベース部及びエミッタ部の上に形成される。絶縁層は、ベース部とエミッタ部とを部分的に露出させるビアホールを含む。第１電極は、前述の少なくとも一つのビアホールを通じて、エミッタ部の領域とコンタクトを形成し、第２電極は、少なくとも他の一つのビアホールを通じて、ベース部の領域とコンタクトを形成する。この後、第２電極のバスバー電極部に切断線が形成され、半導体基板は、切断線に沿ってベース部で二つの光起電力素子に分割される。上記のように、本発明の一実施形態によれば、二つの光起電力素子が一つの半導体ウェーハを二つに分割することによって形成される。一つのウェーハから形成された二つの光起電力素子を用いることにより、電圧を約二倍とすることができる。また、本発明によれば、電流を減少させることができるため、電流損失を減少させることができる。
【０１０２】
また、相対的に光起電力素子の性能に大きく寄与しないベース領域が切断領域として用いられるので、切断による損失、またはベース領域の損傷が、光起電力素子の性能に対して大きな影響を与えないようにすることができる。
【０１０３】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１０４】
本発明は、例えば、太陽電池関連の技術分野に適用可能である。
【符号の説明】
【０１０５】
１００ 光起電力素子
１１０、３１０ 半導体基板
１１１ 第１側辺
１１２ 第２側辺
１２０、３２０ パッシベーション層
１３０、３３０ 反射防止膜
１４０、３４０ エミッタ層（エミッタ部）
１５０、３５０ ベース層（ベース部）
１６０、３６０ 絶縁層
１６１、３６１ 第１絶縁層
１６２、３６２ 第２絶縁層
１７０、３７０ 第１金属電極
１７１、３７１ 第１バスバー
１７２、３７２ 第１フィンガー電極
１８０、３８０ 第２金属電極
１８１、３８１ 第２バスバー
１８２、３８２ 第２フィンガー電極
【特許請求の範囲】
【請求項１】
半導体基板の第１面にベース部及びエミッタ部を形成するステップと、
前記ベース部及び前記エミッタ部の上に絶縁層を形成するステップと、
前記ベース部及び前記エミッタ部が部分的に露出されるように、前記絶縁層にビアホールを形成するステップと、
少なくとも一つの前記ビアホールを通じて、前記エミッタ部の領域と接触する第１電極を形成するステップと、
少なくとも一つの他の前記ビアホールを通じて、前記ベース部の領域と接触する第２電極を形成するステップと、
前記ベース部上に切断線を形成するステップと、
前記切断線に沿って前記半導体基板を切断するステップと、を含むことを特徴とする光起電力素子の製造方法。
【請求項２】
前記切断線を形成するステップは、前記エミッタ部を避けて前記ベース部上に切断線を形成するステップを含み、
前記半導体基板を切断するステップは、前記エミッタ部を避けた前記半導体基板の領域で、前記半導体基板を切断するステップを含むことを特徴とする請求項１に記載の光起電力素子の製造方法。
【請求項３】
前記第１電極は、第１バスバーと、前記第１バスバーから延びた複数の第１フィンガー電極と、を備え、
前記第２電極は、前記第１面の中心を横切るように延びた第２バスバーと、前記第２バスバーから延びて前記第１フィンガー電極と互いに噛み合うように形成された複数の第２フィンガー電極を備えることを特徴とする請求項１または２に記載の光起電力素子の製造方法。
【請求項４】
前記切断線を形成するステップは、前記第２バスバーに沿って前記第２バスバーの中心に前記切断線となる開口を形成するステップを含むことを特徴とする請求項３に記載の光起電力素子の製造方法。
【請求項５】
前記半導体基板は、単一の半導体ウェーハの少なくとも二つの角をトリミングされて形成されたことを特徴とする請求項１〜４のいずれか一項に記載の光起電力素子の製造方法。
【請求項６】
前記単一の半導体ウェーハから複数の光起電力素子を形成することを特徴とする請求項５に記載の光起電力素子の製造方法。
【請求項７】
前記第１電極を形成するステップは、第１バスバーと、前記第１バスバーから延びた複数の第１フィンガー電極とを備える第１電極を前記複数の光起電力素子それぞれに形成するステップを含み、
前記第２電極を形成するステップは、第２バスバーと、前記第２バスバーから延びた複数の第２フィンガー電極とを備える第２電極を前記複数の光起電力素子それぞれに形成するステップを含むことを特徴とする請求項６に記載の光起電力素子の製造方法。
【請求項８】
前記第１面の反対側に備えられた半導体基板の第２面に少なくとも一つのパッシベーション層または反射防止膜を形成するステップをさらに含むことを特徴とする請求項１〜７のいずれか一項に記載の光起電力素子の製造方法。
【請求項９】
前記第１面の反対側に備えられた半導体基板の第２面をテクスチャリングするステップをさらに含むことを特徴とする請求項１〜８のいずれか一項に記載の光起電力素子の製造方法。
【請求項１０】
前記ベース部及び前記エミッタ部は、それぞれストライプ状に形成されることを特徴とする請求項１〜９のいずれか一項に記載の光起電力素子の製造方法。
【請求項１１】
前記ベース部及び前記エミッタ部は、それぞれ複数の離散した領域で形成されることを特徴とする請求項１〜９のいずれか一項に記載の光起電力素子の製造方法。
【請求項１２】
前記離散した領域は、ドット、楕円形、円形または多角形の形状で形成されることを特徴とする請求項１１に記載の光起電力素子の製造方法。
【請求項１３】
前記第１面の反対側に備えられた半導体基板の第２面は、光源と対向する前面であり、前記第１面は、前記光源の反対側に位置する背面であることを特徴とする請求項１〜１２のいずれか一項に記載の光起電力素子の製造方法。
【請求項１４】
半導体基板の第１面上に形成されたベース部及びエミッタ部と、
前記ベース部及び前記エミッタ部の上に形成された絶縁層と、
前記絶縁層に形成された複数のビアホールと、
少なくとも一つの前記ビアホールを通じて、前記エミッタ部の領域と接触する第１電極と、
少なくとも一つの他の前記ビアホールを通じて、前記ベース部の領域と接触する第２電極と、を備え、
前記第２電極は、切断された電極であり、前記半導体基板は、前記エミッタ部側に少なくとも二つのトリミングされた角を備えることを特徴とする光起電力素子。
【請求項１５】
前記半導体基板は、半導体ウェーハから形成され、前記光起電力素子のサイズは前記半導体ウェーハの１／２であることを特徴とする請求項１４に記載の光起電力素子。
【請求項１６】
前記第２電極の一部分は、前記半導体ウェーハの中心を横切るように延びることを特徴とする請求項１５に記載の光起電力素子。
【請求項１７】
前記第１電極は、前記トリミングされた角の間に備えられた前記半導体基板の第１側に沿って延びた第１バスバーと、前記第１バスバーから延びた複数の第１フィンガー電極とを備え、
前記第２電極は、前記第１側の反対側に備えられた第２側に沿って延びた第２バスバーと、前記第２バスバーから延びて前記第１フィンガー電極と互いに噛み合うように配置された複数の第２フィンガー電極とを備えることを特徴とする請求項１４〜１６のいずれか一項に記載の光起電力素子。
【請求項１８】
前記第１面の反対側に備えられた半導体基板の第２面に形成された少なくとも一つのパッシベーション層または反射防止膜をさらに備えることを特徴とする請求項１４〜１７のいずれか一項に記載の光起電力素子。
【請求項１９】
前記ベース部及び前記エミッタ部は、それぞれストライプ状に形成されたことを特徴とする請求項１４〜１８のいずれか一項に記載の光起電力素子。
【請求項２０】
前記ベース部及び前記エミッタ部は、それぞれ複数の離散した領域で形成されたことを特徴とする請求項１４〜１８のいずれか一項に記載の光起電力素子。
【請求項２１】
前記絶縁層は、第１層、及び前記第１層と異なる物質を含む第２層の複数層で形成されることを特徴とする請求項１４〜２０のいずれか一項に記載の光起電力素子。
【請求項１】
半導体基板の第１面にベース部及びエミッタ部を形成するステップと、
前記ベース部及び前記エミッタ部の上に絶縁層を形成するステップと、
前記ベース部及び前記エミッタ部が部分的に露出されるように、前記絶縁層にビアホールを形成するステップと、
少なくとも一つの前記ビアホールを通じて、前記エミッタ部の領域と接触する第１電極を形成するステップと、
少なくとも一つの他の前記ビアホールを通じて、前記ベース部の領域と接触する第２電極を形成するステップと、
前記ベース部上に切断線を形成するステップと、
前記切断線に沿って前記半導体基板を切断するステップと、を含むことを特徴とする光起電力素子の製造方法。
【請求項２】
前記切断線を形成するステップは、前記エミッタ部を避けて前記ベース部上に切断線を形成するステップを含み、
前記半導体基板を切断するステップは、前記エミッタ部を避けた前記半導体基板の領域で、前記半導体基板を切断するステップを含むことを特徴とする請求項１に記載の光起電力素子の製造方法。
【請求項３】
前記第１電極は、第１バスバーと、前記第１バスバーから延びた複数の第１フィンガー電極と、を備え、
前記第２電極は、前記第１面の中心を横切るように延びた第２バスバーと、前記第２バスバーから延びて前記第１フィンガー電極と互いに噛み合うように形成された複数の第２フィンガー電極を備えることを特徴とする請求項１または２に記載の光起電力素子の製造方法。
【請求項４】
前記切断線を形成するステップは、前記第２バスバーに沿って前記第２バスバーの中心に前記切断線となる開口を形成するステップを含むことを特徴とする請求項３に記載の光起電力素子の製造方法。
【請求項５】
前記半導体基板は、単一の半導体ウェーハの少なくとも二つの角をトリミングされて形成されたことを特徴とする請求項１〜４のいずれか一項に記載の光起電力素子の製造方法。
【請求項６】
前記単一の半導体ウェーハから複数の光起電力素子を形成することを特徴とする請求項５に記載の光起電力素子の製造方法。
【請求項７】
前記第１電極を形成するステップは、第１バスバーと、前記第１バスバーから延びた複数の第１フィンガー電極とを備える第１電極を前記複数の光起電力素子それぞれに形成するステップを含み、
前記第２電極を形成するステップは、第２バスバーと、前記第２バスバーから延びた複数の第２フィンガー電極とを備える第２電極を前記複数の光起電力素子それぞれに形成するステップを含むことを特徴とする請求項６に記載の光起電力素子の製造方法。
【請求項８】
前記第１面の反対側に備えられた半導体基板の第２面に少なくとも一つのパッシベーション層または反射防止膜を形成するステップをさらに含むことを特徴とする請求項１〜７のいずれか一項に記載の光起電力素子の製造方法。
【請求項９】
前記第１面の反対側に備えられた半導体基板の第２面をテクスチャリングするステップをさらに含むことを特徴とする請求項１〜８のいずれか一項に記載の光起電力素子の製造方法。
【請求項１０】
前記ベース部及び前記エミッタ部は、それぞれストライプ状に形成されることを特徴とする請求項１〜９のいずれか一項に記載の光起電力素子の製造方法。
【請求項１１】
前記ベース部及び前記エミッタ部は、それぞれ複数の離散した領域で形成されることを特徴とする請求項１〜９のいずれか一項に記載の光起電力素子の製造方法。
【請求項１２】
前記離散した領域は、ドット、楕円形、円形または多角形の形状で形成されることを特徴とする請求項１１に記載の光起電力素子の製造方法。
【請求項１３】
前記第１面の反対側に備えられた半導体基板の第２面は、光源と対向する前面であり、前記第１面は、前記光源の反対側に位置する背面であることを特徴とする請求項１〜１２のいずれか一項に記載の光起電力素子の製造方法。
【請求項１４】
半導体基板の第１面上に形成されたベース部及びエミッタ部と、
前記ベース部及び前記エミッタ部の上に形成された絶縁層と、
前記絶縁層に形成された複数のビアホールと、
少なくとも一つの前記ビアホールを通じて、前記エミッタ部の領域と接触する第１電極と、
少なくとも一つの他の前記ビアホールを通じて、前記ベース部の領域と接触する第２電極と、を備え、
前記第２電極は、切断された電極であり、前記半導体基板は、前記エミッタ部側に少なくとも二つのトリミングされた角を備えることを特徴とする光起電力素子。
【請求項１５】
前記半導体基板は、半導体ウェーハから形成され、前記光起電力素子のサイズは前記半導体ウェーハの１／２であることを特徴とする請求項１４に記載の光起電力素子。
【請求項１６】
前記第２電極の一部分は、前記半導体ウェーハの中心を横切るように延びることを特徴とする請求項１５に記載の光起電力素子。
【請求項１７】
前記第１電極は、前記トリミングされた角の間に備えられた前記半導体基板の第１側に沿って延びた第１バスバーと、前記第１バスバーから延びた複数の第１フィンガー電極とを備え、
前記第２電極は、前記第１側の反対側に備えられた第２側に沿って延びた第２バスバーと、前記第２バスバーから延びて前記第１フィンガー電極と互いに噛み合うように配置された複数の第２フィンガー電極とを備えることを特徴とする請求項１４〜１６のいずれか一項に記載の光起電力素子。
【請求項１８】
前記第１面の反対側に備えられた半導体基板の第２面に形成された少なくとも一つのパッシベーション層または反射防止膜をさらに備えることを特徴とする請求項１４〜１７のいずれか一項に記載の光起電力素子。
【請求項１９】
前記ベース部及び前記エミッタ部は、それぞれストライプ状に形成されたことを特徴とする請求項１４〜１８のいずれか一項に記載の光起電力素子。
【請求項２０】
前記ベース部及び前記エミッタ部は、それぞれ複数の離散した領域で形成されたことを特徴とする請求項１４〜１８のいずれか一項に記載の光起電力素子。
【請求項２１】
前記絶縁層は、第１層、及び前記第１層と異なる物質を含む第２層の複数層で形成されることを特徴とする請求項１４〜２０のいずれか一項に記載の光起電力素子。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８Ａ】
【図８Ｂ】
【図１０】
【図１１】
【図１２】
【図９Ａ】
【図９Ｂ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８Ａ】
【図８Ｂ】
【図１０】
【図１１】
【図１２】
【図９Ａ】
【図９Ｂ】
【公開番号】特開２０１３−８４９３０（Ｐ２０１３−８４９３０Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１２−２０３３０４（Ｐ２０１２−２０３３０４）
【出願日】平成２４年９月１４日（２０１２．９．１４）
【出願人】（５９０００２８１７）三星エスディアイ株式会社 (2,784)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２４年９月１４日（２０１２．９．１４）
【出願人】（５９０００２８１７）三星エスディアイ株式会社 (2,784)
【Ｆターム（参考）】
[ Back to top ]