半導体パッケージの製造方法および半導体パッケージ
【課題】半導体パッケージの信頼性を向上することのできる技術を提供する。
【解決手段】ビルドアップ樹脂層1(ビルドアップ基板)上に、電極パッド2aを有する配線2(配線層)を形成する。次いで、配線2の表面に粗化処理を施す。次いで、配線2を覆うようにビルドアップ樹脂層1上に無機絶縁膜5を形成し、無機絶縁膜5を覆うようにビルドアップ樹脂層1上にレジスト膜9を形成した後、電極パッド2a上のレジスト膜9を除去する。レジスト膜9をマスクに電極パッド2a上の無機絶縁膜5を除去し、電極パッド2aを露出する。次いで、残存しているレジスト膜9を除去し、無機絶縁膜5を覆うようにビルドアップ樹脂層1上に、電極パッド2aを露出するソルダレジスト層を形成する。
【解決手段】ビルドアップ樹脂層1(ビルドアップ基板)上に、電極パッド2aを有する配線2(配線層)を形成する。次いで、配線2の表面に粗化処理を施す。次いで、配線2を覆うようにビルドアップ樹脂層1上に無機絶縁膜5を形成し、無機絶縁膜5を覆うようにビルドアップ樹脂層1上にレジスト膜9を形成した後、電極パッド2a上のレジスト膜9を除去する。レジスト膜9をマスクに電極パッド2a上の無機絶縁膜5を除去し、電極パッド2aを露出する。次いで、残存しているレジスト膜9を除去し、無機絶縁膜5を覆うようにビルドアップ樹脂層1上に、電極パッド2aを露出するソルダレジスト層を形成する。
【発明の詳細な説明】
【技術分野】
【0001】
半導体パッケージおよびその製造技術に関し、特に、プリント基板上に形成された狭ピッチの電極パッドを有する半導体パッケージに適用して有効な技術に関する。
【背景技術】
【0002】
特開2001−326466号公報(特許文献1)には、導電パターンが設けられた内層板とビルドアップ樹脂層との間に絶縁性中間層を形成することにより、ビルドアップ樹脂層を補強する技術が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2001−326466号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
半導体パッケージは、例えば、コアとなるプリント基板(有機基板)と、そのプリント基板の両面または片面に形成されたビルドアップ樹脂層と、そのビルドアップ樹脂層に形成された配線層およびビアとを有しているものである。
【0005】
図16、図17は本発明者らが検討した半導体パッケージを説明するための図であり、その半導体パッケージの要部の断面が示されている。図16では、ビルドアップ樹脂層101上に形成された電極パッド102aと、その電極パッド102aを覆うように、半導体パッケージの最表面層として形成されたソルダレジスト層103と、電極パッド102a上に形成された電極バンプ104とを有している。また、図17では、ビルドアップ樹脂層101上に形成された最上の配線層102と、その配線層102を覆うように形成されたソルダレジスト層103とを有している。
【0006】
このような半導体パッケージでは、例えば、電極バンプ104が150μm程度の狭ピッチとされ、電極パッド102a間の距離が30μm程度、配線102のL/S(ライン・アンド・スペース)が10μm以下とされる場合がある。このようなデザインルールにおいては、電極パッド102a間でのマイグレーションや、配線102間でのマイグレーションが問題となり、半導体パッケージの信頼性に影響を与えてしまう。なお、電極パッド102a、配線102が、例えば銅(Cu)を主成分として形成されたものであれば、銅イオンによるマイグレーションが問題となる。
【0007】
例えば、半導体パッケージを高温高湿の環境下で長い期間使用を続けると、図16に示すように、電極パッド102a間のソルダレジスト層103で絶縁劣化が発生し、さらに進行するとマイグレーションによる短絡に至ってしまう場合がある。また、図17に示すように、ビルドアップ樹脂層101に異物が付着して、導電性の通路ができ、電界の存在で配線102間にマイグレーションにより銅イオンが移動し、金属の析出や腐食が起きてしまう場合がある。
【0008】
また、半導体パッケージにおいては、例えば、ビルドアップ樹脂層101と電極パッド102aとの間、電極パッド102aと電極バンプ104との間などの層間の密着性(接着性)が問題となり、半導体パッケージの信頼性に影響を与えてしまう。例えば、半導体パッケージを高温高湿の環境下で長い期間使用を続けると、層間で剥離が起こり、層間に水分が進入する場合がある。
【0009】
本発明の目的は、半導体パッケージの信頼性を向上することのできる技術を提供することにある。
【課題を解決するための手段】
【0010】
本発明の一実施形態における半導体パッケージの製造方法は、以下の工程を含む。(a)樹脂からなる絶縁層と配線層とが積層されたビルドアップ基板を準備する工程、(b)前記(a)工程後に、前記ビルドアップ基板の最表面の絶縁層上に、電極パッドを有する配線層を形成する工程、(c)前記電極パッドを有する配線層の表面に粗化処理を施す工程、(d)前記(c)工程後に、前記電極パッドを有する配線層を覆うように前記ビルドアップ基板上に無機絶縁膜を形成する工程、(e)前記無機絶縁膜を覆うように前記ビルドアップ基板上にレジスト膜を形成した後、前記電極パッド上の前記レジスト膜を除去する工程、(f)前記レジスト膜をマスクに前記電極パッド上の前記無機絶縁膜を除去し、前記電極パッドを露出する工程、(g)前記(f)工程後に、残存している前記レジスト膜を除去する工程、(h)前記(g)工程後に、前記無機絶縁膜を覆うように前記ビルドアップ基板上に、前記電極パッドを露出するソルダレジスト層を形成する工程。
【発明の効果】
【0011】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、半導体パッケージの信頼性を向上することができる。
【図面の簡単な説明】
【0012】
【図1】本発明の一実施形態における製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図2】図1に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図3】図2に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図4】図3に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図5】図4に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図6】図5に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図7】本発明の一実施形態における半導体装置を模式的に示す断面図である。
【図8】本発明の一実施形態の変形例としての半導体パッケージの要部を模式的に示す断面図である。
【図9】本発明の一実施形態の変形例としての半導体パッケージの要部を模式的に示す断面図である。
【図10】本発明の他の実施形態における製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図11】図10に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図12】図11に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図13】本発明の他の実施形態における製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図14】図13に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図15】図14に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図16】本発明者らが検討した半導体パッケージを説明するための図である。
【図17】本発明者らが検討した半導体パッケージを説明するための図である。
【発明を実施するための形態】
【0013】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。
【0014】
(実施形態1)
本実施形態における半導体パッケージの製造方法について、図1〜図6を参照して説明する。図7に示すように、最終形態として半導体パッケージ20は、例えば、コアとなるプリント基板(基板1S)と、その基板1Sの両面に形成されたビルドアップ樹脂層1と、そのビルドアップ樹脂層1に形成された配線2とを有して構成される。
【0015】
まず、図1に示すように、電極パッド2aを有する配線2が形成された基板1Sを準備する。図1では、基板1Sの最表面層として形成されているビルドアップ樹脂層1を、基板1Sとして示している。電極パッド2aは、例えば、銅(Cu)を主成分とした導体膜をパターニングして配線2を形成する際に、一体的に形成される。また、ビルドアップ樹脂層1は、例えば、エポキシ樹脂や、プリプレグを用いることができ、絶縁性を有している。
【0016】
次いで、電極パッド2aを含めた配線2に対して、粗化処理を施す。この配線2の粗化処理は、後の工程で配線2上に形成する無機絶縁膜との密着性を向上させるために行うものであり、配線2の表面を1〜2μm程度の粗さの粗化面とする。Cuを主成分とする配線2の粗化処理としては、黒色酸化処理(ブラックオキサイド)、CZ処理、あるいはネオブラウン処理を適用することができる。
【0017】
黒色酸化処理では、水酸化ナトリウム、亜塩素酸ナトリウムを主とする溶液に基板1Sを浸漬してCu表面を酸化させ、粗化面を形成する。これにより、Cu表面に針状の酸化膜を設けることで微小な凹凸が形成され、アンカー効果によって表面上に形成する無機絶縁膜の密着性を向上することができる。
【0018】
CZ処理では、主成分を蟻酸とする溶液を、スプレーによりCu表面に吹き付けてCuをエッチングし、粗化面を形成する。また、ネオブラウン処理では、過酸化水素系/硫酸水素系の溶液を用いて、浸漬またはスプレーの処理を行い、Cu表面をエッチングし、粗化面を形成する。CZ処理、ネオブラウン処理については、Cuの粒界に沿ったエッチング形状となり、アンカー効果によって表面上に形成する無機絶縁膜の密着性を向上することができる。
【0019】
続いて、配線2を覆うように基板1S上にレジスト膜4を形成した後、図2に示すように、パターニングによって電極パッド2a上にレジスト膜4を残存させる。このレジスト膜4には、例えば、液状の感光性レジストや、ドライフィルムレジスト(DFR)が用いられる。本実施形態では、電極パッド2a上の一部にレジスト膜4を残存させている。
【0020】
続いて、図3に示すように、電極パッド2aを含めた配線2を覆うように基板1S上に耐水性、密着性に優れた絶縁膜である無機絶縁膜5を形成する。すなわち、基板1S表面、レジスト膜4表面および配線2表面を被覆するよう、無機絶縁膜5を形成する。無機絶縁膜5は、例えば、プラズマCVD(Chemical Vapor Deposition)法によって基板1Sの全面にコートされた酸化シリコン(例えばSiO2)である。無機絶縁膜5は粗化面の粗さ以上の厚さとなるようにする。配線2の粗化面(表面)をRa=1〜2μm程度の粗さとした場合、無機絶縁膜5の厚さは1〜2μm程度とする。粗化面の粗さより薄い場合は、無機絶縁膜5に欠陥が生じ、絶縁が得られなくなってしまい、一方、粗化面の粗さより厚すぎる場合は、狭いピッチ化に対応できなくなってしまう。
【0021】
なお、無機絶縁膜5は、スパッタ法によっても形成することができる。しかしながら、スパッタ法に対してプラズマCVD法は、低温での成膜を行うことができること、配線2(例えば銅)と無機絶縁膜5(例えば酸化シリコン)との密着性を向上できること、均一性、付き回り性を向上できることに有効である。
【0022】
プラズマCVD法を用いることによって、例えば100℃程度の低温で無機絶縁膜5を形成することができる。これにより、ビルドアップ樹脂層1や、基板1Sのコアとして用いるプリント基板の耐熱温度(例えば180℃)以下で、無機絶縁膜5を形成することができる。また、CVD用ガスとして、TEOS(テトラエトキシシラン)を用いることによって、電極パッド2aを含めた配線2の側面や、間隔の狭い配線2間や電極パッド2a間であっても、密着性が良い酸化シリコン膜を形成することができる。また、無機絶縁膜5として、窒化シリコン(例えばSiN)を適用しても良い。窒化シリコン膜は、酸化シリコン膜より耐湿性を向上することができる。
【0023】
続いて、図4に示すように、リフトオフ法によって、残存しているレジスト膜4を除去すると共に、レジスト膜4上の無機絶縁膜5を除去し、電極パッド2aを露出する。すなわち、レジスト膜4を除去することによって、レジスト膜4上の無機絶縁膜5を除去し、配線2間に無機絶縁膜5を残存させる。後述するが、この配線2間の無機絶縁膜5によって、配線2間や電極パッド2a間のマイグレーションの発生を抑制することができる。
【0024】
図4に示す工程では、レジスト膜4にDFRを用いている場合、水酸化ナトリウム水溶液あるいはアミン系剥離液によって、レジスト膜4を剥離する。また、レジスト膜4に液状の感光性レジストを用いている場合、溶剤あるいはO2アッシングによって、レジスト膜4を剥離する。本実施形態では、図2で示す工程において、電極パッド2a上の一部にレジスト膜4を残存させた後、無機絶縁膜5を形成しているので、レジスト膜4を除去することによって、電極パッド2aを露出する開口部5aを無機絶縁膜5に形成することとなる。
【0025】
続いて、電極パッド2aを含めた配線2を覆うように基板1S上にソルダレジスト層6を形成した後、図5に示すように、電極パッド2aを露出するようにソルダレジスト層6をパターニングする。このパターニングされたソルダレジスト層6は、例えばスクリーン印刷によって形成される。本実施形態では、電極パッド2aを露出し、開口部5a(開口径)より小さい開口(開口径)の開口部6aをソルダレジスト層6に形成する。
【0026】
ソルダレジスト層6は、例えば、エポキシ系樹脂、変性エポキシ樹脂、あるいはアクリレート系樹脂にシリカや光重合開始剤などを含有させた材料を用いることができ、絶縁性を有している。半導体パッケージ20の最表面層のソルダレジスト層6は、半田付けの熱温度(260℃程度)に耐え、熱、湿度などの環境から回路を保護する性能が、内層のビルドアップ樹脂層1より優れている。
【0027】
続いて、図6に示すように、電極パッド2aと電気的に接続される外部電極である電極バンプ7を形成する。具体的には、ソルダレジスト層6の開口部6aから露出する電極パッド2a上に、めっき法によってNi(ニッケル)/Au(金)あるいはNi/Pd(パラジウム)/AuのUBM(Under Barrier Metal)膜8を形成した後、そのUBM膜8上に半田印刷によって半田バンプから構成される電極バンプ7を形成する。また、電極バンプ7は、UBM膜8上に半田ボールを搭載することによって形成しても良い。
【0028】
このような工程を経ることによって、図7に示すような半導体パッケージ20を形成することができる。この半導体パッケージ20は、電極パッド2aを有する配線2が形成された基板1Sと、配線2を覆うように形成され、電極パッド2a上に開口部5aを有する無機絶縁膜5と、配線2および無機絶縁膜5を覆うように形成され、電極パッド2a上に開口部5aより小さい開口の開口部6aを有するソルダレジスト層6と、開口部6a内に設けられ、電極パッド2aと電気的に接続される外部電極である電極バンプ7(7a、7b)とを備えている。
【0029】
この半導体パッケージ20に、電極バンプ7aを介して半導体チップ30がフリップチップ実装されて半導体装置を構成することができる。半導体チップ30は、その外部電極である電極バンプ31が電極バンプ7aと電気的に接続されて、半導体パッケージ20に実装されている。半導体チップ30と半導体パッケージ20との間には、アンダーフィル樹脂32が形成されている。また、半導体パッケージ20において、半導体チップ30の実装面とは反対の裏面の電極パッド2aでは、電極バンプ7bと電気的に接続された電極ピン22が形成されている。
【0030】
また、基板1Sはコア基板としてプリント基板を用いており、その両面にビルドアップ樹脂層(絶縁層)1、配線2が形成されており、スルーホール21によって両面側の配線2は電気的に接続されている。したがって、半導体装置の外部電極となる電極ピン22は、半導体チップ30と電気的に接続されていることとなる。この電極ピン22を介して半導体装置として、例えばマザーボートに実装することができる。また、半導体パッケージ20の両面に無機絶縁膜5を設けるため、より好適にパッケージ内への水分の浸入を防止でき、半導体パッケージおよび半導体装置の信頼性を向上できる。
【0031】
なお、図7に示す半導体パッケージ20では、電極バンプ7bと電極ピン22を接合し、外部接続端子としているが、電極ピン22を設けず、電極バンプ7b自体を外部接続端子としても良い。また、電極ピン22および電極バンプ7bを設けず、電極パッド2a自体を外部接続端子としても良い。
【0032】
また、本実施の形態では、コア基板としてプリント基板を用いた場合について説明しているが、半導体パッケージとしては、ビルドアップ樹脂層(絶縁層)と配線のみが積層され、コア基板を有さない、コアレスパッケージにも本発明を適用することができる。
【0033】
図16、図17を参照して説明したように、電極パッド102a、配線102を、直接ソルダレジスト層103にて覆う構造では、電極パッド102a間、配線102間でマイグレーションが発生した場合、半導体パッケージ(半導体装置)の信頼性に影響がでてしまう。
【0034】
そこで、本実施形態では、図6に示したように、電極パッド2aを有する配線2を、無機絶縁膜5によって保護(コート)し、その上にソルダレジスト層6を形成した構造としている。この構造により、ソルダレジスト層6の表面から浸入した水分が、無機絶縁膜5によって遮断され、電極パッド2aを有する配線2(例えば、銅を主成分としている)への水分の到達を防止することができる。また、配線2間、電極パッド2a間に無機絶縁膜5が介在することになるので、マイグレーションの発生を抑制することができる。また、介在させる材料として、無機絶縁膜5(例えば、酸化シリコン、窒化シリコン)を用いているので、配線2および電極パッド2aとの密着性を向上することができる。このように、本実施形態によれば、信頼性が向上した半導体パッケージ20を提供することができる。
【0035】
また、電極パッド2aを有する配線2を、無機絶縁膜5によってコートし、その上にソルダレジスト層6を形成した構造は、図8、図9に示すような構造も考えられる。図8は、ソルダレジスト層6の開口部6a(開口径)より、無機絶縁膜5の開口部5a(開口径)が小さく形成された構造である。図9は、電極パッド2aと同一サイズの開口で、無機絶縁膜5の開口部5a(開口径)およびソルダレジスト層6の開口部6a(開口径)が形成された構造である。
【0036】
図8、図9に示す構造おける無機絶縁膜5の開口部5aは図4を参照して説明した工程で、またソルダレジスト層6の開口部6aは図5を参照して説明した工程で、その大きさを調整して形成することができる。例えば、図8に示す構造では、図5で示した工程において、電極パッド2aを露出し、無機絶縁膜5の開口部5aより大きい開口の開口部6aをソルダレジスト層6に形成すれば良い。また、図9に示す構造では、図2で示した工程において電極パッド2aの全面上にレジスト膜4を形成して、図4で示した工程において電極パッド2a全面を露出した無機絶縁膜5の開口部5aを形成する。その後、図5で示した工程において電極パッド2aを露出し、無機絶縁膜5の開口部5aと同じ大きさの開口部6aをソルダレジスト層6に形成すれば良い。
【0037】
図8に示す構造では、電極パッド2aは、ソルダレジスト層6と接することなく、無機絶縁膜5によってコートされるので、前述したマイグレーションの抑制がより有効となると考えられる。また、図9に示す構造では、電極パッド2aがソルダレジスト層6と接してなく、電極パッド2aと同一サイズの開口部5a、6aからUBM膜8を介して電極バンプ7が形成されるので、マイグレーションの抑制がより有効であるとともに、電極パッド2aと電極バンプ7との密着面積が最も大きく、接続強度が高いと考えられる。
【0038】
これらの構造に対して、前述してきた図6に示す構造は、ソルダレジスト層6の開口部6aより、無機絶縁膜5の開口部5aが大きく形成された構造である。図6に示す構造では、図9に示したような無機絶縁膜5の開口部5aとソルダレジスト層6の開口部6aの位置合わせが困難な構造であっても、寸法誤差を含ませて形成することができるので、半導体パッケージの製造歩留まりを向上することができる。また、図6に示す構造では、図8に示したように電極パッド2aと電極バンプ7との間に、無機絶縁膜5が介在することが無いため、電極バンプ7と電極パッド2aとの密着性低下が生じず、半導体パッケージ20の信頼性を向上することができる。
【0039】
(実施形態2)
本実施形態における半導体パッケージの製造方法について、図10〜図12を参照して説明する。なお、前記実施形態1と重複する説明は省略する場合がある。
【0040】
まず、図1を参照して説明した工程と同様に、電極パッド2aを有する配線2が形成された基板1Sを準備した後、電極パッド2aを含めた配線2に対して、例えば、黒色酸化処理、スプレー処理、あるいはネオブラウン処理による粗化処理を施す。
【0041】
続いて、図10に示すように、配線2を覆うように基板1S上に無機絶縁膜5を形成する。無機絶縁膜5は、例えば、プラズマCVD法によって基板1Sの全面にコートされた酸化シリコン(例えばSiO2)である。
【0042】
続いて、無機絶縁膜5を覆うように基板1S上にソルダレジスト層6を形成した後、図11に示すように、電極パッド2a上のソルダレジスト層6を除去する(パターニングする)。これにより、電極パッド2a上の無機絶縁膜5を露出する開口部6aをソルダレジスト層6に形成する。
【0043】
続いて、図12に示すように、残存しているソルダレジスト層6をマスクに、例えば、プラズマエッチングによって電極パッド2a上の無機絶縁膜5を除去し、電極パッド2aを露出する。これにより、電極パッド2aを露出する開口部5aを無機絶縁膜5に形成する。ソルダレジスト層6の開口部6aを基にエッチングされるので、無機絶縁膜5の開口部5aと開口部6aとは同じ大きさとなる。
【0044】
続いて、図9を参照して説明した工程と同様に、電極パッド2aと電気的に接続される外部電極である電極バンプ7を形成する。具体的には、ソルダレジスト層6の開口部6aから露出する電極パッド2a上に、めっき法によってNi/AuあるいはNi/Pd/AuのUBM膜8を形成した後、そのUBM膜8上に半田印刷によって半田バンプから構成される電極バンプ7を形成する。
【0045】
本実施形態においても、図9で示したように、電極パッド2aを有する配線2を、無機絶縁膜5によって保護(コート)し、その上にソルダレジスト層6を形成した構造としている。この構造により、耐水性が向上され、またマイグレーションの発生を抑制することができる。また、介在させる材料として、無機絶縁膜5を用いているので、密着性を向上することができる。このように、本実施形態によれば、半導体パッケージの信頼性を向上することができる。
【0046】
また、前記実施形態1ではリフトオフ法を用いたが、本実施形態ではソルダレジスト層6をマスクとしたプラズマエッチング(ドライエッチング)によって、無機絶縁膜5に電極パッド2aを露出する開口部5aを精度良く形成することができる。また、リフトオフ法では、レジスト膜4を形成、除去する工程が必要であるが、本実施形態では、その工程は不要となる。このため、半導体パッケージの製造コストを低減することができる。
【0047】
(実施形態3)
本実施形態における半導体パッケージの製造方法について、図13〜図15を参照して説明する。なお、前記実施形態1、2と重複する説明は省略する場合がある。
【0048】
まず、図1を参照して説明した工程と同様に、電極パッド2aを有する配線2が形成された基板1Sを準備した後、電極パッド2aを含めた配線2に対して、例えば、黒色酸化処理、スプレー処理、あるいはネオブラウン処理による粗化処理を施す。
【0049】
続いて、図10を参照して説明した工程と同様に、配線2を覆うように基板1S上に無機絶縁膜5を形成する。無機絶縁膜5は、例えば、プラズマCVD法によって基板1Sの全面にコートされた酸化シリコン(例えばSiO2)である。
【0050】
続いて、無機絶縁膜5を覆うように基板1S上にレジスト膜9を形成した後、図13に示すように、電極パッド2a上のレジスト膜9を除去する(パターニングする)。これにより、電極パッド2a上の無機絶縁膜5を露出する開口部9aをレジスト膜9に形成する。このレジスト膜9には、例えば、液状の感光性レジストや、ドライフィルムレジスト(DFR)が用いられる。
【0051】
続いて、図14に示すように、残存しているレジスト膜9をマスクに、例えば、プラズマエッチングによって電極パッド2a上の無機絶縁膜5を除去し、電極パッド2aを露出する。これにより、電極パッド2aを露出する開口部5aを無機絶縁膜5に形成する。レジスト膜9の開口部9aを基にエッチングされるので、無機絶縁膜5の開口部5aと開口部9aとは同じ大きさとなる。
【0052】
続いて、図15に示すように、残存しているレジスト膜9を除去する。レジスト膜9にDFRを用いている場合、水酸化ナトリウム水溶液あるいはアミン系剥離液によって、レジスト膜9を剥離する。また、レジスト膜9に液状の感光性レジストを用いている場合、溶剤あるいはO2アッシングによって、レジスト膜9を剥離する。次いで、配線2を覆うように基板1S上にソルダレジスト層6を形成した後、電極パッド2aを露出すると、図12で示した構造となる。
【0053】
続いて、図9を参照して説明した工程と同様に、電極パッド2aと電気的に接続される外部電極である電極バンプ7を形成する。具体的には、ソルダレジスト層6の開口部6aから露出する電極パッド2a上に、めっき法によってNi/AuあるいはNi/Pd/AuのUBM膜8を形成した後、そのUBM膜8上に半田印刷によって半田バンプから構成される電極バンプ7を形成する。
【0054】
本実施形態においても、図9で示したように、電極パッド2aを有する配線2を、無機絶縁膜5によって保護(コート)し、その上にソルダレジスト層6を形成した構造としている。この構造により、耐水性が向上され、またマイグレーションの発生を抑制することができる。また、介在させる材料として、無機絶縁膜5を用いているので、密着性を向上することができる。このように、本実施形態によれば、半導体パッケージの信頼性を向上することができる。
【0055】
また、前記実施形態2では図12を参照して説明したようにソルダレジスト層6をマスクに、プラズマエッチングによって無機絶縁膜5の開口部5aを形成するため、ソルダレジスト層6が損傷してしまうが、本実施形態では無機絶縁膜5の開口部5aを形成した後に、損傷無くソルダレジスト層6を形成している。このため、半導体パッケージの信頼性を向上することができる。
【産業上の利用可能性】
【0056】
本発明は、半導体パッケージ、特に、プリント基板上に形成された狭ピッチの電極パッドを有する半導体パッケージの製造業に幅広く利用されるものである。
【符号の説明】
【0057】
1 ビルドアップ樹脂層
1S 基板
2 配線
2a 電極パッド
4 レジスト膜
5 無機絶縁膜
5a 開口部(第1開口部)
6 ソルダレジスト層
6a 開口部(第2開口部)
7、7a、7b 電極バンプ
8 UBM膜
9 レジスト膜
9a 開口部
20 半導体パッケージ
21 スルーホール
22 電極ピン
30 半導体チップ
31 電極バンプ
32 アンダーフィル樹脂
101 ビルドアップ樹脂層
102 配線
102a 電極パッド
103 ソルダレジスト層
104 電極バンプ
【技術分野】
【0001】
半導体パッケージおよびその製造技術に関し、特に、プリント基板上に形成された狭ピッチの電極パッドを有する半導体パッケージに適用して有効な技術に関する。
【背景技術】
【0002】
特開2001−326466号公報(特許文献1)には、導電パターンが設けられた内層板とビルドアップ樹脂層との間に絶縁性中間層を形成することにより、ビルドアップ樹脂層を補強する技術が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2001−326466号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
半導体パッケージは、例えば、コアとなるプリント基板(有機基板)と、そのプリント基板の両面または片面に形成されたビルドアップ樹脂層と、そのビルドアップ樹脂層に形成された配線層およびビアとを有しているものである。
【0005】
図16、図17は本発明者らが検討した半導体パッケージを説明するための図であり、その半導体パッケージの要部の断面が示されている。図16では、ビルドアップ樹脂層101上に形成された電極パッド102aと、その電極パッド102aを覆うように、半導体パッケージの最表面層として形成されたソルダレジスト層103と、電極パッド102a上に形成された電極バンプ104とを有している。また、図17では、ビルドアップ樹脂層101上に形成された最上の配線層102と、その配線層102を覆うように形成されたソルダレジスト層103とを有している。
【0006】
このような半導体パッケージでは、例えば、電極バンプ104が150μm程度の狭ピッチとされ、電極パッド102a間の距離が30μm程度、配線102のL/S(ライン・アンド・スペース)が10μm以下とされる場合がある。このようなデザインルールにおいては、電極パッド102a間でのマイグレーションや、配線102間でのマイグレーションが問題となり、半導体パッケージの信頼性に影響を与えてしまう。なお、電極パッド102a、配線102が、例えば銅(Cu)を主成分として形成されたものであれば、銅イオンによるマイグレーションが問題となる。
【0007】
例えば、半導体パッケージを高温高湿の環境下で長い期間使用を続けると、図16に示すように、電極パッド102a間のソルダレジスト層103で絶縁劣化が発生し、さらに進行するとマイグレーションによる短絡に至ってしまう場合がある。また、図17に示すように、ビルドアップ樹脂層101に異物が付着して、導電性の通路ができ、電界の存在で配線102間にマイグレーションにより銅イオンが移動し、金属の析出や腐食が起きてしまう場合がある。
【0008】
また、半導体パッケージにおいては、例えば、ビルドアップ樹脂層101と電極パッド102aとの間、電極パッド102aと電極バンプ104との間などの層間の密着性(接着性)が問題となり、半導体パッケージの信頼性に影響を与えてしまう。例えば、半導体パッケージを高温高湿の環境下で長い期間使用を続けると、層間で剥離が起こり、層間に水分が進入する場合がある。
【0009】
本発明の目的は、半導体パッケージの信頼性を向上することのできる技術を提供することにある。
【課題を解決するための手段】
【0010】
本発明の一実施形態における半導体パッケージの製造方法は、以下の工程を含む。(a)樹脂からなる絶縁層と配線層とが積層されたビルドアップ基板を準備する工程、(b)前記(a)工程後に、前記ビルドアップ基板の最表面の絶縁層上に、電極パッドを有する配線層を形成する工程、(c)前記電極パッドを有する配線層の表面に粗化処理を施す工程、(d)前記(c)工程後に、前記電極パッドを有する配線層を覆うように前記ビルドアップ基板上に無機絶縁膜を形成する工程、(e)前記無機絶縁膜を覆うように前記ビルドアップ基板上にレジスト膜を形成した後、前記電極パッド上の前記レジスト膜を除去する工程、(f)前記レジスト膜をマスクに前記電極パッド上の前記無機絶縁膜を除去し、前記電極パッドを露出する工程、(g)前記(f)工程後に、残存している前記レジスト膜を除去する工程、(h)前記(g)工程後に、前記無機絶縁膜を覆うように前記ビルドアップ基板上に、前記電極パッドを露出するソルダレジスト層を形成する工程。
【発明の効果】
【0011】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、半導体パッケージの信頼性を向上することができる。
【図面の簡単な説明】
【0012】
【図1】本発明の一実施形態における製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図2】図1に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図3】図2に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図4】図3に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図5】図4に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図6】図5に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図7】本発明の一実施形態における半導体装置を模式的に示す断面図である。
【図8】本発明の一実施形態の変形例としての半導体パッケージの要部を模式的に示す断面図である。
【図9】本発明の一実施形態の変形例としての半導体パッケージの要部を模式的に示す断面図である。
【図10】本発明の他の実施形態における製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図11】図10に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図12】図11に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図13】本発明の他の実施形態における製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図14】図13に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図15】図14に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。
【図16】本発明者らが検討した半導体パッケージを説明するための図である。
【図17】本発明者らが検討した半導体パッケージを説明するための図である。
【発明を実施するための形態】
【0013】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。
【0014】
(実施形態1)
本実施形態における半導体パッケージの製造方法について、図1〜図6を参照して説明する。図7に示すように、最終形態として半導体パッケージ20は、例えば、コアとなるプリント基板(基板1S)と、その基板1Sの両面に形成されたビルドアップ樹脂層1と、そのビルドアップ樹脂層1に形成された配線2とを有して構成される。
【0015】
まず、図1に示すように、電極パッド2aを有する配線2が形成された基板1Sを準備する。図1では、基板1Sの最表面層として形成されているビルドアップ樹脂層1を、基板1Sとして示している。電極パッド2aは、例えば、銅(Cu)を主成分とした導体膜をパターニングして配線2を形成する際に、一体的に形成される。また、ビルドアップ樹脂層1は、例えば、エポキシ樹脂や、プリプレグを用いることができ、絶縁性を有している。
【0016】
次いで、電極パッド2aを含めた配線2に対して、粗化処理を施す。この配線2の粗化処理は、後の工程で配線2上に形成する無機絶縁膜との密着性を向上させるために行うものであり、配線2の表面を1〜2μm程度の粗さの粗化面とする。Cuを主成分とする配線2の粗化処理としては、黒色酸化処理(ブラックオキサイド)、CZ処理、あるいはネオブラウン処理を適用することができる。
【0017】
黒色酸化処理では、水酸化ナトリウム、亜塩素酸ナトリウムを主とする溶液に基板1Sを浸漬してCu表面を酸化させ、粗化面を形成する。これにより、Cu表面に針状の酸化膜を設けることで微小な凹凸が形成され、アンカー効果によって表面上に形成する無機絶縁膜の密着性を向上することができる。
【0018】
CZ処理では、主成分を蟻酸とする溶液を、スプレーによりCu表面に吹き付けてCuをエッチングし、粗化面を形成する。また、ネオブラウン処理では、過酸化水素系/硫酸水素系の溶液を用いて、浸漬またはスプレーの処理を行い、Cu表面をエッチングし、粗化面を形成する。CZ処理、ネオブラウン処理については、Cuの粒界に沿ったエッチング形状となり、アンカー効果によって表面上に形成する無機絶縁膜の密着性を向上することができる。
【0019】
続いて、配線2を覆うように基板1S上にレジスト膜4を形成した後、図2に示すように、パターニングによって電極パッド2a上にレジスト膜4を残存させる。このレジスト膜4には、例えば、液状の感光性レジストや、ドライフィルムレジスト(DFR)が用いられる。本実施形態では、電極パッド2a上の一部にレジスト膜4を残存させている。
【0020】
続いて、図3に示すように、電極パッド2aを含めた配線2を覆うように基板1S上に耐水性、密着性に優れた絶縁膜である無機絶縁膜5を形成する。すなわち、基板1S表面、レジスト膜4表面および配線2表面を被覆するよう、無機絶縁膜5を形成する。無機絶縁膜5は、例えば、プラズマCVD(Chemical Vapor Deposition)法によって基板1Sの全面にコートされた酸化シリコン(例えばSiO2)である。無機絶縁膜5は粗化面の粗さ以上の厚さとなるようにする。配線2の粗化面(表面)をRa=1〜2μm程度の粗さとした場合、無機絶縁膜5の厚さは1〜2μm程度とする。粗化面の粗さより薄い場合は、無機絶縁膜5に欠陥が生じ、絶縁が得られなくなってしまい、一方、粗化面の粗さより厚すぎる場合は、狭いピッチ化に対応できなくなってしまう。
【0021】
なお、無機絶縁膜5は、スパッタ法によっても形成することができる。しかしながら、スパッタ法に対してプラズマCVD法は、低温での成膜を行うことができること、配線2(例えば銅)と無機絶縁膜5(例えば酸化シリコン)との密着性を向上できること、均一性、付き回り性を向上できることに有効である。
【0022】
プラズマCVD法を用いることによって、例えば100℃程度の低温で無機絶縁膜5を形成することができる。これにより、ビルドアップ樹脂層1や、基板1Sのコアとして用いるプリント基板の耐熱温度(例えば180℃)以下で、無機絶縁膜5を形成することができる。また、CVD用ガスとして、TEOS(テトラエトキシシラン)を用いることによって、電極パッド2aを含めた配線2の側面や、間隔の狭い配線2間や電極パッド2a間であっても、密着性が良い酸化シリコン膜を形成することができる。また、無機絶縁膜5として、窒化シリコン(例えばSiN)を適用しても良い。窒化シリコン膜は、酸化シリコン膜より耐湿性を向上することができる。
【0023】
続いて、図4に示すように、リフトオフ法によって、残存しているレジスト膜4を除去すると共に、レジスト膜4上の無機絶縁膜5を除去し、電極パッド2aを露出する。すなわち、レジスト膜4を除去することによって、レジスト膜4上の無機絶縁膜5を除去し、配線2間に無機絶縁膜5を残存させる。後述するが、この配線2間の無機絶縁膜5によって、配線2間や電極パッド2a間のマイグレーションの発生を抑制することができる。
【0024】
図4に示す工程では、レジスト膜4にDFRを用いている場合、水酸化ナトリウム水溶液あるいはアミン系剥離液によって、レジスト膜4を剥離する。また、レジスト膜4に液状の感光性レジストを用いている場合、溶剤あるいはO2アッシングによって、レジスト膜4を剥離する。本実施形態では、図2で示す工程において、電極パッド2a上の一部にレジスト膜4を残存させた後、無機絶縁膜5を形成しているので、レジスト膜4を除去することによって、電極パッド2aを露出する開口部5aを無機絶縁膜5に形成することとなる。
【0025】
続いて、電極パッド2aを含めた配線2を覆うように基板1S上にソルダレジスト層6を形成した後、図5に示すように、電極パッド2aを露出するようにソルダレジスト層6をパターニングする。このパターニングされたソルダレジスト層6は、例えばスクリーン印刷によって形成される。本実施形態では、電極パッド2aを露出し、開口部5a(開口径)より小さい開口(開口径)の開口部6aをソルダレジスト層6に形成する。
【0026】
ソルダレジスト層6は、例えば、エポキシ系樹脂、変性エポキシ樹脂、あるいはアクリレート系樹脂にシリカや光重合開始剤などを含有させた材料を用いることができ、絶縁性を有している。半導体パッケージ20の最表面層のソルダレジスト層6は、半田付けの熱温度(260℃程度)に耐え、熱、湿度などの環境から回路を保護する性能が、内層のビルドアップ樹脂層1より優れている。
【0027】
続いて、図6に示すように、電極パッド2aと電気的に接続される外部電極である電極バンプ7を形成する。具体的には、ソルダレジスト層6の開口部6aから露出する電極パッド2a上に、めっき法によってNi(ニッケル)/Au(金)あるいはNi/Pd(パラジウム)/AuのUBM(Under Barrier Metal)膜8を形成した後、そのUBM膜8上に半田印刷によって半田バンプから構成される電極バンプ7を形成する。また、電極バンプ7は、UBM膜8上に半田ボールを搭載することによって形成しても良い。
【0028】
このような工程を経ることによって、図7に示すような半導体パッケージ20を形成することができる。この半導体パッケージ20は、電極パッド2aを有する配線2が形成された基板1Sと、配線2を覆うように形成され、電極パッド2a上に開口部5aを有する無機絶縁膜5と、配線2および無機絶縁膜5を覆うように形成され、電極パッド2a上に開口部5aより小さい開口の開口部6aを有するソルダレジスト層6と、開口部6a内に設けられ、電極パッド2aと電気的に接続される外部電極である電極バンプ7(7a、7b)とを備えている。
【0029】
この半導体パッケージ20に、電極バンプ7aを介して半導体チップ30がフリップチップ実装されて半導体装置を構成することができる。半導体チップ30は、その外部電極である電極バンプ31が電極バンプ7aと電気的に接続されて、半導体パッケージ20に実装されている。半導体チップ30と半導体パッケージ20との間には、アンダーフィル樹脂32が形成されている。また、半導体パッケージ20において、半導体チップ30の実装面とは反対の裏面の電極パッド2aでは、電極バンプ7bと電気的に接続された電極ピン22が形成されている。
【0030】
また、基板1Sはコア基板としてプリント基板を用いており、その両面にビルドアップ樹脂層(絶縁層)1、配線2が形成されており、スルーホール21によって両面側の配線2は電気的に接続されている。したがって、半導体装置の外部電極となる電極ピン22は、半導体チップ30と電気的に接続されていることとなる。この電極ピン22を介して半導体装置として、例えばマザーボートに実装することができる。また、半導体パッケージ20の両面に無機絶縁膜5を設けるため、より好適にパッケージ内への水分の浸入を防止でき、半導体パッケージおよび半導体装置の信頼性を向上できる。
【0031】
なお、図7に示す半導体パッケージ20では、電極バンプ7bと電極ピン22を接合し、外部接続端子としているが、電極ピン22を設けず、電極バンプ7b自体を外部接続端子としても良い。また、電極ピン22および電極バンプ7bを設けず、電極パッド2a自体を外部接続端子としても良い。
【0032】
また、本実施の形態では、コア基板としてプリント基板を用いた場合について説明しているが、半導体パッケージとしては、ビルドアップ樹脂層(絶縁層)と配線のみが積層され、コア基板を有さない、コアレスパッケージにも本発明を適用することができる。
【0033】
図16、図17を参照して説明したように、電極パッド102a、配線102を、直接ソルダレジスト層103にて覆う構造では、電極パッド102a間、配線102間でマイグレーションが発生した場合、半導体パッケージ(半導体装置)の信頼性に影響がでてしまう。
【0034】
そこで、本実施形態では、図6に示したように、電極パッド2aを有する配線2を、無機絶縁膜5によって保護(コート)し、その上にソルダレジスト層6を形成した構造としている。この構造により、ソルダレジスト層6の表面から浸入した水分が、無機絶縁膜5によって遮断され、電極パッド2aを有する配線2(例えば、銅を主成分としている)への水分の到達を防止することができる。また、配線2間、電極パッド2a間に無機絶縁膜5が介在することになるので、マイグレーションの発生を抑制することができる。また、介在させる材料として、無機絶縁膜5(例えば、酸化シリコン、窒化シリコン)を用いているので、配線2および電極パッド2aとの密着性を向上することができる。このように、本実施形態によれば、信頼性が向上した半導体パッケージ20を提供することができる。
【0035】
また、電極パッド2aを有する配線2を、無機絶縁膜5によってコートし、その上にソルダレジスト層6を形成した構造は、図8、図9に示すような構造も考えられる。図8は、ソルダレジスト層6の開口部6a(開口径)より、無機絶縁膜5の開口部5a(開口径)が小さく形成された構造である。図9は、電極パッド2aと同一サイズの開口で、無機絶縁膜5の開口部5a(開口径)およびソルダレジスト層6の開口部6a(開口径)が形成された構造である。
【0036】
図8、図9に示す構造おける無機絶縁膜5の開口部5aは図4を参照して説明した工程で、またソルダレジスト層6の開口部6aは図5を参照して説明した工程で、その大きさを調整して形成することができる。例えば、図8に示す構造では、図5で示した工程において、電極パッド2aを露出し、無機絶縁膜5の開口部5aより大きい開口の開口部6aをソルダレジスト層6に形成すれば良い。また、図9に示す構造では、図2で示した工程において電極パッド2aの全面上にレジスト膜4を形成して、図4で示した工程において電極パッド2a全面を露出した無機絶縁膜5の開口部5aを形成する。その後、図5で示した工程において電極パッド2aを露出し、無機絶縁膜5の開口部5aと同じ大きさの開口部6aをソルダレジスト層6に形成すれば良い。
【0037】
図8に示す構造では、電極パッド2aは、ソルダレジスト層6と接することなく、無機絶縁膜5によってコートされるので、前述したマイグレーションの抑制がより有効となると考えられる。また、図9に示す構造では、電極パッド2aがソルダレジスト層6と接してなく、電極パッド2aと同一サイズの開口部5a、6aからUBM膜8を介して電極バンプ7が形成されるので、マイグレーションの抑制がより有効であるとともに、電極パッド2aと電極バンプ7との密着面積が最も大きく、接続強度が高いと考えられる。
【0038】
これらの構造に対して、前述してきた図6に示す構造は、ソルダレジスト層6の開口部6aより、無機絶縁膜5の開口部5aが大きく形成された構造である。図6に示す構造では、図9に示したような無機絶縁膜5の開口部5aとソルダレジスト層6の開口部6aの位置合わせが困難な構造であっても、寸法誤差を含ませて形成することができるので、半導体パッケージの製造歩留まりを向上することができる。また、図6に示す構造では、図8に示したように電極パッド2aと電極バンプ7との間に、無機絶縁膜5が介在することが無いため、電極バンプ7と電極パッド2aとの密着性低下が生じず、半導体パッケージ20の信頼性を向上することができる。
【0039】
(実施形態2)
本実施形態における半導体パッケージの製造方法について、図10〜図12を参照して説明する。なお、前記実施形態1と重複する説明は省略する場合がある。
【0040】
まず、図1を参照して説明した工程と同様に、電極パッド2aを有する配線2が形成された基板1Sを準備した後、電極パッド2aを含めた配線2に対して、例えば、黒色酸化処理、スプレー処理、あるいはネオブラウン処理による粗化処理を施す。
【0041】
続いて、図10に示すように、配線2を覆うように基板1S上に無機絶縁膜5を形成する。無機絶縁膜5は、例えば、プラズマCVD法によって基板1Sの全面にコートされた酸化シリコン(例えばSiO2)である。
【0042】
続いて、無機絶縁膜5を覆うように基板1S上にソルダレジスト層6を形成した後、図11に示すように、電極パッド2a上のソルダレジスト層6を除去する(パターニングする)。これにより、電極パッド2a上の無機絶縁膜5を露出する開口部6aをソルダレジスト層6に形成する。
【0043】
続いて、図12に示すように、残存しているソルダレジスト層6をマスクに、例えば、プラズマエッチングによって電極パッド2a上の無機絶縁膜5を除去し、電極パッド2aを露出する。これにより、電極パッド2aを露出する開口部5aを無機絶縁膜5に形成する。ソルダレジスト層6の開口部6aを基にエッチングされるので、無機絶縁膜5の開口部5aと開口部6aとは同じ大きさとなる。
【0044】
続いて、図9を参照して説明した工程と同様に、電極パッド2aと電気的に接続される外部電極である電極バンプ7を形成する。具体的には、ソルダレジスト層6の開口部6aから露出する電極パッド2a上に、めっき法によってNi/AuあるいはNi/Pd/AuのUBM膜8を形成した後、そのUBM膜8上に半田印刷によって半田バンプから構成される電極バンプ7を形成する。
【0045】
本実施形態においても、図9で示したように、電極パッド2aを有する配線2を、無機絶縁膜5によって保護(コート)し、その上にソルダレジスト層6を形成した構造としている。この構造により、耐水性が向上され、またマイグレーションの発生を抑制することができる。また、介在させる材料として、無機絶縁膜5を用いているので、密着性を向上することができる。このように、本実施形態によれば、半導体パッケージの信頼性を向上することができる。
【0046】
また、前記実施形態1ではリフトオフ法を用いたが、本実施形態ではソルダレジスト層6をマスクとしたプラズマエッチング(ドライエッチング)によって、無機絶縁膜5に電極パッド2aを露出する開口部5aを精度良く形成することができる。また、リフトオフ法では、レジスト膜4を形成、除去する工程が必要であるが、本実施形態では、その工程は不要となる。このため、半導体パッケージの製造コストを低減することができる。
【0047】
(実施形態3)
本実施形態における半導体パッケージの製造方法について、図13〜図15を参照して説明する。なお、前記実施形態1、2と重複する説明は省略する場合がある。
【0048】
まず、図1を参照して説明した工程と同様に、電極パッド2aを有する配線2が形成された基板1Sを準備した後、電極パッド2aを含めた配線2に対して、例えば、黒色酸化処理、スプレー処理、あるいはネオブラウン処理による粗化処理を施す。
【0049】
続いて、図10を参照して説明した工程と同様に、配線2を覆うように基板1S上に無機絶縁膜5を形成する。無機絶縁膜5は、例えば、プラズマCVD法によって基板1Sの全面にコートされた酸化シリコン(例えばSiO2)である。
【0050】
続いて、無機絶縁膜5を覆うように基板1S上にレジスト膜9を形成した後、図13に示すように、電極パッド2a上のレジスト膜9を除去する(パターニングする)。これにより、電極パッド2a上の無機絶縁膜5を露出する開口部9aをレジスト膜9に形成する。このレジスト膜9には、例えば、液状の感光性レジストや、ドライフィルムレジスト(DFR)が用いられる。
【0051】
続いて、図14に示すように、残存しているレジスト膜9をマスクに、例えば、プラズマエッチングによって電極パッド2a上の無機絶縁膜5を除去し、電極パッド2aを露出する。これにより、電極パッド2aを露出する開口部5aを無機絶縁膜5に形成する。レジスト膜9の開口部9aを基にエッチングされるので、無機絶縁膜5の開口部5aと開口部9aとは同じ大きさとなる。
【0052】
続いて、図15に示すように、残存しているレジスト膜9を除去する。レジスト膜9にDFRを用いている場合、水酸化ナトリウム水溶液あるいはアミン系剥離液によって、レジスト膜9を剥離する。また、レジスト膜9に液状の感光性レジストを用いている場合、溶剤あるいはO2アッシングによって、レジスト膜9を剥離する。次いで、配線2を覆うように基板1S上にソルダレジスト層6を形成した後、電極パッド2aを露出すると、図12で示した構造となる。
【0053】
続いて、図9を参照して説明した工程と同様に、電極パッド2aと電気的に接続される外部電極である電極バンプ7を形成する。具体的には、ソルダレジスト層6の開口部6aから露出する電極パッド2a上に、めっき法によってNi/AuあるいはNi/Pd/AuのUBM膜8を形成した後、そのUBM膜8上に半田印刷によって半田バンプから構成される電極バンプ7を形成する。
【0054】
本実施形態においても、図9で示したように、電極パッド2aを有する配線2を、無機絶縁膜5によって保護(コート)し、その上にソルダレジスト層6を形成した構造としている。この構造により、耐水性が向上され、またマイグレーションの発生を抑制することができる。また、介在させる材料として、無機絶縁膜5を用いているので、密着性を向上することができる。このように、本実施形態によれば、半導体パッケージの信頼性を向上することができる。
【0055】
また、前記実施形態2では図12を参照して説明したようにソルダレジスト層6をマスクに、プラズマエッチングによって無機絶縁膜5の開口部5aを形成するため、ソルダレジスト層6が損傷してしまうが、本実施形態では無機絶縁膜5の開口部5aを形成した後に、損傷無くソルダレジスト層6を形成している。このため、半導体パッケージの信頼性を向上することができる。
【産業上の利用可能性】
【0056】
本発明は、半導体パッケージ、特に、プリント基板上に形成された狭ピッチの電極パッドを有する半導体パッケージの製造業に幅広く利用されるものである。
【符号の説明】
【0057】
1 ビルドアップ樹脂層
1S 基板
2 配線
2a 電極パッド
4 レジスト膜
5 無機絶縁膜
5a 開口部(第1開口部)
6 ソルダレジスト層
6a 開口部(第2開口部)
7、7a、7b 電極バンプ
8 UBM膜
9 レジスト膜
9a 開口部
20 半導体パッケージ
21 スルーホール
22 電極ピン
30 半導体チップ
31 電極バンプ
32 アンダーフィル樹脂
101 ビルドアップ樹脂層
102 配線
102a 電極パッド
103 ソルダレジスト層
104 電極バンプ
【特許請求の範囲】
【請求項1】
以下の工程を含むことを特徴とする半導体パッケージの製造方法:
(a)樹脂からなる絶縁層と配線層とが積層されたビルドアップ基板を準備する工程;
(b)前記(a)工程後に、前記ビルドアップ基板の最表面の絶縁層上に、電極パッドを有する配線層を形成する工程;
(c)前記電極パッドを有する配線層の表面に粗化処理を施す工程;
(d)前記(c)工程後に、前記電極パッドを有する配線層を覆うように前記ビルドアップ基板上に無機絶縁膜を形成する工程;
(e)前記無機絶縁膜を覆うように前記ビルドアップ基板上にレジスト膜を形成した後、前記電極パッド上の前記レジスト膜を除去する工程;
(f)前記レジスト膜をマスクに前記電極パッド上の前記無機絶縁膜を除去し、前記電極パッドを露出する工程;
(g)前記(f)工程後に、残存している前記レジスト膜を除去する工程;
(h)前記(g)工程後に、前記無機絶縁膜を覆うように前記ビルドアップ基板上に、前記電極パッドを露出するソルダレジスト層を形成する工程。
【請求項2】
請求項1記載の半導体パッケージの製造方法において、
前記(d)工程では、前記電極パッドを有する配線層の粗化面の粗さ以上の厚さの前記無機絶縁膜を形成する。
【請求項3】
請求項1または2記載の半導体パッケージの製造方法において、
前記(b)工程では、前記ビルドアップ基板の両面側に前記電極パッドを有する配線層を形成し、
前記ビルドアップ基板の両面側に対して、前記(c)〜(h)工程を行う。
【請求項4】
請求項1、2または3記載の半導体パッケージの製造方法において、
前記(d)工程では、前記無機絶縁膜として、酸化シリコン膜または窒化シリコン膜を形成する。
【請求項5】
請求項1〜4のいずれか一項に記載の半導体パッケージの製造方法において、
前記(e)工程では、前記電極パッド上の一部の前記レジスト膜を除去し、
前記(f)工程では、前記電極パッドを露出する第1開口部を前記無機絶縁膜に形成し、
前記(h)工程では、前記電極パッドを露出し、前記第1開口部より小さい開口の第2開口部を前記ソルダレジスト層に形成する。
【請求項6】
請求項1〜4のいずれか一項に記載の半導体パッケージの製造方法において、
前記(e)工程では、前記電極パッド上の一部の前記レジスト膜を除去し、
前記(f)工程では、前記電極パッドを露出する第1開口部を前記無機絶縁膜に形成し、
前記(h)工程では、前記電極パッドを露出し、前記第1開口部より大きい開口の第2開口部を前記ソルダレジスト層に形成する。
【請求項7】
請求項1〜6のいずれか一項に記載の半導体パッケージの製造方法において、
前記(c)工程では、粗化処理として黒色酸化処理を施す。
【請求項8】
請求項1〜6のいずれか一項に記載の半導体パッケージの製造方法において、
前記(c)工程では、粗化処理としてCZ処理を施す。
【請求項9】
請求項1〜6のいずれか一項に記載の半導体パッケージの製造方法において、
前記(c)工程では、粗化処理としてネオブラウン処理を施す。
【請求項10】
請求項1〜9のいずれか一項に記載の半導体パッケージの製造方法において、
前記(d)工程では、前記ビルドアップ基板の耐熱温度より低温で行うプラズマCVD法によって前記無機絶縁膜を形成する。
【請求項11】
樹脂からなる絶縁層と配線層とが積層されたビルドアップ基板と、
前記ビルドアップ基板の最表面の絶縁層上に形成された電極パッドを有する配線層と、
前記電極パッドを有する配線層を覆って前記ビルドアップ基板上に形成され、前記電極パッドを露出する第1開口部を有する無機絶縁膜と、
前記無機絶縁膜を覆って前記ビルドアップ基板上に形成され、前記電極パッドを露出する第2開口部を有するソルダレジスト層とを備え、
前記電極パッドを有する配線層の表面が粗化面であることを特徴とする半導体パッケージ。
【請求項12】
前記無機絶縁膜の厚さが、前記電極パッドを有する配線層の粗化面の粗さ以上である請求項11記載の半導体パッケージ。
【請求項13】
前記ビルドアップ基板の両面側に、前記電極パッドを有する配線層、前記無機絶縁膜、および前記ソルダレジスト層が形成されている請求項11または12記載の半導体パッケージ。
【請求項14】
前記無機絶縁膜が、酸化シリコン膜または窒化シリコン膜である請求項11、12または13記載の半導体パッケージ。
【請求項15】
前記第1開口部より前記第2開口部が小さい請求項11〜14のいずれか一項に記載の半導体パッケージ。
【請求項16】
前記第1開口部より前記第2開口部が大きい請求項11〜14のいずれか一項に記載の半導体パッケージ。
【請求項1】
以下の工程を含むことを特徴とする半導体パッケージの製造方法:
(a)樹脂からなる絶縁層と配線層とが積層されたビルドアップ基板を準備する工程;
(b)前記(a)工程後に、前記ビルドアップ基板の最表面の絶縁層上に、電極パッドを有する配線層を形成する工程;
(c)前記電極パッドを有する配線層の表面に粗化処理を施す工程;
(d)前記(c)工程後に、前記電極パッドを有する配線層を覆うように前記ビルドアップ基板上に無機絶縁膜を形成する工程;
(e)前記無機絶縁膜を覆うように前記ビルドアップ基板上にレジスト膜を形成した後、前記電極パッド上の前記レジスト膜を除去する工程;
(f)前記レジスト膜をマスクに前記電極パッド上の前記無機絶縁膜を除去し、前記電極パッドを露出する工程;
(g)前記(f)工程後に、残存している前記レジスト膜を除去する工程;
(h)前記(g)工程後に、前記無機絶縁膜を覆うように前記ビルドアップ基板上に、前記電極パッドを露出するソルダレジスト層を形成する工程。
【請求項2】
請求項1記載の半導体パッケージの製造方法において、
前記(d)工程では、前記電極パッドを有する配線層の粗化面の粗さ以上の厚さの前記無機絶縁膜を形成する。
【請求項3】
請求項1または2記載の半導体パッケージの製造方法において、
前記(b)工程では、前記ビルドアップ基板の両面側に前記電極パッドを有する配線層を形成し、
前記ビルドアップ基板の両面側に対して、前記(c)〜(h)工程を行う。
【請求項4】
請求項1、2または3記載の半導体パッケージの製造方法において、
前記(d)工程では、前記無機絶縁膜として、酸化シリコン膜または窒化シリコン膜を形成する。
【請求項5】
請求項1〜4のいずれか一項に記載の半導体パッケージの製造方法において、
前記(e)工程では、前記電極パッド上の一部の前記レジスト膜を除去し、
前記(f)工程では、前記電極パッドを露出する第1開口部を前記無機絶縁膜に形成し、
前記(h)工程では、前記電極パッドを露出し、前記第1開口部より小さい開口の第2開口部を前記ソルダレジスト層に形成する。
【請求項6】
請求項1〜4のいずれか一項に記載の半導体パッケージの製造方法において、
前記(e)工程では、前記電極パッド上の一部の前記レジスト膜を除去し、
前記(f)工程では、前記電極パッドを露出する第1開口部を前記無機絶縁膜に形成し、
前記(h)工程では、前記電極パッドを露出し、前記第1開口部より大きい開口の第2開口部を前記ソルダレジスト層に形成する。
【請求項7】
請求項1〜6のいずれか一項に記載の半導体パッケージの製造方法において、
前記(c)工程では、粗化処理として黒色酸化処理を施す。
【請求項8】
請求項1〜6のいずれか一項に記載の半導体パッケージの製造方法において、
前記(c)工程では、粗化処理としてCZ処理を施す。
【請求項9】
請求項1〜6のいずれか一項に記載の半導体パッケージの製造方法において、
前記(c)工程では、粗化処理としてネオブラウン処理を施す。
【請求項10】
請求項1〜9のいずれか一項に記載の半導体パッケージの製造方法において、
前記(d)工程では、前記ビルドアップ基板の耐熱温度より低温で行うプラズマCVD法によって前記無機絶縁膜を形成する。
【請求項11】
樹脂からなる絶縁層と配線層とが積層されたビルドアップ基板と、
前記ビルドアップ基板の最表面の絶縁層上に形成された電極パッドを有する配線層と、
前記電極パッドを有する配線層を覆って前記ビルドアップ基板上に形成され、前記電極パッドを露出する第1開口部を有する無機絶縁膜と、
前記無機絶縁膜を覆って前記ビルドアップ基板上に形成され、前記電極パッドを露出する第2開口部を有するソルダレジスト層とを備え、
前記電極パッドを有する配線層の表面が粗化面であることを特徴とする半導体パッケージ。
【請求項12】
前記無機絶縁膜の厚さが、前記電極パッドを有する配線層の粗化面の粗さ以上である請求項11記載の半導体パッケージ。
【請求項13】
前記ビルドアップ基板の両面側に、前記電極パッドを有する配線層、前記無機絶縁膜、および前記ソルダレジスト層が形成されている請求項11または12記載の半導体パッケージ。
【請求項14】
前記無機絶縁膜が、酸化シリコン膜または窒化シリコン膜である請求項11、12または13記載の半導体パッケージ。
【請求項15】
前記第1開口部より前記第2開口部が小さい請求項11〜14のいずれか一項に記載の半導体パッケージ。
【請求項16】
前記第1開口部より前記第2開口部が大きい請求項11〜14のいずれか一項に記載の半導体パッケージ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2013−84998(P2013−84998A)
【公開日】平成25年5月9日(2013.5.9)
【国際特許分類】
【出願番号】特願2013−22824(P2013−22824)
【出願日】平成25年2月8日(2013.2.8)
【分割の表示】特願2009−81922(P2009−81922)の分割
【原出願日】平成21年3月30日(2009.3.30)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【公開日】平成25年5月9日(2013.5.9)
【国際特許分類】
【出願日】平成25年2月8日(2013.2.8)
【分割の表示】特願2009−81922(P2009−81922)の分割
【原出願日】平成21年3月30日(2009.3.30)
【出願人】(000190688)新光電気工業株式会社 (1,516)
[ Back to top ]