半導体装置の製造方法
【課題】パーティクルの発生を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、希釈塩酸と比較してＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に対するエッチングレートが小さいＩｎＰ層４４及び４８と、希釈塩酸と比較してＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に対するエッチングレートが大きいＩｎＧａＡｓ層４２及び４６とを交互に積層したダミー層４０と、希釈塩酸と比較してＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に対するエッチングレートが小さい第１クラッド層２４及び第２クラッド層２８と、希釈塩酸と比較してＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に対するエッチングレートが大きい変調層２６及びコンタクト層２２とを交互に積層した半導体層２０と、を含む積層構造のうち、浮き部分６０に希釈塩酸を用いたエッチングとＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液を用いたエッチングとを交互に行う工程を有する半導体装置の製造方法である。
【解決手段】本発明は、希釈塩酸と比較してＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に対するエッチングレートが小さいＩｎＰ層４４及び４８と、希釈塩酸と比較してＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に対するエッチングレートが大きいＩｎＧａＡｓ層４２及び４６とを交互に積層したダミー層４０と、希釈塩酸と比較してＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に対するエッチングレートが小さい第１クラッド層２４及び第２クラッド層２８と、希釈塩酸と比較してＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に対するエッチングレートが大きい変調層２６及びコンタクト層２２とを交互に積層した半導体層２０と、を含む積層構造のうち、浮き部分６０に希釈塩酸を用いたエッチングとＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液を用いたエッチングとを交互に行う工程を有する半導体装置の製造方法である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ウェハ上に半導体層を形成し、半導体層の光学的な結合により光デバイスを作成する技術が用いられている。非特許文献１には、シリコン（Ｓｉ）ウェハ上にIII-V族半導体層を接合する技術が記載されている。
【先行技術文献】
【非特許文献】
【０００３】
【特許文献１】イーシーオーシー ２００９，２０−２４ セプテンバー，２００９，ウィーン オーストリア（ECOC 2009, 20-24 September, 2009, Vienna, Austria）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし従来の技術では、III-V族半導体層がウェハから浮き上がるような接合の欠陥が発生する場合があり、この浮き上がった半導体層が剥がれ落ち、パーティクルとなる可能性があった。本発明は上記課題に鑑み、このパーティクルの発生を抑制することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、第１基板上に設けられ、第１のエッチャントと比較して第２のエッチャントに対するエッチングレートが小さい第１ダミー層と、前記第１のエッチャントと比較して前記第２のエッチャントに対するエッチングレートが大きい第２ダミー層とを交互に積層したダミー層と、前記ダミー層上に設けられ、第１のエッチャントと比較して第２のエッチャントに対するエッチングレートが小さい第１デバイス層と、前記第１のエッチャントと比較して前記第２のエッチャントに対するエッチングレートが大きい第２デバイス層とを交互に積層したデバイス層と、を含む積層構造に対し、前記積層構造のうち前記第１基板から浮いた部分に第１のエッチャントを用いたエッチングと第２のエッチャントを用いたエッチングとを交互に行う工程を有する半導体装置の製造方法である。本発明によれば、パーティクルの発生を抑制することが可能である。
【０００６】
上記構成において、前記浮いた部分は、前記積層構造と前記第１基板との間に形成されたボイドが割れることにより生じたものである構成とすることができる。
【０００７】
上記構成において、前記積層構造は、前記積層構造を第２基板上に形成する工程と、前記積層構造を前記第１基板に接合する工程と、前記第２基板を除去する工程とにより、前記第１基板上に形成されたものである構成とすることができる。
【０００８】
上記構成において、前記ダミー層及び前記半導体層は、インジウム、ガリウム及びアルミニウムの少なくとも１つをIII族元素、砒素及びリンの少なくとも１つをV族元素として含むIII-V族半導体からなり、前記第１のエッチャントは塩酸を含み、前記第２のエッチャントは酸、酸化剤及び水を含む構成とすることができる。
【０００９】
上記構成において、前記ダミー層に含まれる層の数は前記デバイス層に含まれる層の数と同じである構成とすることができる。
【発明の効果】
【００１０】
本発明によれば、パーティクルの発生を抑制することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）から図１（ｃ）は比較例に係る半導体装置の製造方法を例示する断面図である。
【図２】図２（ａ）は比較例におけるウェハを例示する平面図である。図２（ｂ）はエッチング処理後における、図２（ａ）に破線の四角で区切った領域を例示する模式図である。図２（ｃ）は図２（ｂ）のＡ−Ａに沿った断面図である。
【図３】図３（ａ）から図３（ｃ）は実施例１に係る半導体装置の製造方法を例示する断面図である。
【図４】図４（ａ）から図４（ｄ）は実施例１に係る半導体装置の製造方法を例示する断面図である。
【図５】図５（ａ）から図５（ｃ）は実施例２に係る半導体装置の製造方法を例示する断面図である。
【図６】図６（ａ）から図６（ｃ）は実施例２に係る半導体装置の製造方法を例示する断面図である。
【図７】図７（ａ）から図７（ｃ）は実施例２に係る半導体装置の製造方法を例示する断面図である。
【発明を実施するための形態】
【００１２】
まず比較例について説明する。図１（ａ）から図１（ｃ）は比較例に係る半導体装置の製造方法を例示する断面図である。
【００１３】
図１（ａ）に示すように、例えば厚さ３５０μｍのリン化インジウム（ＩｎＰ）からなる基板１１０上に、厚さ０．５μｍのＩｎＰからなるバッファ層１１２が設けられている。バッファ層１１２上に、例えば厚さ０．２μｍのｐ型インジウムガリウム砒素（ｐ−ＩｎＧａＡｓ）からなるコンタクト層１２２が設けられている。コンタクト層１２２上に、例えば厚さ１．５μｍのｐ−ＩｎＰからなる第１クラッド層１２４が設けられている。第１クラッド層１２４上に、例えば厚さ５ｎｍのアルミニウムインジウム砒素（ＡｌＩｎＡｓ）及び厚さ７ｎｍのアルミニウムガリウムインジウム砒素（ＡｌＧａＩｎＡｓ）の組み合わせ２０ペアと、厚さ５ｎｍのＡｌＩｎＡｓとからなる変調層１２６が設けられている。変調層１２６上に、例えば厚さ０．５μｍのｎ−ＩｎＰからなる第２クラッド層１２８が設けられている。第２クラッド層１２８上に例えば厚さ１００ｎｍの酸化シリコン（ＳｉＯ２）層１１４が設けられている。コンタクト層１２２、第１クラッド層１２４、変調層１２６及び第２クラッド層１２８を半導体層１２０とする。
【００１４】
図１（ｂ）に示すように、基板１１０上の半導体層１２０と基板１１１とを接合する。図１（ｂ）における基板１１０は図１（ａ）の状態から上下反転している。基板１１１はＳｉ層１１３とＳｉ層１１７との間にＳｉＯ２層１１５が埋め込まれたＳＯＩ基板である。ＳｉＯ２層１１５は光が伝搬する導波路として機能する。接合の工程は例えば以下のように行われる。両方のウェハを窒素（Ｎ２）ガスを導入したプラズマチャンバに入れる。ＲＦ（Radio Frequency）電力によりチャンバ内にＮ２プラズマを発生させ、基板１１０上のＳｉＯ２層１１４及び基板１１１のＳｉ層１１７の表面を活性化処理する。ウェハをチャンバから取り出した後、活性化した表面は、大気中の水分から水酸基（ＯＨ基）が付着することにより親水化される。ＳｉＯ２層１１４とＳｉ層１１７とを圧接すると、ファンデルワールス力によりウェハが接合される。さらにウェハは、例えばＮ２雰囲気中において２時間、３００℃で熱処理することで強固に接合される。
【００１５】
図１（ｃ）に示すように、例えば塩酸（ＨＣｌ）を含む溶液である希釈塩酸を用いてエッチングを行う。エッチング処理により、基板１１０及びバッファ層１１２は除去される。コンタクト層１２２は希釈塩酸に対してエッチング耐性を有しており、エッチングストッパとして機能する。この結果、基板１１１上には、基板１１１に近い方からＳｉＯ２層１１４、第２クラッド層１２８、変調層１２６、第１クラッド層１２４、及びコンタクト層１２２が残存する。ウェハに適宜エッチング処理、電極形成等を施すことで、半導体装置が形成される。しかし比較例においては、半導体層１２０の一部が浮いてパーティクルとなることがあった。
【００１６】
図２（ａ）は比較例におけるウェハを例示する平面図であり、図１（ｃ）に対応する状態を図示している。図２（ａ）に黒丸で示すように、ＳｉＯ２層１１４表面又は基板１１１表面にパーティクルが付着していると、基板１１１とＳｉＯ２層１１４との間にできる例えば直径５０μｍ程度のボイドを起源として、ＳｉＯ２層１１４と第２クラッド層１２８との間に例えば直径１ｍｍのボイド１１９が生じる。ボイド１１９において膨れ上がった半導体層１２０が割れる。基板１１０及びバッファ層１１２を除去するためのエッチングを行うと、半導体層１２０に生じたクラック内に希釈塩酸が入り込み、第２クラッド層１２８もエッチングされる。
【００１７】
図２（ｂ）はエッチング処理後における、図２（ａ）に破線の四角で区切った領域を例示する模式図である。格子斜線の領域は浮き部分１６０を示す。図２（ｃ）は図２（ｂ）のＡ−Ａに沿った断面図である。図２（ｂ）及び図２（ｃ）に示すように、ＳｉＯ２層１１４から浮き上った第２クラッド層１２８がエッチングされる結果、ボイド１１９において割れた半導体層１２０が残存し、基板１１１から浮いた部分（浮き部分１６０）を形成する。浮き部分１６０の長さ、幅等は例えば数百μｍ〜１ｍｍである。浮き部分１６０は、製造工程において剥がれ落ち、パーティクルとなる。この結果、半導体装置の歩留まりが低下する。
【００１８】
浮き部分１６０によるパーティクルの発生を抑制するためには浮き部分１６０を除去すればよい。例えば第１クラッド層１２４は、希釈塩酸と比較して、硫酸（Ｈ２ＳＯ４）、過酸化水素（Ｈ２Ｏ２）及び水（Ｈ２Ｏ）の混合溶液（Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液）に対するエッチングレートが小さく、実質的に不溶と言える。一方、第１クラッド層１２４は希釈塩酸に対してエッチングレートが大きく、可溶と言える。以下、可溶及び不溶とは、上記のような関係を含む表現として使用する。コンタクト層１２２及び変調層１２６は、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に可溶で、希釈塩酸には不溶である。そこで、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液をエッチャントするエッチング処理と、希釈塩酸をエッチャントとするエッチング処理とを交互に行うことで、浮き部分１６０を除去することができる。しかし、浮き部分１６０以外の半導体層１２０もエッチングされるため、所望の層構造が得られない。また、フォトリソグラフィー技術により、フォトレジストの露光・現像を行い浮き部分１６０のみをエッチングすることも原理的にはできる。しかし、パーティクルはＳｉＯ２層１１５表面に不規則に付着するため、図２（ａ）に示すようにボイド１１９の数、分布も不規則となる。このため、複数回の工程に共通して使用できるマスクを作ることは困難であり、浮き部分１６０除去のためのフォトリソグラフィー処理の実用化は難しい。次に実施例１について説明する。
【実施例１】
【００１９】
実施例１はダミー層を用いる例である。図３（ａ）から図４（ｄ）は実施例１に係る半導体装置の製造方法を例示する断面図である。図１（ａ）から図２（ｃ）と同じ構成については説明を省略する。
【００２０】
図３（ａ）に示すように、バッファ層１２上に、例えば厚さ３０ｎｍのＩｎＧａＡｓ層４２が設けられている。ＩｎＧａＡｓ層４２上に、例えば厚さ３０ｎｍのＩｎＰ層４４が設けられている。ＩｎＰ層４４上に、例えば厚さ３０ｎｍのＩｎＧａＡｓ層４６が設けられている。ＩｎＧａＡｓ層４６上に、例えば厚さ３０ｎｍのＩｎＰ層４８が設けられている。ＩｎＧａＡｓ層４２、ＩｎＰ層４４、ＩｎＧａＡｓ層４６及びＩｎＰ層４８をダミー層４０とする。ダミー層４０上に半導体層２０（デバイス層）及びＳｉＯ２層１４が積層されている。実施例１における積層構造は、半導体層２０及びダミー層４０を含む。
【００２１】
第１クラッド層２４及び第２クラッド層２８（第１デバイス層）、ＩｎＰ層４４及びＩｎＰ層４８（第１ダミー層）は、希釈塩酸（第１のエッチャント）に可溶であり、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液（第２のエッチャント）に不溶である。変調層２６及びコンタクト層２２（第２デバイス層）、ＩｎＧａＡｓ層４２及びＩｎＧａＡｓ層４６（第２ダミー層）は、希釈塩酸に不溶であり、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に可溶である。
【００２２】
図３（ｂ）に示すように、基板１０（第２基板）上のダミー層４０と基板１１（第１基板）とを接合し、熱処理を行う。このとき、図２（ａ）に示したようにボイドが生じる。図３（ｃ）に示すように、希釈塩酸をエッチャントしてエッチング処理を行い、基板１０、バッファ層１２をエッチングする。これにより基板１１上に、ＳｉＯ２層１４、半導体層２０、及びダミー層４０からなる積層構造が形成される。また、半導体層２０の一部及びダミー層４０の一部が浮き部分６０を形成する。
【００２３】
図４（ａ）に示すように、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液をエッチャントとするエッチング処理を行う。これにより、浮き部分６０のうち変調層２６及びＩｎＧａＡｓ層４２はエッチングされる。Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に対しては、ＩｎＰ層４４及び第１クラッド層２４がエッチングストッパとして機能するため、ＩｎＰ層４４表面及び第１クラッド層２４の表面においてエッチングは停止する。浮き部分６０のうち、第１クラッド層２４、コンタクト層２２、ＩｎＰ層４４、ＩｎＧａＡｓ層４６及びＩｎＰ層４８は残存する。浮き部分６０以外の領域でもＩｎＧａＡｓ層４２は除去される。またウェハをエッチャントに浸している時間は、厚さが数十ｎｍ又は数μｍの半導体層（変調層２６及びＩｎＧａＡｓ層４２）をエッチングできる程度の短時間でよいため、図中の横方向へのエッチングは行われにくい。従って、浮き部分６０以外の領域においては、半導体層２０、及びダミー層４０のうちのＩｎＰ層４４、ＩｎＧａＡｓ層４６及びＩｎＰ層４８が残存する。
【００２４】
図４（ｂ）に示すように、希釈塩酸によるエッチング処理を行う。浮き部分６０のうち、第１クラッド層２４及びＩｎＰ層４４はエッチングされる。ＩｎＧａＡｓ層４６の表面及びコンタクト層２２の表面においてエッチングは停止する。上述と同様に、浮き部分６０のうち、コンタクト層２２、ＩｎＧａＡｓ層４６及びＩｎＰ層４８は残存する。浮き部分６０以外の領域においては、半導体層２０、ＩｎＧａＡｓ層４６及びＩｎＰ層４８が残存する。
【００２５】
図４（ｃ）に示すように、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液によるエッチング処理を行う。浮き部分６０のコンタクト層２２及びＩｎＧａＡｓ層４６はエッチングされ、ＩｎＰ層４８は残存する。浮き部分６０以外の領域においては、半導体層２０、及びＩｎＰ層４８が残存する。
【００２６】
図４（ｄ）に示すように、希釈塩酸によるエッチング処理を行うことで浮き部分６０はエッチングされる。コンタクト層２２の表面においてエッチングは停止する。浮き部分６０以外の領域においては、半導体層２０が残存する。以上の工程により浮き部分６０が除去される。この結果、浮き部分６０に起因するパーティクルの発生が抑制される。また浮き部分６０以外の領域においては、ダミー層４０が除去され半導体層２０が残存するため、所望の層構造を得ることができる。
【００２７】
浮き部分６０を除去するためには、半導体層２０及びダミー層４０が、希釈塩酸に可溶かつＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に不溶な層と、希釈塩酸に不溶かつＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に可溶な層とを交互に積層したものであることが好ましい。浮き部分６０の下面及び上面に、同じエッチング選択性を有する層が露出することで、浮き部分６０を上下から効率的に除去することができる。
【００２８】
所望の層構造を確保するためには、図４（ｄ）に示した浮き部分６０を除去する最後の処理において使用するエッチャントは、半導体層２０の最上層（実施例１ではコンタクト層２２）が耐性を持つものであることが好ましい。このため、浮き部分６０のうち最後まで残存するものはダミー層４０に含まれる層であることが求められる。従って、ダミー層４０に含まれる層の数は、希釈塩酸をエッチャントしてエッチング処理により基板１０、バッファ層１２をエッチングした際に形成される浮き部分６０において、半導体層２０に含まれる層の数より１つ多いことが好ましい。希釈塩酸をエッチャントしてエッチング処理を行い、基板１０、バッファ層１２をエッチングした際には、浮き部分６０では、ＳｉＯ２層１１４から浮き上がった第２クラッド層１２８の１層がエッチングされてなくなっている。従って、ダミー層４０に含まれる層の数は、半導体層２０に含まれる層の数と同一であることが好ましいこととなる。
【００２９】
半導体層２０及びダミー層４０の材質は、III族元素としてＩｎ、Ａｌ及びＧａの少なくとも１つ、V族元素としてＡｓ又はＰの少なくとも１つを含むIII-V族半導体としたが、これに限定されず、他の半導体としてもよい。またエッチャントは希釈塩酸及びＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に限定されない。希釈塩酸の代わりに例えば塩酸と酢酸との混合溶液を用いてもよい。Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に代えて、例えばＨ３ＰＯ４（リン酸）：Ｈ２Ｏ２：Ｈ２Ｏ等のように、酸、酸化剤及び水を含む溶液を用いてもよい。エッチング選択性を利用して浮き部分６０を除去することが可能な、エッチャント及び材質の組み合わせを採用することができる。
【実施例２】
【００３０】
実施例２は層の数を増加させた例である。図５（ａ）から図７（ｃ）は実施例２に係る半導体装置の製造方法を例示する断面図である。
【００３１】
図５（ａ）に示すように、実施例２の半導体層２０においては、基板１０に近い方からコンタクト層２２、第１クラッド層２４、変調層２６、第２クラッド層２８、例えば厚さ１０ｎｍのリン化インジウムガリウム砒素（ＩｎＧａＡｓＰ）からなる欠陥防止層３０、例えば厚さ９０ｎｍのｎ−ＩｎＰからなる第３クラッド層３２が積層されている。ダミー層４０においては、基板１０に近い方からＩｎＧａＡｓ層４２、ＩｎＰ層４４、ＩｎＧａＡｓ層４６、ＩｎＰ層４８、例えば厚さ３０ｎｍのＧａＩｎＡｓ層５０、例えば厚さ３０ｎｍのＩｎＰ層５２が積層されている。
【００３２】
図５（ｂ）に示すように、ダミー層４０と基板１１とを接合する。図５（ｂ）に示すように、希釈塩酸を用いたエッチングにより、基板１０、バッファ層１２を除去する。図５（ｃ）に示すように、浮き部分６０が形成される。図６（ａ）から図７（ｃ）に示すように、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液をエッチャントとするエッチング処理と、希釈塩酸をエッチャントとするエッチング処理とを交互に行う。これにより浮き部分６０が下面及び上面からエッチングされ、図７（ｃ）に示すように浮き部分６０が除去される。また、浮き部分６０以外の領域においては、ダミー層４０が除去され半導体層２０が残存する。
【００３３】
実施例１においては半導体層２０に含まれる層の数は４、ダミー層４０に含まれる層の数は４である。実施例２においては半導体層２０に含まれる層の数は６、ダミー層４０に含まれる層の数は６である。このように層の数を変更しても、ダミー層４０の層の数を半導体層２０の層の数と同一とすることで、浮き部分６０を除去することが可能である。実施例では光デバイスを半導体装置の例としたが、光デバイス以外の半導体装置にも実施例は適用可能である。
【００３４】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３５】
１０、１１ 基板
２０ 半導体層
４０ ダミー層
６０ 浮き部分
１１９ ボイド
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ウェハ上に半導体層を形成し、半導体層の光学的な結合により光デバイスを作成する技術が用いられている。非特許文献１には、シリコン（Ｓｉ）ウェハ上にIII-V族半導体層を接合する技術が記載されている。
【先行技術文献】
【非特許文献】
【０００３】
【特許文献１】イーシーオーシー ２００９，２０−２４ セプテンバー，２００９，ウィーン オーストリア（ECOC 2009, 20-24 September, 2009, Vienna, Austria）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし従来の技術では、III-V族半導体層がウェハから浮き上がるような接合の欠陥が発生する場合があり、この浮き上がった半導体層が剥がれ落ち、パーティクルとなる可能性があった。本発明は上記課題に鑑み、このパーティクルの発生を抑制することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、第１基板上に設けられ、第１のエッチャントと比較して第２のエッチャントに対するエッチングレートが小さい第１ダミー層と、前記第１のエッチャントと比較して前記第２のエッチャントに対するエッチングレートが大きい第２ダミー層とを交互に積層したダミー層と、前記ダミー層上に設けられ、第１のエッチャントと比較して第２のエッチャントに対するエッチングレートが小さい第１デバイス層と、前記第１のエッチャントと比較して前記第２のエッチャントに対するエッチングレートが大きい第２デバイス層とを交互に積層したデバイス層と、を含む積層構造に対し、前記積層構造のうち前記第１基板から浮いた部分に第１のエッチャントを用いたエッチングと第２のエッチャントを用いたエッチングとを交互に行う工程を有する半導体装置の製造方法である。本発明によれば、パーティクルの発生を抑制することが可能である。
【０００６】
上記構成において、前記浮いた部分は、前記積層構造と前記第１基板との間に形成されたボイドが割れることにより生じたものである構成とすることができる。
【０００７】
上記構成において、前記積層構造は、前記積層構造を第２基板上に形成する工程と、前記積層構造を前記第１基板に接合する工程と、前記第２基板を除去する工程とにより、前記第１基板上に形成されたものである構成とすることができる。
【０００８】
上記構成において、前記ダミー層及び前記半導体層は、インジウム、ガリウム及びアルミニウムの少なくとも１つをIII族元素、砒素及びリンの少なくとも１つをV族元素として含むIII-V族半導体からなり、前記第１のエッチャントは塩酸を含み、前記第２のエッチャントは酸、酸化剤及び水を含む構成とすることができる。
【０００９】
上記構成において、前記ダミー層に含まれる層の数は前記デバイス層に含まれる層の数と同じである構成とすることができる。
【発明の効果】
【００１０】
本発明によれば、パーティクルの発生を抑制することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）から図１（ｃ）は比較例に係る半導体装置の製造方法を例示する断面図である。
【図２】図２（ａ）は比較例におけるウェハを例示する平面図である。図２（ｂ）はエッチング処理後における、図２（ａ）に破線の四角で区切った領域を例示する模式図である。図２（ｃ）は図２（ｂ）のＡ−Ａに沿った断面図である。
【図３】図３（ａ）から図３（ｃ）は実施例１に係る半導体装置の製造方法を例示する断面図である。
【図４】図４（ａ）から図４（ｄ）は実施例１に係る半導体装置の製造方法を例示する断面図である。
【図５】図５（ａ）から図５（ｃ）は実施例２に係る半導体装置の製造方法を例示する断面図である。
【図６】図６（ａ）から図６（ｃ）は実施例２に係る半導体装置の製造方法を例示する断面図である。
【図７】図７（ａ）から図７（ｃ）は実施例２に係る半導体装置の製造方法を例示する断面図である。
【発明を実施するための形態】
【００１２】
まず比較例について説明する。図１（ａ）から図１（ｃ）は比較例に係る半導体装置の製造方法を例示する断面図である。
【００１３】
図１（ａ）に示すように、例えば厚さ３５０μｍのリン化インジウム（ＩｎＰ）からなる基板１１０上に、厚さ０．５μｍのＩｎＰからなるバッファ層１１２が設けられている。バッファ層１１２上に、例えば厚さ０．２μｍのｐ型インジウムガリウム砒素（ｐ−ＩｎＧａＡｓ）からなるコンタクト層１２２が設けられている。コンタクト層１２２上に、例えば厚さ１．５μｍのｐ−ＩｎＰからなる第１クラッド層１２４が設けられている。第１クラッド層１２４上に、例えば厚さ５ｎｍのアルミニウムインジウム砒素（ＡｌＩｎＡｓ）及び厚さ７ｎｍのアルミニウムガリウムインジウム砒素（ＡｌＧａＩｎＡｓ）の組み合わせ２０ペアと、厚さ５ｎｍのＡｌＩｎＡｓとからなる変調層１２６が設けられている。変調層１２６上に、例えば厚さ０．５μｍのｎ−ＩｎＰからなる第２クラッド層１２８が設けられている。第２クラッド層１２８上に例えば厚さ１００ｎｍの酸化シリコン（ＳｉＯ２）層１１４が設けられている。コンタクト層１２２、第１クラッド層１２４、変調層１２６及び第２クラッド層１２８を半導体層１２０とする。
【００１４】
図１（ｂ）に示すように、基板１１０上の半導体層１２０と基板１１１とを接合する。図１（ｂ）における基板１１０は図１（ａ）の状態から上下反転している。基板１１１はＳｉ層１１３とＳｉ層１１７との間にＳｉＯ２層１１５が埋め込まれたＳＯＩ基板である。ＳｉＯ２層１１５は光が伝搬する導波路として機能する。接合の工程は例えば以下のように行われる。両方のウェハを窒素（Ｎ２）ガスを導入したプラズマチャンバに入れる。ＲＦ（Radio Frequency）電力によりチャンバ内にＮ２プラズマを発生させ、基板１１０上のＳｉＯ２層１１４及び基板１１１のＳｉ層１１７の表面を活性化処理する。ウェハをチャンバから取り出した後、活性化した表面は、大気中の水分から水酸基（ＯＨ基）が付着することにより親水化される。ＳｉＯ２層１１４とＳｉ層１１７とを圧接すると、ファンデルワールス力によりウェハが接合される。さらにウェハは、例えばＮ２雰囲気中において２時間、３００℃で熱処理することで強固に接合される。
【００１５】
図１（ｃ）に示すように、例えば塩酸（ＨＣｌ）を含む溶液である希釈塩酸を用いてエッチングを行う。エッチング処理により、基板１１０及びバッファ層１１２は除去される。コンタクト層１２２は希釈塩酸に対してエッチング耐性を有しており、エッチングストッパとして機能する。この結果、基板１１１上には、基板１１１に近い方からＳｉＯ２層１１４、第２クラッド層１２８、変調層１２６、第１クラッド層１２４、及びコンタクト層１２２が残存する。ウェハに適宜エッチング処理、電極形成等を施すことで、半導体装置が形成される。しかし比較例においては、半導体層１２０の一部が浮いてパーティクルとなることがあった。
【００１６】
図２（ａ）は比較例におけるウェハを例示する平面図であり、図１（ｃ）に対応する状態を図示している。図２（ａ）に黒丸で示すように、ＳｉＯ２層１１４表面又は基板１１１表面にパーティクルが付着していると、基板１１１とＳｉＯ２層１１４との間にできる例えば直径５０μｍ程度のボイドを起源として、ＳｉＯ２層１１４と第２クラッド層１２８との間に例えば直径１ｍｍのボイド１１９が生じる。ボイド１１９において膨れ上がった半導体層１２０が割れる。基板１１０及びバッファ層１１２を除去するためのエッチングを行うと、半導体層１２０に生じたクラック内に希釈塩酸が入り込み、第２クラッド層１２８もエッチングされる。
【００１７】
図２（ｂ）はエッチング処理後における、図２（ａ）に破線の四角で区切った領域を例示する模式図である。格子斜線の領域は浮き部分１６０を示す。図２（ｃ）は図２（ｂ）のＡ−Ａに沿った断面図である。図２（ｂ）及び図２（ｃ）に示すように、ＳｉＯ２層１１４から浮き上った第２クラッド層１２８がエッチングされる結果、ボイド１１９において割れた半導体層１２０が残存し、基板１１１から浮いた部分（浮き部分１６０）を形成する。浮き部分１６０の長さ、幅等は例えば数百μｍ〜１ｍｍである。浮き部分１６０は、製造工程において剥がれ落ち、パーティクルとなる。この結果、半導体装置の歩留まりが低下する。
【００１８】
浮き部分１６０によるパーティクルの発生を抑制するためには浮き部分１６０を除去すればよい。例えば第１クラッド層１２４は、希釈塩酸と比較して、硫酸（Ｈ２ＳＯ４）、過酸化水素（Ｈ２Ｏ２）及び水（Ｈ２Ｏ）の混合溶液（Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液）に対するエッチングレートが小さく、実質的に不溶と言える。一方、第１クラッド層１２４は希釈塩酸に対してエッチングレートが大きく、可溶と言える。以下、可溶及び不溶とは、上記のような関係を含む表現として使用する。コンタクト層１２２及び変調層１２６は、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に可溶で、希釈塩酸には不溶である。そこで、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液をエッチャントするエッチング処理と、希釈塩酸をエッチャントとするエッチング処理とを交互に行うことで、浮き部分１６０を除去することができる。しかし、浮き部分１６０以外の半導体層１２０もエッチングされるため、所望の層構造が得られない。また、フォトリソグラフィー技術により、フォトレジストの露光・現像を行い浮き部分１６０のみをエッチングすることも原理的にはできる。しかし、パーティクルはＳｉＯ２層１１５表面に不規則に付着するため、図２（ａ）に示すようにボイド１１９の数、分布も不規則となる。このため、複数回の工程に共通して使用できるマスクを作ることは困難であり、浮き部分１６０除去のためのフォトリソグラフィー処理の実用化は難しい。次に実施例１について説明する。
【実施例１】
【００１９】
実施例１はダミー層を用いる例である。図３（ａ）から図４（ｄ）は実施例１に係る半導体装置の製造方法を例示する断面図である。図１（ａ）から図２（ｃ）と同じ構成については説明を省略する。
【００２０】
図３（ａ）に示すように、バッファ層１２上に、例えば厚さ３０ｎｍのＩｎＧａＡｓ層４２が設けられている。ＩｎＧａＡｓ層４２上に、例えば厚さ３０ｎｍのＩｎＰ層４４が設けられている。ＩｎＰ層４４上に、例えば厚さ３０ｎｍのＩｎＧａＡｓ層４６が設けられている。ＩｎＧａＡｓ層４６上に、例えば厚さ３０ｎｍのＩｎＰ層４８が設けられている。ＩｎＧａＡｓ層４２、ＩｎＰ層４４、ＩｎＧａＡｓ層４６及びＩｎＰ層４８をダミー層４０とする。ダミー層４０上に半導体層２０（デバイス層）及びＳｉＯ２層１４が積層されている。実施例１における積層構造は、半導体層２０及びダミー層４０を含む。
【００２１】
第１クラッド層２４及び第２クラッド層２８（第１デバイス層）、ＩｎＰ層４４及びＩｎＰ層４８（第１ダミー層）は、希釈塩酸（第１のエッチャント）に可溶であり、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液（第２のエッチャント）に不溶である。変調層２６及びコンタクト層２２（第２デバイス層）、ＩｎＧａＡｓ層４２及びＩｎＧａＡｓ層４６（第２ダミー層）は、希釈塩酸に不溶であり、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に可溶である。
【００２２】
図３（ｂ）に示すように、基板１０（第２基板）上のダミー層４０と基板１１（第１基板）とを接合し、熱処理を行う。このとき、図２（ａ）に示したようにボイドが生じる。図３（ｃ）に示すように、希釈塩酸をエッチャントしてエッチング処理を行い、基板１０、バッファ層１２をエッチングする。これにより基板１１上に、ＳｉＯ２層１４、半導体層２０、及びダミー層４０からなる積層構造が形成される。また、半導体層２０の一部及びダミー層４０の一部が浮き部分６０を形成する。
【００２３】
図４（ａ）に示すように、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液をエッチャントとするエッチング処理を行う。これにより、浮き部分６０のうち変調層２６及びＩｎＧａＡｓ層４２はエッチングされる。Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に対しては、ＩｎＰ層４４及び第１クラッド層２４がエッチングストッパとして機能するため、ＩｎＰ層４４表面及び第１クラッド層２４の表面においてエッチングは停止する。浮き部分６０のうち、第１クラッド層２４、コンタクト層２２、ＩｎＰ層４４、ＩｎＧａＡｓ層４６及びＩｎＰ層４８は残存する。浮き部分６０以外の領域でもＩｎＧａＡｓ層４２は除去される。またウェハをエッチャントに浸している時間は、厚さが数十ｎｍ又は数μｍの半導体層（変調層２６及びＩｎＧａＡｓ層４２）をエッチングできる程度の短時間でよいため、図中の横方向へのエッチングは行われにくい。従って、浮き部分６０以外の領域においては、半導体層２０、及びダミー層４０のうちのＩｎＰ層４４、ＩｎＧａＡｓ層４６及びＩｎＰ層４８が残存する。
【００２４】
図４（ｂ）に示すように、希釈塩酸によるエッチング処理を行う。浮き部分６０のうち、第１クラッド層２４及びＩｎＰ層４４はエッチングされる。ＩｎＧａＡｓ層４６の表面及びコンタクト層２２の表面においてエッチングは停止する。上述と同様に、浮き部分６０のうち、コンタクト層２２、ＩｎＧａＡｓ層４６及びＩｎＰ層４８は残存する。浮き部分６０以外の領域においては、半導体層２０、ＩｎＧａＡｓ層４６及びＩｎＰ層４８が残存する。
【００２５】
図４（ｃ）に示すように、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液によるエッチング処理を行う。浮き部分６０のコンタクト層２２及びＩｎＧａＡｓ層４６はエッチングされ、ＩｎＰ層４８は残存する。浮き部分６０以外の領域においては、半導体層２０、及びＩｎＰ層４８が残存する。
【００２６】
図４（ｄ）に示すように、希釈塩酸によるエッチング処理を行うことで浮き部分６０はエッチングされる。コンタクト層２２の表面においてエッチングは停止する。浮き部分６０以外の領域においては、半導体層２０が残存する。以上の工程により浮き部分６０が除去される。この結果、浮き部分６０に起因するパーティクルの発生が抑制される。また浮き部分６０以外の領域においては、ダミー層４０が除去され半導体層２０が残存するため、所望の層構造を得ることができる。
【００２７】
浮き部分６０を除去するためには、半導体層２０及びダミー層４０が、希釈塩酸に可溶かつＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に不溶な層と、希釈塩酸に不溶かつＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に可溶な層とを交互に積層したものであることが好ましい。浮き部分６０の下面及び上面に、同じエッチング選択性を有する層が露出することで、浮き部分６０を上下から効率的に除去することができる。
【００２８】
所望の層構造を確保するためには、図４（ｄ）に示した浮き部分６０を除去する最後の処理において使用するエッチャントは、半導体層２０の最上層（実施例１ではコンタクト層２２）が耐性を持つものであることが好ましい。このため、浮き部分６０のうち最後まで残存するものはダミー層４０に含まれる層であることが求められる。従って、ダミー層４０に含まれる層の数は、希釈塩酸をエッチャントしてエッチング処理により基板１０、バッファ層１２をエッチングした際に形成される浮き部分６０において、半導体層２０に含まれる層の数より１つ多いことが好ましい。希釈塩酸をエッチャントしてエッチング処理を行い、基板１０、バッファ層１２をエッチングした際には、浮き部分６０では、ＳｉＯ２層１１４から浮き上がった第２クラッド層１２８の１層がエッチングされてなくなっている。従って、ダミー層４０に含まれる層の数は、半導体層２０に含まれる層の数と同一であることが好ましいこととなる。
【００２９】
半導体層２０及びダミー層４０の材質は、III族元素としてＩｎ、Ａｌ及びＧａの少なくとも１つ、V族元素としてＡｓ又はＰの少なくとも１つを含むIII-V族半導体としたが、これに限定されず、他の半導体としてもよい。またエッチャントは希釈塩酸及びＨ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に限定されない。希釈塩酸の代わりに例えば塩酸と酢酸との混合溶液を用いてもよい。Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液に代えて、例えばＨ３ＰＯ４（リン酸）：Ｈ２Ｏ２：Ｈ２Ｏ等のように、酸、酸化剤及び水を含む溶液を用いてもよい。エッチング選択性を利用して浮き部分６０を除去することが可能な、エッチャント及び材質の組み合わせを採用することができる。
【実施例２】
【００３０】
実施例２は層の数を増加させた例である。図５（ａ）から図７（ｃ）は実施例２に係る半導体装置の製造方法を例示する断面図である。
【００３１】
図５（ａ）に示すように、実施例２の半導体層２０においては、基板１０に近い方からコンタクト層２２、第１クラッド層２４、変調層２６、第２クラッド層２８、例えば厚さ１０ｎｍのリン化インジウムガリウム砒素（ＩｎＧａＡｓＰ）からなる欠陥防止層３０、例えば厚さ９０ｎｍのｎ−ＩｎＰからなる第３クラッド層３２が積層されている。ダミー層４０においては、基板１０に近い方からＩｎＧａＡｓ層４２、ＩｎＰ層４４、ＩｎＧａＡｓ層４６、ＩｎＰ層４８、例えば厚さ３０ｎｍのＧａＩｎＡｓ層５０、例えば厚さ３０ｎｍのＩｎＰ層５２が積層されている。
【００３２】
図５（ｂ）に示すように、ダミー層４０と基板１１とを接合する。図５（ｂ）に示すように、希釈塩酸を用いたエッチングにより、基板１０、バッファ層１２を除去する。図５（ｃ）に示すように、浮き部分６０が形成される。図６（ａ）から図７（ｃ）に示すように、Ｈ２ＳＯ４：Ｈ２Ｏ２：Ｈ２Ｏ溶液をエッチャントとするエッチング処理と、希釈塩酸をエッチャントとするエッチング処理とを交互に行う。これにより浮き部分６０が下面及び上面からエッチングされ、図７（ｃ）に示すように浮き部分６０が除去される。また、浮き部分６０以外の領域においては、ダミー層４０が除去され半導体層２０が残存する。
【００３３】
実施例１においては半導体層２０に含まれる層の数は４、ダミー層４０に含まれる層の数は４である。実施例２においては半導体層２０に含まれる層の数は６、ダミー層４０に含まれる層の数は６である。このように層の数を変更しても、ダミー層４０の層の数を半導体層２０の層の数と同一とすることで、浮き部分６０を除去することが可能である。実施例では光デバイスを半導体装置の例としたが、光デバイス以外の半導体装置にも実施例は適用可能である。
【００３４】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３５】
１０、１１ 基板
２０ 半導体層
４０ ダミー層
６０ 浮き部分
１１９ ボイド
【特許請求の範囲】
【請求項１】
第１基板上に設けられ、第１のエッチャントと比較して第２のエッチャントに対するエッチングレートが小さい第１ダミー層と、前記第１のエッチャントと比較して前記第２のエッチャントに対するエッチングレートが大きい第２ダミー層とを交互に積層したダミー層と、第１のエッチャントと比較して第２のエッチャントに対するエッチングレートが小さい第１デバイス層と、前記第１のエッチャントと比較して前記第２のエッチャントに対するエッチングレートが大きい第２デバイス層とを交互に積層したデバイス層と、を含む積層構造に対し、前記積層構造のうち前記第１基板から浮いた部分に第１のエッチャントを用いたエッチングと第２のエッチャントを用いたエッチングとを交互に行う工程を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記浮いた部分は、前記積層構造と前記第１基板との間に形成されたボイドが割れることにより生じたものであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記積層構造は、前記積層構造を第２基板上に形成する工程と、前記積層構造を前記第１基板に接合する工程と、前記第２基板を除去する工程とにより、前記第１基板上に形成されたものであることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記ダミー層及び前記半導体層は、インジウム、ガリウム及びアルミニウムの少なくとも１つをIII族元素、砒素及びリンの少なくとも１つをV族元素として含むIII-V族半導体からなり、
前記第１のエッチャントは塩酸を含み、
前記第２のエッチャントは酸、酸化剤及び水を含むことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項５】
前記ダミー層に含まれる層の数は前記デバイス層に含まれる層の数と同じであることを特徴とする請求項１から４いずれか一項記載の半導体装置の製造方法。
【請求項１】
第１基板上に設けられ、第１のエッチャントと比較して第２のエッチャントに対するエッチングレートが小さい第１ダミー層と、前記第１のエッチャントと比較して前記第２のエッチャントに対するエッチングレートが大きい第２ダミー層とを交互に積層したダミー層と、第１のエッチャントと比較して第２のエッチャントに対するエッチングレートが小さい第１デバイス層と、前記第１のエッチャントと比較して前記第２のエッチャントに対するエッチングレートが大きい第２デバイス層とを交互に積層したデバイス層と、を含む積層構造に対し、前記積層構造のうち前記第１基板から浮いた部分に第１のエッチャントを用いたエッチングと第２のエッチャントを用いたエッチングとを交互に行う工程を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記浮いた部分は、前記積層構造と前記第１基板との間に形成されたボイドが割れることにより生じたものであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記積層構造は、前記積層構造を第２基板上に形成する工程と、前記積層構造を前記第１基板に接合する工程と、前記第２基板を除去する工程とにより、前記第１基板上に形成されたものであることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記ダミー層及び前記半導体層は、インジウム、ガリウム及びアルミニウムの少なくとも１つをIII族元素、砒素及びリンの少なくとも１つをV族元素として含むIII-V族半導体からなり、
前記第１のエッチャントは塩酸を含み、
前記第２のエッチャントは酸、酸化剤及び水を含むことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項５】
前記ダミー層に含まれる層の数は前記デバイス層に含まれる層の数と同じであることを特徴とする請求項１から４いずれか一項記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−７４０５３（Ｐ２０１３−７４０５３Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１１３０９（Ｐ２０１１−２１１３０９）
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２７日（２０１１．９．２７）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
[ Back to top ]