半導体記憶装置
先端電極（４０、４２、１１４）と、媒体電極（４８）と、記憶媒体（４４）とを有する半導体記憶装置（３０）。記憶媒体は、記憶される情報を表わす複数の構造的状態のうちの１つをとるように構成可能な記憶エリア（４６）を有し、その構成変更は、先端電極と媒体電極との間にある当該記憶エリアに電流（６０）を流すことによって行われる。
【発明の詳細な説明】
【背景技術】
【０００１】
［背景］
研究者たちは、磁気ハードディスクドライブ、光ディスクドライブ、及び半導体ランダムアセクスメモリのような情報記憶装置の記憶密度を高め、且つ記憶コストを削減することに取り組んできた。しかしながら、記憶密度の向上は、益々難しくなっている。従来技術は、記憶密度に関して根本的な限界に急速に近づいているように思われる。たとえば、従来の磁気記録による情報記憶は、超常磁性限界のような限界に近づいている。超常磁性限界とは、それ未満では室温において磁気ビットが不安定になる限界である。
【０００２】
これらの根本的な限界に直面しない情報記憶装置が研究開発されている。そのようなデバイスの１つである原子分解能記憶装置は、記憶媒体に隣接する電子放出面を有する複数の電子放出器を備える。書込み動作の際、電子放出器は、適当なパルス形状及び振幅を有する比較的高い強度の電子ビームで記憶エリアに衝撃を与えることにより、記憶媒体上のサブミクロンサイズの記憶エリアの状態を変更する。記憶媒体は、多結晶状態か、非晶質状態かのいずれかの状態をとる。記憶エリアの状態を変更することによって、記憶エリアに１ビットが書き込まれる。
【０００３】
そのようなデバイスのもう１つの例は、熱ランダムアクセスメモリ（ＲＡＭ）である。熱ＲＡＭは、電流を用いて、アレイ内の２つの導体の交点に配置された記憶エリア（セル）の状態を変更するクロスポイントメモリである。典型的な熱ＲＡＭセルは、多結晶状態か、非晶質状態かのいずれかの状態をとる記憶エリアを含む。記憶エリアの状態を変更することにより、記憶エリアに１ビットが書き込まれる。状態（すなわち相）変化を引き起こすためのプログラミング電流は、数ミリアンペアの範囲にある。プログラミング電流の使用を可能にするために、大面積のトランジスタが使用される。
【０００４】
熱ＲＡＭと比べてプログラミング電流が小さく、記憶容量が大きい、不揮発性半導体記憶装置が必要とされている。
【発明の開示】
【課題を解決するための手段】
【０００５】
[概要]
本発明の実施形態は、半導体記憶装置を提供する。一実施形態において、半導体記憶装置は、先端電極と、媒体電極と、記憶媒体とを有する。記憶媒体は、記憶される情報を表わす複数の構造的状態のうちの１つをとるように構成可能な記憶エリアを有し、その構成変更は、先端電極と媒体電極との間にある当該記憶エリアに電流を流すことによって行われる。
【０００６】
本発明の実施形態は、添付の図面を参照すれば、より理解し易いであろう。図面の要素は必ずしも相対的に一定の縮尺で拡大縮小されていない。同様の参照符号は、対応する類似の部品を示している。
【発明を実施するための最良の形態】
【０００７】
［詳細な説明］
図１は、半導体記憶装置３０の一実施形態を示す側面図である。記憶装置３０は、複数の先端電極（図面には先端電極４０と先端電極４２が描かれている）と、複数の記憶エリア４６を有する記憶媒体４４と、媒体電極４８と、マイクロムーバ（超小型可動子）５０と、ハウジング５２とを備える。先端電極４０及び４２は記憶媒体４４に隣接する。記憶媒体４４はマイクロムーバ５０に結合される。ハウジング５２は、先端電極４０及び４２と、記憶媒体４４と、マイクロムーバ５０とを収容する。半導体記憶装置３０は、半導体微細加工技術を用いて形成される。
【０００８】
実際の記憶装置３０は、複数の先端電極と、１以上の記憶媒体と、１以上のマイクロムーバと、記憶媒体に対してデータの読出し及び書込みを行うための関連回路とを備える。分かり易くするために、図面には、２つの先端電極４０及び４２、１つの記憶媒体４４、及び１つのマイクロムーバ５０だけが描かれている。
【０００９】
記憶媒体４４は、先端電極４０及び４２と、媒体電極４８との間に配置される。記憶エリア４６は、当該記憶エリア４６に電流６０を流すことによって、複数の構造的状態のうちの１つになるように構成することができる。複数の構造的状態は、記憶媒体に記憶される情報を表わす。一実施形態では、記憶エリアに対する情報の読出し及び書込みを行うために、先端電極４０と媒体電極４８との間に電圧を印加し、記憶エリア４０を流れる電流を生成する。
【００１０】
読出し処理や書込み処理の際、先端電極４０及び４２は記憶媒体４４に接触する。先端電極４０及び４２と、記憶媒体４４との間の先端接触面積は小さい。一実施形態では、先端接触面積は、５ナノメートル〜５０ナノメートルの直径範囲を有する。先端接触面積が小さいほど、記憶エリア４６において情報の読出し又は書込みを行うのに必要とされる電力は少なくなる（たとえば、３ボルト以下のとき、１００ピコアンペア以下の読出し又は書込み電流）。さらに、先端接触面積が小さいことによって、記憶媒体４４に記憶されるデータのデータ密度を高めることができる。必要とされる実際の読出し電流又は書込み電流は、記憶媒体４４に使用される具体的な材料によって変わる。
【００１１】
先端電極４０及び４２はシリコンから形成される。一実施形態では、低い接触抵抗が得られるように、先端電極４０及び４２は「高濃度にドープ」され、その結果、読出し電流や書込み電流が、熱ＲＡＭのような他の既知のデバイスよりも小さくなるようにする。読出し又は書込み電流が小さいと、体積変化が小さくなるとともに、記憶装置の電力要件が緩和され、切替速度が速くなり、装置の信頼性が高くなる。別の実施形態では、先端電極４０及び４２は、高濃度にドープされたダイヤモンド先端であるか、又は金属でコーティングされる場合がある。先端電極４０及び４２の詳細については、本願の中で後で詳しく説明する。
【００１２】
記憶媒体４４は、第１の主面６０と第２の主面６２とを有する不揮発性記憶媒体である。第１の主面６０は露出した概ね平坦な表面である。第２の主面６２は、媒体電極４８に接触している。媒体電極４８は、金属（たとえば、銅、アルミニウム又はモリブデン）、又は高濃度にドープされた半導体からなる。記憶媒体４４は、構成変更可能であり、複数の状態を有する記憶エリア４６を含む。一実施形態として、記憶エリア４６は、情報を記憶するための第１の状態及び第２の状態を有する。第１の状態及び第２の状態は、それぞれ論理「０」及び論理「１」として定義され、又はその逆として定義される。
【００１３】
媒体４４は相変化材料から形成される。一実施形態では、相変化材料は、カルコゲニド系相変化材料である。相変化材料は、合金Ｔｅ、Ｓｅ、Ｓｂ、Ｎｉ、Ｇｅ、Ｉｎ及びＡｇを含む。一実施形態では、媒体相変化材料は、Ｇｅ（２）、Ｓｂ（２）、Ｔｅ（５）であり、ＧＳＴと呼ばれる。書込み動作中は、先端電極４０及び４２と、媒体電極４８との間に電圧が印加され、各記憶エリア４６を流れる電流が生成される。この電流は、各記憶エリア４６における相変化材料の構造的状態を多結晶状態から非晶質状態へ変化させる。他の実施形態として、この電流は、各記憶エリア４６における相変化材料の状態を非晶質状態から多結晶状態へ変化させる場合もある。各記憶エリア４６は、非晶質状態又は多結晶状態によって表される、１以上の情報ビットを記憶することができる。
【００１４】
非晶質状態の記憶エリア４６において検出される抵抗値は、多結晶状態の記憶エリア４６において検出される抵抗値よりも約１００倍大きい。一実施形態では、論理「０」は非晶質状態における約１．０Ｅ＋１２オーム〜１．０Ｅ＋１３オームの範囲内の抵抗値によって表され、論理「１」は、多結晶状態における約１．５Ｅ＋９オーム〜約１．５Ｅ＋１０の範囲内の抵抗値によって表される。実際の抵抗値範囲及び／又は読出し／書込み電圧範囲は、実際の媒体材料によって異なる場合がある。一実施形態として、読出し電圧は０．３ボルト〜５．０ボルトの範囲内であり、書込み電圧は２．０ボルト〜１５．０ボルトの範囲内である。
【００１５】
マイクロムーバ５０は、記憶媒体４４に対してデータの読出し及び書込みを行うために、先端電極４０及び４２に対して記憶媒体４４を移動させる働きをする。一実施形態として、プローブ先端４０及び４２に対して記憶媒体３２を移動させる場合、マイクロムーバ５０は記憶媒体４４に結合され、先端電極４０及び４２は静止状態に維持される。別の実施形態として、記憶媒体４４に対して先端電極４０及び４２を移動させる場合、マイクロムーバ５０は先端電極４０及び４２に結合され、記憶媒体４４は静止状態に維持される。
【００１６】
マイクロムーバ５０は、記憶媒体４４を動かして、種々の記憶エリア４６の上方に先端電極４０及び４２を位置決めする。マイクロムーバ５０は、記憶エリア３８の上方にプローブ先端４０及び４２を位置決めできるだけの十分な範囲及び分解能を有するものであれば、どのような形態のものであってもよい。一実施形態では、マイクロムーバ５０は、半導体微細加工技術によって製造され、ハウジング５２に対してＸ及びＹ方向に記憶媒体４４を走査するように構成される。
【００１７】
記憶装置３０は、先端電極４０及び４２を含む先端電極アレイを有することができる。一実施形態として、先端電極アレイにおける先端電極間のピッチは、Ｘ方向及びＹ方向において５０マイクロメートルである。各先端電極４０及び４２は、数万〜数億個の記憶エリア４６内のビットにアクセスすることができる。たとえば、先端電極４０及び４２は多数の記憶エリア４６を走査し、これらの記憶エリア４６は、記憶エリア４６間に約１〜１００ナノメートルの間隔を有している。先端電極（たとえば、先端電極４０及び４２）は、同時にアドレス指定することも、多重化方式でアドレス指定することも可能である。並列アドレス指定方式によれば、記憶装置３０のアクセス時間を大幅に短縮し、且つデータ速度を大幅に向上させることができる。
【００１８】
一実施形態では、先端電極４０及び４２は、比較的先が尖った先端である。先端電極４０及び４２は、直径約１５〜５０ナノメートルの範囲の小さな先端接触エリアを有する。他の適当な先端電極構成及び形状を用いることもできる。たとえば、先端電極は平坦、すなわち平面的であってもよい。先端接触エリアを小さくすることによって、ビット密度を高めることができる。さらに、プローブ先端４０及び４２は、記憶媒体３２内の記憶エリア４６に対して読出し及び書込みを行うための電流を流す。
【００１９】
読出し動作の際、先端電極４０は、その先端すなわち端部が記憶媒体４４の選択された記憶エリア４６に接触するように、マイクロムーバ５０によって位置決めされる。一実施形態では、約０．３〜０．５Ｖの範囲内の電圧が、先端電極４０と媒体電極４８との間に印加される。その結果、選択された記憶エリア４６を流れる約６０〜８０ｐＡの範囲内の電流が、先端電極４０と媒体電極４８との間に生成される。信号電流の大きさは、選択された記憶エリア４６の構造的状態（たとえば、非晶質であるか、多結晶であるか）によって決まる。読出し回路は、選択された記憶エリア４６を流れる電流を検出し、選択された記憶エリア４６の抵抗値を判定する。この抵抗値は、構造的状態を表わし、したがって、選択された記憶エリア４６に記憶された対応する論理レベルを表わす。
【００２０】
書込み動作の際、先端電極４０は、記憶媒体４４の選択された記憶エリア４６に接触するように、マイクロムーバ５０によって位置決めされる。選択された記憶エリア４６に書込みを行うためには、選択された記憶エリア４６から読出しを行うために必要とされる電圧及び電流よりも多くの電圧及び電流が必要とされる。一実施形態では、適当なパルス波形を有する約２．８〜３．２Ｖの範囲内の電圧が、先端電極４０と媒体電極４８との間に印加される。この電圧により、選択された記憶エリア４６を流れる約９０〜１１０ｐＡの電流６０が生成される。この電流は、選択された記憶エリア４６の構造的状態を多結晶状態から非晶質状態へ変化させ、又は非晶質状態から多結晶状態へ変化させる。書込み回路は、選択された記憶エリア４６の構造的状態が変化し、それによって、選択された記憶エリア４６の抵抗値が変化するまで、選択された記憶エリア４６を流れる電流を検出する。この抵抗値は、選択された記憶エリア４６の構造的状態及びそこに記憶された論理レベルを表わす。
【００２１】
図２は、記憶装置３０の一部の一実施形態を示す図である。記憶装置３０は、位置決めコントローラ１０２と、読出し／書込みコントローラ１０４とを備える。マイクロムーバ５０は、走査アセンブリ１１６を有する。走査アセンブリ１１６は、支持アーム１１８と、ｚ軸走査アクチュエータ１２０と、ｘ−ｙ軸走査アクチュエータ１２２と、走査ヘッド１２４と、先端電極４０とを備える。記憶媒体４４は、複数の記憶エリア４６を有する。媒体電極４８は、記憶媒体４４に結合される。位置決めコントローラ１０２は、１３０で示すように記憶媒体４４に接続され、且つ１３２で示すように走査アセンブリ１１６に接続される。読出し／書込みコントローラ１０４は、１３６で示すように走査アセンブリ１１６に電気的に接続され、且つ１３８で示すように記憶媒体４４に電気的に接続される。
【００２２】
支持アーム１１８は、ｚ軸アクチュエータ１１８と、ｘ−ｙ軸アクチュエータ１２２と、走査ヘッド１２４と、先端電極４０とを支持する。支持アーム１１８は、記憶媒体４４に対して、先端電極４０を動かす。ｚ軸走査アクチュエータ１２０は、矢印１４０で示すように、先端電極４０を記憶媒体４４に対して概ね直交する方向に（すなわち垂直に）、ｚ軸に沿って動かす。ｚ軸走査アクチュエータ１２０は、先端電極と記憶媒体４４とを移動可能に接触させる。ｘ−ｙ軸走査アクチュエータ１２２は、矢印１４２で示すように、プローブ先端電極４０を記憶媒体に沿ってｘ方向及びｙ方向に水平に動かす。ｘ−ｙ走査アクチュエータ１２２は、先端電極４０を、記憶媒体４４上の記憶エリアに対して位置決めする。走査ヘッド１２４は、先端電極４０を支持する。一実施形態として、先端電極アレイは、走査ヘッド１２４によって支持される。
【００２３】
走査アセンブリ１１６は、走査型トンネル顕微鏡（ＳＴＭ）走査アセンブリであり、その場合、先端電極４０の位置は、トンネル電流情報に基づいて制御される。あるいは、走査アセンブリ１１６は、原子間力顕微鏡（ＡＦＭ）走査アセンブリであってもよく、その場合、先端電極４０の位置は、先端電極４０と記憶媒体４４表面との間に発生する力（たとえば、原子間力、静電力又は磁力）に基づいて制御される。ｚ軸走査アクチュエータ１２０及びｘ−ｙ軸走査アクチュエータ１２２は、静電アクチュエータ、圧電アクチュエータ又は他の適当なアクチュエータを含む。
【００２４】
位置決めコントローラ１０２は、記憶媒体４４上方における先端電極４０の垂直方向及び水平方向の位置を制御する。動作として、位置決めコントローラ１０２は、ｚ軸走査アクチュエータ１２０を使用し、先端電極４０を下降させて記憶媒体４４に接触させ、又は先端電極４０を上昇させて記憶媒体４４から離隔させる。位置決めコントローラ１０２は、接触状態にある先端電極４０を記憶媒体４４の表面に沿って水平に走査する。この走査は、ｘ−ｙ走査アクチュエータ１２２を制御するか、又はマイクロムーバ５０を使用して記憶媒体を電極４０に対して移動させることによって行われる。
【００２５】
読出し／書込みコントローラ１０４は、記憶エリア４６に対する読出しや書込みを制御する。読出し／書込みコントローラ１０４は、先端電極４０と媒体電極４８の間に印加される読出し／書込み電圧信号のパルス波形や振幅などを制御して、記憶エリア４６を流れる電流を生成し、記憶エリア４６に対する読出しや書込みを行う。
【００２６】
選択された記憶エリア４６に対する情報の読出しや書込みは、プローブ先端１１４によって行われる。読出し／書込みコントローラ１０８は、プローブ先端１１４と電極３６との間に印加される電圧信号が適当なパルス波形及び振幅を有するものになるように電圧信号の印加を制御する。幾つかのプローブ先端１１４が、対応する数の選択された記憶エリア４６の上に位置決めされた後、読出し／書込みコントローラ１０４は、選択された記憶エリア４６に情報を書き込む。読出し／書込みコントローラ１０４は、選択された記憶エリア４６を流れる電流が生成されるように選択された約２．８〜３．２Ｖの範囲内の比較的高い状態変化電圧を、選択された記憶エリア４６に印加することによって、情報を書き込む。この電流は、選択された記憶エリア４６の構造的状態を結晶から非晶質へ、又は非晶質から結晶へ変化させる。一実施形態では、構造的状態を結晶から非晶質へ変化させるためには、９５〜１０５ｐＡの範囲内のプログラミング又は書込み電流で十分である。
【００２７】
あるいは、読出し／書込みコントローラ１０４は、選択された記憶エリア４６に記憶される情報を読み出す場合もある。読出し／書込みコントローラ１０４は、選択された記憶エリア４６を流れる電流が生成されるように選択された約０．３〜０．５Ｖの範囲内の比較的低い検出電圧を、選択された記憶エリア４６に印加することによって、情報を読み出す。読出し／書込みコントローラ１０４は、選択された記憶エリア４６の構造的状態を変化させることなく、選択された記憶エリア４６の電流を検出し、その抵抗値を判定する。
【００２８】
図３及び図４はそれぞれ、走査アセンブリ１１６の一実施形態を示している。走査アセンブリ１１６は先端電極１１４のアレイを有し、各先端電極１１４は平面アクチュエータ１１５を有する。走査アセンブリ１１６は、先端電極１１４のアレイを支持している。先端電極間隔は、記憶装置３０の記憶エリア４６間の間隔の約１０〜１０４倍に相当する。
【００２９】
先端電極は、耐久性があり、弾性で、導電性の半導体又はドープされた半導体材料（たとえば、ドープされたシリコン）から形成される。他の実施形態として、先端電極は、金属材料（たとえば、プラチナ）、非金属材料（たとえば、炭素）から形成される場合もある。一実施形態において、プローブ先端１１４はカーボンナノチューブである。本明細書で使用される場合、「ナノチューブ」という用語は、約１〜２００ｎｍの細い寸法（直径）と、長い寸法（長さ）とを有する中空部材として定義され、細い寸法に対する長い寸法の比（すなわち、アスペクト比）は少なくとも５である。一般に、このアスペクト比は５〜２０００にすることができる。
【００３０】
カーボンナノチューブは、炭素原子から形成される中空構造である。この実施形態の場合、各先端電極１１４には、多層ナノチューブと単層ナノチューブのどちらを使用してもよい。多層ナノチューブは、直径の異なる複数のナノチューブを含む。すなわち、最も小さな直径のチューブはそれよりも大きな直径のチューブで包まれ、そのチューブは更に大きな直径のナノチューブで包まれる。これに対し、単層ナノチューブは、たった１本のナノチューブから構成される。多層ナノチューブは一般に、単一の多層ナノチューブとして製造されるか、又は多層ナノチューブの束として製造される。一方、単層ナノチューブは一般に、単層ナノチューブのロープとして製造され、その場合、ロープの各ストランドが１つの単層ナノチューブである。カーボンナノチューブプローブ先端１１４は、従来のカーボンナノチューブ製造プロセス（たとえば、化学気相成長）によって、又は他の適当な製造プロセスによって形成される。
【００３１】
一実施形態では、先端電極をＮ型にするために、先端電極４０及び４２は、リン又はヒ素がドープされたシリコンから形成される。他の実施形態では、先端電極４０及び４２は、Ｐ型になるようにドープされる。
【００３２】
平面アクチュエータ１１５は、各先端電極１１４の基部に配置され、各先端電極４０を記憶媒体４４に接触させた状態に維持するように構成される。先端電極４０の長さは、同じであってもよいし、異なっていてもよい。走査の際、各平面アクチュエータ１１５は、対応する各先端電極４０の位置を調節し、個々の先端電極の長さに応じて、先端電極４０と記憶媒体４４との間の接触を維持する。
【００３３】
図５は、記憶装置３０に対する読出し及び書込みを行うための方法２００を示すフロー図である。２０２において、読出し／書込みコントローラ１０４は、外部デバイスから読出しコマンド又は書込みコマンドを受信する。２０４において、位置決めコントローラ１０２は、マイクロムーバ４４及び／又は走査アセンブリ１１６を使用して、選択された記憶エリア４６に関連する先端電極４０又は先端電極４０アレイを動かし、データをその記憶エリア内の所定の位置に書き込み、又はそこから読み出す。２０６においてコマンドが読出しコマンドであった場合、２０８において、そのコマンドの実行が続けられる。コマンドが書込みコマンドであった場合、２１８において、そのコマンドの実行が続けられる。
【００３４】
２０８における読出しコマンドにおいて、読出し／書込みコントローラ１０８は、先端電極４０と媒体電極４４との間にある選択された記憶エリア４６に、適当なパルス波形を有する約０．３〜０．５Ｖの範囲内の電圧信号を印加する。選択された記憶エリア４６を流れる約６０〜８０ピコアンペアの範囲内の電流が生成される。
【００３５】
生成される電流の大きさは、記憶エリアの構造的状態に対応する。たとえば、非晶質状態は、多結晶状態よりも大きな抵抗値を有する。そのため、記憶エリアが非晶質状態にある場合、少ない電流が生成される。
【００３６】
２１０において、読出し／書込みコントローラ１０４は、選択された記憶エリア３８を流れる電流を検出する。検出された電流を使用して、記憶エリアの抵抗値を判定する。２１２において、読出し／書込みコントローラ１０４は、その抵抗値に基づいて記憶エリア４６の状態を判定し、選択された記憶エリア４６の状態を示す論理値を外部デバイスに出力する。
【００３７】
２１８における書込みコマンドにおいて、読出し／書込みコントローラ１０４は、先端電極４０と媒体電極４４との間にある選択された記憶エリア４６に、適当なパルス波形を有する約２．８〜３．２Ｖの範囲内の電圧を印加する。選択された記憶エリア４６を流れる約９０〜１１０ピコアンペアの範囲内の電流が生成される。２２０において読出し／書込みコントローラ１０４は、記憶エリア４６の抵抗値が変化し、非晶質から結晶への、又は結晶から非晶質への構造的状態の変化を示すまで、電圧及び電流を制御する。２２２において、読出し／書込みコントローラ１０４は、書込み動作が終了したことを外部デバイスに通知する。
【００３８】
図６〜図８は、記憶媒体４４の相変化材料としてＧＳＴを使用した場合の、半導体記憶装置３０の一実施形態の特性を示すグラフである。図６は、記憶装置３０を用いて、記憶媒体４４上の種々の場所に書込みを行うときの電圧特性を示すグラフである。５回の書込み動作について解析を行った。第１の軸は、先端電極４０と媒体電極４８との間に印加される電圧２００を示している。第２の軸２０２は、書込み電流をピコアンペア単位で示している。記憶媒体４４上の記憶エリア４６への書込みには、１００ピコアンペアのとき、約３ボルトの非常に小さな電圧しか必要とされない。この実験では、所望の書込み電流を得るために、先端電極４０と媒体電極４８との間に印加される電圧の変動は非常に小さく、約０．５ボルト（２．５ボルトと３．０ボルトの間）である。書込み動作の各例について、データは、１００ピコアンペアの所望の書込み電流のときに、各記憶エリア４６に書き込まれた。
【００３９】
図７は、半導体記憶装置３０上の記憶エリアにおける書込み及び読出しの一実施形態に関する電圧電流特性を示すグラフである。第１の掃引２１０で示されているように、記憶媒体４４上の記憶エリア４６に、データが書き込まれる。３ボルトの電圧を先端電極４０と媒体電極４８との間に印加すると、記憶エリア４６を流れる１００ピコアンペアの書込み電流が生成される。第２の掃引２１２は、読出し動作の動作特性を示している。先端電極４０と媒体電極４８との間に０．５ボルト未満の電圧を印加すると、記憶エリア４６を流れる約８０ピコアンペアの読出し電流が生成され、それよって記憶エリア４６からデータが読み出される。
【００４０】
図８は、半導体記憶装置３０上の記憶エリアに書き込まれたビットの状態を判定するための検出抵抗範囲を示すグラフである。読出し動作中、２４０で示すように、１ｅ＋１０オームの検出抵抗値は、論理「１」、すなわちハイ状態を示す。約１ｅ＋１２範囲の検出抵抗値は、論理「０」、すなわちロー状態を生成する。なお、ハイ状態とロー状態のそれぞれ抵抗範囲は、先端電極４０と媒体電極４８との間に０．２ボルトから０．５ボルトとの読出し電圧を印加したときに比較的均一になることに留意して欲しい。また、このグラフは、論理状態と論理１状態との間の電気抵抗の大きさが少なくとも２桁違うことも示している。
【００４１】
本発明による記憶装置３０は「高濃度にドープされた」先端を有し、その結果、相変化媒体との接触抵抗は小さくなっている。そのため、読出し電流や書込み電流は、従来の熱ＲＡＭデバイスと比べて少なく、記憶装置電力要件が緩和され、体積変化が小さくなり、且つ切替速度が速くなり、デバイスの信頼性が高くなる。本発明によれば、わずか１００ｐＡの範囲内のプログラミング電流、又は書込み電流が達成される。
【図面の簡単な説明】
【００４２】
【図１】本発明による、半導体記憶装置の一実施形態を示す側面図である。
【図２】半導体記憶装置の一部の１つの例示的な実施形態を示す図である。
【図３】プローブ先端のアレイの一実施形態の平面図である。
【図４】プローブ先端のアレイの一実施形態の側面図である。
【図５】半導体記憶装置に対して読出し又は書込みを行うための方法の一実施形態を示す流れ図である。
【図６】半導体記憶装置の１つの例示的な実施形態の特性を示すグラフである。
【図７】半導体記憶装置の１つの例示的な実施形態の特性を示すグラフである。
【図８】半導体記憶装置の１つの例示的な実施形態の特性を示すグラフである。
【図９】半導体記憶装置の１つの例示的な実施形態の特性を示すグラフである。
【背景技術】
【０００１】
［背景］
研究者たちは、磁気ハードディスクドライブ、光ディスクドライブ、及び半導体ランダムアセクスメモリのような情報記憶装置の記憶密度を高め、且つ記憶コストを削減することに取り組んできた。しかしながら、記憶密度の向上は、益々難しくなっている。従来技術は、記憶密度に関して根本的な限界に急速に近づいているように思われる。たとえば、従来の磁気記録による情報記憶は、超常磁性限界のような限界に近づいている。超常磁性限界とは、それ未満では室温において磁気ビットが不安定になる限界である。
【０００２】
これらの根本的な限界に直面しない情報記憶装置が研究開発されている。そのようなデバイスの１つである原子分解能記憶装置は、記憶媒体に隣接する電子放出面を有する複数の電子放出器を備える。書込み動作の際、電子放出器は、適当なパルス形状及び振幅を有する比較的高い強度の電子ビームで記憶エリアに衝撃を与えることにより、記憶媒体上のサブミクロンサイズの記憶エリアの状態を変更する。記憶媒体は、多結晶状態か、非晶質状態かのいずれかの状態をとる。記憶エリアの状態を変更することによって、記憶エリアに１ビットが書き込まれる。
【０００３】
そのようなデバイスのもう１つの例は、熱ランダムアクセスメモリ（ＲＡＭ）である。熱ＲＡＭは、電流を用いて、アレイ内の２つの導体の交点に配置された記憶エリア（セル）の状態を変更するクロスポイントメモリである。典型的な熱ＲＡＭセルは、多結晶状態か、非晶質状態かのいずれかの状態をとる記憶エリアを含む。記憶エリアの状態を変更することにより、記憶エリアに１ビットが書き込まれる。状態（すなわち相）変化を引き起こすためのプログラミング電流は、数ミリアンペアの範囲にある。プログラミング電流の使用を可能にするために、大面積のトランジスタが使用される。
【０００４】
熱ＲＡＭと比べてプログラミング電流が小さく、記憶容量が大きい、不揮発性半導体記憶装置が必要とされている。
【発明の開示】
【課題を解決するための手段】
【０００５】
[概要]
本発明の実施形態は、半導体記憶装置を提供する。一実施形態において、半導体記憶装置は、先端電極と、媒体電極と、記憶媒体とを有する。記憶媒体は、記憶される情報を表わす複数の構造的状態のうちの１つをとるように構成可能な記憶エリアを有し、その構成変更は、先端電極と媒体電極との間にある当該記憶エリアに電流を流すことによって行われる。
【０００６】
本発明の実施形態は、添付の図面を参照すれば、より理解し易いであろう。図面の要素は必ずしも相対的に一定の縮尺で拡大縮小されていない。同様の参照符号は、対応する類似の部品を示している。
【発明を実施するための最良の形態】
【０００７】
［詳細な説明］
図１は、半導体記憶装置３０の一実施形態を示す側面図である。記憶装置３０は、複数の先端電極（図面には先端電極４０と先端電極４２が描かれている）と、複数の記憶エリア４６を有する記憶媒体４４と、媒体電極４８と、マイクロムーバ（超小型可動子）５０と、ハウジング５２とを備える。先端電極４０及び４２は記憶媒体４４に隣接する。記憶媒体４４はマイクロムーバ５０に結合される。ハウジング５２は、先端電極４０及び４２と、記憶媒体４４と、マイクロムーバ５０とを収容する。半導体記憶装置３０は、半導体微細加工技術を用いて形成される。
【０００８】
実際の記憶装置３０は、複数の先端電極と、１以上の記憶媒体と、１以上のマイクロムーバと、記憶媒体に対してデータの読出し及び書込みを行うための関連回路とを備える。分かり易くするために、図面には、２つの先端電極４０及び４２、１つの記憶媒体４４、及び１つのマイクロムーバ５０だけが描かれている。
【０００９】
記憶媒体４４は、先端電極４０及び４２と、媒体電極４８との間に配置される。記憶エリア４６は、当該記憶エリア４６に電流６０を流すことによって、複数の構造的状態のうちの１つになるように構成することができる。複数の構造的状態は、記憶媒体に記憶される情報を表わす。一実施形態では、記憶エリアに対する情報の読出し及び書込みを行うために、先端電極４０と媒体電極４８との間に電圧を印加し、記憶エリア４０を流れる電流を生成する。
【００１０】
読出し処理や書込み処理の際、先端電極４０及び４２は記憶媒体４４に接触する。先端電極４０及び４２と、記憶媒体４４との間の先端接触面積は小さい。一実施形態では、先端接触面積は、５ナノメートル〜５０ナノメートルの直径範囲を有する。先端接触面積が小さいほど、記憶エリア４６において情報の読出し又は書込みを行うのに必要とされる電力は少なくなる（たとえば、３ボルト以下のとき、１００ピコアンペア以下の読出し又は書込み電流）。さらに、先端接触面積が小さいことによって、記憶媒体４４に記憶されるデータのデータ密度を高めることができる。必要とされる実際の読出し電流又は書込み電流は、記憶媒体４４に使用される具体的な材料によって変わる。
【００１１】
先端電極４０及び４２はシリコンから形成される。一実施形態では、低い接触抵抗が得られるように、先端電極４０及び４２は「高濃度にドープ」され、その結果、読出し電流や書込み電流が、熱ＲＡＭのような他の既知のデバイスよりも小さくなるようにする。読出し又は書込み電流が小さいと、体積変化が小さくなるとともに、記憶装置の電力要件が緩和され、切替速度が速くなり、装置の信頼性が高くなる。別の実施形態では、先端電極４０及び４２は、高濃度にドープされたダイヤモンド先端であるか、又は金属でコーティングされる場合がある。先端電極４０及び４２の詳細については、本願の中で後で詳しく説明する。
【００１２】
記憶媒体４４は、第１の主面６０と第２の主面６２とを有する不揮発性記憶媒体である。第１の主面６０は露出した概ね平坦な表面である。第２の主面６２は、媒体電極４８に接触している。媒体電極４８は、金属（たとえば、銅、アルミニウム又はモリブデン）、又は高濃度にドープされた半導体からなる。記憶媒体４４は、構成変更可能であり、複数の状態を有する記憶エリア４６を含む。一実施形態として、記憶エリア４６は、情報を記憶するための第１の状態及び第２の状態を有する。第１の状態及び第２の状態は、それぞれ論理「０」及び論理「１」として定義され、又はその逆として定義される。
【００１３】
媒体４４は相変化材料から形成される。一実施形態では、相変化材料は、カルコゲニド系相変化材料である。相変化材料は、合金Ｔｅ、Ｓｅ、Ｓｂ、Ｎｉ、Ｇｅ、Ｉｎ及びＡｇを含む。一実施形態では、媒体相変化材料は、Ｇｅ（２）、Ｓｂ（２）、Ｔｅ（５）であり、ＧＳＴと呼ばれる。書込み動作中は、先端電極４０及び４２と、媒体電極４８との間に電圧が印加され、各記憶エリア４６を流れる電流が生成される。この電流は、各記憶エリア４６における相変化材料の構造的状態を多結晶状態から非晶質状態へ変化させる。他の実施形態として、この電流は、各記憶エリア４６における相変化材料の状態を非晶質状態から多結晶状態へ変化させる場合もある。各記憶エリア４６は、非晶質状態又は多結晶状態によって表される、１以上の情報ビットを記憶することができる。
【００１４】
非晶質状態の記憶エリア４６において検出される抵抗値は、多結晶状態の記憶エリア４６において検出される抵抗値よりも約１００倍大きい。一実施形態では、論理「０」は非晶質状態における約１．０Ｅ＋１２オーム〜１．０Ｅ＋１３オームの範囲内の抵抗値によって表され、論理「１」は、多結晶状態における約１．５Ｅ＋９オーム〜約１．５Ｅ＋１０の範囲内の抵抗値によって表される。実際の抵抗値範囲及び／又は読出し／書込み電圧範囲は、実際の媒体材料によって異なる場合がある。一実施形態として、読出し電圧は０．３ボルト〜５．０ボルトの範囲内であり、書込み電圧は２．０ボルト〜１５．０ボルトの範囲内である。
【００１５】
マイクロムーバ５０は、記憶媒体４４に対してデータの読出し及び書込みを行うために、先端電極４０及び４２に対して記憶媒体４４を移動させる働きをする。一実施形態として、プローブ先端４０及び４２に対して記憶媒体３２を移動させる場合、マイクロムーバ５０は記憶媒体４４に結合され、先端電極４０及び４２は静止状態に維持される。別の実施形態として、記憶媒体４４に対して先端電極４０及び４２を移動させる場合、マイクロムーバ５０は先端電極４０及び４２に結合され、記憶媒体４４は静止状態に維持される。
【００１６】
マイクロムーバ５０は、記憶媒体４４を動かして、種々の記憶エリア４６の上方に先端電極４０及び４２を位置決めする。マイクロムーバ５０は、記憶エリア３８の上方にプローブ先端４０及び４２を位置決めできるだけの十分な範囲及び分解能を有するものであれば、どのような形態のものであってもよい。一実施形態では、マイクロムーバ５０は、半導体微細加工技術によって製造され、ハウジング５２に対してＸ及びＹ方向に記憶媒体４４を走査するように構成される。
【００１７】
記憶装置３０は、先端電極４０及び４２を含む先端電極アレイを有することができる。一実施形態として、先端電極アレイにおける先端電極間のピッチは、Ｘ方向及びＹ方向において５０マイクロメートルである。各先端電極４０及び４２は、数万〜数億個の記憶エリア４６内のビットにアクセスすることができる。たとえば、先端電極４０及び４２は多数の記憶エリア４６を走査し、これらの記憶エリア４６は、記憶エリア４６間に約１〜１００ナノメートルの間隔を有している。先端電極（たとえば、先端電極４０及び４２）は、同時にアドレス指定することも、多重化方式でアドレス指定することも可能である。並列アドレス指定方式によれば、記憶装置３０のアクセス時間を大幅に短縮し、且つデータ速度を大幅に向上させることができる。
【００１８】
一実施形態では、先端電極４０及び４２は、比較的先が尖った先端である。先端電極４０及び４２は、直径約１５〜５０ナノメートルの範囲の小さな先端接触エリアを有する。他の適当な先端電極構成及び形状を用いることもできる。たとえば、先端電極は平坦、すなわち平面的であってもよい。先端接触エリアを小さくすることによって、ビット密度を高めることができる。さらに、プローブ先端４０及び４２は、記憶媒体３２内の記憶エリア４６に対して読出し及び書込みを行うための電流を流す。
【００１９】
読出し動作の際、先端電極４０は、その先端すなわち端部が記憶媒体４４の選択された記憶エリア４６に接触するように、マイクロムーバ５０によって位置決めされる。一実施形態では、約０．３〜０．５Ｖの範囲内の電圧が、先端電極４０と媒体電極４８との間に印加される。その結果、選択された記憶エリア４６を流れる約６０〜８０ｐＡの範囲内の電流が、先端電極４０と媒体電極４８との間に生成される。信号電流の大きさは、選択された記憶エリア４６の構造的状態（たとえば、非晶質であるか、多結晶であるか）によって決まる。読出し回路は、選択された記憶エリア４６を流れる電流を検出し、選択された記憶エリア４６の抵抗値を判定する。この抵抗値は、構造的状態を表わし、したがって、選択された記憶エリア４６に記憶された対応する論理レベルを表わす。
【００２０】
書込み動作の際、先端電極４０は、記憶媒体４４の選択された記憶エリア４６に接触するように、マイクロムーバ５０によって位置決めされる。選択された記憶エリア４６に書込みを行うためには、選択された記憶エリア４６から読出しを行うために必要とされる電圧及び電流よりも多くの電圧及び電流が必要とされる。一実施形態では、適当なパルス波形を有する約２．８〜３．２Ｖの範囲内の電圧が、先端電極４０と媒体電極４８との間に印加される。この電圧により、選択された記憶エリア４６を流れる約９０〜１１０ｐＡの電流６０が生成される。この電流は、選択された記憶エリア４６の構造的状態を多結晶状態から非晶質状態へ変化させ、又は非晶質状態から多結晶状態へ変化させる。書込み回路は、選択された記憶エリア４６の構造的状態が変化し、それによって、選択された記憶エリア４６の抵抗値が変化するまで、選択された記憶エリア４６を流れる電流を検出する。この抵抗値は、選択された記憶エリア４６の構造的状態及びそこに記憶された論理レベルを表わす。
【００２１】
図２は、記憶装置３０の一部の一実施形態を示す図である。記憶装置３０は、位置決めコントローラ１０２と、読出し／書込みコントローラ１０４とを備える。マイクロムーバ５０は、走査アセンブリ１１６を有する。走査アセンブリ１１６は、支持アーム１１８と、ｚ軸走査アクチュエータ１２０と、ｘ−ｙ軸走査アクチュエータ１２２と、走査ヘッド１２４と、先端電極４０とを備える。記憶媒体４４は、複数の記憶エリア４６を有する。媒体電極４８は、記憶媒体４４に結合される。位置決めコントローラ１０２は、１３０で示すように記憶媒体４４に接続され、且つ１３２で示すように走査アセンブリ１１６に接続される。読出し／書込みコントローラ１０４は、１３６で示すように走査アセンブリ１１６に電気的に接続され、且つ１３８で示すように記憶媒体４４に電気的に接続される。
【００２２】
支持アーム１１８は、ｚ軸アクチュエータ１１８と、ｘ−ｙ軸アクチュエータ１２２と、走査ヘッド１２４と、先端電極４０とを支持する。支持アーム１１８は、記憶媒体４４に対して、先端電極４０を動かす。ｚ軸走査アクチュエータ１２０は、矢印１４０で示すように、先端電極４０を記憶媒体４４に対して概ね直交する方向に（すなわち垂直に）、ｚ軸に沿って動かす。ｚ軸走査アクチュエータ１２０は、先端電極と記憶媒体４４とを移動可能に接触させる。ｘ−ｙ軸走査アクチュエータ１２２は、矢印１４２で示すように、プローブ先端電極４０を記憶媒体に沿ってｘ方向及びｙ方向に水平に動かす。ｘ−ｙ走査アクチュエータ１２２は、先端電極４０を、記憶媒体４４上の記憶エリアに対して位置決めする。走査ヘッド１２４は、先端電極４０を支持する。一実施形態として、先端電極アレイは、走査ヘッド１２４によって支持される。
【００２３】
走査アセンブリ１１６は、走査型トンネル顕微鏡（ＳＴＭ）走査アセンブリであり、その場合、先端電極４０の位置は、トンネル電流情報に基づいて制御される。あるいは、走査アセンブリ１１６は、原子間力顕微鏡（ＡＦＭ）走査アセンブリであってもよく、その場合、先端電極４０の位置は、先端電極４０と記憶媒体４４表面との間に発生する力（たとえば、原子間力、静電力又は磁力）に基づいて制御される。ｚ軸走査アクチュエータ１２０及びｘ−ｙ軸走査アクチュエータ１２２は、静電アクチュエータ、圧電アクチュエータ又は他の適当なアクチュエータを含む。
【００２４】
位置決めコントローラ１０２は、記憶媒体４４上方における先端電極４０の垂直方向及び水平方向の位置を制御する。動作として、位置決めコントローラ１０２は、ｚ軸走査アクチュエータ１２０を使用し、先端電極４０を下降させて記憶媒体４４に接触させ、又は先端電極４０を上昇させて記憶媒体４４から離隔させる。位置決めコントローラ１０２は、接触状態にある先端電極４０を記憶媒体４４の表面に沿って水平に走査する。この走査は、ｘ−ｙ走査アクチュエータ１２２を制御するか、又はマイクロムーバ５０を使用して記憶媒体を電極４０に対して移動させることによって行われる。
【００２５】
読出し／書込みコントローラ１０４は、記憶エリア４６に対する読出しや書込みを制御する。読出し／書込みコントローラ１０４は、先端電極４０と媒体電極４８の間に印加される読出し／書込み電圧信号のパルス波形や振幅などを制御して、記憶エリア４６を流れる電流を生成し、記憶エリア４６に対する読出しや書込みを行う。
【００２６】
選択された記憶エリア４６に対する情報の読出しや書込みは、プローブ先端１１４によって行われる。読出し／書込みコントローラ１０８は、プローブ先端１１４と電極３６との間に印加される電圧信号が適当なパルス波形及び振幅を有するものになるように電圧信号の印加を制御する。幾つかのプローブ先端１１４が、対応する数の選択された記憶エリア４６の上に位置決めされた後、読出し／書込みコントローラ１０４は、選択された記憶エリア４６に情報を書き込む。読出し／書込みコントローラ１０４は、選択された記憶エリア４６を流れる電流が生成されるように選択された約２．８〜３．２Ｖの範囲内の比較的高い状態変化電圧を、選択された記憶エリア４６に印加することによって、情報を書き込む。この電流は、選択された記憶エリア４６の構造的状態を結晶から非晶質へ、又は非晶質から結晶へ変化させる。一実施形態では、構造的状態を結晶から非晶質へ変化させるためには、９５〜１０５ｐＡの範囲内のプログラミング又は書込み電流で十分である。
【００２７】
あるいは、読出し／書込みコントローラ１０４は、選択された記憶エリア４６に記憶される情報を読み出す場合もある。読出し／書込みコントローラ１０４は、選択された記憶エリア４６を流れる電流が生成されるように選択された約０．３〜０．５Ｖの範囲内の比較的低い検出電圧を、選択された記憶エリア４６に印加することによって、情報を読み出す。読出し／書込みコントローラ１０４は、選択された記憶エリア４６の構造的状態を変化させることなく、選択された記憶エリア４６の電流を検出し、その抵抗値を判定する。
【００２８】
図３及び図４はそれぞれ、走査アセンブリ１１６の一実施形態を示している。走査アセンブリ１１６は先端電極１１４のアレイを有し、各先端電極１１４は平面アクチュエータ１１５を有する。走査アセンブリ１１６は、先端電極１１４のアレイを支持している。先端電極間隔は、記憶装置３０の記憶エリア４６間の間隔の約１０〜１０４倍に相当する。
【００２９】
先端電極は、耐久性があり、弾性で、導電性の半導体又はドープされた半導体材料（たとえば、ドープされたシリコン）から形成される。他の実施形態として、先端電極は、金属材料（たとえば、プラチナ）、非金属材料（たとえば、炭素）から形成される場合もある。一実施形態において、プローブ先端１１４はカーボンナノチューブである。本明細書で使用される場合、「ナノチューブ」という用語は、約１〜２００ｎｍの細い寸法（直径）と、長い寸法（長さ）とを有する中空部材として定義され、細い寸法に対する長い寸法の比（すなわち、アスペクト比）は少なくとも５である。一般に、このアスペクト比は５〜２０００にすることができる。
【００３０】
カーボンナノチューブは、炭素原子から形成される中空構造である。この実施形態の場合、各先端電極１１４には、多層ナノチューブと単層ナノチューブのどちらを使用してもよい。多層ナノチューブは、直径の異なる複数のナノチューブを含む。すなわち、最も小さな直径のチューブはそれよりも大きな直径のチューブで包まれ、そのチューブは更に大きな直径のナノチューブで包まれる。これに対し、単層ナノチューブは、たった１本のナノチューブから構成される。多層ナノチューブは一般に、単一の多層ナノチューブとして製造されるか、又は多層ナノチューブの束として製造される。一方、単層ナノチューブは一般に、単層ナノチューブのロープとして製造され、その場合、ロープの各ストランドが１つの単層ナノチューブである。カーボンナノチューブプローブ先端１１４は、従来のカーボンナノチューブ製造プロセス（たとえば、化学気相成長）によって、又は他の適当な製造プロセスによって形成される。
【００３１】
一実施形態では、先端電極をＮ型にするために、先端電極４０及び４２は、リン又はヒ素がドープされたシリコンから形成される。他の実施形態では、先端電極４０及び４２は、Ｐ型になるようにドープされる。
【００３２】
平面アクチュエータ１１５は、各先端電極１１４の基部に配置され、各先端電極４０を記憶媒体４４に接触させた状態に維持するように構成される。先端電極４０の長さは、同じであってもよいし、異なっていてもよい。走査の際、各平面アクチュエータ１１５は、対応する各先端電極４０の位置を調節し、個々の先端電極の長さに応じて、先端電極４０と記憶媒体４４との間の接触を維持する。
【００３３】
図５は、記憶装置３０に対する読出し及び書込みを行うための方法２００を示すフロー図である。２０２において、読出し／書込みコントローラ１０４は、外部デバイスから読出しコマンド又は書込みコマンドを受信する。２０４において、位置決めコントローラ１０２は、マイクロムーバ４４及び／又は走査アセンブリ１１６を使用して、選択された記憶エリア４６に関連する先端電極４０又は先端電極４０アレイを動かし、データをその記憶エリア内の所定の位置に書き込み、又はそこから読み出す。２０６においてコマンドが読出しコマンドであった場合、２０８において、そのコマンドの実行が続けられる。コマンドが書込みコマンドであった場合、２１８において、そのコマンドの実行が続けられる。
【００３４】
２０８における読出しコマンドにおいて、読出し／書込みコントローラ１０８は、先端電極４０と媒体電極４４との間にある選択された記憶エリア４６に、適当なパルス波形を有する約０．３〜０．５Ｖの範囲内の電圧信号を印加する。選択された記憶エリア４６を流れる約６０〜８０ピコアンペアの範囲内の電流が生成される。
【００３５】
生成される電流の大きさは、記憶エリアの構造的状態に対応する。たとえば、非晶質状態は、多結晶状態よりも大きな抵抗値を有する。そのため、記憶エリアが非晶質状態にある場合、少ない電流が生成される。
【００３６】
２１０において、読出し／書込みコントローラ１０４は、選択された記憶エリア３８を流れる電流を検出する。検出された電流を使用して、記憶エリアの抵抗値を判定する。２１２において、読出し／書込みコントローラ１０４は、その抵抗値に基づいて記憶エリア４６の状態を判定し、選択された記憶エリア４６の状態を示す論理値を外部デバイスに出力する。
【００３７】
２１８における書込みコマンドにおいて、読出し／書込みコントローラ１０４は、先端電極４０と媒体電極４４との間にある選択された記憶エリア４６に、適当なパルス波形を有する約２．８〜３．２Ｖの範囲内の電圧を印加する。選択された記憶エリア４６を流れる約９０〜１１０ピコアンペアの範囲内の電流が生成される。２２０において読出し／書込みコントローラ１０４は、記憶エリア４６の抵抗値が変化し、非晶質から結晶への、又は結晶から非晶質への構造的状態の変化を示すまで、電圧及び電流を制御する。２２２において、読出し／書込みコントローラ１０４は、書込み動作が終了したことを外部デバイスに通知する。
【００３８】
図６〜図８は、記憶媒体４４の相変化材料としてＧＳＴを使用した場合の、半導体記憶装置３０の一実施形態の特性を示すグラフである。図６は、記憶装置３０を用いて、記憶媒体４４上の種々の場所に書込みを行うときの電圧特性を示すグラフである。５回の書込み動作について解析を行った。第１の軸は、先端電極４０と媒体電極４８との間に印加される電圧２００を示している。第２の軸２０２は、書込み電流をピコアンペア単位で示している。記憶媒体４４上の記憶エリア４６への書込みには、１００ピコアンペアのとき、約３ボルトの非常に小さな電圧しか必要とされない。この実験では、所望の書込み電流を得るために、先端電極４０と媒体電極４８との間に印加される電圧の変動は非常に小さく、約０．５ボルト（２．５ボルトと３．０ボルトの間）である。書込み動作の各例について、データは、１００ピコアンペアの所望の書込み電流のときに、各記憶エリア４６に書き込まれた。
【００３９】
図７は、半導体記憶装置３０上の記憶エリアにおける書込み及び読出しの一実施形態に関する電圧電流特性を示すグラフである。第１の掃引２１０で示されているように、記憶媒体４４上の記憶エリア４６に、データが書き込まれる。３ボルトの電圧を先端電極４０と媒体電極４８との間に印加すると、記憶エリア４６を流れる１００ピコアンペアの書込み電流が生成される。第２の掃引２１２は、読出し動作の動作特性を示している。先端電極４０と媒体電極４８との間に０．５ボルト未満の電圧を印加すると、記憶エリア４６を流れる約８０ピコアンペアの読出し電流が生成され、それよって記憶エリア４６からデータが読み出される。
【００４０】
図８は、半導体記憶装置３０上の記憶エリアに書き込まれたビットの状態を判定するための検出抵抗範囲を示すグラフである。読出し動作中、２４０で示すように、１ｅ＋１０オームの検出抵抗値は、論理「１」、すなわちハイ状態を示す。約１ｅ＋１２範囲の検出抵抗値は、論理「０」、すなわちロー状態を生成する。なお、ハイ状態とロー状態のそれぞれ抵抗範囲は、先端電極４０と媒体電極４８との間に０．２ボルトから０．５ボルトとの読出し電圧を印加したときに比較的均一になることに留意して欲しい。また、このグラフは、論理状態と論理１状態との間の電気抵抗の大きさが少なくとも２桁違うことも示している。
【００４１】
本発明による記憶装置３０は「高濃度にドープされた」先端を有し、その結果、相変化媒体との接触抵抗は小さくなっている。そのため、読出し電流や書込み電流は、従来の熱ＲＡＭデバイスと比べて少なく、記憶装置電力要件が緩和され、体積変化が小さくなり、且つ切替速度が速くなり、デバイスの信頼性が高くなる。本発明によれば、わずか１００ｐＡの範囲内のプログラミング電流、又は書込み電流が達成される。
【図面の簡単な説明】
【００４２】
【図１】本発明による、半導体記憶装置の一実施形態を示す側面図である。
【図２】半導体記憶装置の一部の１つの例示的な実施形態を示す図である。
【図３】プローブ先端のアレイの一実施形態の平面図である。
【図４】プローブ先端のアレイの一実施形態の側面図である。
【図５】半導体記憶装置に対して読出し又は書込みを行うための方法の一実施形態を示す流れ図である。
【図６】半導体記憶装置の１つの例示的な実施形態の特性を示すグラフである。
【図７】半導体記憶装置の１つの例示的な実施形態の特性を示すグラフである。
【図８】半導体記憶装置の１つの例示的な実施形態の特性を示すグラフである。
【図９】半導体記憶装置の１つの例示的な実施形態の特性を示すグラフである。
【特許請求の範囲】
【請求項１】
先端電極(40,42,114)と、
媒体電極(48)と、
記憶エリア(46)を有する記憶媒体(44)であって、前記記憶エリア(46)が、前記先端電極と前記媒体電極との間にある当該記憶エリアに電流(60)を流すことによって、当該記憶エリアに記憶される情報を表す複数の構造的状態のうちの１つをとるように構成可能である、記憶媒体(44)と
を含む、半導体記憶装置(30)。
【請求項２】
前記記憶エリアにある情報の読出し又は書き込みを行う際に、前記先端電極と前記媒体電極との間に電圧を印加し、当該記憶エリアを流れる電流を生成するためのコントローラ(104)を含む、請求項１に記載の半導体記憶装置。
【請求項３】
前記先端電極はドープされた先端である、請求項１に記載の半導体記憶装置。
【請求項４】
前記先端電極には、リン、ヒ素及びホウ素のうちの少なくとも１つがドープされる、請求項１に記載の半導体記憶装置。
【請求項５】
前記先端電極はナノチューブを含む、請求項１に記載の半導体記憶装置。
【請求項６】
前記先端電極は、半導体微細加工技術によって形成される先端構造体の一部である、請求項１に記載の半導体記憶装置。
【請求項７】
前記先端電極はシリコンを含む、請求項４に記載の半導体記憶装置。
【請求項８】
前記記憶エリアに情報を書き込むための前記電流は１００ピコアンペア程度に小さく、前記記憶エリアにおいて情報を読み出すための前記電流は約８０ピコアンペアである、請求項１に記載の半導体記憶装置。
【請求項９】
前記先端電極は、前記記憶媒体の表面(62)に沿って該記憶媒体に対して相対的に動くことができ、該先端電極は、該記憶媒体の表面に対して直交する方向に動くように構成され、前記先端は前記記憶媒体の表面に対して概ね平行に動くように構成され、前記記憶媒体と前記先端電極を互いに相対的に動かすためのマイクロムーバ(50)を含む、請求項１に記載の半導体記憶装置。
【請求項１０】
前記複数の構造的状態は多結晶状態及び非晶質状態を含み、前記記憶媒体は相変化材料から形成され、前記先端電極は、前記記憶媒体の表面に沿って該記憶媒体に対して動かすことができ、前記多結晶状態の抵抗は、前記非晶質状態の抵抗よりも約２桁小さく、前記先端電極は、前記記憶媒体に対する先端接触エリアを含み、該先端接触エリアは５ナノメートル程度の小さい直径を有し、前記相変化材料は、カルコゲニド系相変化材料からなり、又はＴｅ、Ｓｅ、Ｓｂ、Ｎｉ、Ｇｅ、Ｉｎ及びＡｇのうちの１つを含む合金、若しくはそれらの材料の組み合わせを含む合金からなる、請求項１６に記載の半導体記憶装置。
【請求項１】
先端電極(40,42,114)と、
媒体電極(48)と、
記憶エリア(46)を有する記憶媒体(44)であって、前記記憶エリア(46)が、前記先端電極と前記媒体電極との間にある当該記憶エリアに電流(60)を流すことによって、当該記憶エリアに記憶される情報を表す複数の構造的状態のうちの１つをとるように構成可能である、記憶媒体(44)と
を含む、半導体記憶装置(30)。
【請求項２】
前記記憶エリアにある情報の読出し又は書き込みを行う際に、前記先端電極と前記媒体電極との間に電圧を印加し、当該記憶エリアを流れる電流を生成するためのコントローラ(104)を含む、請求項１に記載の半導体記憶装置。
【請求項３】
前記先端電極はドープされた先端である、請求項１に記載の半導体記憶装置。
【請求項４】
前記先端電極には、リン、ヒ素及びホウ素のうちの少なくとも１つがドープされる、請求項１に記載の半導体記憶装置。
【請求項５】
前記先端電極はナノチューブを含む、請求項１に記載の半導体記憶装置。
【請求項６】
前記先端電極は、半導体微細加工技術によって形成される先端構造体の一部である、請求項１に記載の半導体記憶装置。
【請求項７】
前記先端電極はシリコンを含む、請求項４に記載の半導体記憶装置。
【請求項８】
前記記憶エリアに情報を書き込むための前記電流は１００ピコアンペア程度に小さく、前記記憶エリアにおいて情報を読み出すための前記電流は約８０ピコアンペアである、請求項１に記載の半導体記憶装置。
【請求項９】
前記先端電極は、前記記憶媒体の表面(62)に沿って該記憶媒体に対して相対的に動くことができ、該先端電極は、該記憶媒体の表面に対して直交する方向に動くように構成され、前記先端は前記記憶媒体の表面に対して概ね平行に動くように構成され、前記記憶媒体と前記先端電極を互いに相対的に動かすためのマイクロムーバ(50)を含む、請求項１に記載の半導体記憶装置。
【請求項１０】
前記複数の構造的状態は多結晶状態及び非晶質状態を含み、前記記憶媒体は相変化材料から形成され、前記先端電極は、前記記憶媒体の表面に沿って該記憶媒体に対して動かすことができ、前記多結晶状態の抵抗は、前記非晶質状態の抵抗よりも約２桁小さく、前記先端電極は、前記記憶媒体に対する先端接触エリアを含み、該先端接触エリアは５ナノメートル程度の小さい直径を有し、前記相変化材料は、カルコゲニド系相変化材料からなり、又はＴｅ、Ｓｅ、Ｓｂ、Ｎｉ、Ｇｅ、Ｉｎ及びＡｇのうちの１つを含む合金、若しくはそれらの材料の組み合わせを含む合金からなる、請求項１６に記載の半導体記憶装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公表番号】特表２００８−５０３８４０（Ｐ２００８−５０３８４０Ａ）
【公表日】平成２０年２月７日（２００８．２．７）
【国際特許分類】
【出願番号】特願２００７−５１６８２８（Ｐ２００７−５１６８２８）
【出願日】平成１７年６月１７日（２００５．６．１７）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０２１８３７
【国際公開番号】ＷＯ２００６／００２１１５
【国際公開日】平成１８年１月５日（２００６．１．５）
【出願人】（５０３００３８５４）ヒューレット−パッカード デベロップメント カンパニー エル．ピー． (1,145)
【公表日】平成２０年２月７日（２００８．２．７）
【国際特許分類】
【出願日】平成１７年６月１７日（２００５．６．１７）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０２１８３７
【国際公開番号】ＷＯ２００６／００２１１５
【国際公開日】平成１８年１月５日（２００６．１．５）
【出願人】（５０３００３８５４）ヒューレット−パッカード デベロップメント カンパニー エル．ピー． (1,145)
[ Back to top ]