単層ボードオンチップパッケージ基板及びその製造方法
【課題】高密度化を実現し、かつ製造コストを低減することができる単層ボードオンチップパッケージ基板及びその製造方法を提供する。
【解決手段】単層ボードオンチップパッケージ基板は、絶縁体10と、絶縁体10の上面に設けられる回路パターン12及びフリップチップボンディングパッド14と、回路パターン12の下面と接触し、絶縁体10を貫通する導電性バンプ15と、フリップチップボンディングパッド14の少なくとも一部が露出するように絶縁体10の上面に形成されるソルダーレジスト層20と、電子素子30とのフリップチップ接続のために、フリップチップボンディングパッド14の上面に設けられるフリップチップボンディングバンプと、を含む。
【解決手段】単層ボードオンチップパッケージ基板は、絶縁体10と、絶縁体10の上面に設けられる回路パターン12及びフリップチップボンディングパッド14と、回路パターン12の下面と接触し、絶縁体10を貫通する導電性バンプ15と、フリップチップボンディングパッド14の少なくとも一部が露出するように絶縁体10の上面に形成されるソルダーレジスト層20と、電子素子30とのフリップチップ接続のために、フリップチップボンディングパッド14の上面に設けられるフリップチップボンディングバンプと、を含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は単層ボードオンチップパッケージ基板及びその製造方法に関する。
【背景技術】
【0002】
最近の電子機器は、従来に比し小型化になりつつあり、これのためにさらに小型で高性能の半導体チップパッケージが要求されている。このような傾向に伴い、半導体チップパッケージは、主にパッケージ内に複数の半導体チップを上下で積層したり、または平面上に配列された形態で内蔵するマルチチップパッケージ、または基板に半導体チップを直接付着してこれを密封することで大きさを減少させたボードオンチップパッケージなどが用いられている。
【0003】
ボードオンチップ(BoC:Board on Chip、以下「ボードオンチップ」と言う)は、半導体をリードフレームを介して基板に装着する既存方式と異なって、ベアダイ自体を基板に直接実装することで、Dラムの高速化に応ずる熱的・電気的性能損失を最小化することができるようになり、DDR2などDラム高速化に適する次世代高速半導体用基板として注目されている。現在、Dラムの容量は、128MB、256MB、512MB、1GB、2GBなどで速く容量が増加していて、これに対応するためには基板の厚みの減少を介して電気的な損失を最小化しかつ製品の信頼性を確保するべきである。既存に製作されたボードオンチップパッケージには、基板の中央に半導体チップを連結するためのホールが存在し、このホールを介してワイヤーボンディングが実現される構造を有する。
【0004】
しかし、このようなボードオンチップパッケージにおいても、高集積化のための入出力端子の増加が問題となり、印刷回路基板の製造コストを低減するための対策が求められている。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、高密度化を実現し、かつ製造コストを低減することができる単層ボードオンチップパッケージ基板及びその製造方法を提供することをその目的とする。
【課題を解決するための手段】
【0006】
本発明の一実施形態によれば、絶縁体と、上記絶縁体の上面に設けられる回路パターン及びフリップチップボンディングパッドと、上記回路パターンの下面に接触し、上記絶縁体を貫通する導電性バンプと、上記フリップチップボンディングパッドの少なくとも一部が露出するように、上記絶縁体の上面に形成されるソルダーレジスト層と、電子素子とのフリップチップ接続のために上記フリップチップボンディングパッドの上面に設けられるフリップチップボンディングバンプと、を含む単層ボードオンチップパッケージ基板が提供される。
【0007】
ここで、上記絶縁体を貫通する導電性バンプの下面に結合されるハンダボールと、上記フリップチップボンディングバンプを介して上記フリップチップボンディングパッドにフリップチップ方式で接続され、上記絶縁体の上側に実装される電子素子と、をさらに含むことができる。
【0008】
また、上記回路パターン及びフリップチップボンディングパッドは上記絶縁体に埋め込まれてもよい。
【0009】
本発明の他の実施形態によれば、キャリアの表面に回路パターン及びフリップチップボンディングパッドを形成する工程、上記回路パターンの表面に導電性バンプを形成する工程、及び上記キャリアの表面に絶縁体を積層する工程を含むバンプ基板を用意する工程と、上記キャリアを除去する工程と、上記回路パターンがカバーされ、上記フリップチップボンディングパッドの少なくとも一部が露出するように上記絶縁体の表面にソルダーレジスト層を形成する工程と、電子素子にフリップチップ接続するために上記フリップチップボンディングパッドの上面にフリップチップボンディングバンプを形成する工程と、を含む単層ボードオンチップパッケージ基板の製造方法が提供される。
【0010】
ここで、上記絶縁体を貫通する導電性バンプの端部にハンダボールを結合する工程と、上記フリップチップボンディングバンプを介して上記フリップチップボンディングパッドにフリップチップ方式で接続されるように上記絶縁体の上側に電子素子を実装する工程と、をさらに含むことができる。
【0011】
上記バンプ基板が一対をなし、上記キャリアを除去する工程の前に、離型体を介在して上記一対のバンプ基板を積層する工程を含み、上記ソルダーレジスト層を形成する工程の後に、上記一対のバンプ基板を上記離型体から分離する工程を含んでもよい。
【発明の効果】
【0012】
本発明の好ましい実施例によれば、高密度化を実現することができ、製造コストを低減することができる。
【0013】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0014】
【図1】本発明の一実施例に係るボードオンチップパッケージ基板を示す断面図である。
【図2】図1のボードオンチップパッケージ基板に電子素子が実装されている状態を示す断面図である。
【図3】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法を示す順序図である。
【図4】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図5】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図6】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図7】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図8】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図9】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図10】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図11】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【発明を実施するための形態】
【0015】
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明の説明において、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明瞭にすると判断される場合、その詳細な説明を省略する。
【0016】
以下、本発明に係るボードオンチップパッケージ基板及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
【0017】
図1は、本発明の一実施例に係る単層ボードオンチップパッケージ基板を示す断面図であり、図2は、図1の単層ボードオンチップパッケージ基板に電子素子が実装されている状態を示す断面図である。
【0018】
絶縁体10の上面には回路パターン12とフリップチップボンディングパッド14が設けられる。ここで、回路パターン12は、絶縁体10の上面で電気的な信号をやり取りする機能を行う配線と、後述する導電性バンプ15を介してハンダボール50に電気的に接続する部分と、を含む概念である。一方、フリップチップボンディングパッド14は絶縁体10に実装される電子素子30との間で信号をやり取りすることができる入出力端子としての機能を行うことができる。
【0019】
ここで、回路パターン12及びフリップチップボンディングパッド14は上記絶縁体10に埋め込まれてもよい。回路パターン12及びフリップチップボンディングパッド14が絶縁体10に埋め込まれると、微細ピッチを実現する場合に、これらの間に短絡が発生するおそれを低減でき、製品全体の厚さを薄くすることができる。
【0020】
絶縁体10は導電性バンプ15により貫通される。導電性バンプ15は回路パターン12の下面に接触し、絶縁体10を貫通する導電性バンプ15の端部にハンダボール50が結合されてマザーボードなどと信号をやり取りすることができる。すなわち、本実施例によれば、絶縁体10の上側の回路パターン12とハンダボール50との接続のために導電性バンプ15を活用するため、別途のホール加工やメッキ工程が不要となる。また、導電性バンプ15の端部にハンダボール50が直接結合されるため、絶縁体10の下面に対する再配線などの工程も不要となる。
【0021】
絶縁体10の上面にはソルダーレジスト層20がコーティングされる。ソルダーレジスト層20は絶縁体10の上面に設けられる回路パターン12を保護する機能を行う。このとき、電子素子30との間で信号をやり取りするための入出力端子となるフリップチップボンディングパッド14は露出することになる。回路パターン12は下面を介してハンダボール50に接続し、その上面はソルダーレジスト層20によりカバーされる。フリップチップボンディングパッド14の上面は、全て露出してもよく、一部だけ露出してもよい。
【0022】
一方、電子素子30とのフリップチップ接続のためにフリップチップボンディングパッド14の上面にはフリップチップボンディングバンプ16が印刷されてもよい。このようなフリップチップボンディングバンプ16を媒介にして、電子素子30の電極32とフリップチップボンディングパッド14とが互いに電気的に接続される。
【0023】
一方、絶縁体10の上側には電子素子30が実装される。このとき、電子素子30はフリップチップボンディングパッド14にフリップチップ方式で接続される。すなわち、電子素子30がフェイスアップ方式ではなく、フェイスダウン方式で実装されてフリップチップボンディングバンプ16を介してフリップチップボンディングパッド14に接続する。このようなフリップチップ方式の接続から、より多い入出力経路が確保でき、高密度化に有利な構造を実現することができる。
【0024】
このように絶縁体10の上側に実装された電子素子30はモールディング材40によりカバーされ、外部から保護される。
【0025】
以上では、本発明の一実施例に係るボードオンチップパッケージ基板の構造について説明したが、以下ではその製造方法について図3〜図11を参照して説明する。
【0026】
先ず、ステップS110で、バンプ基板80を用意する。ここで、バンプ基板80は、図6に示すように、表面に回路パターン12及びフリップチップボンディングパッド14が形成されたキャリア60と、回路パターン12の表面に印刷された導電性バンプ15と、キャリア60に積層された絶縁体10と、を含む。このようなバンプ基板80を用意する方法について具体的に説明すれば次の通りである。
【0027】
ステップS112で、図4に示すように、キャリア60の表面に回路パターン12及びフリップチップボンディングパッド14を形成する。このために、アディティブ(additive)法、テンティング(tenting)法、及び/またはインクジェット(inkjet)法など様々な方法を用いることができる。キャリア60としては金属材質のプレートを用いてもよく、ポリマー材質のフィルムを用いてもよい。
【0028】
次に、ステップS114で、図5に示すように、回路パターン12の表面に導電性バンプ15を形成する。このためにスクリーン印刷法またはインクジェット印刷法などを用いて回路パターン12の表面に導電性ペーストを印刷した後に硬化させる方法を用いることができる。
【0029】
次に、ステップS116で、キャリア60の表面に絶縁体10を積層する。これにより、導電性バンプ15が絶縁体10を貫通し、回路パターン12及びフリップチップボンディングパッド14が絶縁体10に埋め込まれる構造のバンプ基板80が用意される。
【0030】
このように、バンプ基板80を用意した後、次の工程に進む。ここで、一対のバンプ基板80に対する加工工程を同時に行うために、上述した工程を繰り返して一対のバンプ基板80を用意し、図7に示すように、離型体70を介在して一対のバンプ基板80を積層した後に後続工程を行う方法を用いることもできる。以下では一対のバンプ基板80に対して同時に加工を行う場合を例に挙げて説明する。
【0031】
上述した過程によりバンプ基板80を用意した後、図7に示すように、離型体70を介在して一対のバンプ基板80を積層する。このとき、絶縁体10を貫通する導電性バンプ15の端部はすべて上記離型体70に向かう。離型体70としては熱可塑性材質を用いてもよい。
【0032】
次に、ステップS120で、図8に示すように、キャリア60を除去する。キャリア60が金属材質である場合は湿式エッチング法を用いることができ、ポリマー材質のフィルムである場合は剥離法を用いることができる。このようにキャリア60が除去されると、絶縁体10に埋め込まれた回路パターン12とフリップチップボンディングパッド14が露出される。
【0033】
次に、ステップS130で、図9に示すように、回路パターン12がカバーされるように、またフリップチップボンディングパッド14の少なくとも一部が露出するように、絶縁体10の表面にソルダーレジスト層20を形成する。このために、絶縁体10の上面にソルダーレジストインクを塗布した後、フリップチップボンディングパッド14の一部または全部が露出するように、一部を開放する方法を用いることができる。
【0034】
次に、一対のバンプ基板80を上記離型体70から分離する。離型体70として熱可塑性材質を用いた場合には、分離の前に離型体70の接着力を弱くするための加熱工程を行ってもよい。
【0035】
次に、ステップS140で、図10に示すように、電子素子30とのフリップチップ接続のために、フリップチップボンディングパッド14の上面にフリップチップボンディングバンプ16を形成する。このために、フリップチップボンディングパッド14の上面に対して選択的にメッキ工程を行う方法または導電性物質を選択的に印刷する方法などを用いることができる。このようなフリップチップボンディングバンプ16を媒介として、電子素子30の電極32とフリップチップボンディングパッド14とが互いに電気的に接続される。
【0036】
次に、図11に示すように、ステップS150で、絶縁体10を貫通する導電性バンプ15の端部にハンダボール50を結合し、ステップS160で、フリップチップボンディングバンプ16を介してフリップチップボンディングパッド14にフリップチップ方式で接続されるように、絶縁体10の上側に電子素子30を実装する。すなわち、電子素子30がフェイスアップ方式ではなく、フェイスダウン方式で実装されてフリップチップボンディングバンプ16を介してフリップチップボンディングパッド14に接続される。このようなフリップチップ方式の接続から、より多い入出力経路を確保でき、高密度化に有利な構造を実現することができる。
【0037】
次に、モールディング材40を用いて絶縁体10の上側に実装された電子素子30をカバーし保護する。
【0038】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【0039】
10:絶縁体
12:回路パターン
14:フリップチップボンディングパッド
15:導電性バンプ
16:フリップチップボンディングバンプ
20:ソルダーレジスト層
30:電子素子
40:モールディング材
50:ハンダボール
【技術分野】
【0001】
本発明は単層ボードオンチップパッケージ基板及びその製造方法に関する。
【背景技術】
【0002】
最近の電子機器は、従来に比し小型化になりつつあり、これのためにさらに小型で高性能の半導体チップパッケージが要求されている。このような傾向に伴い、半導体チップパッケージは、主にパッケージ内に複数の半導体チップを上下で積層したり、または平面上に配列された形態で内蔵するマルチチップパッケージ、または基板に半導体チップを直接付着してこれを密封することで大きさを減少させたボードオンチップパッケージなどが用いられている。
【0003】
ボードオンチップ(BoC:Board on Chip、以下「ボードオンチップ」と言う)は、半導体をリードフレームを介して基板に装着する既存方式と異なって、ベアダイ自体を基板に直接実装することで、Dラムの高速化に応ずる熱的・電気的性能損失を最小化することができるようになり、DDR2などDラム高速化に適する次世代高速半導体用基板として注目されている。現在、Dラムの容量は、128MB、256MB、512MB、1GB、2GBなどで速く容量が増加していて、これに対応するためには基板の厚みの減少を介して電気的な損失を最小化しかつ製品の信頼性を確保するべきである。既存に製作されたボードオンチップパッケージには、基板の中央に半導体チップを連結するためのホールが存在し、このホールを介してワイヤーボンディングが実現される構造を有する。
【0004】
しかし、このようなボードオンチップパッケージにおいても、高集積化のための入出力端子の増加が問題となり、印刷回路基板の製造コストを低減するための対策が求められている。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、高密度化を実現し、かつ製造コストを低減することができる単層ボードオンチップパッケージ基板及びその製造方法を提供することをその目的とする。
【課題を解決するための手段】
【0006】
本発明の一実施形態によれば、絶縁体と、上記絶縁体の上面に設けられる回路パターン及びフリップチップボンディングパッドと、上記回路パターンの下面に接触し、上記絶縁体を貫通する導電性バンプと、上記フリップチップボンディングパッドの少なくとも一部が露出するように、上記絶縁体の上面に形成されるソルダーレジスト層と、電子素子とのフリップチップ接続のために上記フリップチップボンディングパッドの上面に設けられるフリップチップボンディングバンプと、を含む単層ボードオンチップパッケージ基板が提供される。
【0007】
ここで、上記絶縁体を貫通する導電性バンプの下面に結合されるハンダボールと、上記フリップチップボンディングバンプを介して上記フリップチップボンディングパッドにフリップチップ方式で接続され、上記絶縁体の上側に実装される電子素子と、をさらに含むことができる。
【0008】
また、上記回路パターン及びフリップチップボンディングパッドは上記絶縁体に埋め込まれてもよい。
【0009】
本発明の他の実施形態によれば、キャリアの表面に回路パターン及びフリップチップボンディングパッドを形成する工程、上記回路パターンの表面に導電性バンプを形成する工程、及び上記キャリアの表面に絶縁体を積層する工程を含むバンプ基板を用意する工程と、上記キャリアを除去する工程と、上記回路パターンがカバーされ、上記フリップチップボンディングパッドの少なくとも一部が露出するように上記絶縁体の表面にソルダーレジスト層を形成する工程と、電子素子にフリップチップ接続するために上記フリップチップボンディングパッドの上面にフリップチップボンディングバンプを形成する工程と、を含む単層ボードオンチップパッケージ基板の製造方法が提供される。
【0010】
ここで、上記絶縁体を貫通する導電性バンプの端部にハンダボールを結合する工程と、上記フリップチップボンディングバンプを介して上記フリップチップボンディングパッドにフリップチップ方式で接続されるように上記絶縁体の上側に電子素子を実装する工程と、をさらに含むことができる。
【0011】
上記バンプ基板が一対をなし、上記キャリアを除去する工程の前に、離型体を介在して上記一対のバンプ基板を積層する工程を含み、上記ソルダーレジスト層を形成する工程の後に、上記一対のバンプ基板を上記離型体から分離する工程を含んでもよい。
【発明の効果】
【0012】
本発明の好ましい実施例によれば、高密度化を実現することができ、製造コストを低減することができる。
【0013】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0014】
【図1】本発明の一実施例に係るボードオンチップパッケージ基板を示す断面図である。
【図2】図1のボードオンチップパッケージ基板に電子素子が実装されている状態を示す断面図である。
【図3】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法を示す順序図である。
【図4】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図5】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図6】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図7】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図8】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図9】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図10】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図11】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【発明を実施するための形態】
【0015】
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明の説明において、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明瞭にすると判断される場合、その詳細な説明を省略する。
【0016】
以下、本発明に係るボードオンチップパッケージ基板及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
【0017】
図1は、本発明の一実施例に係る単層ボードオンチップパッケージ基板を示す断面図であり、図2は、図1の単層ボードオンチップパッケージ基板に電子素子が実装されている状態を示す断面図である。
【0018】
絶縁体10の上面には回路パターン12とフリップチップボンディングパッド14が設けられる。ここで、回路パターン12は、絶縁体10の上面で電気的な信号をやり取りする機能を行う配線と、後述する導電性バンプ15を介してハンダボール50に電気的に接続する部分と、を含む概念である。一方、フリップチップボンディングパッド14は絶縁体10に実装される電子素子30との間で信号をやり取りすることができる入出力端子としての機能を行うことができる。
【0019】
ここで、回路パターン12及びフリップチップボンディングパッド14は上記絶縁体10に埋め込まれてもよい。回路パターン12及びフリップチップボンディングパッド14が絶縁体10に埋め込まれると、微細ピッチを実現する場合に、これらの間に短絡が発生するおそれを低減でき、製品全体の厚さを薄くすることができる。
【0020】
絶縁体10は導電性バンプ15により貫通される。導電性バンプ15は回路パターン12の下面に接触し、絶縁体10を貫通する導電性バンプ15の端部にハンダボール50が結合されてマザーボードなどと信号をやり取りすることができる。すなわち、本実施例によれば、絶縁体10の上側の回路パターン12とハンダボール50との接続のために導電性バンプ15を活用するため、別途のホール加工やメッキ工程が不要となる。また、導電性バンプ15の端部にハンダボール50が直接結合されるため、絶縁体10の下面に対する再配線などの工程も不要となる。
【0021】
絶縁体10の上面にはソルダーレジスト層20がコーティングされる。ソルダーレジスト層20は絶縁体10の上面に設けられる回路パターン12を保護する機能を行う。このとき、電子素子30との間で信号をやり取りするための入出力端子となるフリップチップボンディングパッド14は露出することになる。回路パターン12は下面を介してハンダボール50に接続し、その上面はソルダーレジスト層20によりカバーされる。フリップチップボンディングパッド14の上面は、全て露出してもよく、一部だけ露出してもよい。
【0022】
一方、電子素子30とのフリップチップ接続のためにフリップチップボンディングパッド14の上面にはフリップチップボンディングバンプ16が印刷されてもよい。このようなフリップチップボンディングバンプ16を媒介にして、電子素子30の電極32とフリップチップボンディングパッド14とが互いに電気的に接続される。
【0023】
一方、絶縁体10の上側には電子素子30が実装される。このとき、電子素子30はフリップチップボンディングパッド14にフリップチップ方式で接続される。すなわち、電子素子30がフェイスアップ方式ではなく、フェイスダウン方式で実装されてフリップチップボンディングバンプ16を介してフリップチップボンディングパッド14に接続する。このようなフリップチップ方式の接続から、より多い入出力経路が確保でき、高密度化に有利な構造を実現することができる。
【0024】
このように絶縁体10の上側に実装された電子素子30はモールディング材40によりカバーされ、外部から保護される。
【0025】
以上では、本発明の一実施例に係るボードオンチップパッケージ基板の構造について説明したが、以下ではその製造方法について図3〜図11を参照して説明する。
【0026】
先ず、ステップS110で、バンプ基板80を用意する。ここで、バンプ基板80は、図6に示すように、表面に回路パターン12及びフリップチップボンディングパッド14が形成されたキャリア60と、回路パターン12の表面に印刷された導電性バンプ15と、キャリア60に積層された絶縁体10と、を含む。このようなバンプ基板80を用意する方法について具体的に説明すれば次の通りである。
【0027】
ステップS112で、図4に示すように、キャリア60の表面に回路パターン12及びフリップチップボンディングパッド14を形成する。このために、アディティブ(additive)法、テンティング(tenting)法、及び/またはインクジェット(inkjet)法など様々な方法を用いることができる。キャリア60としては金属材質のプレートを用いてもよく、ポリマー材質のフィルムを用いてもよい。
【0028】
次に、ステップS114で、図5に示すように、回路パターン12の表面に導電性バンプ15を形成する。このためにスクリーン印刷法またはインクジェット印刷法などを用いて回路パターン12の表面に導電性ペーストを印刷した後に硬化させる方法を用いることができる。
【0029】
次に、ステップS116で、キャリア60の表面に絶縁体10を積層する。これにより、導電性バンプ15が絶縁体10を貫通し、回路パターン12及びフリップチップボンディングパッド14が絶縁体10に埋め込まれる構造のバンプ基板80が用意される。
【0030】
このように、バンプ基板80を用意した後、次の工程に進む。ここで、一対のバンプ基板80に対する加工工程を同時に行うために、上述した工程を繰り返して一対のバンプ基板80を用意し、図7に示すように、離型体70を介在して一対のバンプ基板80を積層した後に後続工程を行う方法を用いることもできる。以下では一対のバンプ基板80に対して同時に加工を行う場合を例に挙げて説明する。
【0031】
上述した過程によりバンプ基板80を用意した後、図7に示すように、離型体70を介在して一対のバンプ基板80を積層する。このとき、絶縁体10を貫通する導電性バンプ15の端部はすべて上記離型体70に向かう。離型体70としては熱可塑性材質を用いてもよい。
【0032】
次に、ステップS120で、図8に示すように、キャリア60を除去する。キャリア60が金属材質である場合は湿式エッチング法を用いることができ、ポリマー材質のフィルムである場合は剥離法を用いることができる。このようにキャリア60が除去されると、絶縁体10に埋め込まれた回路パターン12とフリップチップボンディングパッド14が露出される。
【0033】
次に、ステップS130で、図9に示すように、回路パターン12がカバーされるように、またフリップチップボンディングパッド14の少なくとも一部が露出するように、絶縁体10の表面にソルダーレジスト層20を形成する。このために、絶縁体10の上面にソルダーレジストインクを塗布した後、フリップチップボンディングパッド14の一部または全部が露出するように、一部を開放する方法を用いることができる。
【0034】
次に、一対のバンプ基板80を上記離型体70から分離する。離型体70として熱可塑性材質を用いた場合には、分離の前に離型体70の接着力を弱くするための加熱工程を行ってもよい。
【0035】
次に、ステップS140で、図10に示すように、電子素子30とのフリップチップ接続のために、フリップチップボンディングパッド14の上面にフリップチップボンディングバンプ16を形成する。このために、フリップチップボンディングパッド14の上面に対して選択的にメッキ工程を行う方法または導電性物質を選択的に印刷する方法などを用いることができる。このようなフリップチップボンディングバンプ16を媒介として、電子素子30の電極32とフリップチップボンディングパッド14とが互いに電気的に接続される。
【0036】
次に、図11に示すように、ステップS150で、絶縁体10を貫通する導電性バンプ15の端部にハンダボール50を結合し、ステップS160で、フリップチップボンディングバンプ16を介してフリップチップボンディングパッド14にフリップチップ方式で接続されるように、絶縁体10の上側に電子素子30を実装する。すなわち、電子素子30がフェイスアップ方式ではなく、フェイスダウン方式で実装されてフリップチップボンディングバンプ16を介してフリップチップボンディングパッド14に接続される。このようなフリップチップ方式の接続から、より多い入出力経路を確保でき、高密度化に有利な構造を実現することができる。
【0037】
次に、モールディング材40を用いて絶縁体10の上側に実装された電子素子30をカバーし保護する。
【0038】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【0039】
10:絶縁体
12:回路パターン
14:フリップチップボンディングパッド
15:導電性バンプ
16:フリップチップボンディングバンプ
20:ソルダーレジスト層
30:電子素子
40:モールディング材
50:ハンダボール
【特許請求の範囲】
【請求項1】
絶縁体と、
前記絶縁体の上面に設けられる回路パターン及びフリップチップボンディングパッド(flip-chip bonding pad)と、
前記回路パターンの下面に接触し、前記絶縁体を貫通する導電性バンプと、
前記フリップチップボンディングパッドの少なくとも一部が露出するように、前記絶縁体の上面に形成されるソルダーレジスト層と、
電子素子とのフリップチップ接続のために、前記フリップチップボンディングパッドの上面に設けられるフリップチップボンディングバンプ(flip-chip bonding bump)と、
を含む単層ボードオンチップパッケージ基板。
【請求項2】
前記絶縁体を貫通する導電性バンプの下面に結合されるハンダボールと、
前記フリップチップボンディングバンプを介して前記フリップチップボンディングパッドにフリップチップ方式で接続され、前記絶縁体の上側に実装される電子素子と、をさらに含む請求項1に記載の単層ボードオンチップパッケージ基板。
【請求項3】
前記回路パターン及びフリップチップボンディングパッドが前記絶縁体に埋め込まれる(embedded)ことを特徴とする請求項1または2に記載の単層ボードオンチップパッケージ基板。
【請求項4】
キャリアの表面に回路パターン及びフリップチップボンディングパッドを形成する工程、前記回路パターンの表面に導電性バンプを形成する工程、及び前記キャリアの表面に 絶縁体を積層する工程を含むバンプ基板を用意する工程であって、前記絶縁体が導電性バンプにより貫通され、前記回路パターン及びフリップチップボンディングパッドが上記絶縁体に埋め込まれる工程と、
前記キャリアを除去する工程であって、ここで、前記回路パターン及び前記フリップチップボンディングパッドが露出される工程と、
前記回路パターンがカバーされ、前記フリップチップボンディングパッドの少なくとも一部が露出するように、前記絶縁体の表面にソルダーレジスト層を形成する工程と、
電子素子とのフリップチップ接続のために、前記フリップチップボンディングパッドの上面にフリップチップボンディングバンプを形成する工程と、
を含む単層ボードオンチップパッケージ基板の製造方法。
【請求項5】
前記絶縁体を貫通する導電性バンプの端部にハンダボールを結合する工程と、
前記フリップチップボンディングバンプを介して前記フリップチップボンディングパッドにフリップチップ方式で接続されるように前記絶縁体の上側に電子素子を実装する工程と、をさらに含む請求項4に記載の単層ボードオンチップパッケージ基板の製造方法。
【請求項6】
前記バンプ基板が一対をなし、
前記キャリアを除去する工程の前に、
離型体を介在して前記一対のバンプ基板を積層する工程であって、前記導電性バンプの端部が全て前記離型体に向かう工程と、
前記ソルダーレジスト層を形成する工程の後に、前記一対のバンプ基板を前記離型体から分離する工程と、をさらに含むことを特徴とする請求項4または5に記載の単層ボードオンチップパッケージ基板の製造方法。
【請求項1】
絶縁体と、
前記絶縁体の上面に設けられる回路パターン及びフリップチップボンディングパッド(flip-chip bonding pad)と、
前記回路パターンの下面に接触し、前記絶縁体を貫通する導電性バンプと、
前記フリップチップボンディングパッドの少なくとも一部が露出するように、前記絶縁体の上面に形成されるソルダーレジスト層と、
電子素子とのフリップチップ接続のために、前記フリップチップボンディングパッドの上面に設けられるフリップチップボンディングバンプ(flip-chip bonding bump)と、
を含む単層ボードオンチップパッケージ基板。
【請求項2】
前記絶縁体を貫通する導電性バンプの下面に結合されるハンダボールと、
前記フリップチップボンディングバンプを介して前記フリップチップボンディングパッドにフリップチップ方式で接続され、前記絶縁体の上側に実装される電子素子と、をさらに含む請求項1に記載の単層ボードオンチップパッケージ基板。
【請求項3】
前記回路パターン及びフリップチップボンディングパッドが前記絶縁体に埋め込まれる(embedded)ことを特徴とする請求項1または2に記載の単層ボードオンチップパッケージ基板。
【請求項4】
キャリアの表面に回路パターン及びフリップチップボンディングパッドを形成する工程、前記回路パターンの表面に導電性バンプを形成する工程、及び前記キャリアの表面に 絶縁体を積層する工程を含むバンプ基板を用意する工程であって、前記絶縁体が導電性バンプにより貫通され、前記回路パターン及びフリップチップボンディングパッドが上記絶縁体に埋め込まれる工程と、
前記キャリアを除去する工程であって、ここで、前記回路パターン及び前記フリップチップボンディングパッドが露出される工程と、
前記回路パターンがカバーされ、前記フリップチップボンディングパッドの少なくとも一部が露出するように、前記絶縁体の表面にソルダーレジスト層を形成する工程と、
電子素子とのフリップチップ接続のために、前記フリップチップボンディングパッドの上面にフリップチップボンディングバンプを形成する工程と、
を含む単層ボードオンチップパッケージ基板の製造方法。
【請求項5】
前記絶縁体を貫通する導電性バンプの端部にハンダボールを結合する工程と、
前記フリップチップボンディングバンプを介して前記フリップチップボンディングパッドにフリップチップ方式で接続されるように前記絶縁体の上側に電子素子を実装する工程と、をさらに含む請求項4に記載の単層ボードオンチップパッケージ基板の製造方法。
【請求項6】
前記バンプ基板が一対をなし、
前記キャリアを除去する工程の前に、
離型体を介在して前記一対のバンプ基板を積層する工程であって、前記導電性バンプの端部が全て前記離型体に向かう工程と、
前記ソルダーレジスト層を形成する工程の後に、前記一対のバンプ基板を前記離型体から分離する工程と、をさらに含むことを特徴とする請求項4または5に記載の単層ボードオンチップパッケージ基板の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2011−103432(P2011−103432A)
【公開日】平成23年5月26日(2011.5.26)
【国際特許分類】
【出願番号】特願2010−93777(P2010−93777)
【出願日】平成22年4月15日(2010.4.15)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
【公開日】平成23年5月26日(2011.5.26)
【国際特許分類】
【出願日】平成22年4月15日(2010.4.15)
【出願人】(594023722)サムソン エレクトロ−メカニックス カンパニーリミテッド. (1,585)
[ Back to top ]