多重伝送用ネットワーク機器
【課題】例えば優先度の異なる2種類の信号のうち一方の信号を、他方の信号の通信量の影響を受けることなく安定に送受信可能な多重伝送用ネットワーク機器を提供する。
【解決手段】多重伝送用ネットワーク機器(10)の第1パルストランス部(20)は、第1処理部(22)の第1信号端子(43)が接続される両端を有する少なくとも2つの第1処理部側コイル(42)と、入出力部(12)の一対の入出力端子(38)が接続される両端を有する少なくとも2つの第1入出力部側コイル(40)とを含み、第2パルストランス部(24)は、第2処理部(24)の第2信号端子(48)が接続される両端を有する第2処理部側コイル(47)と、第1パルストランス部(20)の第1入出力部側コイル(40)のうち一方の中間に接続される一端及び他方の中間に接続される他端を有する第2入出力部側コイル(45)とを含む。
【解決手段】多重伝送用ネットワーク機器(10)の第1パルストランス部(20)は、第1処理部(22)の第1信号端子(43)が接続される両端を有する少なくとも2つの第1処理部側コイル(42)と、入出力部(12)の一対の入出力端子(38)が接続される両端を有する少なくとも2つの第1入出力部側コイル(40)とを含み、第2パルストランス部(24)は、第2処理部(24)の第2信号端子(48)が接続される両端を有する第2処理部側コイル(47)と、第1パルストランス部(20)の第1入出力部側コイル(40)のうち一方の中間に接続される一端及び他方の中間に接続される他端を有する第2入出力部側コイル(45)とを含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は多重伝送用ネットワーク機器に関する。
【背景技術】
【0002】
従来のイーサネット(登録商標)等のネットワークシステムにおいては、ネットワークシステムを構成するネットワーク機器を管理するための制御フレームが、ユーザフレームの隙間に挿入されている(例えば特許文献1参照)。制御フレームは重要であるため、一般に、ユーザフレームよりも高い優先度が付与され、ネットワーク機器は、優先度に基づいて、制御フレームを優先的に転送する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2009−153028号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、たとえ優先度に基づく優先制御を行っていたとしても、通信が輻輳した場合、優先度の高い制御フレームの送受信も影響を受けてしまうことがある。
本発明は、上述した事情に鑑みてなされ、その目的とするところは、例えば優先度の異なる2種類の信号のうち一方の信号を、他方の信号の通信量の影響を受けることなく安定に送受信可能な多重転送用ネットワーク機器を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するため、本発明の一態様によれば、少なくとも2対の撚り対線を含む通信ケーブルを介して外部機器との接続に供される、複数の入出力端子を含む入出力部と、第1差動ペア信号の入力及び出力のうち少なくとも一方を行う複数対の第1信号端子を含む第1処理部と、前記第1差動ペア信号とは異なる第2差動ペア信号の入力及び出力のうち少なくとも一方を行う少なくとも1対の第2信号端子を含む第2処理部と、前記第1処理部及び前記第2処理部と前記入出力部とを接続する第1パルストランス部及び第2パルストランス部とを備え、前記第1パルストランス部は、前記第1処理部の第1信号端子が接続される両端を有する少なくとも2つの第1処理部側コイルと、前記入出力部の一対の入出力端子が接続される両端を有する少なくとも2つの第1入出力部側コイルとを含み、前記第2パルストランス部は、前記第2処理部の第2信号端子が接続される両端を有する第2処理部側コイルと、前記第1パルストランス部の第1入出力部側コイルのうち一方の中間に接続される一端及び他方の中間に接続される他端を有する第2入出力部側コイルとを含む、多重伝送用ネットワーク機器が提供される。
【発明の効果】
【0006】
本発明によれば、例えば優先度の異なる2種類の信号のうち一方の信号を、他方の信号の通信量の影響を受けることなく安定に送受信可能な多重伝送用ネットワーク機器が提供される。
【図面の簡単な説明】
【0007】
【図1】一実施形態のスイッチングハブと通信ケーブルを概略的に示す斜視図である。
【図2】図1のスイッチングハブの概略的な構成を示すブロック図である。
【図3】図1のスイッチングハブにおける、1つの入出力部と第1パルストランス部、第2パルストランス部、第1下位処理部及び第2下位処理部との間の接続を説明するための図である。
【図4】図1の通信ケーブルの概略的な横断面である。
【発明を実施するための形態】
【0008】
以下、本発明の一実施形態の多重伝送用ネットワーク機器として、スイッチングハブ(フレーム中継装置)10について説明する。
図1は、2つのスイッチングハブ10,10を概略的に示す斜視図である。スイッチングハブ10は複数の入出力部12を有し、入出力部12はRJ(Registerd Jack)−45モジュラージャックからなる。
スイッチングハブ10,10同士は、通信ケーブル14によって相互に接続される。通信ケーブル14は、ケーブル本体16と、ケーブル本体16の両端に固定されたコネクタ18とからなる。ケーブル本体16は、カテゴリー5のUTP(Unshield Twisted Pair)ケーブルであり、コネクタ18は、RJ−45モジュラープラグである。
【0009】
図2は、スイッチングハブ10の概略的な構成を示すブロック図である。スイッチングハブ10は、入出力部12に接続された第1パルストランス部20を有する。
第1パルストランス部20は、第1下位処理部22に接続されるとともに、第2パルストランス部24に接続されている。第2パルストランス部24は、第2下位処理部26に接続され、第1下位処理部22及び第2下位処理部26は、上位処理部28に接続されている。そして、上位処理部28は、メモリ30及びCPU(中央演算処理装置)32に接続されている。
入出力部12、第1パルストランス部20、第1下位処理部22、第2パルストランス部24、第2下位処理部26及び上位処理部28は、図示しない回路基板に実装されている。
【0010】
第1パルストランス部20及び第2パルストランス部24は、例えば、1個又は2個のパルストランスによって構成される。
第1下位処理部22は、OSI(Open Systems Interconnection)参照モデルにおける物理層でのデータ処理を担当し、IEEE802.3ab(1000BASE−T)の規格に準拠している。第1下位処理部22は、例えばLSI(大規模集積回路)によって構成される。
【0011】
第2下位処理部26は、OSI参照モデルにおける物理層でのデータ処理を担当し、IEEE802.3u(100BASE−TX)の規格に準拠している。第2下位処理部26は、例えばLSIによって構成される。
【0012】
上位処理部28は、OSI参照モデルにおけるデータリンク層でのデータ処理を担当しており、例えばLSIによって構成される。上位処理部28は、メモリ30と協働して、ユーザフレームの転送処理を行う。また、上位処理部28は、メモリ30及びCPU32と協働して、制御フレームの生成、受信及び転送処理も行う。
【0013】
図3は、1つの入出力部12と、第1パルストランス部20、第2パルストランス部24、第1下位処理部22及び第2下位処理部26との接続をより詳細に説明するための図である。
1000BASE−Tでは、4対8芯の通信ケーブル14が用いられる。従って、ケーブル本体16は8本の導線34#1,34#2,34#3,34#4,34#5,34#6,34#7,34#8を含み、導線34#1と導線34#2、導線34#3と導線34#6、導線34#4と導線#5、導線34#7と導線34#8が撚られて4対の撚り対線を構成している。
【0014】
そして、8本の導線34#1,34#2,34#3,34#4,34#5,34#6,34#7,34#8の両端は、コネクタ18の8つの端子36#1,36#2,36#3,36#4,36#5,36#6,36#7,36#8にそれぞれ接続されている。
なお以下では、導線34#1,34#2,34#3,34#4,34#5,34#6,34#7,34#8を単に導線34ともいい、端子36#1,36#2,36#3,36#4,36#5,36#6,36#7,36#8を単に端子36ともいう。
【0015】
各入手力部12は、コネクタ18の端子36に対応して、8つの入出力端子38#1,38#2,38#3,38#4,38#5,38#6,38#7,38#8を有する。以下では、入出力端子38#1,38#2,38#3,38#4,38#5,38#6,38#7,38#8を単に入出力端子38ともいう。
1つの入出力部12について、第1パルストランス部20は、入出力部12側に、4つのコイル(第1入出力部側コイル)40a,40b,40c,40dを有する。以下では、第1入出力部側コイル40a,40b,40c,40dを単に第1入出力部側コイル40ともいう。
【0016】
1つの第1入出力部側コイル40の各端には、1つの入出力端子38が接続されている。具体的には、第1入出力部側コイル40aの両端に入出力端子38#1及び入出力端子38#2が、第1入出力部側コイル40bの両端に入出力端子38#3及び入出力端子38#6が、第1入出力部側コイル40cの両端に入出力端子38#4及び入出力端子38#5が、第1入出力部側コイル40dの両端に入出力端子38#7及び入出力端子38#8が、回路基板に設けられた配線41#1,41#2,41#3,41#6,41#4,41#5,41#7,41#8を介してそれぞれ接続されている。
【0017】
なお配線41#1と配線41#2、配線41#3と配線41#6、配線41#4と配線41#5、及び、配線41#7と配線41#8は、それぞれ1対の差動ペア配線を構成している。以下では、配線41#1,41#2,41#3,41#4,41#5,41#6,41#7,41#8を単に配線41ともいう。
【0018】
また、第1パルストランス部20は、第1入出力部側コイル40に対応して、4つのコイル(第1下位処理部側コイル)42a,42b,42c,42dを有する。なお以下では、第1下位処理部側コイル42a,42b,42c,42dを単に第1下位処理部側コイル42ともいう。
第1パルストランス部20の第1下位処理部側コイル42は、対応する第1入出力部側コイル40とインダクタンス結合されている。また、第1下位処理部側コイル42の両端は、第1下位処理部22に接続されている。
【0019】
具体的には、第1下位処理部22は、信号端子43#1,43#2,43#3,43#4,43#5,43#6,43#7,43#8を有し、第1下位処理部側コイル42aの両端に信号端子43#1,43#2が、第1下位処理部側コイル42bの両端に信号端子43#3,43#6が、第1下位処理部側コイル42cの両端に信号端子43#4,43#5が、第1下位処理部側コイル42dの両端に信号端子43#7,43#8が、回路基板に設けられた配線44#1,44#2,44#3,44#6,44#4,44#5,44#7,44#8を介してそれぞれ接続されている。
配線44#1と配線44#2、配線44#3と配線44#6、配線44#4と配線44#5、及び、配線44#7と配線44#8は、それぞれ1対の差動ペア配線を構成している。以下では、配線44#1,44#2,44#3,44#4,44#5,44#6,44#7,44#8を単に配線44ともいう。
【0020】
そして、第1下位処理部22では、信号端子43#1と信号端子43#2が一対の差動ペア信号を入出力し、信号端子43#3と信号端子43#6が一対の差動ペア信号を入出力し、信号端子43#4と信号端子43#5が一対の差動ペア信号を入出力し、信号端子43#7と信号端子43#8が一対の差動ペア信号を入出力する。
【0021】
第1下位処理部22と第1パルストランス部20の間における一対の差動ペア信号の伝送レートは双方向250Mbpsであり、四対の差動ペア信号によって1000Mbpsの伝送レートが双方向にて実現される。
なお以下では、信号端子43#1,43#2,43#3,43#4,#43#7,43#8を単に信号端子43ともいう。
【0022】
一方、第2パルストランス部24は、第1パルストランス部20の第1入出力部側コイル40の半数の2つのコイル(第2入出力部側コイル)45a,45bを有する。以下、第2入出力部側コイル45a,45bを単に第2入出力部側コイル45ともいう。
【0023】
1つの第2入出力部側コイル45の各端は、1つの第1入出力部側コイル40の中間にタップ接続されている。具体的には、第2入出力部側コイル45aの両端が第1入出力部側コイル40a,40dの中間に、第2入出力部側コイル45bの両端が第1入出力部側コイル40b,40cの中間に、回路基板に設けられた配線46#9,46#12,46#10,46#11を介してそれぞれ接続されている。
配線46#9と配線46#12、配線46#10と配線46#11は、それぞれ1対の差動ペア配線を構成している。以下では、配線46#9,46#10,46#11,46#12を単に配線46ともいう。
【0024】
また、第2パルストランス部24は、第2入出力部側コイル45に対応して、2つのコイル(第2下位処理部側コイル)47a,47bを有する。なお以下では、第2下位処理部側コイル47a,47bを単に第2下位処理部側コイル47ともいう。
第2パルストランス部24の第2下位処理部側コイル47は、対応する第2入出力部側コイル45とインダクタンス結合されている。また、第2下位処理部側コイル47の両端は、第2下位処理部26に接続されている。
【0025】
具体的には、第2下位処理部26は、信号端子48#9,48#12,48#10,48#11を有し、第2下位処理部側コイル47aの両端に信号端子48#9,48#12が、第2下位処理部側コイル47bの両端に信号端子48#10,48#11が、回路基板に設けられた配線49#9,49#12,49#10,49#11を介してそれぞれ接続されている。
【0026】
そして、第2下位処理部26では、信号端子48#9と信号端子48#12が一対の差動ペア信号を出力し、信号端子48#10と信号端子48#11に一対の差動ペア信号が入力される。
第2下位処理部26と第2パルストランス部24の間における一対の差動ペア信号の伝送レートは片方向100Mbpsであり、ニ対の差動ペア信号によって、双方向100Mbpsの伝送レートが実現される。
なお以下では、信号端子48#9,48#12,48#10,48#11を単に信号端子48ともいう。また、配線49#9,49#10,49#11,49#12を単に配線49ともいう。
【0027】
図4は、通信ケーブル14のケーブル本体16の横断面を概略的に示している。ケーブル本体16の被覆50内には、周方向でみて、導線34#1と導線34#2の撚り対線52#9、導線34#3と導線34#6の撚り対線52#10、導線34#7と導線34#8の撚り対線52#12、及び、導線34#4と導線34#5の撚り対線52#11がこの順序で配置されている。
【0028】
換言すれば、ケーブル本体16の横断面において、撚り対線52#9と撚り対線52#12が一の直径方向にて対角にて対向して配置され、撚り対線52#10と撚り対線52#11が他の直径方向にて対角にて対向して配置されている。以下では、撚り対線52#9,52#10,52#11,52#12を単に撚り対線52ともいう。
なお各導線34は心線54及び被覆56からなる。
【0029】
従って、スイッチングハブ10を他のスイッチングハブ10と通信ケーブル14で接続した場合、第1下位処理部22の信号端子43#1、入出力部12の入出力端子38#1、コネクタ18の端子36#1、及び、ケーブル本体16の導線34#1が、1つの信号系統♯1に属する。
【0030】
そして以下同様に、信号端子43#2、入出力端子38#2、端子36#2、及び、導線34#2が、1つの信号系統♯2に属し、信号端子43#3、入出力端子38#3、端子36#3、及び、導線34#3が、1つの信号系統♯3に属し、信号端子43#4、入出力端子38#4、端子36#4、及び、導線34#4が、1つの信号系統♯4に属し、信号端子43#5、入出力端子38#5、端子36#5、及び、導線34#5が、1つの信号系統♯5に属し、信号端子43#6、入出力端子38#6、端子36#6、及び、導線34#6が、1つの信号系統♯6に属し、信号端子43#7、入出力端子38#7、端子36#7、及び、導線34#7が、1つの信号系統♯7に属し、信号端子43#8、入出力端子38#8、端子36#8、及び、導線34#8が、1つの信号系統♯8に属する。
【0031】
一方、第2下位処理部26の信号端子48#9、入出力部12の入出力端子38#1,38#2、コネクタ18の端子36#1,36#2、及び、ケーブル本体16の導線34#1,34#2が、1つの信号系統♯9に属する。
【0032】
そして以下同様に、信号端子48#12、入出力端子38#7,38#8、端子36#7,36#8、及び、導線34#7,34#8が、1つの信号系統♯12に属し、信号端子48#10、入出力端子38#3,38#6、端子36#3,36#6、及び、導線34#3,34#6が、1つの信号系統♯10に属し、信号端子48#11、入出力端子38#4,38#5、端子36#4,36#5、及び、導線34#4,34#5が、1つの信号系統♯11に属する。
【0033】
つまり、一方のスイッチングハブ10の第1パルストランス部20の第1入出力部側コイル40と他方のスイッチングハブ10の第1パルストランス部20の第1入出力部側コイル40の間においては、信号系統♯9は、信号系統♯1,♯2に多重化され、信号系統♯12は、信号系統♯7,♯8に多重化され、信号系統♯10は、信号系統♯3,♯6に多重化され、信号系統♯11は、信号系統♯4,♯5に多重化されている。
【0034】
以下、上述したスイッチングハブ10の動作について説明する。
スイッチングハブ10では、第1下位処理部22が、全二重通信における双方向でのユーザフレームの送受信を担当する。具体的には、第1下位処理部22は、上位処理部28から受け取ったユーザフレームの論理信号を符号化してパルス信号を生成し、パルス信号を、差動ペア信号にて第1パルストランス部20に向けて出力する。また、第1下位処理部22は、第1パルストランス部20から受け取ったパルス信号を復号化してユーザフレームの論理信号を生成し、論理信号を上位処理部28に向けて出力する。第1パルストランス部20は、直流電流の入力を防止しながら、パルス信号を効率的に伝達する。
【0035】
なお、受信時には、第1下位処理部22は、信号端子43#1と信号端子43#2との間の電圧差、信号端子43#3と信号端子43#6との間の電圧差、信号端子43#4と信号端子43#5との間の電圧差との間の電圧差、及び、信号端子43#7と信号端子43#8との間の電圧差に基づいて、パルス信号を検出する。
【0036】
一方、スイッチングハブ10では、第2下位処理部26が、全二重通信における制御フレームの双方向での送受信を担当する。具体的には、第2下位処理部26は、上位処理部28から受け取った制御フレームの論理信号を符号化してパルス信号を生成し、パルス信号を、差動ペア信号にて第2パルストランス部24に向けて出力する。また、第2下位処理部26は、第2パルストランス部24から受け取ったパルス信号を復号化して制御フレームの論理信号を生成し、制御フレームを上位処理部28に向けて出力する。第2パルストランス部24は、直流電流の入力を防止しながら、パルス信号を効率的に伝達する。
【0037】
ここで、送信時には、第2下位処理部26から出力される、制御フレームに相当するパルス信号は、第1パルストランス部20にて、第1下位処理部22から出力される、ユーザフレームに相当するパルス信号に多重化される。
一方、受信時には、第2下位処理部26は、信号端子48#10と信号端子48#11との間の電圧差に基づいて、パルス信号を検出する。
【0038】
上述した一実施形態のスイッチングハブによれば、制御フレームのパルス信号は、ユーザフレームのパルス信号に多重化されており、ユーザフレームが輻輳しても、制御フレームの送受信に影響が及ぶことはない。このため、制御フレームによって、スイッチングハブ10が常に適切な状態に保たれる。
また、制御フレームのパルス信号は、撚り対線52#9と撚り対線52#12、及び、撚り対線52#10と撚り対線52#11によって送受信されるが、撚り対線52#9と撚り対線52#12、撚り対線52#10と撚り対線52#11が対角にて対向する位置にあるため、電磁波が打ち消し合い、漏話が減少する。
【0039】
本発明は、上述した一実施形態に限定されることはなく、一実施形態に変更を加えた形態も含む。
例えば、上述した一実施形態のスイッチングハブ10では、第1下位処理部22が1000BASE−Tの規格に準拠し、第2下位処理部26が100BASE−TXの規格に準拠していたが、準拠すべき規格はこれらに限定されることはない。
従って、通信ケーブル14も4対8芯に限定されることはなく、少なくとも2対4芯であればよい。
【0040】
最後に、本発明は、スイッチングハブ以外のネットワーク機器にも適用可能であるのは勿論である。
【符号の説明】
【0041】
10 スイッチングハブ(ネットワーク機器)
12 入出力部(RJ−45モジュラージャック)
14 通信ケーブル
20 第1パルストランス部
22 第1下位処理部(第1処理部)
24 第2パルストランス部
26 第2下位処理部(第2処理部)
28 上位処理部
40 第1入出力部側コイル
42 第1下位処理部側コイル(第1処理部側コイル)
43 信号端子(第1信号端子)
45 第2入出力部側コイル
47 第2下位処理部側コイル(第2処理部側コイル)
48 信号端子(第2信号端子)
52 撚り対線
【技術分野】
【0001】
本発明は多重伝送用ネットワーク機器に関する。
【背景技術】
【0002】
従来のイーサネット(登録商標)等のネットワークシステムにおいては、ネットワークシステムを構成するネットワーク機器を管理するための制御フレームが、ユーザフレームの隙間に挿入されている(例えば特許文献1参照)。制御フレームは重要であるため、一般に、ユーザフレームよりも高い優先度が付与され、ネットワーク機器は、優先度に基づいて、制御フレームを優先的に転送する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2009−153028号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、たとえ優先度に基づく優先制御を行っていたとしても、通信が輻輳した場合、優先度の高い制御フレームの送受信も影響を受けてしまうことがある。
本発明は、上述した事情に鑑みてなされ、その目的とするところは、例えば優先度の異なる2種類の信号のうち一方の信号を、他方の信号の通信量の影響を受けることなく安定に送受信可能な多重転送用ネットワーク機器を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するため、本発明の一態様によれば、少なくとも2対の撚り対線を含む通信ケーブルを介して外部機器との接続に供される、複数の入出力端子を含む入出力部と、第1差動ペア信号の入力及び出力のうち少なくとも一方を行う複数対の第1信号端子を含む第1処理部と、前記第1差動ペア信号とは異なる第2差動ペア信号の入力及び出力のうち少なくとも一方を行う少なくとも1対の第2信号端子を含む第2処理部と、前記第1処理部及び前記第2処理部と前記入出力部とを接続する第1パルストランス部及び第2パルストランス部とを備え、前記第1パルストランス部は、前記第1処理部の第1信号端子が接続される両端を有する少なくとも2つの第1処理部側コイルと、前記入出力部の一対の入出力端子が接続される両端を有する少なくとも2つの第1入出力部側コイルとを含み、前記第2パルストランス部は、前記第2処理部の第2信号端子が接続される両端を有する第2処理部側コイルと、前記第1パルストランス部の第1入出力部側コイルのうち一方の中間に接続される一端及び他方の中間に接続される他端を有する第2入出力部側コイルとを含む、多重伝送用ネットワーク機器が提供される。
【発明の効果】
【0006】
本発明によれば、例えば優先度の異なる2種類の信号のうち一方の信号を、他方の信号の通信量の影響を受けることなく安定に送受信可能な多重伝送用ネットワーク機器が提供される。
【図面の簡単な説明】
【0007】
【図1】一実施形態のスイッチングハブと通信ケーブルを概略的に示す斜視図である。
【図2】図1のスイッチングハブの概略的な構成を示すブロック図である。
【図3】図1のスイッチングハブにおける、1つの入出力部と第1パルストランス部、第2パルストランス部、第1下位処理部及び第2下位処理部との間の接続を説明するための図である。
【図4】図1の通信ケーブルの概略的な横断面である。
【発明を実施するための形態】
【0008】
以下、本発明の一実施形態の多重伝送用ネットワーク機器として、スイッチングハブ(フレーム中継装置)10について説明する。
図1は、2つのスイッチングハブ10,10を概略的に示す斜視図である。スイッチングハブ10は複数の入出力部12を有し、入出力部12はRJ(Registerd Jack)−45モジュラージャックからなる。
スイッチングハブ10,10同士は、通信ケーブル14によって相互に接続される。通信ケーブル14は、ケーブル本体16と、ケーブル本体16の両端に固定されたコネクタ18とからなる。ケーブル本体16は、カテゴリー5のUTP(Unshield Twisted Pair)ケーブルであり、コネクタ18は、RJ−45モジュラープラグである。
【0009】
図2は、スイッチングハブ10の概略的な構成を示すブロック図である。スイッチングハブ10は、入出力部12に接続された第1パルストランス部20を有する。
第1パルストランス部20は、第1下位処理部22に接続されるとともに、第2パルストランス部24に接続されている。第2パルストランス部24は、第2下位処理部26に接続され、第1下位処理部22及び第2下位処理部26は、上位処理部28に接続されている。そして、上位処理部28は、メモリ30及びCPU(中央演算処理装置)32に接続されている。
入出力部12、第1パルストランス部20、第1下位処理部22、第2パルストランス部24、第2下位処理部26及び上位処理部28は、図示しない回路基板に実装されている。
【0010】
第1パルストランス部20及び第2パルストランス部24は、例えば、1個又は2個のパルストランスによって構成される。
第1下位処理部22は、OSI(Open Systems Interconnection)参照モデルにおける物理層でのデータ処理を担当し、IEEE802.3ab(1000BASE−T)の規格に準拠している。第1下位処理部22は、例えばLSI(大規模集積回路)によって構成される。
【0011】
第2下位処理部26は、OSI参照モデルにおける物理層でのデータ処理を担当し、IEEE802.3u(100BASE−TX)の規格に準拠している。第2下位処理部26は、例えばLSIによって構成される。
【0012】
上位処理部28は、OSI参照モデルにおけるデータリンク層でのデータ処理を担当しており、例えばLSIによって構成される。上位処理部28は、メモリ30と協働して、ユーザフレームの転送処理を行う。また、上位処理部28は、メモリ30及びCPU32と協働して、制御フレームの生成、受信及び転送処理も行う。
【0013】
図3は、1つの入出力部12と、第1パルストランス部20、第2パルストランス部24、第1下位処理部22及び第2下位処理部26との接続をより詳細に説明するための図である。
1000BASE−Tでは、4対8芯の通信ケーブル14が用いられる。従って、ケーブル本体16は8本の導線34#1,34#2,34#3,34#4,34#5,34#6,34#7,34#8を含み、導線34#1と導線34#2、導線34#3と導線34#6、導線34#4と導線#5、導線34#7と導線34#8が撚られて4対の撚り対線を構成している。
【0014】
そして、8本の導線34#1,34#2,34#3,34#4,34#5,34#6,34#7,34#8の両端は、コネクタ18の8つの端子36#1,36#2,36#3,36#4,36#5,36#6,36#7,36#8にそれぞれ接続されている。
なお以下では、導線34#1,34#2,34#3,34#4,34#5,34#6,34#7,34#8を単に導線34ともいい、端子36#1,36#2,36#3,36#4,36#5,36#6,36#7,36#8を単に端子36ともいう。
【0015】
各入手力部12は、コネクタ18の端子36に対応して、8つの入出力端子38#1,38#2,38#3,38#4,38#5,38#6,38#7,38#8を有する。以下では、入出力端子38#1,38#2,38#3,38#4,38#5,38#6,38#7,38#8を単に入出力端子38ともいう。
1つの入出力部12について、第1パルストランス部20は、入出力部12側に、4つのコイル(第1入出力部側コイル)40a,40b,40c,40dを有する。以下では、第1入出力部側コイル40a,40b,40c,40dを単に第1入出力部側コイル40ともいう。
【0016】
1つの第1入出力部側コイル40の各端には、1つの入出力端子38が接続されている。具体的には、第1入出力部側コイル40aの両端に入出力端子38#1及び入出力端子38#2が、第1入出力部側コイル40bの両端に入出力端子38#3及び入出力端子38#6が、第1入出力部側コイル40cの両端に入出力端子38#4及び入出力端子38#5が、第1入出力部側コイル40dの両端に入出力端子38#7及び入出力端子38#8が、回路基板に設けられた配線41#1,41#2,41#3,41#6,41#4,41#5,41#7,41#8を介してそれぞれ接続されている。
【0017】
なお配線41#1と配線41#2、配線41#3と配線41#6、配線41#4と配線41#5、及び、配線41#7と配線41#8は、それぞれ1対の差動ペア配線を構成している。以下では、配線41#1,41#2,41#3,41#4,41#5,41#6,41#7,41#8を単に配線41ともいう。
【0018】
また、第1パルストランス部20は、第1入出力部側コイル40に対応して、4つのコイル(第1下位処理部側コイル)42a,42b,42c,42dを有する。なお以下では、第1下位処理部側コイル42a,42b,42c,42dを単に第1下位処理部側コイル42ともいう。
第1パルストランス部20の第1下位処理部側コイル42は、対応する第1入出力部側コイル40とインダクタンス結合されている。また、第1下位処理部側コイル42の両端は、第1下位処理部22に接続されている。
【0019】
具体的には、第1下位処理部22は、信号端子43#1,43#2,43#3,43#4,43#5,43#6,43#7,43#8を有し、第1下位処理部側コイル42aの両端に信号端子43#1,43#2が、第1下位処理部側コイル42bの両端に信号端子43#3,43#6が、第1下位処理部側コイル42cの両端に信号端子43#4,43#5が、第1下位処理部側コイル42dの両端に信号端子43#7,43#8が、回路基板に設けられた配線44#1,44#2,44#3,44#6,44#4,44#5,44#7,44#8を介してそれぞれ接続されている。
配線44#1と配線44#2、配線44#3と配線44#6、配線44#4と配線44#5、及び、配線44#7と配線44#8は、それぞれ1対の差動ペア配線を構成している。以下では、配線44#1,44#2,44#3,44#4,44#5,44#6,44#7,44#8を単に配線44ともいう。
【0020】
そして、第1下位処理部22では、信号端子43#1と信号端子43#2が一対の差動ペア信号を入出力し、信号端子43#3と信号端子43#6が一対の差動ペア信号を入出力し、信号端子43#4と信号端子43#5が一対の差動ペア信号を入出力し、信号端子43#7と信号端子43#8が一対の差動ペア信号を入出力する。
【0021】
第1下位処理部22と第1パルストランス部20の間における一対の差動ペア信号の伝送レートは双方向250Mbpsであり、四対の差動ペア信号によって1000Mbpsの伝送レートが双方向にて実現される。
なお以下では、信号端子43#1,43#2,43#3,43#4,#43#7,43#8を単に信号端子43ともいう。
【0022】
一方、第2パルストランス部24は、第1パルストランス部20の第1入出力部側コイル40の半数の2つのコイル(第2入出力部側コイル)45a,45bを有する。以下、第2入出力部側コイル45a,45bを単に第2入出力部側コイル45ともいう。
【0023】
1つの第2入出力部側コイル45の各端は、1つの第1入出力部側コイル40の中間にタップ接続されている。具体的には、第2入出力部側コイル45aの両端が第1入出力部側コイル40a,40dの中間に、第2入出力部側コイル45bの両端が第1入出力部側コイル40b,40cの中間に、回路基板に設けられた配線46#9,46#12,46#10,46#11を介してそれぞれ接続されている。
配線46#9と配線46#12、配線46#10と配線46#11は、それぞれ1対の差動ペア配線を構成している。以下では、配線46#9,46#10,46#11,46#12を単に配線46ともいう。
【0024】
また、第2パルストランス部24は、第2入出力部側コイル45に対応して、2つのコイル(第2下位処理部側コイル)47a,47bを有する。なお以下では、第2下位処理部側コイル47a,47bを単に第2下位処理部側コイル47ともいう。
第2パルストランス部24の第2下位処理部側コイル47は、対応する第2入出力部側コイル45とインダクタンス結合されている。また、第2下位処理部側コイル47の両端は、第2下位処理部26に接続されている。
【0025】
具体的には、第2下位処理部26は、信号端子48#9,48#12,48#10,48#11を有し、第2下位処理部側コイル47aの両端に信号端子48#9,48#12が、第2下位処理部側コイル47bの両端に信号端子48#10,48#11が、回路基板に設けられた配線49#9,49#12,49#10,49#11を介してそれぞれ接続されている。
【0026】
そして、第2下位処理部26では、信号端子48#9と信号端子48#12が一対の差動ペア信号を出力し、信号端子48#10と信号端子48#11に一対の差動ペア信号が入力される。
第2下位処理部26と第2パルストランス部24の間における一対の差動ペア信号の伝送レートは片方向100Mbpsであり、ニ対の差動ペア信号によって、双方向100Mbpsの伝送レートが実現される。
なお以下では、信号端子48#9,48#12,48#10,48#11を単に信号端子48ともいう。また、配線49#9,49#10,49#11,49#12を単に配線49ともいう。
【0027】
図4は、通信ケーブル14のケーブル本体16の横断面を概略的に示している。ケーブル本体16の被覆50内には、周方向でみて、導線34#1と導線34#2の撚り対線52#9、導線34#3と導線34#6の撚り対線52#10、導線34#7と導線34#8の撚り対線52#12、及び、導線34#4と導線34#5の撚り対線52#11がこの順序で配置されている。
【0028】
換言すれば、ケーブル本体16の横断面において、撚り対線52#9と撚り対線52#12が一の直径方向にて対角にて対向して配置され、撚り対線52#10と撚り対線52#11が他の直径方向にて対角にて対向して配置されている。以下では、撚り対線52#9,52#10,52#11,52#12を単に撚り対線52ともいう。
なお各導線34は心線54及び被覆56からなる。
【0029】
従って、スイッチングハブ10を他のスイッチングハブ10と通信ケーブル14で接続した場合、第1下位処理部22の信号端子43#1、入出力部12の入出力端子38#1、コネクタ18の端子36#1、及び、ケーブル本体16の導線34#1が、1つの信号系統♯1に属する。
【0030】
そして以下同様に、信号端子43#2、入出力端子38#2、端子36#2、及び、導線34#2が、1つの信号系統♯2に属し、信号端子43#3、入出力端子38#3、端子36#3、及び、導線34#3が、1つの信号系統♯3に属し、信号端子43#4、入出力端子38#4、端子36#4、及び、導線34#4が、1つの信号系統♯4に属し、信号端子43#5、入出力端子38#5、端子36#5、及び、導線34#5が、1つの信号系統♯5に属し、信号端子43#6、入出力端子38#6、端子36#6、及び、導線34#6が、1つの信号系統♯6に属し、信号端子43#7、入出力端子38#7、端子36#7、及び、導線34#7が、1つの信号系統♯7に属し、信号端子43#8、入出力端子38#8、端子36#8、及び、導線34#8が、1つの信号系統♯8に属する。
【0031】
一方、第2下位処理部26の信号端子48#9、入出力部12の入出力端子38#1,38#2、コネクタ18の端子36#1,36#2、及び、ケーブル本体16の導線34#1,34#2が、1つの信号系統♯9に属する。
【0032】
そして以下同様に、信号端子48#12、入出力端子38#7,38#8、端子36#7,36#8、及び、導線34#7,34#8が、1つの信号系統♯12に属し、信号端子48#10、入出力端子38#3,38#6、端子36#3,36#6、及び、導線34#3,34#6が、1つの信号系統♯10に属し、信号端子48#11、入出力端子38#4,38#5、端子36#4,36#5、及び、導線34#4,34#5が、1つの信号系統♯11に属する。
【0033】
つまり、一方のスイッチングハブ10の第1パルストランス部20の第1入出力部側コイル40と他方のスイッチングハブ10の第1パルストランス部20の第1入出力部側コイル40の間においては、信号系統♯9は、信号系統♯1,♯2に多重化され、信号系統♯12は、信号系統♯7,♯8に多重化され、信号系統♯10は、信号系統♯3,♯6に多重化され、信号系統♯11は、信号系統♯4,♯5に多重化されている。
【0034】
以下、上述したスイッチングハブ10の動作について説明する。
スイッチングハブ10では、第1下位処理部22が、全二重通信における双方向でのユーザフレームの送受信を担当する。具体的には、第1下位処理部22は、上位処理部28から受け取ったユーザフレームの論理信号を符号化してパルス信号を生成し、パルス信号を、差動ペア信号にて第1パルストランス部20に向けて出力する。また、第1下位処理部22は、第1パルストランス部20から受け取ったパルス信号を復号化してユーザフレームの論理信号を生成し、論理信号を上位処理部28に向けて出力する。第1パルストランス部20は、直流電流の入力を防止しながら、パルス信号を効率的に伝達する。
【0035】
なお、受信時には、第1下位処理部22は、信号端子43#1と信号端子43#2との間の電圧差、信号端子43#3と信号端子43#6との間の電圧差、信号端子43#4と信号端子43#5との間の電圧差との間の電圧差、及び、信号端子43#7と信号端子43#8との間の電圧差に基づいて、パルス信号を検出する。
【0036】
一方、スイッチングハブ10では、第2下位処理部26が、全二重通信における制御フレームの双方向での送受信を担当する。具体的には、第2下位処理部26は、上位処理部28から受け取った制御フレームの論理信号を符号化してパルス信号を生成し、パルス信号を、差動ペア信号にて第2パルストランス部24に向けて出力する。また、第2下位処理部26は、第2パルストランス部24から受け取ったパルス信号を復号化して制御フレームの論理信号を生成し、制御フレームを上位処理部28に向けて出力する。第2パルストランス部24は、直流電流の入力を防止しながら、パルス信号を効率的に伝達する。
【0037】
ここで、送信時には、第2下位処理部26から出力される、制御フレームに相当するパルス信号は、第1パルストランス部20にて、第1下位処理部22から出力される、ユーザフレームに相当するパルス信号に多重化される。
一方、受信時には、第2下位処理部26は、信号端子48#10と信号端子48#11との間の電圧差に基づいて、パルス信号を検出する。
【0038】
上述した一実施形態のスイッチングハブによれば、制御フレームのパルス信号は、ユーザフレームのパルス信号に多重化されており、ユーザフレームが輻輳しても、制御フレームの送受信に影響が及ぶことはない。このため、制御フレームによって、スイッチングハブ10が常に適切な状態に保たれる。
また、制御フレームのパルス信号は、撚り対線52#9と撚り対線52#12、及び、撚り対線52#10と撚り対線52#11によって送受信されるが、撚り対線52#9と撚り対線52#12、撚り対線52#10と撚り対線52#11が対角にて対向する位置にあるため、電磁波が打ち消し合い、漏話が減少する。
【0039】
本発明は、上述した一実施形態に限定されることはなく、一実施形態に変更を加えた形態も含む。
例えば、上述した一実施形態のスイッチングハブ10では、第1下位処理部22が1000BASE−Tの規格に準拠し、第2下位処理部26が100BASE−TXの規格に準拠していたが、準拠すべき規格はこれらに限定されることはない。
従って、通信ケーブル14も4対8芯に限定されることはなく、少なくとも2対4芯であればよい。
【0040】
最後に、本発明は、スイッチングハブ以外のネットワーク機器にも適用可能であるのは勿論である。
【符号の説明】
【0041】
10 スイッチングハブ(ネットワーク機器)
12 入出力部(RJ−45モジュラージャック)
14 通信ケーブル
20 第1パルストランス部
22 第1下位処理部(第1処理部)
24 第2パルストランス部
26 第2下位処理部(第2処理部)
28 上位処理部
40 第1入出力部側コイル
42 第1下位処理部側コイル(第1処理部側コイル)
43 信号端子(第1信号端子)
45 第2入出力部側コイル
47 第2下位処理部側コイル(第2処理部側コイル)
48 信号端子(第2信号端子)
52 撚り対線
【特許請求の範囲】
【請求項1】
少なくとも2対の撚り対線を含む通信ケーブルを介して外部機器との接続に供される、複数の入出力端子を含む入出力部と、
第1差動ペア信号の入力及び出力のうち少なくとも一方を行う複数対の第1信号端子を含む第1処理部と、
前記第1差動ペア信号とは異なる第2差動ペア信号の入力及び出力のうち少なくとも一方を行う少なくとも1対の第2信号端子を含む第2処理部と、
前記第1処理部及び前記第2処理部と前記入出力部とを接続する第1パルストランス部及び第2パルストランス部とを備え、
前記第1パルストランス部は、
前記第1処理部の第1信号端子が接続される両端を有する少なくとも2つの第1処理部側コイルと、
前記入出力部の一対の入出力端子が接続される両端を有する少なくとも2つの第1入出力部側コイルとを含み、
前記第2パルストランス部は、
前記第2処理部の第2信号端子が接続される両端を有する第2処理部側コイルと、
前記第1パルストランス部の第1入出力部側コイルのうち一方の中間に接続される一端及び他方の中間に接続される他端を有する第2入出力部側コイルとを含む、
多重伝送用ネットワーク機器。
【請求項2】
前記通信ケーブルが、横断面でみて一の直径方向に離間する2対の撚り対線と、前記一の直径方向と交差する他の直径方向に離間する2対の撚り対線とを含む場合に、前記入出力端子及び前記第1入出力部側コイルを通じ、前記第2入出力部側コイルのうち1つの両端に、前記一の直径方向に離間する2対の撚り対線が接続され、且つ、前記入出力端子及び前記第1入出力部側コイルを通じ、前記第2入出力部側コイルのうち他の1つの両端に、前記他の直径に離間する2対の撚り対線が接続されるように、前記第1入出力部側コイル、前記第2入出力部側コイル及び前記入出力端子が接続される、
請求項1に記載の多重伝送用ネットワーク機器。
【請求項3】
前記第1処理部及び第2処理部は、それぞれ物理層を担当し、
前記第1処理部は、IEEE802.3abの規格に準拠し、
前記第2処理部は、IEEE802.3uの規格に準拠する、
請求項1又は2に記載の多重伝送用ネットワーク機器。
【請求項4】
前記第1差動ペア信号は、符号化されたユーザフレームのパルス信号であり、
前記第2差動ペア信号は、符号化された制御フレームのパルス信号である
請求項1乃至3の何れか一項に記載の多重伝送用ネットワーク機器。
【請求項1】
少なくとも2対の撚り対線を含む通信ケーブルを介して外部機器との接続に供される、複数の入出力端子を含む入出力部と、
第1差動ペア信号の入力及び出力のうち少なくとも一方を行う複数対の第1信号端子を含む第1処理部と、
前記第1差動ペア信号とは異なる第2差動ペア信号の入力及び出力のうち少なくとも一方を行う少なくとも1対の第2信号端子を含む第2処理部と、
前記第1処理部及び前記第2処理部と前記入出力部とを接続する第1パルストランス部及び第2パルストランス部とを備え、
前記第1パルストランス部は、
前記第1処理部の第1信号端子が接続される両端を有する少なくとも2つの第1処理部側コイルと、
前記入出力部の一対の入出力端子が接続される両端を有する少なくとも2つの第1入出力部側コイルとを含み、
前記第2パルストランス部は、
前記第2処理部の第2信号端子が接続される両端を有する第2処理部側コイルと、
前記第1パルストランス部の第1入出力部側コイルのうち一方の中間に接続される一端及び他方の中間に接続される他端を有する第2入出力部側コイルとを含む、
多重伝送用ネットワーク機器。
【請求項2】
前記通信ケーブルが、横断面でみて一の直径方向に離間する2対の撚り対線と、前記一の直径方向と交差する他の直径方向に離間する2対の撚り対線とを含む場合に、前記入出力端子及び前記第1入出力部側コイルを通じ、前記第2入出力部側コイルのうち1つの両端に、前記一の直径方向に離間する2対の撚り対線が接続され、且つ、前記入出力端子及び前記第1入出力部側コイルを通じ、前記第2入出力部側コイルのうち他の1つの両端に、前記他の直径に離間する2対の撚り対線が接続されるように、前記第1入出力部側コイル、前記第2入出力部側コイル及び前記入出力端子が接続される、
請求項1に記載の多重伝送用ネットワーク機器。
【請求項3】
前記第1処理部及び第2処理部は、それぞれ物理層を担当し、
前記第1処理部は、IEEE802.3abの規格に準拠し、
前記第2処理部は、IEEE802.3uの規格に準拠する、
請求項1又は2に記載の多重伝送用ネットワーク機器。
【請求項4】
前記第1差動ペア信号は、符号化されたユーザフレームのパルス信号であり、
前記第2差動ペア信号は、符号化された制御フレームのパルス信号である
請求項1乃至3の何れか一項に記載の多重伝送用ネットワーク機器。
【図1】
【図2】
【図3】
【図4】
【図2】
【図3】
【図4】
【公開番号】特開2012−129948(P2012−129948A)
【公開日】平成24年7月5日(2012.7.5)
【国際特許分類】
【出願番号】特願2010−282132(P2010−282132)
【出願日】平成22年12月17日(2010.12.17)
【出願人】(000005120)日立電線株式会社 (3,358)
【Fターム(参考)】
【公開日】平成24年7月5日(2012.7.5)
【国際特許分類】
【出願日】平成22年12月17日(2010.12.17)
【出願人】(000005120)日立電線株式会社 (3,358)
【Fターム(参考)】
[ Back to top ]