容量素子及び共振回路
【課題】静電容量の値を精度良く確保できる容量素子、及び、容量可変率を十分に確保することのできる可変容量素子を提供する。また、これらの容量素子を用いた共振回路を提供する。
【解決手段】本発明の容量素子は、誘電体層と誘電体層を挟持して誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体を有する。また、容量素子本体の誘電体層に発生する応力を調整する応力調整部を有する。
【解決手段】本発明の容量素子は、誘電体層と誘電体層を挟持して誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体を有する。また、容量素子本体の誘電体層に発生する応力を調整する応力調整部を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量素子及びそれを備える共振回路に関し、特に、使用時において容量素子内に発生する応力を調整することのできる容量素子、及び共振回路に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、高信頼性化に伴い、その電子機器に用いられる電子部品として、小型化された容量素子の開発が求められている。そして、容量素子の小型化、及び高容量化を可能とするために、誘電体層と内部電極層とが交互に積層された積層誘電体素子本体に外部電極を形成した積層セラミックコンデンサが提案されている（特許文献１）。
【０００３】
特許文献１では、製造される積層セラミックコンデンサの積層誘電体素子本体に残留応力が結果的に付与されることにより、誘電率が向上し、取得静電容量の向上を図ることが記載されている。そして、このように、積層セラミックコンデンサにおいて積層誘電体素子本体に残留応力が結果的に付与されることで誘電率の向上が図られるので、より一層の小型化が可能とされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ２００５／０５０６７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、使用する容量素子毎に静電容量のバラツキがある場合、電子機器の性能を精度よく確保できないという問題がある。このため、容量素子の使用時において、静電容量を合わせこみたいという要望がある。
また、近年、印加される制御電圧に応じて静電容量が変化する誘電体層を用いた容量素子(可変容量素子)が開発されているが、このような可変容量素子においては、小さな制御電圧に対しても、十分な可変率を確保したいという要望がある。
【０００６】
上述の点に鑑み、本発明は、静電容量の値を精度良く確保できる容量素子、及び、容量可変率を十分に確保することのできる可変容量素子を提供する。また、これらの容量素子を用いた共振回路を提供する。
【課題を解決するための手段】
【０００７】
上記課題を解決し、本発明の目的を達成するため、本発明の容量素子は、誘電体層と誘電体層を挟持して誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体を有する。また、容量素子本体の誘電体層に発生する応力を調整する応力調整部を有する。
【０００８】
本発明の容量素子では、応力調整部により容量素子本体の誘電体層に発生する応力を調整することができる。これにより、比誘電率や誘電損失などの特性を制御することができる。
【０００９】
本発明の共振回路は、共振コンデンサと、共振コンデンサに接続された共振コイルとを有して構成されている。共振コンデンサは、誘電体層と誘電体層を挟持して誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、容量素子本体の誘電体層に発生する応力を調整する応力調整部とからなる容量素子を有する。
【発明の効果】
【００１０】
本発明によれば、静電容量の値が精度良く調整された容量素子を得ることができる。また、誘電体層に外部から印加される制御電圧に応じて容量が変化する誘電体材料を用いた場合には、容量可変率の向上が図られる。そして、共振回路にこれらの容量素子を用いることにより、共振回路の性能を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る可変容量素子の概略断面構成図である。
【図２】可変容量素子に構成された可変容量素子本体の概略平面構成図である。
【図３】本発明の第１の実施形態に係る可変容量素子の等価回路図である。
【図４】可変容量素子を動作させる場合における、信号電圧電源、制御電圧電源、応力調整用電圧電源を含む回路構成図である。
【図５】本発明の第２の実施形態に係る可変容量素子の概略断面構成図である。
【図６】本発明の第３の実施形態に係る可変容量素子の概略断面構成図である。
【図７】本発明の第４の実施形態に係る可変容量素子の概略断面構成図である。
【図８】比較例に係る可変容量素子の概略断面構成図である。
【図９】Ａ，Ｂ 実施例１の可変容量素子、及び比較例の可変容量素子において制御電圧であるＤＣバイアスを印加した場合の静電容量と、静電容量変化率の変化を示した図である。
【図１０】本発明の第５の実施形態に係る可変容量素子の概略断面構成図である。
【図１１】Ａ，Ｂ 実施例２の可変容量素子において、制御電圧であるＤＣバイアスを印加した場合の静電容量と静電容量変化率の変化を示した図である。
【図１２】本発明の第６の実施形態に係る可変容量素子の概略断面構成図である。
【図１３】本発明の第７の実施形態に係る共振回路を用いた非接触ＩＣカードの受信系回路部のブロック構成図である。
【図１４】原理説明の為の可変容量素子の概略断面構成図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施形態に係る容量素子及びそれを備える電子機器の一例を、図面を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．第１の実施形態：本発明を可変容量素子に適用した場合の一例
１−１ 原理
１−２ 可変容量素子の構成
１−３ 可変容量素子の製造方法
１−４ 可変容量素子の動作
２．第２の実施形態：本発明を可変容量素子に適用した場合の一例
３．第３の実施形態：本発明を可変容量素子に適用した場合の一例
４．第４の実施形態：本発明を可変容量素子に適用した場合の一例
５．第５の実施形態：本発明を可変容量素子に適用した場合の一例
６．第６の実施形態：本発明を可変容量素子に適用した場合の一例
７．第７の実施形態：本発明の可変容量素子を備える電子機器の一例
【００１３】
〈１．第１の実施形態〉
［１−１ 原理］
まず、本発明の第１の実施形態に係る可変容量素子を説明する前に、本実施形態例の可変容量素子の理解を容易にするために、図１４を用いて本実施形態例の原理を説明する。
【００１４】
図１４に、原理説明の為の従来の可変容量素子の概略断面構成を示す。図１４に示す可変容量素子１００は、誘電体層１０３と、その誘電体層１０３を挟んで構成される少なくとも一対の電極１０１、１０２とから構成されている。また、一方の電極１０１は、一方の外部端子１０４に接続されており、他方の電極１０２は、他方の外部端子１０５に接続されている。
この可変容量素子１００では、誘電体層１０３は強誘電体材料で構成されており、外部から印加される制御電圧に応じて分極状態が変化することにより容量が変化する。
【００１５】
図１４に示す可変容量素子１００において、誘電体層１０３を構成する強誘電体材料として、従来技術および本発明においても、強誘電体材料の焼結物を用いることが多い。そして、具体的な物質として例えばチタン酸バリウムを用いる場合、誘電体層１０３に発生する電界によりその結晶状態が変化することが知られている。その変化を説明する前に、チタン酸バリウムの結晶構造について説明する。温度によっても安定な結晶構造が違うが、ここでは説明を容易にするため、以降は室温での場合のみとする。チタン酸バリウムは正方晶が安定であり、その正方晶はc軸方向に自発分極を有していることが知られている。チタン酸バリウムの焼結物は多結晶であり、自発分極が外部に現れない。この理由を次に記す。
【００１６】
チタン酸バリウムの焼結物では、自発分極のある正方晶の微小領域に接して（自発分極方向に対して平行に並ぶ側面）、自発分極の直交方向にごく薄い厚みの範囲で自発分極の無い立方晶が存在し、さらにその立方晶が介在してその立方晶に接して先の自発分極領域の方向とは逆向きの自発分極となる正方晶の別の微小領域が存在する。また、微小領域の立方晶のＣ軸方向の末端領域には、そのＣ軸に対して４５度方向にごく薄い厚みの範囲で立方晶が存在し介在して微小領域の立方晶とは互いに９０度（直交）の向きとなって、自発分極を有する立方晶の別の微小領域も存在することがある。
【００１７】
さらには、立方晶を介して自発分極領域が互いに分極を打ち消し合うように存在するいくつか正方晶の複数の微小領域から構成される集団領域となる。また先の説明のように、隣り合う集団領域においても、集団領域の主たる正方晶のＣ軸方向に対して、平行の配置および直交の配置でも存在する。
以上の理由により、チタン酸バリウムの焼結物の全体としては、分極が外部へ現われない。なお、この場合、正方晶の分極方向であるいわゆるＣ軸の格子定数は、元の立方晶のＣ軸の格子定数よりも長いことも知られている。
【００１８】
図１４に示す可変容量素子１００において、誘電体層１０３を構成する強誘電体材料として例えばチタン酸バリウムの焼結物を用いる場合、誘電体層１０３に発生する電界によりその結晶状態の変化について説明する。その変化の仕方は複数のパターンがあり、電界の強度と印加時間、および、電界の向きの反転と反転の周期（周波数）などにも依存することが知られている。
【００１９】
代表的な変化の仕方のパターンは、誘電体層にある電界が印加されたとき、その電界方向に平行（および平行に近い）な自発分極のある正方晶の微小領域と、それに近接する９０度方向の自発分極のある正方晶の微小領域とにおいて、それらの間の正方晶のごく狭い領域面（ドメイン壁）があたかも移動するよう結晶型の変化が連続するように起こり、平行（および平行に近い）自発分極のある正方晶の微小領域が、９０度方向の自発分極のある正方晶の微小領域を侵食するようになる。すなわち、分極が電界方向に多く配列することになる。この際、２つの微小領域をまとめて見ると、電界方向に対しては伸長し、電界方向に対して直交方向には収縮することになる。
【００２０】
また、電界強度が大きく、時間が長く印加される場合、電界方向に平行および平行に近い集団領域において、集団領域内部でやはり正方晶のごく狭い領域面（ドメイン壁）が移動し、逆向きの微小領域を侵食するようにして分極が電界方向に多く配列するようになる。そして、逆向きの微小領域にしてみれば、周囲から侵食されるようになり、最終的には逆向きの微小領域が消失する。もちろん、立方晶領域も消失する。この際に、その１つの集団領域をまとめて見ると、電界方向に対して直交方向は伸長も収縮も無いことになる。また、立方晶領域が消失して正方晶に変化した分だけ、電界方向に対してはやや伸長することになる。
【００２１】
また、印加された電界に対し、先の説明のような正方晶のごく狭い領域面（ドメイン壁）の移動を伴わず、全体の分極が反転することが知られている。
このようなチタン酸バリウムの結晶状態の変化、又は分極方向の変化に応じて、高誘電率が得られる。また、いわゆるドメインクランピングと呼ばれる直流バイアス電圧印加によって、重畳される交流電圧による交流電界に対して分極反転がしにくくなることになり、その直流バイアス電圧によって、静電容量を変化させる制御を行うこともできる。
このような考察を元に、本発明者等は、印加電界によるチタン酸バリウムの伸長を、促進あるいは阻害することで、チタン酸バリウムの分極状態、すなわち誘電率、さらには容量を制御できるのではないかという知見を得た。
【００２２】
図１４に示すような可変容量素子１００では、容量を制御するための専用の制御端子が構成されていないので、容量を変化させる制御電圧と、信号電圧（交流）とが同一の電極間（図１４では、電極１０１と電極１０２）に印加される。このため、誘電体層１０３には制御電圧及び信号電圧の総和が印加され、誘電体層１０３に発生する電界方向に応じて誘電体層１０３を構成するチタン酸バリウムの結晶状態が変化し、チタン酸バリウムが伸長、あるいは元に戻る収縮、さらには元よりも収縮することもある。これにより、誘電体層１０３全体が、電界方向に伸長、あるいは元に戻る収縮、さらには元よりも収縮することになる。
【００２３】
そして、このとき、誘電体層１０３に電界を生成させる一対の電極１０１，１０２間では、矢印Ａ，Ｂに示すように、静電力（クーロン力）が発生する。そして、このクーロン力により、電界（電極）が誘電体層１０３を圧縮するように働く。
【００２４】
このような考察を元に、本発明者等は、チタン酸バリウムの伸長を、クーロン力が阻害するように働いているのではないかという知見も得た。
【００２５】
制御電圧がチタン酸バリウムで構成される誘電体層１０３に印加されることにより、その電界方向に分極ドメインがそろい、容量が変化する。しかし、上述の理由により、クーロン力がチタン酸バリウムの結晶状態の転位を阻害し、分極ドメインが揃うことを阻害することにより、容量の可変率が低下するものと考えられる。
【００２６】
図１４に示す可変容量素子１００では、誘電体層１０３に印加される信号電圧（交流）がとりわけ制御電圧よりも大きい場合、制御電圧による容量可変率が低下してしまうことや、誘電損失が大きくなるという問題があった。これらの現象も、電極間に働くクーロン力により、電界（電極）が誘電体層１０３に圧縮応力をもたらすためと考えられる
【００２７】
そこで、本発明者等は、可変容量素子を構成する場合には、誘電体層に係る応力を低減あるいは増加させることのできる構成を用いることにより、容量可変率の向上や、誘電損失の低減や容量の安定化なども図られると考えた。
【００２８】
［１−２ 可変容量素子の構成］
上述の原理をふまえ、第１の実施形態に係る可変容量素子について説明する。図１は、本実施形態例の可変容量素子１の概略断面構成図である。
【００２９】
図１に示すように、本実施形態例の可変容量素子１は、誘電体層４と誘電体層４を挟持して構成された１対の電極（以下、可変容量素子電極３という）とで構成される可変容量素子本体２を有する。さらに、誘電体層４の厚み方向に可変容量素子本体２の両側に積層された応力調整部９ａ，９ｂとを有する。
【００３０】
誘電体層４は、誘電体層４を挟持する１対の可変容量素子電極３間に制御電圧が印加されることにより、誘電率が変化する誘電体材料で形成され、例えば、比誘電率が１０００を超えるような強誘電体材料で形成される。
【００３１】
誘電体層４の材料としては、具体的には、イオン分極を生じる誘電体材料を用いることができる。イオン分極を生じる強誘電体材料は、イオン結晶材料からなり、プラスのイオンとマイナスのイオンの原子が変位することで電気的に分極する強誘電体材料である。このイオン分極を生じる強誘電体材料は、一般に、所定の２つの元素をＡ及びＢとすると、化学式ＡＢＯ３（Ｏは酸素元素）で表され、ペロブスカイト構造を有する。このような強誘電体材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、チタン酸鉛（ＰｂＴｉＯ３）等があげられる。また、誘電体層の形成材料として、チタン酸鉛（ＰｂＴｉＯ３）にジルコン酸鉛（ＰｂＺｒＯ３）を混ぜ合わせたＰＺＴ（チタン酸ジルコン酸鉛）を用いてもよい。
【００３２】
また、誘電体層４の形成材料として電子分極を生じる強誘電体材料を用いてもよい。この強誘電体材料では、プラスの電荷に偏った部分と、マイナスの電荷に偏った部分とに分かれて電気双極子モーメントが生じ、分極が生じる。そのような材料として、従来、Ｆｅ２＋の電荷面と、Ｆｅ３＋の電荷面の形成により、分極を形成して強誘電体的特性を示す希土類鉄酸化物が報告されている。この系においては、希土類元素をＲＥとし、鉄族元素をＴＭとしたときに、分子式（ＲＥ）・（ＴＭ）２・Ｏ４（Ｏ：酸素元素）で表される材料が高誘電率を有することが報告されている。なお、希土類元素としては、例えば、Ｙ、Ｅｒ、Ｙｂ、Ｌｕ（特にＹと重希土類元素）が挙げられ、鉄族元素としては、例えば、Ｆｅ、Ｃｏ、Ｎｉ（特にＦｅ）が挙げられる。また、（ＲＥ）・（ＴＭ）２・Ｏ４としては、例えば、ＥｒＦｅ２Ｏ４、ＬｕＦｅ２Ｏ４、ＹＦｅ２Ｏ４が挙げられる。
【００３３】
一対の可変容量素子電極３は、平板状に形成されており、誘電体層４を挟んで対向するように形成されている。図２に、可変容量素子本体２の概略平面構成を示す。図２に示すように、それぞれの可変容量素子電極３の端部には、外部からの制御電圧、又は信号電圧（交流）が供給される端子８が形成されている。可変容量素子電極３の形成材料としては、Ｐｔ、Ｐｂ、Ｐｂ／Ａｇ、Ｎｉ、Ｎｉ合金等の金属材料を用いることができる。
【００３４】
このような構成の可変容量素子本体２では、端子８を介して対向する一対の可変容量素子電極３間に制御電圧を印加することにより、可変容量素子電極３間に挟持された誘電体層４の分極状態が変化し、可変容量素子本体２の容量が変化する。
【００３５】
応力調整部９ａ，９ｂは、応力調整用誘電体層７を挟んで交互に複数層積層される第１の応力調整用電極５ａと第２の応力調整用電極５ｂとから構成されている。そして、この応力調整部９ａ，９ｂは、可変容量素子本体２の一方の可変容量素子電極３の上層、及び他方の可変容量素子電極３の下層に積層されて形成されている。すなわち、応力調整部９ａ，９ｂは、可変容量素子本体２の誘電体層４の厚さ方向（電界が発生する方向）において、可変容量素子本体２を挟持するように形成されている。また、図１では、応力調整用誘電体層７の厚さ（応力調整用電極５ａと５ｂとの間隔）および誘電体層４の厚さは同一に図示されているが、それぞれ異なっていてもよい。加えて、複数が図１で示される複数の応力調整用誘電体層７の厚さ（応力調整用電極５ａと５ｂとの間隔）も、それぞれ異なっていてもよい。
【００３６】
応力調整部９ａを構成する応力調整用誘電体層７の形成材料は、可変容量素子本体２を構成する誘電体層４の形成材料と同様の材料を用いることができる。その他、可変容量素子本体２の誘電体層４よりも、硬い材料や、印加される応力調整用電圧（電界）に対する圧縮率の高い材料を用いることができる。このような物質は、可変容量素子本体２を構成する誘電体層４の形成材料の具体例から選んでも良く、ふつうの誘電材料から選んでもよい。ふつうの誘電材料としては、紙、ポリエチレンテレフタレート、ポリプロピレン、ポリフェニレンサルファイド、ポリスチレン、ＴｉＯ２、ＭｇＴｉＯ２、ＳｒＭｇＴｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、等が挙げられる。
【００３７】
第１の応力調整用電極５ａ、及び第２の応力調整用電極５ｂは、可変容量素子本体２を構成する可変容量素子電極３と同様に平板状に形成されており、可変容量素子電極３と平行関係をほぼ保持しながら、応力調整用誘電体層７を介して交互に積層されている。図１の例は、可変容量素子本体２の一方の可変容量素子電極３の上層に積層される応力調整部９ａでは、第１の応力調整用電極５ａ及び第２の応力調整用電極５ｂがそれぞれ、３層ずつ積層された例とされている。また、可変容量素子本体２の他方の可変容量素子電極３の下層に積層される応力調整部９ｂでは、第１の応力調整用電極５ａ及び第２の応力調整用電極５ｂがそれぞれ２層ずつ積層された例とされている。
【００３８】
このように、本実施形態例では上層の応力調整部９ａと下層の応力調整部９ｂではその電極構成が異なるが、同じ構成としてもよい。また、図１では応力調整用電極５ａ、５ｂの厚さおよび可変容量素子電極３の厚さは同一に図示されているが、それぞれ異なっていてもよい。加えて、応力調整用電極５ａの厚さと応力調整用電極５ｂの厚さとも異なっていてもよい。また加えて、応力調整部９ａに設ける応力調整用電極５ａ，５ｂの厚さと応力調整部９ｂに設ける応力調整用電極５ａ，５ｂの厚さも異なっていてもよい。さらには、応力調整用電極５ａ，５ｂの面積もそれぞれ異なっていてもよい。また、応力調整部９ａ、９ｂは必ずしも両方とも形成されなくてもよい。すなわち、少なくともどちらか一方だけ形成されていればよく、以降に説明する実施形態でも同様である。また、応力調整用電極の層数は、可変容量素子本体の電極の層数に対し、１／５から４００倍、好ましくは１から２００倍、さらに好ましくは２倍から１００倍であり、以降に説明する実施形態でも同様である。また、応力調整用電極の層数は、可変容量素子本体の電極の層数に対し、１／５から１０００倍、好ましくは１から１０００倍、さらに好ましくは２倍から１０００倍であり、以降に説明する実施形態でも同様である。
【００３９】
第１及び第２の応力調整用電極５ａ，５ｂの形成材料としては、可変容量素子本体２を構成する電極と同様、Ｐｔ、Ｐｂ、Ｐｂ／Ａｇ、Ｎｉ、Ｎｉ合金等の金属材料を用いることができる。
【００４０】
そして、第１の応力調整用電極５ａは、その端部において、可変容量素子本体２及び応力調整部９ａ，９ｂからなる積層体の一方の側面に形成された外部端子６ａに接続されている。また、第２の応力調整用電極５ｂは、その端部において、可変容量素子本体２及び応力調整部９ａ，９ｂからなる積層体の他方の側面に形成された外部端子６ｂに接続されている。
【００４１】
［１−３ 可変容量素子の製造方法］
以上の構成を有する可変容量素子１の製造方法の一例を説明する。まず、所望の誘電体材料からなる誘電体シートを用意する。誘電体シートは、可変容量素子本体２においては、誘電体層４を構成するものであり、応力調整部９ａ，９ｂでは、応力調整用誘電体層７を構成するものである。これらの誘電体シートは、ペースト状にした誘電体材料を、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルム上に所望の厚さに形成することによって形成することができる。また、可変容量素子本体２を構成する可変容量素子電極３、第１の応力調整用電極５ａ、及び第２の応力調整用電極５ｂの形成領域に対応する領域が開口されたマスクを用意する。
【００４２】
次に、Ｐｔ、Ｐｂ、Ｐｂ／Ａｇ、Ｎｉ、Ｎｉ合金等の金属粉末をペースト状にした導電ペーストを調整し、その導電ペーストを、前段で用意したそれぞれのマスクを介して誘電体シート上に塗布（シルク印刷等）する。これにより、誘電体シートの一方の表面に、可変容量素子電極３、第１の応力調整用電極５ａ、又は第２の応力調整用電極５ｂがそれぞれ形成される。
【００４３】
そして、可変容量素子電極３、第１の応力調整用電極５ａ、又は第２の応力調整用電極５ｂが形成されたそれぞれの誘電体シートを、各電極が印刷された面の向きを揃えて、所望の順番に積層する。さらに、この積層体の上下に電極が印刷されていない誘電体シートを積層させて、圧着する。
【００４４】
そして、圧着した部材を還元性の雰囲気中で高温焼成して、誘電体シートと導電ペーストで形成された各電極とを一体化する。本実施形態例では、このようにして可変容量素子１を形成する。
【００４５】
このように、本実施形態例での可変容量素子１の製造方法では、応力調整部９ａ，９ｂも可変容量素子本体２と同様の方法で形成することができるので、誘電体層と電極とを交互に積層させた、従来からある積層型の容量素子の製造工程を応用することができる。また、応力調整部９ａ，９ｂの応力調整用誘電体層７と、可変容量素子本体２の誘電体層４の形成材料は、同じものを用いても異なるものを用いてもよい。同じ形成材料を用いる場合は、製造が容易になる。なお、誘電体層７において、可変容量素子本体２の近傍の誘電体層には弾性率が低く圧縮変形が容易な物質を用いるのが良い。
【００４６】
［１−４ 可変容量素子の動作］
図３に、本実施形態例の可変容量素子１の等価回路図を示す。図３では、可変容量素子本体２の誘電体層４の容量をＣｖａｃで示している。また、可変容量素子本体２の上層に形成される応力調整部９ａ内の電極間で形成される容量をまとめてＣ１で示し、可変容量素子本体２の下層に形成される応力調整部９ｂ内の電極間で形成される容量をまとめてＣ２で示している。
【００４７】
図３に示すように、応力調整部９ａ，９ｂでは、第１の応力調整用電極５ａを外部端子６ａを介して、応力調整電圧の入力端子に接続する。また、第２の応力調整用電極５ｂを外部端子６ｂを介して、応力調整電圧の出力端子に接続する。
【００４８】
また、可変容量素子本体２では、一方の可変容量素子電極３を、端子を介して制御電圧の入力端子に接続するとともに、他方の可変容量素子電極３を、端子を介して制御電圧の出力端子に接続する。また、本実施形態例では、可変容量素子電極３に接続される端子は、交流信号の入出力端子にもそれぞれ接続されている。すなわち、本実施形態例において、可変容量素子本体２では、可変容量素子電極３間に、制御電圧が印加されると共に、信号電圧が印加される構成とされている。
【００４９】
このような構成の可変容量素子１において、第１の応力調整用電極５ａ、及び第２の応力調整用電極５ｂ間に、応力調整用電圧を印加する。そうすると、第１の応力調整用電極５ａには、図１の矢印ｓで示すように、クーロン力が発生する。そうすると、それぞれの応力調整部９ａ，９ｂにおいて最外電極以外の第１、及び第２の応力調整用電極５ａ，５ｂでは、矢印ａと矢印ｂで示すように電極の表面側と裏面側において、それぞれ反対側の方向に向かうクーロン力が発生する。そのため、最外電極以外の第１及び第２の応力調整用電極５ａ，５ｂに対しては、クーロン力が打ち消されるため、それらの第１の応力調整用電極５ａ及び第２の応力調整用電極５ｂに挟まれた領域の応力調整用誘電体層７は、クーロン力に起因する圧縮応力を受けない（打ち消された力は図示せず）。そうすると、本実施形態例では、可変容量素子本体２は、上下に形成された応力調整部９ａ，９ｂに挟まれた領域に形成されているので、クーロン力に起因する圧縮応力を受けにくい領域に誘電体層４を有することになる。むしろ、応力調整用誘電体層７には引張応力をかけることとなる。
【００５０】
このような状態で、可変容量素子本体２の可変容量素子電極３間に、制御電圧を印加した場合、誘電体層４の厚み方向に電界が発生し、その電界によって、誘電体層４の分極状態が変化されることにより、誘電体層４の誘電率が変化される。そして、この場合、誘電体層４が形成される位置は、上述したように、圧縮応力を受けにくく、むしろ、引張応力を受ける領域とされている。このため、誘電体層４に発生される電界によるクーロン力による図示してない圧縮応力を低減する、もしくは引張応力をかけることができる。
【００５１】
これにより、制御電圧に応じた誘電体層４における分極状態の変化が容易となり、誘電体層４の容量可変率を向上させることができる。すなわち、誘電体層４において結晶構造の転位が従来のものと比べ容易になる。このため、誘電体層４における誘電体材料の結晶構造の転位の際の損失（誘電損失）も従来のものと比べ小さくなる。また、誘電体層４の容量可変率を向上させることができ、低い制御電圧に対する誘電体層４の容量可変率の向上にも効果を奏する。また、応力調整部に印加する電圧も制御することで間接的に誘電体層４の容量を制御することもでき、誘電体層４の容量可変率のさらなる向上にもつながる。
【００５２】
また、応力調整部９ａ，９ｂにおける応力調整用誘電体層７の形成材料として、可変容量素子本体２を構成する誘電体層４の形成材料よりも印加される電圧に対する圧縮率が高い材料を用いれば、誘電体層４に対してより強い引張応力あるいは圧縮応力を発生させることができる。このようにして引張応力が誘電体層４にかかる場合には電界方向の伸長がし易くなるため、より小さい制御電圧において容量を可変させることが可能となる。したがって、小さい制御電圧に対する容量可変率の高い可変容量素子を得ることができる。
【００５３】
次に、図４に、本実施形態例の可変容量素子１を動作させる場合における、信号電圧電源、制御電圧電源、応力調整用電圧電源を含む回路構成を示す。図４において、図３に対応する部分には、同一符号を付し、重複説明を省略する。
【００５４】
図４に示すように、可変容量素子本体２の一方の可変容量素子電極３に接続される端子を、バイアス除去用コンデンサ１０を介して、交流信号電源１５の一方の入出力端子に接続すると共に、電流制限抵抗１２を介して制御電圧電源１４の入力端子に接続する。また、可変容量素子本体２の他方の可変容量素子電極３に接続される端子を、バイアス除去用コンデンサ１１を介して、交流信号電源１５の他方の入出力端子に接続すると共に、電流制限抵抗１３を介して制御電圧電源１４の出力端子に接続する。さらに、応力調整部９ａ，９ｂの第１の応力調整用電極５ａに接続された端子６ａを、電流制限抵抗１６を介して応力調整用電圧電源１８の入力端子に接続する。また、応力調整部９ａ，９ｂの第２の応力調整用電極５ｂに接続された端子６ｂを、電流制限抵抗１７を介して応力調整用電圧電源１８の出力端子に接続する。
【００５５】
図４に示す回路構成では、信号電流(交流信号)は、バイアス除去用コンデンサ１０，１１及び可変容量素子本体２を流れ、制御電流（直流バイアス電流）は、電流制限抵抗１２，１３を介して可変容量素子本体２のみを流れる。この際、制御電圧を変化させることにより、可変容量素子本体２の容量が変化し、その結果、信号電流も変化する。
【００５６】
また、本実施形態例では、応力調整用電圧ＤＣ２は、電流制限抵抗１６，１７を介して応力調整部９ａ，９ｂに構成された容量Ｃ１、及びＣ２のコンデンサを流れる。そして、この応力調整部９ａ，９ｂに応力調整用電圧ＤＣ２が印加されることにより、前述した原理により、可変容量素子本体２を構成する誘電体層４にかかる応力が調整される。
【００５７】
図４に示す例では、制御電圧電源１４と、応力調整用電圧電源１８を別に設ける例としたが、共通に構成する例としてもよい。また、制御電圧ＤＣ１よりも応力調整用電圧ＤＣ２を大きく設定することで、可変容量素子本体２の誘電体層４に、引張応力を発生させることができる。誘電体層４に引張応力が生じる場合には、誘電体層４においてより分極が生じやすくなるため、制御電圧ＤＣ１の変化幅を抑えつつ、可変容量素子本体２の容量Ｃｖａｃの可変率を向上させることができる。
【００５８】
また、可変容量素子本体２の誘電体層４へ印加される電界強度Ｅは、制御電圧をＤＣ１、信号電圧をＡＣ、誘電体層の膜厚をｄとすると、Ｅ＝（ＤＣ１＋ＡＣ）／ｄで表される。このとき、電界強度Ｅよりも応力調整用電圧ＤＣ２をより大きくすることで、交流電圧による電界強度の影響をより少なくすることができる。
【００５９】
本実施形態例では、可変容量素子本体２は、１層の誘電体層４を有して構成された例であったが、誘電体層４と可変容量素子電極３とを複数層交互に積層させた積層型の可変容量素子本体を構成する例としてもよい。この場合も、圧縮応力のかからない領域に複数層の誘電体層を形成することにより、上述と同様の効果を得ることができる。
【００６０】
〈２．第２の実施形態：可変容量素子〉
次に、本発明の第２の実施形態に係る可変容量素子について説明する。図５は、本実施形態例の可変容量素子２１の概略断面構成である。図５において、図１に対応する部分には同一符号を付し、重複説明を省略する。
【００６１】
本実施形態例の可変容量素子２１では、可変容量素子本体２の上層及び下層に形成される応力調整部２０ａ，２０ｂにおいて、積層される第１の応力調整用電極１９ａ及び第２の応力調整用電極１９ｂの構成が、第１の実施形態と異なる例である。
【００６２】
本実施形態例の可変容量素子２１では、図５に示すように、応力調整部２０ａ，２０ｂの第１の応力調整用電極１９ａ及び第２の応力調整用電極１９ｂが、可変容量素子本体２が形成された領域の外周部に形成されている。また、可変容量素子本体２を構成する一対の可変容量素子電極３は、上下に形成される応力調整部２０ａ，２０ｂを構成する応力調整用電極（図５では、第１の応力調整用電極１９ａ）と同層に形成されている。
【００６３】
本実施形態例の可変容量素子２１も、第１の実施形態と同様の製造方法を用いて形成することができる。この場合、各電極のパターニングを変えるのみでよい。
【００６４】
このような構成においても、応力調整部２０ａ，２０ｂでは、最外に形成される電極以外の第１及び第２の応力調整用電極１９ａ，１９ｂと、可変容量素子本体２と同層に形成された第１の応力調整用電極１９ａ以外に発生するクーロン力が打ち消しあう。このため、図５の矢印ｓで示すクーロン力のみ残る。このため、可変容量素子本体２の誘電体層４が形成される領域は、圧縮応力をほとんど受けない領域となるため、第１の実施形態と同様の効果を得ることができる。
【００６５】
また、本実施形態例では、応力調整部２０ａ，２０ｂにおける第１及び第２の応力調整用電極１９ａ，１９ｂは、可変容量素子本体２の外周部に形成する構成が採られているが、可変容量素子本体２が形成されない領域であればよい。可変容量素子本体２の可変容量素子電極３の小型化や誘電体層４の薄膜化等によりデッドスペースができるが、本実施形態例ではこれらのデッドスペースを有効に用いることができる。
【００６６】
〈３．第３の実施形態：可変容量素子〉
図６に、本発明の第３の実施形態に係る可変容量素子の概略断面構成を示す。図６において、図１に対応する部分には同一符号を付し、重複説明を省略する。
【００６７】
本実施形態例の可変容量素子３１では、図６に示すように、可変容量素子本体２を構成する一方の可変容量素子電極３上層に構成される応力調整部３０ａは、第１の応力調整用電極２９ａのみが応力調整用誘電体層７を介して積層されている。また、可変容量素子本体２を構成する他方の可変容量素子電極３下層に構成される応力調整部３０ｂでは、第２の応力調整用電極２９ｂのみが応力調整用誘電体層７を介して積層されている。
【００６８】
そして、第１の応力調整用電極２９ａ、及び第２の応力調整用電極２９ｂは、外部端子６ａ，６ｂにそれぞれ接続されている。本実施形態例の可変容量素子３１も、第１の実施形態の可変容量素子１と同様の製造方法を用いて形成することができる。
【００６９】
本実施形態例では、外部端子６ａ，６ｂには前記のような応力調整用電圧を印加してもよいし、印加しなくても良い。応力調整部３０ａ，３０ｂにおいて、それぞれ同一極性の電極が積層される構成とされているので、応力調整部３０ａ，３０ｂにおける電極間ではコンデンサは形成されず、また、電極間のクーロン力も発生しない。しかしながら、この場合も、可変容量素子本体２は、その上下に形成された応力調整部３０ａ，３０ｂに支持された構造とされているので、誘電体層４は物理的に変形しにくくなる。このため、誘電体層４にかかる圧縮応力を低減することができる。これにより、第１の実施形態の可変容量素子１と同様に、容量可変率の向上が図られる。
【００７０】
このように、本実施形態例では、応力調整部３０ａ，３０ｂにより、可変容量素子本体２を物理的に支持することにより、可変容量素子３１の可変容量領域となる誘電体層４に係る圧縮応力を緩和する効果が得られる。応力調整部３０ａ，３０ｂによって可変容量素子本体２を物理的に支持するためには、応力調整部３０ａ，３０ｂに形成される第１の応力調整用電極２９ａや第２の応力調整用電極２９ｂの本数を増やすことが好ましい。
【００７１】
ところで、図６においては、第１の応力調整用電極２９ａ及び第２の応力調整用電極２９ｂには、外部端子６ａ，６ｂを介して所望の電圧を印加することのできる構成とされている。しかしながら、本実施形態例では、第１の応力調整用電極２９ａ、第２の応力調整用電極２９ｂ間では容量が形成されないため、可変容量素子本体の端子と別の端子である外部端子に接続されなくてもよく、電気的にフローティングにしてもよい。すなわち、第１の応力調整用電極２９ａ及び第２の応力調整用電極２９ｂに電圧が印加されない構造としても、各電極が、応力調
整用誘電体層７内において梁の役割を果たすため、可変容量素子本体２の誘電体層４に係る圧縮応力を低減することができる。
【００７２】
ところで、上述した第１から第３の実施形態に係る可変容量素子では、可変容量素子本体の誘電体層に発生するクーロン力を応力調整部で制御することにより、容量可変率の向上が図られていた。
ここで、可変容量素子本体の誘電体層の内部の応力に関して改めて整理すると、第１から第３の実施形態で考えた２つの応力に加え、製造時において内部に発生する残留応力もあげられる。すなわち、可変容量素子本体の誘電体層の内部応力は、電極に印加される電圧に起因したクーロン力による応力とチタン酸バリウムを代表する誘電体焼結物の誘電体層の伸縮による応力（いわゆる圧電性）と、製造時に生じる残留応力との３つから成ると考えられる。
【００７３】
本発明の基本思想は、可変容量素子本体とは別途に応力調整部を構成することで、可変容量素子本体の内部応力へ影響を与え、可変容量素子本体の目的とする電気的特性を向上させることである。よって、応力調整部が、可変容量素子本体のそれら３つのうち少なくとも１つの応力を変化させればよい。
【００７４】
上述した第１から第３の実施形態に係る可変容量素子本体では、応力調整部によってもたらされるクーロン力による応力で可変容量素子本体の内部応力を調整や制御あるいは軽減することについての実施形態であった。見方を変えれば、応力調整部の内部応力を変化させることが、可変容量素子本体への応力の変化となり、可変容量素子本体の内部応力が変化を受けたと見ることができる。これらでは、製造時において内部に発生する残留応力はありきであった。
【００７５】
さて、残留応力にも着目すると、可変容量素子において、製造時における残留応力の絶対値を大きくすることのできる応力調整部を構成することで、容量値や可変容量率を大きくすることができる。したがって、本発明の可変容量素子における応力調整部は、製造時に発生する内部応力の絶対値をより増やす構成とすることができればよく、応力調整部を構成する応力調整用電極を制御する外部端子を必ずしも構成しなくてもよい。
【００７６】
第１及び第２の実施形態では、可変容量素子本体を挟んで積層される応力調整用電極は、可変容量素子電極に接続される端子とは異なる外部端子に接続され、可変容量素子本体とは別に制御される構成とされていた。すなわち、可変容量素子を構成する応力調整部と可変容量素子本体とは、電気的に分離した構造とされていた。また、応力調整部において容量が必ずしも形成される必要がない。
【００７７】
以下に、応力調整部を構成する応力調整用電極を制御する外部端子を構成しない例について詳述する。
【００７８】
〈４．第４の実施形態：可変容量素子〉
図７に、本発明の第４の実施形態に係る可変容量素子の概略断面構成を示す。
本実施形態例の可変容量素子４１は、可変容量素子本体４０と、可変容量素子本体４０を挟んで構成される２つの応力調整部４７ａ，４７ｂとから構成される。
【００７９】
可変容量素子本体４０は、誘電体層４５を挟んで交互に複数層積層される第１の可変容量素子電極４４ａと第２の可変容量素子電極４４ｂとから構成されている。誘電体層４５は、第１の実施形態の誘電体層と同様の材料を用いることができる。
【００８０】
第１及び第２の可変容量素子電極４４ａ，４４ｂは、平板状に形成されており、その構成材料は、第１の実施形態の可変容量素子電極３と同様の材料を用いることができる。そして、第１の可変容量素子電極４４ａは、第１の端子４２に接続され、第２の可変容量素子電極４４ｂは、第２の端子４３に接続されている。第１の端子４２及び第２の端子４３は、可変容量素子本体４０及び応力調整部４７ａ，４７ｂからなる積層体の、積層方向に水平な面である一方の側面と、その一方の側面に対向する他方の側面に設けられている。このため、第１の可変容量素子電極４４ａは、積層体の積層方向に水平な面である一方の側面に露出するように積層され、第２の可変容量素子電極４４ｂは、その一方の側面に対向する他方の側面に露出するように積層される。
【００８１】
この第１の端子４２及び第２の端子４３間には、外部からの制御電圧、又は信号電圧が供給される。これにより、可変容量素子本体４０の容量Ｃが可変され、また所望の容量値において、可変容量素子４１が用いられる。
また、図７では、積層される複数の第１及び第２の可変容量素子電極４４ａ，４４ｂのうち５層のみを図示したが、これに限られるものではなく、所望の層数だけ積層することができる。
【００８２】
応力調整部４７ａ，４７ｂは、応力調整用誘電体層４８を挟んで複数層積層される応力調整用電極４６で構成され、可変容量素子本体４０の上層及び下層に積層されている。すなわち、応力調整部４７ａ，４７ｂは、可変容量素子本体４０の誘電体層４５の厚さ方向（電界が発生する方向）に積層され、可変容量素子本体４０を挟持するように構成されている。
【００８３】
応力調整用電極４６は、第１及び第２の可変容量素子電極４４ａ，４４ｂと同様の形状とされ、また、同様の形成材料で構成されている。そして、応力調整部４７ａ，４７ｂのそれぞれの応力調整用電極４６は、全て、第１の端子４２に接続されている。このため、全ての応力調整用電極４６は、第１の可変容量素子電極４４ａと同様に、可変容量素子本体４０と応力調整部４７ａ，４７ｂからなる積層体の一方の側面に露出するように形成されている。
【００８４】
応力調整部４７ａ、４７ｂ内の応力調整用電極４６を同じ端子（この場合第１の端子４２）に接続することで、応力調整用電極４６間では容量が形成されない。また、応力調整用電電極４６は、可変容量素子本体４０のうち、応力調整部４７ａ，４７ｂに隣接する可変容量素子電極（この場合、第１の可変容量素子電極４４ａ）が接続される端子と同じ第１の端子４２に接続されるため、応力調整部４７ａ，４７ｂと可変容量素子本体４０との間にも容量は形成されない。図７では、各応力調整部４７ａ，４７ｂにおいて、積層される複数の応力調整用電極４６のうち４層のみを図示したが、これに限られるものではなく、所望の層数だけ積層することができる。
【００８５】
ところで、本実施形態例の可変容量素子４１では、応力調整部４７ａ，４７ｂによってもたらされる製造時の残留応力によって、可変容量素子本体４０の容量値、及び容量可変率の増加を図るものである。また、残留応力は、電極材料と誘電体層の材料の焼成時の収縮率の違いによって発生するためそれら材料の収縮率の違いを大きくすればするほど、また、応力調整部４７ａ，４７ｂにおいては、応力調整用電極４６の積層数は多ければ多いほど、残留応力を大きくすることができる。しかしながら、電極材料と誘電体層の材料の収縮率の違いが大きすぎると、また応力調整用電極４６の層数が多すぎると、内部ひずみが溜まるため、焼成時に亀裂が入る等の問題がある。したがって、電極材料と誘電体層の材料の収縮率の違いや応力調整用電極４６の積層数は、その残留応力が可変容量素子本体４０の容量値に与える効果と、製造信頼性との兼ね合いにより決定する。なお、電極材料と誘電体層の材料の収縮率の違いを大きくする方法の１つは、応力調整用電極の材料をより収縮するものにすることである。従来の容量素子では、前記のようなＮｉ等の金属材料は誘電体層の材料よりも非常に収縮しやすいので、誘電体層と電極との収縮率を近付けるために、Ｎｉ等の金属材料に誘電体層の材料を添加した電極用材料を用いて容量となる電極を形成することが多い。応力調整用電極には、Ｎｉ等の金属材料へ誘電体層の材料の添加量を少なくした電極用材料を用いることで、それらの収縮率の違いを大きくすることができる。
【００８６】
応力調整用誘電体層４８は、可変容量素子本体４０を構成する誘電体層４５の形成材料と同様の材料を用いることができる他、第１の実施形態と同様の材料を用いることができる。この応力調整用誘電体層４８の厚さ（応力調整用電極４６間の厚さ）は可変容量素子本体４０の電極間の誘電体層４５と同一でもよく、異なっていてもよい。また、各応力調整用誘電体層４８のそれぞれの厚さも、同一でもよく、異なっていてもよい。
【００８７】
本実施形態例の可変容量素子４１は、第１の実施形態と同様の製造方法で製造することができる。そして、第１の可変容量素子電極４４ａ、第２の可変容量素子電極４４ｂ、及び応力調整用電極４６は全て同じ形状とされるため、同じマスクを用いて形成することができ、工程が容易である。
以下に、本実施形態例をより具体的に構成した実施例１と、応力調整部４７ａ，４７ｂを構成しない比較例を示し、本実施形態例における応力調整部４７ａ，４７ｂの効果について説明する。
【００８８】
［実施例１］
実施例１では、誘電体層４５、及び応力調整用誘電体層４８の材料としてチタン酸バリウムが主成分で少なくとも１種の副成分を含むものを用い、誘電体層４５及び応力調整用誘電体層４８の１層の厚さを、１１μｍとした。少なくとも１種の副成分とは、Ｖ、Ｄｙ、Ｍｇ、Ｚｎ、Ｃａ、Ｍｎ、Ｂ、Ｚｒ、Ｍｏ、又はＳｒの元素から成るものである。
【００８９】
また、実施例１では、第１の可変容量素子電極４４ａ、第２の可変容量素子電極４４ｂ及び応力調整用電極４６の材料としてニッケルを用い、その厚みを２μｍとした。また、第１及び第２の可変容量素子電極４４ａ，４４ｂの積層数を１１層とし、各応力調整部４７ａ、４７ｂにおいては、応力調整用電極４６の積層数を４５層とした。
そして以上の構成により、電極の積層方向の厚みｔが１．６ｍｍ、第１の端子４２から第２の端子４３の長さＬが３．２ｍｍ、積層方向及び第１の端子４２と第２の端子４３とを結ぶ線に垂直な方向の幅Ｗが１．６ｍｍの大きさの可変容量素子４１を形成した。
【００９０】
［比較例］
次に、比較例の可変容量素子について説明する。
【００９１】
図８に、比較例における可変容量素子２００の概略断面構成を示す。比較例の可変容量素子２００では、応力調整部が構成されていない以外は、本実施形態と同様の構成とされている。したがって、図８において、図７に対応する部分には同一符号を付し、重複説明を省略する。
【００９２】
比較例の可変容量素子２００では、誘電体層４５の材料として実施例１と同じものを用い、１層の厚さを１１μｍとし、また、第１の可変容量素子電極４４ａ及び第２の可変容量素子電極４４ｂの材料としてニッケルを用い、その厚みを２μｍ、とした。また、第１及び第２の可変容量素子電極４４ａ，４４ｂの積層数を１１層とした。比較例では、可変容量素子本体４０の上層及び下層に応力調整部が形成されないが、その代わり、誘電体層４５を実施例１の応力調整部４７ａ，４７ｂの厚み分だけ積層することにより、外形を実施例１と同じとした。すなわち、比較例においても、電極の積層方向の厚みｔが１．６ｍｍ、第１の端子４２から第２の端子４３の長さＬが３．２ｍｍ、積層方向及び第１の端子４２と第２の端子４３とを結ぶ線に垂直な方向の幅Ｗが１．６ｍｍの大きさの可変容量素子２００を形成した。
【００９３】
［測定結果］
図９Ａ，Ｂに、第４の実施形態に係る実施例１の可変容量素子４１、及び比較例の可変容量素子２００において、第１の端子４２及び第２の端子４３間に、制御電圧であるＤＣバイアスを印加した場合の静電容量の変化、及び静電容量変化率を示す。図９Ａでは、横軸にＤＣバイアス電圧（Ｖ）を示し、縦軸が静電容量（Ｆ）を示す。また、図９Ｂでは、横軸にＤＣバイアス電圧（Ｖ）を示し、縦軸に静電容量変化率(％)を示す。この測定は、インピーダンスアナライザ（アジレント・テクノロジー社製Ａｇｉｌｅｎｔ ４２９４Ａ）を用いて行った。測定条件は、周波数を１ｋＨｚ、印加ＡＣ電圧を５００ｍＶｒｍｓとし、印加ＤＣバイアス電圧を１分毎に０Ｖから４０Ｖまで掃引して測定を行った。図９Ａ，Ｂは、３回目の掃引データである。
【００９４】
図９Ａに示すように、ＤＣバイアス電圧が０Ｖのときの静電容量の値を見ると、実施例１の可変容量素子４１では、７７．６ｎＦであるのに対し、比較例の可変容量素子２００の静電容量は、６７．８ｎＦであることがわかる。また、図９Ｂに示すように、ＤＣバイアス電圧０Ｖの静電容量の半分になる（静電容量変化率が−５０％となる）ＤＣバイアス電圧を見ると、実施例１の可変容量素子４１では、２９．８Ｖであるのに対し、比較例の可変容量素子２００では、３２．２Ｖであることがわかる。
【００９５】
実施例１と比較例では、可変容量素子本体４０に関しては同一構成であるため、以上の測定結果から、応力調整部４７ａ，４７ｂの効果により静電容量が大きくなり、また、誘電体層４５の比誘電率が高くなることが示された。
【００９６】
そして、実施例１の可変容量素子４１では、比較例の可変容量素子２００に比べ、小さなＤＣバイアス電圧で静電容量を減少させることができ、可変容量素子としての特性が優れていることがわかる。また、比較例に示した従来の積層セラミックコンデンサでも、可変容量素子の特性を有するが、実施例１のように、応力調整部４７ａ，４７ｂを設けることにより、可変特性を向上させることができることがわかる。
【００９７】
次に、第４の実施形態に係る実施例１の可変容量素子４１、及び比較例の可変容量素子２００において、電極の積層方向と、電極の長さ方向に発生する応力（残留応力）の測定を行った。この応力測定では、可変容量素子４１、および可変容量素子２００のそれぞれを、電極の幅方向の中心において電極の長さ方向の側面が露出するように切断、研磨し、その後、その切断面をさらにイオンミリングによって平滑化することにより測定試料を作製した。そして、それらの切断面の中央を応力測定領域とした。
【００９８】
また、この応力測定では以下の測定装置を用いた。
ＸＲＤ装置：Bruker AXS製D8 DISCOVER μHR/TXS
Ｘ線波長：ＣｕＫα（Ｋα１（１．５４０Å）、Ｋα２の混在）
光源サイズ：０．１×１ｍｍ２（ポイントフォーカス）
出力：４５ｋＶ、２０ｍＡ
検出器：二次元検出器Ｈｉ−ｓｔａｒ
【００９９】
そして、可変容量素子４１、及び可変容量素子２００の測定試料のそれぞれの応力測定領域に、Ｘ線を照射することで応力解析用の二次元ＸＲＤデータを得、このデータに基づいて応力を解析した。応力解析においては、チタン酸バリウムの（４２０）回折線（いわゆる２θが１１８°）を用い、ピーク位置は、回折ピーク形状分析に用いられるPearson VII関数で算出した。
【０１００】
測定試料において、電極の積層方向における応力解析用の二次元ＸＲＤデータは、Ｘ線の照射方向に対し、電極の積層方向が平行となるように測定試料を配置することで得た。また、電極の長さ方向における応力解析用の二次元ＸＲＤデータは、Ｘ線の照射方向に対し、電極の長さ方向が平行となるように測定試料を配置することで得た。
【０１０１】
これらの応力測定において、実施例１の可変容量素子４１では、電極の積層方向における応力が４８ＭＰａで、電極の長さ方向における応力が−８９ＭＰａであることがわかった。また、比較例の可変容量素子２００では、電極の積層方向における応力が−２７ＭＰａで、電極の長さ方向における応力が−８７ＭＰａであることがわかった。ここで、応力の正符号は引張応力（誘電体層を引張する方向に働く応力）を示し、負符号は圧縮応力（誘電体層を圧縮する方向に働く応力）を示す。
【０１０２】
電極の積層方向の残留応力については、比較例における可変容量素子２００では−２７ＭＰａ（圧縮応力）であるのに対し、実施例１の可変容量素子４１では４８ＭＰａ（引張応力）であった。これにより、応力調整部を設けることで、応力が７５ＭＰａ増大できる（引張応力を増大できる）ことがわかった。そして、応力調整部を設けることで、電極の積層方向の残留応力を制御できることが示された。
【０１０３】
電極の長さ方向の残留応力については、比較例における可変容量素子２００では−８２ＭＰａ（圧縮応力）であるのに対し、実施例１の可変容量素子４１では−８９ＭＰａ（圧縮応力）であった。これにより、応力調整部を設けることで、応力が７ＭＰａ減少できる（圧縮応力を増大できる）ことがわかった。そして、応力調整部を設けることで、電極の長さ方向の残留応力を制御できることが示された。
以上のように、応力調整部を設けることで、静電容量部の応力を制御でき、電気特性を向上させることができることがわかった。
【０１０４】
〈５．第５の実施形態：可変容量素子〉
次に、本発明の第５の実施形態に係る可変容量素子について説明する。図１０は、本実施形態例の可変容量素子５１の概略断面構成である。図１０において、図７に対応する部分には同一符号を付し重複説明を省略する。
【０１０５】
本実施形態例の可変容量素子５１における応力調整部５７ａ，５７ｂは、応力調整用誘電体層５８を挟んで交互に複数層積層される第１の応力調整用電極５６ａ及び第２の応力調整用電極５６ｂで構成され、可変容量素子本体４０の上層及び下層に積層されている。すなわち、第１の応力調整用電極５６ａ及び第２の応力調整用電極５６ｂは、可変容量素子本体４０の誘電体層４５の厚さ方向（電界が発生する方向）に積層され、可変容量素子本体４０を挟持するように構成されている。
【０１０６】
第１及び第２の応力調整用電極５６ａ，５６ｂは、第１及び第２の可変容量素子電極４４ａ，４４ｂと同様の形状とされ、また、同様の形成材料で構成されている。そして、第１の応力調整用電極５６ａは、可変容量素子本体４０と応力調整部５７ａ，５７ｂとからなる積層体の積層方向に水平な一方の側面に露出するように形成され、第１の端子４２に接続されている。一方、第２の応力調整用電極５６ｂは、可変容量素子本体４０と応力調整部５７ａ，５７ｂとからなる積層体の積層方向に水平な他方の側面に露出するように形成されている。そして、この場合、第２の端子５３は、可変容量素子本体４０を構成する第２の可変容量素子電極４４ｂにのみ接続される範囲に形成されている。すなわち、本実施形態例では、第２の応力調整用電極５６ｂは、電気的にフローティングとされている。第２の端子５３は、従来と同様にして、積層体の側面に形成した後、第２の応力調整用電極５６ｂに接続された部分をマスキングによって除去し、第２の可変容量素子電極４４ｂのみに接続されるよう加工することによって形成することができる。
【０１０７】
応力調整部５７ａ，５７ｂでは、第２の応力調整用電極５６ｂに電圧が印加されることがないため、第１の応力調整用電極５６ａ及び第２の応力調整用電極５６ｂ間で容量が形成されない。また、可変容量素子本体４０の最上層と最下層には、第１の端子４２に接続される第１の可変容量素子電極４４ａが配置されるので、可変容量素子本体４０と応力調整部５７ａ，５７ｂとの間においても容量が形成されることもない。図１０では、各応力調整部５７ａ,５７ｂにおいて、積層される複数の第１及び第２の応力調整用電極５６ａ,５６ｂのうち４層のみを図示したが、これに限られるものではなく、所望の層数だけ積層することができる。その積層数の決定については、第４の実施形態と同様である。
【０１０８】
以下に、本実施形態例をより具体的に構成した実施例２を示し、本実施形態例における応力調整部５７ａ,５７ｂの効果について説明する。
【０１０９】
［実施例２］
実施例２では、誘電体層４５、及び応力調整用誘電体層５８の材料として実施例１と同じものを用い、誘電体層４５及び応力調整用誘電体層５８の１層の厚さを、１１μｍとした。
また、実施例２では、第１及び第２の可変容量素子電極４４ａ,４４ｂと、第１及び第２の応力調整用電極５６ａ,５６ｂの材料としてニッケルを用い、その厚みを２μｍとした。また、第１及び第２の可変容量素子電極４４ａ,４４ｂの積層数を１１層とし、各応力調整部５７ａ,５７ｂにおいては、第１及び第２の応力調整用電極５６ａ,５６ｂの積層数を４５層とした。
そして以上の構成により、電極の積層方向の厚みｔが１．６ｍｍ、第１の端子４２から第２の端子５３の長さＬが３．２ｍｍ、積層方向及び第１の端子４２と第２の端子５３とを結ぶ線に垂直な方向の幅Ｗが１．６ｍｍの大きさの可変容量素子を形成した。すなわち、実施例２の可変容量素子５１は、実施例１の可変容量素子４１と、応力調整用電極の構成が異なる構造とされている。
【０１１０】
［測定結果］
図１１Ａ，Ｂに、実施例２の可変容量素子５１において、第１の端子４２及び第２の端子５３間に、制御電圧であるＤＣバイアスを印加した場合の静電容量と静電容量変化率を示す。実施例２の可変容量素子５１の測定は、前述した、実施例１及び比較例の測定と同じ条件で行った。
【０１１１】
図１１Ａに示すように、実施例２の可変容量素子５１では、ＤＣバイアス電圧が０Ｖのときの静電容量の値は、８４．３ｎＦであり、ＤＣバイアス電圧が０Ｖのときの静電容量の半分になる（静電容量変化率が−５０％となる）ＤＣバイアス電圧は、２２．８Ｖであることがわかる。このように、実施例２の可変容量素子５１では、第４の実施形態を適用した実施例１の可変容量素子４１や比較例の可変容量素子２００に比較して、静電容量が大きく、誘電体層４５の比誘電率が高いことがわかる。
【０１１２】
以上のように、本実施形態例の可変容量素子５１の特性が第４の実施形態の可変容量素子４１の特性よりも優れている理由として考えられることは、応力調整部５７ａ,５７ｂにおける第１及び第２の応力調整用電極５６ａ,５６ｂの積層位置の違いである。第４の実施形態の可変容量素子４１では、全ての応力調整用電極４６が第１の端子４２に接続されるため、第２の端子４３側にのみ、第２の端子４３と応力調整用電極４６との間に電極が形成されないスペースがあった。本実施形態例では、積層体の一方の側面に露出される第１の応力調整用電極５６ａと、他方の側面に露出される第２の応力調整用電極５６ｂとが交互に積層されるため、第１の端子４２側と第２の端子５３側とで、電極が形成されないスペースがバランス良く配置される。これにより、本実施形態例の可変容量素子５１では、製造時の収縮が全体的に均一になり、可変容量素子本体４０の誘電体層４５に対して内部応力が均一にかかる。このため、本実施形態例の可変容量素子５１は、第４の実施形態における可変容量素子４１に比較して、応力調整部の効果を得やすいものと考えられる。
【０１１３】
〈６．第６の実施形態：可変容量素子〉
次に、本発明の第６の実施形態に係る可変容量素子について説明する。図１２は、本実施形態例の可変容量素子６１の概略断面構成である。図１２において、図８に対応する部分には同一符号を付し重複説明を省略する。
【０１１４】
本実施形態例の可変容量素子６１は、応力調整部６７ａ,６７ｂの応力調整用電極６６が全てフローティングとされた例である。すなわち、本実施形態例では、応力調整用電極６６に電圧は供給されていない。
【０１１５】
本実施形態例では、応力調整部６７ａ,６７ｂは、応力調整用誘電体層６８を挟んで複数層積層される応力調整用電極６６で構成され、可変容量素子本体４０の上層及び下層に積層されている。すなわち、応力調整用電極６６は、可変容量素子本体４０の誘電体層４５の厚さ方向（電界が発生する方向）に積層され、可変容量素子本体４０を挟持するように構成されている。
【０１１６】
応力調整用電極６６は、平板形状とされ、また、第１及び第２の可変容量素子電極４４ａ,４４ｂと同様の形成材料で構成されている。そして、応力調整部６７ａ,６７ｂのそれぞれの応力調整用電極６６は全てフローティングとされるため、可変容量素子本体４０と応力調整部６７ａ,６７ｂとからなる積層体の側面には露出されない構成とされる。このため、本実施形態例の応力調整用電極６６を形成する場合には、第１、及び第２の可変容量素子電極４４ａ,４４ｂと異なる形状で形成する必要があり、第１及び第２の可変容量素子電極４４ａ,４４ｂを形成する場合とは異なるマスクにより形成する必要がある。
【０１１７】
図１２では、各応力調整部６７ａ,６７ｂにおいて、積層される複数の応力調整用電極６６のうち４層のみを図示したが、これに限られるものではなく、所望の層数だけ積層することができる。その積層数の決定は、第４の実施形態と同様である。
【０１１８】
応力調整用誘電体層６８は、可変容量素子本体４０を構成する誘電体層４５の形成材料と同様の材料を用いることができる他、第１の実施形態と同様の材料を用いることができる。この応力調整用誘電体層６８の厚さ（応力調整用電極６６間の厚さ）は誘電体層４５と同一でもよく、異なっていてもよい。また、各応力調整用誘電体層６８のそれぞれの厚さも、同一でもよく、異なっていてもよい。本実施形態例では、応力調整用誘電体層６８を可変容量素子本体４０の誘電体層４５と同様の構成とした。
【０１１９】
また、前述したように、残留応力は、電極の材料と、誘電体層の材料の収縮率の違いによって発生するため、応力調整部６７ａ,６７ｂの残留応力を大きくするためには、応力調整用電極６６の面積を、第１及び第２の可変容量素子電極４４ａ,４４ｂの面積よりも大きく形成することが好ましい。応力調整用電極６６の面積を第１及び第２の可変容量素子電極４４ａ,４４ｂの面積よりも大きくすることで、応力調整部６７ａ,６７ｂによってもたらされる残留応力を増加させ、可変容量素子６１の特性を向上させることができる。また、応力調整用電極６６の形状は、平板状でもよいが、外部の端子に接続する必要がないため、その形状を自由に設計することができる。
【０１２０】
そして、本実施形態例の可変容量素子６１でも、第４の実施形態、及び第５の実施形態と同様の効果を得ることができる。
【０１２１】
ところで、上述の第１〜第６の実施形態では、容量素子本体の誘電体層の形成材料として強誘電体材料を用い可変容量素子とする例としたが、通常の容量素子（すなわち、容量素子本体の容量が電圧の印加によって変化しない容量素子）にも、本発明を適用することができる。
【０１２２】
この場合、応力調整用電圧を制御することで、容量素子本体の容量を変化させることができる。よって、容量素子全体としては、可変容量素子としての機能を有することになる。
【０１２３】
また、容量が電圧の印加によって変化しない容量素子に応力調整部を構成することにより、複数の容量素子間で、静電容量の値を合わせこむことが可能となる。これにより、このような容量素子を電子機器の回路に用いた場合には、電子機器の性能のバラツキを抑えることができる。
【０１２４】
なお、本発明に好適な容量素子の容量Ｃ(Ｆ)は、使用する周波数ｆ(Ｈｚ)にも依存する。本発明は、インピーダンスＺ(オーム)（Ｚ＝１／２πｆｃ）が２オーム以上、好ましくは１５オーム以上、さらに好ましくは１００オーム以上となる容量Ｃ（Ｆ）であるの容量素子に好適である。
【０１２５】
〈７．第７の実施形態：共振回路〉
次に、本発明の第７の実施形態に係る共振回路について説明する。本実施形態例は本発明の容量素子を共振回路に適用した例であり、特に、第１の実施形態における可変容量素子１を適用した例を示す。また、本実施形態例では、共振回路を非接触ＩＣカードに用いた例を示す。
【０１２６】
図１３は、本実施形態例の共振回路を用いた非接触ＩＣカード５０の受信系回路部のブロック構成図である。なお、本実施形態例では、説明を簡略化するために、信号の送信系（変調系）回路部は省略している。送信系回路部の構成は、従来の非接触ＩＣカード等と同様の構成である。また、図１３において、図３に対応する部分には同一符号を付し重複説明を省略する。
【０１２７】
非接触ＩＣカードは、図１３に示すように、受信部７１（アンテナ）と、整流部７２と、信号処理部７３とを備える。
【０１２８】
受信部７１は、共振コイル７４及び共振コンデンサ７５からなる共振回路で構成され、非接触ＩＣカード５０のＲ／Ｗ（不図示）から送信される信号をこの共振回路で受信する。なお、図１３では、共振コイル７４をそのインダクタンス成分７４ａ（Ｌ）と抵抗成分７４ｂ（ｒ：数オーム程度）とに分けて図示している。
【０１２９】
共振コンデンサ７５は、容量Ｃｏのコンデンサ７５ａと、受信信号の電圧値（受信電圧値）に応じて容量Ｃｖが変化する可変容量素子本体２とが並列に接続されている。すなわち、本実施形態では、従来のアンテナ（共振コイル７４とコンデンサ７５ａとからなる共振回路）に可変容量素子本体２を並列接続した構成となる。また、可変容量素子本体２は、図１に示すように、応力調整部９ａ，９ｂを有する可変容量素子１に組み込まれて構成されたものである。
【０１３０】
コンデンサ７５ａは、従来のアンテナと同様に、常誘電体材料で形成されたコンデンサを用いる。常誘電体材料で形成されたコンデンサ７５ａは、比誘電率が低く、入力電圧の種類（交流または直流）及びその電圧値に関係なくその容量はほとんど変化しない。それゆえ、コンデンサ７５ａは、入力信号に対して非常に安定した特性を有する。従来のアンテナでは、アンテナの共振周波数がずれないようにするために、このような入力信号に対して安定性の高い常誘電体材料で形成されたコンデンサを用いる。
【０１３１】
なお、実際の回路上では、共振コイル７４のインダクタンス成分Ｌのばらつきや信号処理部７３内の集積回路の入力端子の寄生容量などによる受信部７１の容量変動（数ｐＦ程度）が存在し、その変動量は非接触ＩＣカード５０毎に異なる。それゆえ、本実施形態では、これらの影響を抑制（補正）するために、コンデンサ７５ａの電極パターンをトリミングして容量Ｃｏを適宜調整している。
【０１３２】
整流部７２は、整流用ダイオード７６と整流用コンデンサ７７とからなる半波整流回路で構成され、受信部７１で受信した交流電圧を直流電圧に整流して出力する。
【０１３３】
信号処理部７３は、主に半導体素子の集積回路（ＬＳＩ：Large Scale Integration）で構成され、受信部７１で受信した交流信号を復調する。信号処理部７３内のＬＳＩは整流部７２から供給される直流電圧により駆動される。なお、ＬＳＩとしては、従来の非接触ＩＣカードと同様のものを用いることができる。
【０１３４】
本実施形態例では、受信部に用いる可変容量素子は、応力調整部が構成されているために、可変の共振コンデンサそのものに印加される制御電圧だけでなく応力調整部に印加する制御電圧によっても容量を制御することが可能で、より低い電圧で大きな可変幅を得られる。また可変幅が大きくなる分共振コンデンサへの変化負担を減らせるため共振コンデンサの誘電体を厚くすれば耐圧が向上しより大きなＡＣ電圧を扱うことが可能となる。
【０１３５】
本実施形態例では、共振回路の可変容量素子として、第１の実施形態の可変容量素子を用いる例としたが、第２〜第６の実施形態の可変容量素子を用いる例としてもよい。なお、第４〜第６の実施形態の可変容量素子を本実施形態例の共振回路に適用する場合には、応力調整電極に印加する制御電圧は必要無く、回路を省略することができる。
【符号の説明】
【０１３６】
１・・・可変容量素子、２・・・可変容量素子本体、３・・・可変容量素子電極、４・・・誘電体層、５ａ・・・第１の応力調整用電極、５ｂ・・・第２の応力調整用電極、６ａ・・・外部端子、６ｂ・・・外部端子、７・・・応力調整用誘電体層、８・・・端子、９ａ・・・応力調整部、９ｂ・・・応力調整部
【技術分野】
【０００１】
本発明は、容量素子及びそれを備える共振回路に関し、特に、使用時において容量素子内に発生する応力を調整することのできる容量素子、及び共振回路に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、高信頼性化に伴い、その電子機器に用いられる電子部品として、小型化された容量素子の開発が求められている。そして、容量素子の小型化、及び高容量化を可能とするために、誘電体層と内部電極層とが交互に積層された積層誘電体素子本体に外部電極を形成した積層セラミックコンデンサが提案されている（特許文献１）。
【０００３】
特許文献１では、製造される積層セラミックコンデンサの積層誘電体素子本体に残留応力が結果的に付与されることにより、誘電率が向上し、取得静電容量の向上を図ることが記載されている。そして、このように、積層セラミックコンデンサにおいて積層誘電体素子本体に残留応力が結果的に付与されることで誘電率の向上が図られるので、より一層の小型化が可能とされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ２００５／０５０６７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、使用する容量素子毎に静電容量のバラツキがある場合、電子機器の性能を精度よく確保できないという問題がある。このため、容量素子の使用時において、静電容量を合わせこみたいという要望がある。
また、近年、印加される制御電圧に応じて静電容量が変化する誘電体層を用いた容量素子(可変容量素子)が開発されているが、このような可変容量素子においては、小さな制御電圧に対しても、十分な可変率を確保したいという要望がある。
【０００６】
上述の点に鑑み、本発明は、静電容量の値を精度良く確保できる容量素子、及び、容量可変率を十分に確保することのできる可変容量素子を提供する。また、これらの容量素子を用いた共振回路を提供する。
【課題を解決するための手段】
【０００７】
上記課題を解決し、本発明の目的を達成するため、本発明の容量素子は、誘電体層と誘電体層を挟持して誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体を有する。また、容量素子本体の誘電体層に発生する応力を調整する応力調整部を有する。
【０００８】
本発明の容量素子では、応力調整部により容量素子本体の誘電体層に発生する応力を調整することができる。これにより、比誘電率や誘電損失などの特性を制御することができる。
【０００９】
本発明の共振回路は、共振コンデンサと、共振コンデンサに接続された共振コイルとを有して構成されている。共振コンデンサは、誘電体層と誘電体層を挟持して誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、容量素子本体の誘電体層に発生する応力を調整する応力調整部とからなる容量素子を有する。
【発明の効果】
【００１０】
本発明によれば、静電容量の値が精度良く調整された容量素子を得ることができる。また、誘電体層に外部から印加される制御電圧に応じて容量が変化する誘電体材料を用いた場合には、容量可変率の向上が図られる。そして、共振回路にこれらの容量素子を用いることにより、共振回路の性能を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る可変容量素子の概略断面構成図である。
【図２】可変容量素子に構成された可変容量素子本体の概略平面構成図である。
【図３】本発明の第１の実施形態に係る可変容量素子の等価回路図である。
【図４】可変容量素子を動作させる場合における、信号電圧電源、制御電圧電源、応力調整用電圧電源を含む回路構成図である。
【図５】本発明の第２の実施形態に係る可変容量素子の概略断面構成図である。
【図６】本発明の第３の実施形態に係る可変容量素子の概略断面構成図である。
【図７】本発明の第４の実施形態に係る可変容量素子の概略断面構成図である。
【図８】比較例に係る可変容量素子の概略断面構成図である。
【図９】Ａ，Ｂ 実施例１の可変容量素子、及び比較例の可変容量素子において制御電圧であるＤＣバイアスを印加した場合の静電容量と、静電容量変化率の変化を示した図である。
【図１０】本発明の第５の実施形態に係る可変容量素子の概略断面構成図である。
【図１１】Ａ，Ｂ 実施例２の可変容量素子において、制御電圧であるＤＣバイアスを印加した場合の静電容量と静電容量変化率の変化を示した図である。
【図１２】本発明の第６の実施形態に係る可変容量素子の概略断面構成図である。
【図１３】本発明の第７の実施形態に係る共振回路を用いた非接触ＩＣカードの受信系回路部のブロック構成図である。
【図１４】原理説明の為の可変容量素子の概略断面構成図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施形態に係る容量素子及びそれを備える電子機器の一例を、図面を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．第１の実施形態：本発明を可変容量素子に適用した場合の一例
１−１ 原理
１−２ 可変容量素子の構成
１−３ 可変容量素子の製造方法
１−４ 可変容量素子の動作
２．第２の実施形態：本発明を可変容量素子に適用した場合の一例
３．第３の実施形態：本発明を可変容量素子に適用した場合の一例
４．第４の実施形態：本発明を可変容量素子に適用した場合の一例
５．第５の実施形態：本発明を可変容量素子に適用した場合の一例
６．第６の実施形態：本発明を可変容量素子に適用した場合の一例
７．第７の実施形態：本発明の可変容量素子を備える電子機器の一例
【００１３】
〈１．第１の実施形態〉
［１−１ 原理］
まず、本発明の第１の実施形態に係る可変容量素子を説明する前に、本実施形態例の可変容量素子の理解を容易にするために、図１４を用いて本実施形態例の原理を説明する。
【００１４】
図１４に、原理説明の為の従来の可変容量素子の概略断面構成を示す。図１４に示す可変容量素子１００は、誘電体層１０３と、その誘電体層１０３を挟んで構成される少なくとも一対の電極１０１、１０２とから構成されている。また、一方の電極１０１は、一方の外部端子１０４に接続されており、他方の電極１０２は、他方の外部端子１０５に接続されている。
この可変容量素子１００では、誘電体層１０３は強誘電体材料で構成されており、外部から印加される制御電圧に応じて分極状態が変化することにより容量が変化する。
【００１５】
図１４に示す可変容量素子１００において、誘電体層１０３を構成する強誘電体材料として、従来技術および本発明においても、強誘電体材料の焼結物を用いることが多い。そして、具体的な物質として例えばチタン酸バリウムを用いる場合、誘電体層１０３に発生する電界によりその結晶状態が変化することが知られている。その変化を説明する前に、チタン酸バリウムの結晶構造について説明する。温度によっても安定な結晶構造が違うが、ここでは説明を容易にするため、以降は室温での場合のみとする。チタン酸バリウムは正方晶が安定であり、その正方晶はc軸方向に自発分極を有していることが知られている。チタン酸バリウムの焼結物は多結晶であり、自発分極が外部に現れない。この理由を次に記す。
【００１６】
チタン酸バリウムの焼結物では、自発分極のある正方晶の微小領域に接して（自発分極方向に対して平行に並ぶ側面）、自発分極の直交方向にごく薄い厚みの範囲で自発分極の無い立方晶が存在し、さらにその立方晶が介在してその立方晶に接して先の自発分極領域の方向とは逆向きの自発分極となる正方晶の別の微小領域が存在する。また、微小領域の立方晶のＣ軸方向の末端領域には、そのＣ軸に対して４５度方向にごく薄い厚みの範囲で立方晶が存在し介在して微小領域の立方晶とは互いに９０度（直交）の向きとなって、自発分極を有する立方晶の別の微小領域も存在することがある。
【００１７】
さらには、立方晶を介して自発分極領域が互いに分極を打ち消し合うように存在するいくつか正方晶の複数の微小領域から構成される集団領域となる。また先の説明のように、隣り合う集団領域においても、集団領域の主たる正方晶のＣ軸方向に対して、平行の配置および直交の配置でも存在する。
以上の理由により、チタン酸バリウムの焼結物の全体としては、分極が外部へ現われない。なお、この場合、正方晶の分極方向であるいわゆるＣ軸の格子定数は、元の立方晶のＣ軸の格子定数よりも長いことも知られている。
【００１８】
図１４に示す可変容量素子１００において、誘電体層１０３を構成する強誘電体材料として例えばチタン酸バリウムの焼結物を用いる場合、誘電体層１０３に発生する電界によりその結晶状態の変化について説明する。その変化の仕方は複数のパターンがあり、電界の強度と印加時間、および、電界の向きの反転と反転の周期（周波数）などにも依存することが知られている。
【００１９】
代表的な変化の仕方のパターンは、誘電体層にある電界が印加されたとき、その電界方向に平行（および平行に近い）な自発分極のある正方晶の微小領域と、それに近接する９０度方向の自発分極のある正方晶の微小領域とにおいて、それらの間の正方晶のごく狭い領域面（ドメイン壁）があたかも移動するよう結晶型の変化が連続するように起こり、平行（および平行に近い）自発分極のある正方晶の微小領域が、９０度方向の自発分極のある正方晶の微小領域を侵食するようになる。すなわち、分極が電界方向に多く配列することになる。この際、２つの微小領域をまとめて見ると、電界方向に対しては伸長し、電界方向に対して直交方向には収縮することになる。
【００２０】
また、電界強度が大きく、時間が長く印加される場合、電界方向に平行および平行に近い集団領域において、集団領域内部でやはり正方晶のごく狭い領域面（ドメイン壁）が移動し、逆向きの微小領域を侵食するようにして分極が電界方向に多く配列するようになる。そして、逆向きの微小領域にしてみれば、周囲から侵食されるようになり、最終的には逆向きの微小領域が消失する。もちろん、立方晶領域も消失する。この際に、その１つの集団領域をまとめて見ると、電界方向に対して直交方向は伸長も収縮も無いことになる。また、立方晶領域が消失して正方晶に変化した分だけ、電界方向に対してはやや伸長することになる。
【００２１】
また、印加された電界に対し、先の説明のような正方晶のごく狭い領域面（ドメイン壁）の移動を伴わず、全体の分極が反転することが知られている。
このようなチタン酸バリウムの結晶状態の変化、又は分極方向の変化に応じて、高誘電率が得られる。また、いわゆるドメインクランピングと呼ばれる直流バイアス電圧印加によって、重畳される交流電圧による交流電界に対して分極反転がしにくくなることになり、その直流バイアス電圧によって、静電容量を変化させる制御を行うこともできる。
このような考察を元に、本発明者等は、印加電界によるチタン酸バリウムの伸長を、促進あるいは阻害することで、チタン酸バリウムの分極状態、すなわち誘電率、さらには容量を制御できるのではないかという知見を得た。
【００２２】
図１４に示すような可変容量素子１００では、容量を制御するための専用の制御端子が構成されていないので、容量を変化させる制御電圧と、信号電圧（交流）とが同一の電極間（図１４では、電極１０１と電極１０２）に印加される。このため、誘電体層１０３には制御電圧及び信号電圧の総和が印加され、誘電体層１０３に発生する電界方向に応じて誘電体層１０３を構成するチタン酸バリウムの結晶状態が変化し、チタン酸バリウムが伸長、あるいは元に戻る収縮、さらには元よりも収縮することもある。これにより、誘電体層１０３全体が、電界方向に伸長、あるいは元に戻る収縮、さらには元よりも収縮することになる。
【００２３】
そして、このとき、誘電体層１０３に電界を生成させる一対の電極１０１，１０２間では、矢印Ａ，Ｂに示すように、静電力（クーロン力）が発生する。そして、このクーロン力により、電界（電極）が誘電体層１０３を圧縮するように働く。
【００２４】
このような考察を元に、本発明者等は、チタン酸バリウムの伸長を、クーロン力が阻害するように働いているのではないかという知見も得た。
【００２５】
制御電圧がチタン酸バリウムで構成される誘電体層１０３に印加されることにより、その電界方向に分極ドメインがそろい、容量が変化する。しかし、上述の理由により、クーロン力がチタン酸バリウムの結晶状態の転位を阻害し、分極ドメインが揃うことを阻害することにより、容量の可変率が低下するものと考えられる。
【００２６】
図１４に示す可変容量素子１００では、誘電体層１０３に印加される信号電圧（交流）がとりわけ制御電圧よりも大きい場合、制御電圧による容量可変率が低下してしまうことや、誘電損失が大きくなるという問題があった。これらの現象も、電極間に働くクーロン力により、電界（電極）が誘電体層１０３に圧縮応力をもたらすためと考えられる
【００２７】
そこで、本発明者等は、可変容量素子を構成する場合には、誘電体層に係る応力を低減あるいは増加させることのできる構成を用いることにより、容量可変率の向上や、誘電損失の低減や容量の安定化なども図られると考えた。
【００２８】
［１−２ 可変容量素子の構成］
上述の原理をふまえ、第１の実施形態に係る可変容量素子について説明する。図１は、本実施形態例の可変容量素子１の概略断面構成図である。
【００２９】
図１に示すように、本実施形態例の可変容量素子１は、誘電体層４と誘電体層４を挟持して構成された１対の電極（以下、可変容量素子電極３という）とで構成される可変容量素子本体２を有する。さらに、誘電体層４の厚み方向に可変容量素子本体２の両側に積層された応力調整部９ａ，９ｂとを有する。
【００３０】
誘電体層４は、誘電体層４を挟持する１対の可変容量素子電極３間に制御電圧が印加されることにより、誘電率が変化する誘電体材料で形成され、例えば、比誘電率が１０００を超えるような強誘電体材料で形成される。
【００３１】
誘電体層４の材料としては、具体的には、イオン分極を生じる誘電体材料を用いることができる。イオン分極を生じる強誘電体材料は、イオン結晶材料からなり、プラスのイオンとマイナスのイオンの原子が変位することで電気的に分極する強誘電体材料である。このイオン分極を生じる強誘電体材料は、一般に、所定の２つの元素をＡ及びＢとすると、化学式ＡＢＯ３（Ｏは酸素元素）で表され、ペロブスカイト構造を有する。このような強誘電体材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、チタン酸鉛（ＰｂＴｉＯ３）等があげられる。また、誘電体層の形成材料として、チタン酸鉛（ＰｂＴｉＯ３）にジルコン酸鉛（ＰｂＺｒＯ３）を混ぜ合わせたＰＺＴ（チタン酸ジルコン酸鉛）を用いてもよい。
【００３２】
また、誘電体層４の形成材料として電子分極を生じる強誘電体材料を用いてもよい。この強誘電体材料では、プラスの電荷に偏った部分と、マイナスの電荷に偏った部分とに分かれて電気双極子モーメントが生じ、分極が生じる。そのような材料として、従来、Ｆｅ２＋の電荷面と、Ｆｅ３＋の電荷面の形成により、分極を形成して強誘電体的特性を示す希土類鉄酸化物が報告されている。この系においては、希土類元素をＲＥとし、鉄族元素をＴＭとしたときに、分子式（ＲＥ）・（ＴＭ）２・Ｏ４（Ｏ：酸素元素）で表される材料が高誘電率を有することが報告されている。なお、希土類元素としては、例えば、Ｙ、Ｅｒ、Ｙｂ、Ｌｕ（特にＹと重希土類元素）が挙げられ、鉄族元素としては、例えば、Ｆｅ、Ｃｏ、Ｎｉ（特にＦｅ）が挙げられる。また、（ＲＥ）・（ＴＭ）２・Ｏ４としては、例えば、ＥｒＦｅ２Ｏ４、ＬｕＦｅ２Ｏ４、ＹＦｅ２Ｏ４が挙げられる。
【００３３】
一対の可変容量素子電極３は、平板状に形成されており、誘電体層４を挟んで対向するように形成されている。図２に、可変容量素子本体２の概略平面構成を示す。図２に示すように、それぞれの可変容量素子電極３の端部には、外部からの制御電圧、又は信号電圧（交流）が供給される端子８が形成されている。可変容量素子電極３の形成材料としては、Ｐｔ、Ｐｂ、Ｐｂ／Ａｇ、Ｎｉ、Ｎｉ合金等の金属材料を用いることができる。
【００３４】
このような構成の可変容量素子本体２では、端子８を介して対向する一対の可変容量素子電極３間に制御電圧を印加することにより、可変容量素子電極３間に挟持された誘電体層４の分極状態が変化し、可変容量素子本体２の容量が変化する。
【００３５】
応力調整部９ａ，９ｂは、応力調整用誘電体層７を挟んで交互に複数層積層される第１の応力調整用電極５ａと第２の応力調整用電極５ｂとから構成されている。そして、この応力調整部９ａ，９ｂは、可変容量素子本体２の一方の可変容量素子電極３の上層、及び他方の可変容量素子電極３の下層に積層されて形成されている。すなわち、応力調整部９ａ，９ｂは、可変容量素子本体２の誘電体層４の厚さ方向（電界が発生する方向）において、可変容量素子本体２を挟持するように形成されている。また、図１では、応力調整用誘電体層７の厚さ（応力調整用電極５ａと５ｂとの間隔）および誘電体層４の厚さは同一に図示されているが、それぞれ異なっていてもよい。加えて、複数が図１で示される複数の応力調整用誘電体層７の厚さ（応力調整用電極５ａと５ｂとの間隔）も、それぞれ異なっていてもよい。
【００３６】
応力調整部９ａを構成する応力調整用誘電体層７の形成材料は、可変容量素子本体２を構成する誘電体層４の形成材料と同様の材料を用いることができる。その他、可変容量素子本体２の誘電体層４よりも、硬い材料や、印加される応力調整用電圧（電界）に対する圧縮率の高い材料を用いることができる。このような物質は、可変容量素子本体２を構成する誘電体層４の形成材料の具体例から選んでも良く、ふつうの誘電材料から選んでもよい。ふつうの誘電材料としては、紙、ポリエチレンテレフタレート、ポリプロピレン、ポリフェニレンサルファイド、ポリスチレン、ＴｉＯ２、ＭｇＴｉＯ２、ＳｒＭｇＴｉＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、等が挙げられる。
【００３７】
第１の応力調整用電極５ａ、及び第２の応力調整用電極５ｂは、可変容量素子本体２を構成する可変容量素子電極３と同様に平板状に形成されており、可変容量素子電極３と平行関係をほぼ保持しながら、応力調整用誘電体層７を介して交互に積層されている。図１の例は、可変容量素子本体２の一方の可変容量素子電極３の上層に積層される応力調整部９ａでは、第１の応力調整用電極５ａ及び第２の応力調整用電極５ｂがそれぞれ、３層ずつ積層された例とされている。また、可変容量素子本体２の他方の可変容量素子電極３の下層に積層される応力調整部９ｂでは、第１の応力調整用電極５ａ及び第２の応力調整用電極５ｂがそれぞれ２層ずつ積層された例とされている。
【００３８】
このように、本実施形態例では上層の応力調整部９ａと下層の応力調整部９ｂではその電極構成が異なるが、同じ構成としてもよい。また、図１では応力調整用電極５ａ、５ｂの厚さおよび可変容量素子電極３の厚さは同一に図示されているが、それぞれ異なっていてもよい。加えて、応力調整用電極５ａの厚さと応力調整用電極５ｂの厚さとも異なっていてもよい。また加えて、応力調整部９ａに設ける応力調整用電極５ａ，５ｂの厚さと応力調整部９ｂに設ける応力調整用電極５ａ，５ｂの厚さも異なっていてもよい。さらには、応力調整用電極５ａ，５ｂの面積もそれぞれ異なっていてもよい。また、応力調整部９ａ、９ｂは必ずしも両方とも形成されなくてもよい。すなわち、少なくともどちらか一方だけ形成されていればよく、以降に説明する実施形態でも同様である。また、応力調整用電極の層数は、可変容量素子本体の電極の層数に対し、１／５から４００倍、好ましくは１から２００倍、さらに好ましくは２倍から１００倍であり、以降に説明する実施形態でも同様である。また、応力調整用電極の層数は、可変容量素子本体の電極の層数に対し、１／５から１０００倍、好ましくは１から１０００倍、さらに好ましくは２倍から１０００倍であり、以降に説明する実施形態でも同様である。
【００３９】
第１及び第２の応力調整用電極５ａ，５ｂの形成材料としては、可変容量素子本体２を構成する電極と同様、Ｐｔ、Ｐｂ、Ｐｂ／Ａｇ、Ｎｉ、Ｎｉ合金等の金属材料を用いることができる。
【００４０】
そして、第１の応力調整用電極５ａは、その端部において、可変容量素子本体２及び応力調整部９ａ，９ｂからなる積層体の一方の側面に形成された外部端子６ａに接続されている。また、第２の応力調整用電極５ｂは、その端部において、可変容量素子本体２及び応力調整部９ａ，９ｂからなる積層体の他方の側面に形成された外部端子６ｂに接続されている。
【００４１】
［１−３ 可変容量素子の製造方法］
以上の構成を有する可変容量素子１の製造方法の一例を説明する。まず、所望の誘電体材料からなる誘電体シートを用意する。誘電体シートは、可変容量素子本体２においては、誘電体層４を構成するものであり、応力調整部９ａ，９ｂでは、応力調整用誘電体層７を構成するものである。これらの誘電体シートは、ペースト状にした誘電体材料を、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルム上に所望の厚さに形成することによって形成することができる。また、可変容量素子本体２を構成する可変容量素子電極３、第１の応力調整用電極５ａ、及び第２の応力調整用電極５ｂの形成領域に対応する領域が開口されたマスクを用意する。
【００４２】
次に、Ｐｔ、Ｐｂ、Ｐｂ／Ａｇ、Ｎｉ、Ｎｉ合金等の金属粉末をペースト状にした導電ペーストを調整し、その導電ペーストを、前段で用意したそれぞれのマスクを介して誘電体シート上に塗布（シルク印刷等）する。これにより、誘電体シートの一方の表面に、可変容量素子電極３、第１の応力調整用電極５ａ、又は第２の応力調整用電極５ｂがそれぞれ形成される。
【００４３】
そして、可変容量素子電極３、第１の応力調整用電極５ａ、又は第２の応力調整用電極５ｂが形成されたそれぞれの誘電体シートを、各電極が印刷された面の向きを揃えて、所望の順番に積層する。さらに、この積層体の上下に電極が印刷されていない誘電体シートを積層させて、圧着する。
【００４４】
そして、圧着した部材を還元性の雰囲気中で高温焼成して、誘電体シートと導電ペーストで形成された各電極とを一体化する。本実施形態例では、このようにして可変容量素子１を形成する。
【００４５】
このように、本実施形態例での可変容量素子１の製造方法では、応力調整部９ａ，９ｂも可変容量素子本体２と同様の方法で形成することができるので、誘電体層と電極とを交互に積層させた、従来からある積層型の容量素子の製造工程を応用することができる。また、応力調整部９ａ，９ｂの応力調整用誘電体層７と、可変容量素子本体２の誘電体層４の形成材料は、同じものを用いても異なるものを用いてもよい。同じ形成材料を用いる場合は、製造が容易になる。なお、誘電体層７において、可変容量素子本体２の近傍の誘電体層には弾性率が低く圧縮変形が容易な物質を用いるのが良い。
【００４６】
［１−４ 可変容量素子の動作］
図３に、本実施形態例の可変容量素子１の等価回路図を示す。図３では、可変容量素子本体２の誘電体層４の容量をＣｖａｃで示している。また、可変容量素子本体２の上層に形成される応力調整部９ａ内の電極間で形成される容量をまとめてＣ１で示し、可変容量素子本体２の下層に形成される応力調整部９ｂ内の電極間で形成される容量をまとめてＣ２で示している。
【００４７】
図３に示すように、応力調整部９ａ，９ｂでは、第１の応力調整用電極５ａを外部端子６ａを介して、応力調整電圧の入力端子に接続する。また、第２の応力調整用電極５ｂを外部端子６ｂを介して、応力調整電圧の出力端子に接続する。
【００４８】
また、可変容量素子本体２では、一方の可変容量素子電極３を、端子を介して制御電圧の入力端子に接続するとともに、他方の可変容量素子電極３を、端子を介して制御電圧の出力端子に接続する。また、本実施形態例では、可変容量素子電極３に接続される端子は、交流信号の入出力端子にもそれぞれ接続されている。すなわち、本実施形態例において、可変容量素子本体２では、可変容量素子電極３間に、制御電圧が印加されると共に、信号電圧が印加される構成とされている。
【００４９】
このような構成の可変容量素子１において、第１の応力調整用電極５ａ、及び第２の応力調整用電極５ｂ間に、応力調整用電圧を印加する。そうすると、第１の応力調整用電極５ａには、図１の矢印ｓで示すように、クーロン力が発生する。そうすると、それぞれの応力調整部９ａ，９ｂにおいて最外電極以外の第１、及び第２の応力調整用電極５ａ，５ｂでは、矢印ａと矢印ｂで示すように電極の表面側と裏面側において、それぞれ反対側の方向に向かうクーロン力が発生する。そのため、最外電極以外の第１及び第２の応力調整用電極５ａ，５ｂに対しては、クーロン力が打ち消されるため、それらの第１の応力調整用電極５ａ及び第２の応力調整用電極５ｂに挟まれた領域の応力調整用誘電体層７は、クーロン力に起因する圧縮応力を受けない（打ち消された力は図示せず）。そうすると、本実施形態例では、可変容量素子本体２は、上下に形成された応力調整部９ａ，９ｂに挟まれた領域に形成されているので、クーロン力に起因する圧縮応力を受けにくい領域に誘電体層４を有することになる。むしろ、応力調整用誘電体層７には引張応力をかけることとなる。
【００５０】
このような状態で、可変容量素子本体２の可変容量素子電極３間に、制御電圧を印加した場合、誘電体層４の厚み方向に電界が発生し、その電界によって、誘電体層４の分極状態が変化されることにより、誘電体層４の誘電率が変化される。そして、この場合、誘電体層４が形成される位置は、上述したように、圧縮応力を受けにくく、むしろ、引張応力を受ける領域とされている。このため、誘電体層４に発生される電界によるクーロン力による図示してない圧縮応力を低減する、もしくは引張応力をかけることができる。
【００５１】
これにより、制御電圧に応じた誘電体層４における分極状態の変化が容易となり、誘電体層４の容量可変率を向上させることができる。すなわち、誘電体層４において結晶構造の転位が従来のものと比べ容易になる。このため、誘電体層４における誘電体材料の結晶構造の転位の際の損失（誘電損失）も従来のものと比べ小さくなる。また、誘電体層４の容量可変率を向上させることができ、低い制御電圧に対する誘電体層４の容量可変率の向上にも効果を奏する。また、応力調整部に印加する電圧も制御することで間接的に誘電体層４の容量を制御することもでき、誘電体層４の容量可変率のさらなる向上にもつながる。
【００５２】
また、応力調整部９ａ，９ｂにおける応力調整用誘電体層７の形成材料として、可変容量素子本体２を構成する誘電体層４の形成材料よりも印加される電圧に対する圧縮率が高い材料を用いれば、誘電体層４に対してより強い引張応力あるいは圧縮応力を発生させることができる。このようにして引張応力が誘電体層４にかかる場合には電界方向の伸長がし易くなるため、より小さい制御電圧において容量を可変させることが可能となる。したがって、小さい制御電圧に対する容量可変率の高い可変容量素子を得ることができる。
【００５３】
次に、図４に、本実施形態例の可変容量素子１を動作させる場合における、信号電圧電源、制御電圧電源、応力調整用電圧電源を含む回路構成を示す。図４において、図３に対応する部分には、同一符号を付し、重複説明を省略する。
【００５４】
図４に示すように、可変容量素子本体２の一方の可変容量素子電極３に接続される端子を、バイアス除去用コンデンサ１０を介して、交流信号電源１５の一方の入出力端子に接続すると共に、電流制限抵抗１２を介して制御電圧電源１４の入力端子に接続する。また、可変容量素子本体２の他方の可変容量素子電極３に接続される端子を、バイアス除去用コンデンサ１１を介して、交流信号電源１５の他方の入出力端子に接続すると共に、電流制限抵抗１３を介して制御電圧電源１４の出力端子に接続する。さらに、応力調整部９ａ，９ｂの第１の応力調整用電極５ａに接続された端子６ａを、電流制限抵抗１６を介して応力調整用電圧電源１８の入力端子に接続する。また、応力調整部９ａ，９ｂの第２の応力調整用電極５ｂに接続された端子６ｂを、電流制限抵抗１７を介して応力調整用電圧電源１８の出力端子に接続する。
【００５５】
図４に示す回路構成では、信号電流(交流信号)は、バイアス除去用コンデンサ１０，１１及び可変容量素子本体２を流れ、制御電流（直流バイアス電流）は、電流制限抵抗１２，１３を介して可変容量素子本体２のみを流れる。この際、制御電圧を変化させることにより、可変容量素子本体２の容量が変化し、その結果、信号電流も変化する。
【００５６】
また、本実施形態例では、応力調整用電圧ＤＣ２は、電流制限抵抗１６，１７を介して応力調整部９ａ，９ｂに構成された容量Ｃ１、及びＣ２のコンデンサを流れる。そして、この応力調整部９ａ，９ｂに応力調整用電圧ＤＣ２が印加されることにより、前述した原理により、可変容量素子本体２を構成する誘電体層４にかかる応力が調整される。
【００５７】
図４に示す例では、制御電圧電源１４と、応力調整用電圧電源１８を別に設ける例としたが、共通に構成する例としてもよい。また、制御電圧ＤＣ１よりも応力調整用電圧ＤＣ２を大きく設定することで、可変容量素子本体２の誘電体層４に、引張応力を発生させることができる。誘電体層４に引張応力が生じる場合には、誘電体層４においてより分極が生じやすくなるため、制御電圧ＤＣ１の変化幅を抑えつつ、可変容量素子本体２の容量Ｃｖａｃの可変率を向上させることができる。
【００５８】
また、可変容量素子本体２の誘電体層４へ印加される電界強度Ｅは、制御電圧をＤＣ１、信号電圧をＡＣ、誘電体層の膜厚をｄとすると、Ｅ＝（ＤＣ１＋ＡＣ）／ｄで表される。このとき、電界強度Ｅよりも応力調整用電圧ＤＣ２をより大きくすることで、交流電圧による電界強度の影響をより少なくすることができる。
【００５９】
本実施形態例では、可変容量素子本体２は、１層の誘電体層４を有して構成された例であったが、誘電体層４と可変容量素子電極３とを複数層交互に積層させた積層型の可変容量素子本体を構成する例としてもよい。この場合も、圧縮応力のかからない領域に複数層の誘電体層を形成することにより、上述と同様の効果を得ることができる。
【００６０】
〈２．第２の実施形態：可変容量素子〉
次に、本発明の第２の実施形態に係る可変容量素子について説明する。図５は、本実施形態例の可変容量素子２１の概略断面構成である。図５において、図１に対応する部分には同一符号を付し、重複説明を省略する。
【００６１】
本実施形態例の可変容量素子２１では、可変容量素子本体２の上層及び下層に形成される応力調整部２０ａ，２０ｂにおいて、積層される第１の応力調整用電極１９ａ及び第２の応力調整用電極１９ｂの構成が、第１の実施形態と異なる例である。
【００６２】
本実施形態例の可変容量素子２１では、図５に示すように、応力調整部２０ａ，２０ｂの第１の応力調整用電極１９ａ及び第２の応力調整用電極１９ｂが、可変容量素子本体２が形成された領域の外周部に形成されている。また、可変容量素子本体２を構成する一対の可変容量素子電極３は、上下に形成される応力調整部２０ａ，２０ｂを構成する応力調整用電極（図５では、第１の応力調整用電極１９ａ）と同層に形成されている。
【００６３】
本実施形態例の可変容量素子２１も、第１の実施形態と同様の製造方法を用いて形成することができる。この場合、各電極のパターニングを変えるのみでよい。
【００６４】
このような構成においても、応力調整部２０ａ，２０ｂでは、最外に形成される電極以外の第１及び第２の応力調整用電極１９ａ，１９ｂと、可変容量素子本体２と同層に形成された第１の応力調整用電極１９ａ以外に発生するクーロン力が打ち消しあう。このため、図５の矢印ｓで示すクーロン力のみ残る。このため、可変容量素子本体２の誘電体層４が形成される領域は、圧縮応力をほとんど受けない領域となるため、第１の実施形態と同様の効果を得ることができる。
【００６５】
また、本実施形態例では、応力調整部２０ａ，２０ｂにおける第１及び第２の応力調整用電極１９ａ，１９ｂは、可変容量素子本体２の外周部に形成する構成が採られているが、可変容量素子本体２が形成されない領域であればよい。可変容量素子本体２の可変容量素子電極３の小型化や誘電体層４の薄膜化等によりデッドスペースができるが、本実施形態例ではこれらのデッドスペースを有効に用いることができる。
【００６６】
〈３．第３の実施形態：可変容量素子〉
図６に、本発明の第３の実施形態に係る可変容量素子の概略断面構成を示す。図６において、図１に対応する部分には同一符号を付し、重複説明を省略する。
【００６７】
本実施形態例の可変容量素子３１では、図６に示すように、可変容量素子本体２を構成する一方の可変容量素子電極３上層に構成される応力調整部３０ａは、第１の応力調整用電極２９ａのみが応力調整用誘電体層７を介して積層されている。また、可変容量素子本体２を構成する他方の可変容量素子電極３下層に構成される応力調整部３０ｂでは、第２の応力調整用電極２９ｂのみが応力調整用誘電体層７を介して積層されている。
【００６８】
そして、第１の応力調整用電極２９ａ、及び第２の応力調整用電極２９ｂは、外部端子６ａ，６ｂにそれぞれ接続されている。本実施形態例の可変容量素子３１も、第１の実施形態の可変容量素子１と同様の製造方法を用いて形成することができる。
【００６９】
本実施形態例では、外部端子６ａ，６ｂには前記のような応力調整用電圧を印加してもよいし、印加しなくても良い。応力調整部３０ａ，３０ｂにおいて、それぞれ同一極性の電極が積層される構成とされているので、応力調整部３０ａ，３０ｂにおける電極間ではコンデンサは形成されず、また、電極間のクーロン力も発生しない。しかしながら、この場合も、可変容量素子本体２は、その上下に形成された応力調整部３０ａ，３０ｂに支持された構造とされているので、誘電体層４は物理的に変形しにくくなる。このため、誘電体層４にかかる圧縮応力を低減することができる。これにより、第１の実施形態の可変容量素子１と同様に、容量可変率の向上が図られる。
【００７０】
このように、本実施形態例では、応力調整部３０ａ，３０ｂにより、可変容量素子本体２を物理的に支持することにより、可変容量素子３１の可変容量領域となる誘電体層４に係る圧縮応力を緩和する効果が得られる。応力調整部３０ａ，３０ｂによって可変容量素子本体２を物理的に支持するためには、応力調整部３０ａ，３０ｂに形成される第１の応力調整用電極２９ａや第２の応力調整用電極２９ｂの本数を増やすことが好ましい。
【００７１】
ところで、図６においては、第１の応力調整用電極２９ａ及び第２の応力調整用電極２９ｂには、外部端子６ａ，６ｂを介して所望の電圧を印加することのできる構成とされている。しかしながら、本実施形態例では、第１の応力調整用電極２９ａ、第２の応力調整用電極２９ｂ間では容量が形成されないため、可変容量素子本体の端子と別の端子である外部端子に接続されなくてもよく、電気的にフローティングにしてもよい。すなわち、第１の応力調整用電極２９ａ及び第２の応力調整用電極２９ｂに電圧が印加されない構造としても、各電極が、応力調
整用誘電体層７内において梁の役割を果たすため、可変容量素子本体２の誘電体層４に係る圧縮応力を低減することができる。
【００７２】
ところで、上述した第１から第３の実施形態に係る可変容量素子では、可変容量素子本体の誘電体層に発生するクーロン力を応力調整部で制御することにより、容量可変率の向上が図られていた。
ここで、可変容量素子本体の誘電体層の内部の応力に関して改めて整理すると、第１から第３の実施形態で考えた２つの応力に加え、製造時において内部に発生する残留応力もあげられる。すなわち、可変容量素子本体の誘電体層の内部応力は、電極に印加される電圧に起因したクーロン力による応力とチタン酸バリウムを代表する誘電体焼結物の誘電体層の伸縮による応力（いわゆる圧電性）と、製造時に生じる残留応力との３つから成ると考えられる。
【００７３】
本発明の基本思想は、可変容量素子本体とは別途に応力調整部を構成することで、可変容量素子本体の内部応力へ影響を与え、可変容量素子本体の目的とする電気的特性を向上させることである。よって、応力調整部が、可変容量素子本体のそれら３つのうち少なくとも１つの応力を変化させればよい。
【００７４】
上述した第１から第３の実施形態に係る可変容量素子本体では、応力調整部によってもたらされるクーロン力による応力で可変容量素子本体の内部応力を調整や制御あるいは軽減することについての実施形態であった。見方を変えれば、応力調整部の内部応力を変化させることが、可変容量素子本体への応力の変化となり、可変容量素子本体の内部応力が変化を受けたと見ることができる。これらでは、製造時において内部に発生する残留応力はありきであった。
【００７５】
さて、残留応力にも着目すると、可変容量素子において、製造時における残留応力の絶対値を大きくすることのできる応力調整部を構成することで、容量値や可変容量率を大きくすることができる。したがって、本発明の可変容量素子における応力調整部は、製造時に発生する内部応力の絶対値をより増やす構成とすることができればよく、応力調整部を構成する応力調整用電極を制御する外部端子を必ずしも構成しなくてもよい。
【００７６】
第１及び第２の実施形態では、可変容量素子本体を挟んで積層される応力調整用電極は、可変容量素子電極に接続される端子とは異なる外部端子に接続され、可変容量素子本体とは別に制御される構成とされていた。すなわち、可変容量素子を構成する応力調整部と可変容量素子本体とは、電気的に分離した構造とされていた。また、応力調整部において容量が必ずしも形成される必要がない。
【００７７】
以下に、応力調整部を構成する応力調整用電極を制御する外部端子を構成しない例について詳述する。
【００７８】
〈４．第４の実施形態：可変容量素子〉
図７に、本発明の第４の実施形態に係る可変容量素子の概略断面構成を示す。
本実施形態例の可変容量素子４１は、可変容量素子本体４０と、可変容量素子本体４０を挟んで構成される２つの応力調整部４７ａ，４７ｂとから構成される。
【００７９】
可変容量素子本体４０は、誘電体層４５を挟んで交互に複数層積層される第１の可変容量素子電極４４ａと第２の可変容量素子電極４４ｂとから構成されている。誘電体層４５は、第１の実施形態の誘電体層と同様の材料を用いることができる。
【００８０】
第１及び第２の可変容量素子電極４４ａ，４４ｂは、平板状に形成されており、その構成材料は、第１の実施形態の可変容量素子電極３と同様の材料を用いることができる。そして、第１の可変容量素子電極４４ａは、第１の端子４２に接続され、第２の可変容量素子電極４４ｂは、第２の端子４３に接続されている。第１の端子４２及び第２の端子４３は、可変容量素子本体４０及び応力調整部４７ａ，４７ｂからなる積層体の、積層方向に水平な面である一方の側面と、その一方の側面に対向する他方の側面に設けられている。このため、第１の可変容量素子電極４４ａは、積層体の積層方向に水平な面である一方の側面に露出するように積層され、第２の可変容量素子電極４４ｂは、その一方の側面に対向する他方の側面に露出するように積層される。
【００８１】
この第１の端子４２及び第２の端子４３間には、外部からの制御電圧、又は信号電圧が供給される。これにより、可変容量素子本体４０の容量Ｃが可変され、また所望の容量値において、可変容量素子４１が用いられる。
また、図７では、積層される複数の第１及び第２の可変容量素子電極４４ａ，４４ｂのうち５層のみを図示したが、これに限られるものではなく、所望の層数だけ積層することができる。
【００８２】
応力調整部４７ａ，４７ｂは、応力調整用誘電体層４８を挟んで複数層積層される応力調整用電極４６で構成され、可変容量素子本体４０の上層及び下層に積層されている。すなわち、応力調整部４７ａ，４７ｂは、可変容量素子本体４０の誘電体層４５の厚さ方向（電界が発生する方向）に積層され、可変容量素子本体４０を挟持するように構成されている。
【００８３】
応力調整用電極４６は、第１及び第２の可変容量素子電極４４ａ，４４ｂと同様の形状とされ、また、同様の形成材料で構成されている。そして、応力調整部４７ａ，４７ｂのそれぞれの応力調整用電極４６は、全て、第１の端子４２に接続されている。このため、全ての応力調整用電極４６は、第１の可変容量素子電極４４ａと同様に、可変容量素子本体４０と応力調整部４７ａ，４７ｂからなる積層体の一方の側面に露出するように形成されている。
【００８４】
応力調整部４７ａ、４７ｂ内の応力調整用電極４６を同じ端子（この場合第１の端子４２）に接続することで、応力調整用電極４６間では容量が形成されない。また、応力調整用電電極４６は、可変容量素子本体４０のうち、応力調整部４７ａ，４７ｂに隣接する可変容量素子電極（この場合、第１の可変容量素子電極４４ａ）が接続される端子と同じ第１の端子４２に接続されるため、応力調整部４７ａ，４７ｂと可変容量素子本体４０との間にも容量は形成されない。図７では、各応力調整部４７ａ，４７ｂにおいて、積層される複数の応力調整用電極４６のうち４層のみを図示したが、これに限られるものではなく、所望の層数だけ積層することができる。
【００８５】
ところで、本実施形態例の可変容量素子４１では、応力調整部４７ａ，４７ｂによってもたらされる製造時の残留応力によって、可変容量素子本体４０の容量値、及び容量可変率の増加を図るものである。また、残留応力は、電極材料と誘電体層の材料の焼成時の収縮率の違いによって発生するためそれら材料の収縮率の違いを大きくすればするほど、また、応力調整部４７ａ，４７ｂにおいては、応力調整用電極４６の積層数は多ければ多いほど、残留応力を大きくすることができる。しかしながら、電極材料と誘電体層の材料の収縮率の違いが大きすぎると、また応力調整用電極４６の層数が多すぎると、内部ひずみが溜まるため、焼成時に亀裂が入る等の問題がある。したがって、電極材料と誘電体層の材料の収縮率の違いや応力調整用電極４６の積層数は、その残留応力が可変容量素子本体４０の容量値に与える効果と、製造信頼性との兼ね合いにより決定する。なお、電極材料と誘電体層の材料の収縮率の違いを大きくする方法の１つは、応力調整用電極の材料をより収縮するものにすることである。従来の容量素子では、前記のようなＮｉ等の金属材料は誘電体層の材料よりも非常に収縮しやすいので、誘電体層と電極との収縮率を近付けるために、Ｎｉ等の金属材料に誘電体層の材料を添加した電極用材料を用いて容量となる電極を形成することが多い。応力調整用電極には、Ｎｉ等の金属材料へ誘電体層の材料の添加量を少なくした電極用材料を用いることで、それらの収縮率の違いを大きくすることができる。
【００８６】
応力調整用誘電体層４８は、可変容量素子本体４０を構成する誘電体層４５の形成材料と同様の材料を用いることができる他、第１の実施形態と同様の材料を用いることができる。この応力調整用誘電体層４８の厚さ（応力調整用電極４６間の厚さ）は可変容量素子本体４０の電極間の誘電体層４５と同一でもよく、異なっていてもよい。また、各応力調整用誘電体層４８のそれぞれの厚さも、同一でもよく、異なっていてもよい。
【００８７】
本実施形態例の可変容量素子４１は、第１の実施形態と同様の製造方法で製造することができる。そして、第１の可変容量素子電極４４ａ、第２の可変容量素子電極４４ｂ、及び応力調整用電極４６は全て同じ形状とされるため、同じマスクを用いて形成することができ、工程が容易である。
以下に、本実施形態例をより具体的に構成した実施例１と、応力調整部４７ａ，４７ｂを構成しない比較例を示し、本実施形態例における応力調整部４７ａ，４７ｂの効果について説明する。
【００８８】
［実施例１］
実施例１では、誘電体層４５、及び応力調整用誘電体層４８の材料としてチタン酸バリウムが主成分で少なくとも１種の副成分を含むものを用い、誘電体層４５及び応力調整用誘電体層４８の１層の厚さを、１１μｍとした。少なくとも１種の副成分とは、Ｖ、Ｄｙ、Ｍｇ、Ｚｎ、Ｃａ、Ｍｎ、Ｂ、Ｚｒ、Ｍｏ、又はＳｒの元素から成るものである。
【００８９】
また、実施例１では、第１の可変容量素子電極４４ａ、第２の可変容量素子電極４４ｂ及び応力調整用電極４６の材料としてニッケルを用い、その厚みを２μｍとした。また、第１及び第２の可変容量素子電極４４ａ，４４ｂの積層数を１１層とし、各応力調整部４７ａ、４７ｂにおいては、応力調整用電極４６の積層数を４５層とした。
そして以上の構成により、電極の積層方向の厚みｔが１．６ｍｍ、第１の端子４２から第２の端子４３の長さＬが３．２ｍｍ、積層方向及び第１の端子４２と第２の端子４３とを結ぶ線に垂直な方向の幅Ｗが１．６ｍｍの大きさの可変容量素子４１を形成した。
【００９０】
［比較例］
次に、比較例の可変容量素子について説明する。
【００９１】
図８に、比較例における可変容量素子２００の概略断面構成を示す。比較例の可変容量素子２００では、応力調整部が構成されていない以外は、本実施形態と同様の構成とされている。したがって、図８において、図７に対応する部分には同一符号を付し、重複説明を省略する。
【００９２】
比較例の可変容量素子２００では、誘電体層４５の材料として実施例１と同じものを用い、１層の厚さを１１μｍとし、また、第１の可変容量素子電極４４ａ及び第２の可変容量素子電極４４ｂの材料としてニッケルを用い、その厚みを２μｍ、とした。また、第１及び第２の可変容量素子電極４４ａ，４４ｂの積層数を１１層とした。比較例では、可変容量素子本体４０の上層及び下層に応力調整部が形成されないが、その代わり、誘電体層４５を実施例１の応力調整部４７ａ，４７ｂの厚み分だけ積層することにより、外形を実施例１と同じとした。すなわち、比較例においても、電極の積層方向の厚みｔが１．６ｍｍ、第１の端子４２から第２の端子４３の長さＬが３．２ｍｍ、積層方向及び第１の端子４２と第２の端子４３とを結ぶ線に垂直な方向の幅Ｗが１．６ｍｍの大きさの可変容量素子２００を形成した。
【００９３】
［測定結果］
図９Ａ，Ｂに、第４の実施形態に係る実施例１の可変容量素子４１、及び比較例の可変容量素子２００において、第１の端子４２及び第２の端子４３間に、制御電圧であるＤＣバイアスを印加した場合の静電容量の変化、及び静電容量変化率を示す。図９Ａでは、横軸にＤＣバイアス電圧（Ｖ）を示し、縦軸が静電容量（Ｆ）を示す。また、図９Ｂでは、横軸にＤＣバイアス電圧（Ｖ）を示し、縦軸に静電容量変化率(％)を示す。この測定は、インピーダンスアナライザ（アジレント・テクノロジー社製Ａｇｉｌｅｎｔ ４２９４Ａ）を用いて行った。測定条件は、周波数を１ｋＨｚ、印加ＡＣ電圧を５００ｍＶｒｍｓとし、印加ＤＣバイアス電圧を１分毎に０Ｖから４０Ｖまで掃引して測定を行った。図９Ａ，Ｂは、３回目の掃引データである。
【００９４】
図９Ａに示すように、ＤＣバイアス電圧が０Ｖのときの静電容量の値を見ると、実施例１の可変容量素子４１では、７７．６ｎＦであるのに対し、比較例の可変容量素子２００の静電容量は、６７．８ｎＦであることがわかる。また、図９Ｂに示すように、ＤＣバイアス電圧０Ｖの静電容量の半分になる（静電容量変化率が−５０％となる）ＤＣバイアス電圧を見ると、実施例１の可変容量素子４１では、２９．８Ｖであるのに対し、比較例の可変容量素子２００では、３２．２Ｖであることがわかる。
【００９５】
実施例１と比較例では、可変容量素子本体４０に関しては同一構成であるため、以上の測定結果から、応力調整部４７ａ，４７ｂの効果により静電容量が大きくなり、また、誘電体層４５の比誘電率が高くなることが示された。
【００９６】
そして、実施例１の可変容量素子４１では、比較例の可変容量素子２００に比べ、小さなＤＣバイアス電圧で静電容量を減少させることができ、可変容量素子としての特性が優れていることがわかる。また、比較例に示した従来の積層セラミックコンデンサでも、可変容量素子の特性を有するが、実施例１のように、応力調整部４７ａ，４７ｂを設けることにより、可変特性を向上させることができることがわかる。
【００９７】
次に、第４の実施形態に係る実施例１の可変容量素子４１、及び比較例の可変容量素子２００において、電極の積層方向と、電極の長さ方向に発生する応力（残留応力）の測定を行った。この応力測定では、可変容量素子４１、および可変容量素子２００のそれぞれを、電極の幅方向の中心において電極の長さ方向の側面が露出するように切断、研磨し、その後、その切断面をさらにイオンミリングによって平滑化することにより測定試料を作製した。そして、それらの切断面の中央を応力測定領域とした。
【００９８】
また、この応力測定では以下の測定装置を用いた。
ＸＲＤ装置：Bruker AXS製D8 DISCOVER μHR/TXS
Ｘ線波長：ＣｕＫα（Ｋα１（１．５４０Å）、Ｋα２の混在）
光源サイズ：０．１×１ｍｍ２（ポイントフォーカス）
出力：４５ｋＶ、２０ｍＡ
検出器：二次元検出器Ｈｉ−ｓｔａｒ
【００９９】
そして、可変容量素子４１、及び可変容量素子２００の測定試料のそれぞれの応力測定領域に、Ｘ線を照射することで応力解析用の二次元ＸＲＤデータを得、このデータに基づいて応力を解析した。応力解析においては、チタン酸バリウムの（４２０）回折線（いわゆる２θが１１８°）を用い、ピーク位置は、回折ピーク形状分析に用いられるPearson VII関数で算出した。
【０１００】
測定試料において、電極の積層方向における応力解析用の二次元ＸＲＤデータは、Ｘ線の照射方向に対し、電極の積層方向が平行となるように測定試料を配置することで得た。また、電極の長さ方向における応力解析用の二次元ＸＲＤデータは、Ｘ線の照射方向に対し、電極の長さ方向が平行となるように測定試料を配置することで得た。
【０１０１】
これらの応力測定において、実施例１の可変容量素子４１では、電極の積層方向における応力が４８ＭＰａで、電極の長さ方向における応力が−８９ＭＰａであることがわかった。また、比較例の可変容量素子２００では、電極の積層方向における応力が−２７ＭＰａで、電極の長さ方向における応力が−８７ＭＰａであることがわかった。ここで、応力の正符号は引張応力（誘電体層を引張する方向に働く応力）を示し、負符号は圧縮応力（誘電体層を圧縮する方向に働く応力）を示す。
【０１０２】
電極の積層方向の残留応力については、比較例における可変容量素子２００では−２７ＭＰａ（圧縮応力）であるのに対し、実施例１の可変容量素子４１では４８ＭＰａ（引張応力）であった。これにより、応力調整部を設けることで、応力が７５ＭＰａ増大できる（引張応力を増大できる）ことがわかった。そして、応力調整部を設けることで、電極の積層方向の残留応力を制御できることが示された。
【０１０３】
電極の長さ方向の残留応力については、比較例における可変容量素子２００では−８２ＭＰａ（圧縮応力）であるのに対し、実施例１の可変容量素子４１では−８９ＭＰａ（圧縮応力）であった。これにより、応力調整部を設けることで、応力が７ＭＰａ減少できる（圧縮応力を増大できる）ことがわかった。そして、応力調整部を設けることで、電極の長さ方向の残留応力を制御できることが示された。
以上のように、応力調整部を設けることで、静電容量部の応力を制御でき、電気特性を向上させることができることがわかった。
【０１０４】
〈５．第５の実施形態：可変容量素子〉
次に、本発明の第５の実施形態に係る可変容量素子について説明する。図１０は、本実施形態例の可変容量素子５１の概略断面構成である。図１０において、図７に対応する部分には同一符号を付し重複説明を省略する。
【０１０５】
本実施形態例の可変容量素子５１における応力調整部５７ａ，５７ｂは、応力調整用誘電体層５８を挟んで交互に複数層積層される第１の応力調整用電極５６ａ及び第２の応力調整用電極５６ｂで構成され、可変容量素子本体４０の上層及び下層に積層されている。すなわち、第１の応力調整用電極５６ａ及び第２の応力調整用電極５６ｂは、可変容量素子本体４０の誘電体層４５の厚さ方向（電界が発生する方向）に積層され、可変容量素子本体４０を挟持するように構成されている。
【０１０６】
第１及び第２の応力調整用電極５６ａ，５６ｂは、第１及び第２の可変容量素子電極４４ａ，４４ｂと同様の形状とされ、また、同様の形成材料で構成されている。そして、第１の応力調整用電極５６ａは、可変容量素子本体４０と応力調整部５７ａ，５７ｂとからなる積層体の積層方向に水平な一方の側面に露出するように形成され、第１の端子４２に接続されている。一方、第２の応力調整用電極５６ｂは、可変容量素子本体４０と応力調整部５７ａ，５７ｂとからなる積層体の積層方向に水平な他方の側面に露出するように形成されている。そして、この場合、第２の端子５３は、可変容量素子本体４０を構成する第２の可変容量素子電極４４ｂにのみ接続される範囲に形成されている。すなわち、本実施形態例では、第２の応力調整用電極５６ｂは、電気的にフローティングとされている。第２の端子５３は、従来と同様にして、積層体の側面に形成した後、第２の応力調整用電極５６ｂに接続された部分をマスキングによって除去し、第２の可変容量素子電極４４ｂのみに接続されるよう加工することによって形成することができる。
【０１０７】
応力調整部５７ａ，５７ｂでは、第２の応力調整用電極５６ｂに電圧が印加されることがないため、第１の応力調整用電極５６ａ及び第２の応力調整用電極５６ｂ間で容量が形成されない。また、可変容量素子本体４０の最上層と最下層には、第１の端子４２に接続される第１の可変容量素子電極４４ａが配置されるので、可変容量素子本体４０と応力調整部５７ａ，５７ｂとの間においても容量が形成されることもない。図１０では、各応力調整部５７ａ,５７ｂにおいて、積層される複数の第１及び第２の応力調整用電極５６ａ,５６ｂのうち４層のみを図示したが、これに限られるものではなく、所望の層数だけ積層することができる。その積層数の決定については、第４の実施形態と同様である。
【０１０８】
以下に、本実施形態例をより具体的に構成した実施例２を示し、本実施形態例における応力調整部５７ａ,５７ｂの効果について説明する。
【０１０９】
［実施例２］
実施例２では、誘電体層４５、及び応力調整用誘電体層５８の材料として実施例１と同じものを用い、誘電体層４５及び応力調整用誘電体層５８の１層の厚さを、１１μｍとした。
また、実施例２では、第１及び第２の可変容量素子電極４４ａ,４４ｂと、第１及び第２の応力調整用電極５６ａ,５６ｂの材料としてニッケルを用い、その厚みを２μｍとした。また、第１及び第２の可変容量素子電極４４ａ,４４ｂの積層数を１１層とし、各応力調整部５７ａ,５７ｂにおいては、第１及び第２の応力調整用電極５６ａ,５６ｂの積層数を４５層とした。
そして以上の構成により、電極の積層方向の厚みｔが１．６ｍｍ、第１の端子４２から第２の端子５３の長さＬが３．２ｍｍ、積層方向及び第１の端子４２と第２の端子５３とを結ぶ線に垂直な方向の幅Ｗが１．６ｍｍの大きさの可変容量素子を形成した。すなわち、実施例２の可変容量素子５１は、実施例１の可変容量素子４１と、応力調整用電極の構成が異なる構造とされている。
【０１１０】
［測定結果］
図１１Ａ，Ｂに、実施例２の可変容量素子５１において、第１の端子４２及び第２の端子５３間に、制御電圧であるＤＣバイアスを印加した場合の静電容量と静電容量変化率を示す。実施例２の可変容量素子５１の測定は、前述した、実施例１及び比較例の測定と同じ条件で行った。
【０１１１】
図１１Ａに示すように、実施例２の可変容量素子５１では、ＤＣバイアス電圧が０Ｖのときの静電容量の値は、８４．３ｎＦであり、ＤＣバイアス電圧が０Ｖのときの静電容量の半分になる（静電容量変化率が−５０％となる）ＤＣバイアス電圧は、２２．８Ｖであることがわかる。このように、実施例２の可変容量素子５１では、第４の実施形態を適用した実施例１の可変容量素子４１や比較例の可変容量素子２００に比較して、静電容量が大きく、誘電体層４５の比誘電率が高いことがわかる。
【０１１２】
以上のように、本実施形態例の可変容量素子５１の特性が第４の実施形態の可変容量素子４１の特性よりも優れている理由として考えられることは、応力調整部５７ａ,５７ｂにおける第１及び第２の応力調整用電極５６ａ,５６ｂの積層位置の違いである。第４の実施形態の可変容量素子４１では、全ての応力調整用電極４６が第１の端子４２に接続されるため、第２の端子４３側にのみ、第２の端子４３と応力調整用電極４６との間に電極が形成されないスペースがあった。本実施形態例では、積層体の一方の側面に露出される第１の応力調整用電極５６ａと、他方の側面に露出される第２の応力調整用電極５６ｂとが交互に積層されるため、第１の端子４２側と第２の端子５３側とで、電極が形成されないスペースがバランス良く配置される。これにより、本実施形態例の可変容量素子５１では、製造時の収縮が全体的に均一になり、可変容量素子本体４０の誘電体層４５に対して内部応力が均一にかかる。このため、本実施形態例の可変容量素子５１は、第４の実施形態における可変容量素子４１に比較して、応力調整部の効果を得やすいものと考えられる。
【０１１３】
〈６．第６の実施形態：可変容量素子〉
次に、本発明の第６の実施形態に係る可変容量素子について説明する。図１２は、本実施形態例の可変容量素子６１の概略断面構成である。図１２において、図８に対応する部分には同一符号を付し重複説明を省略する。
【０１１４】
本実施形態例の可変容量素子６１は、応力調整部６７ａ,６７ｂの応力調整用電極６６が全てフローティングとされた例である。すなわち、本実施形態例では、応力調整用電極６６に電圧は供給されていない。
【０１１５】
本実施形態例では、応力調整部６７ａ,６７ｂは、応力調整用誘電体層６８を挟んで複数層積層される応力調整用電極６６で構成され、可変容量素子本体４０の上層及び下層に積層されている。すなわち、応力調整用電極６６は、可変容量素子本体４０の誘電体層４５の厚さ方向（電界が発生する方向）に積層され、可変容量素子本体４０を挟持するように構成されている。
【０１１６】
応力調整用電極６６は、平板形状とされ、また、第１及び第２の可変容量素子電極４４ａ,４４ｂと同様の形成材料で構成されている。そして、応力調整部６７ａ,６７ｂのそれぞれの応力調整用電極６６は全てフローティングとされるため、可変容量素子本体４０と応力調整部６７ａ,６７ｂとからなる積層体の側面には露出されない構成とされる。このため、本実施形態例の応力調整用電極６６を形成する場合には、第１、及び第２の可変容量素子電極４４ａ,４４ｂと異なる形状で形成する必要があり、第１及び第２の可変容量素子電極４４ａ,４４ｂを形成する場合とは異なるマスクにより形成する必要がある。
【０１１７】
図１２では、各応力調整部６７ａ,６７ｂにおいて、積層される複数の応力調整用電極６６のうち４層のみを図示したが、これに限られるものではなく、所望の層数だけ積層することができる。その積層数の決定は、第４の実施形態と同様である。
【０１１８】
応力調整用誘電体層６８は、可変容量素子本体４０を構成する誘電体層４５の形成材料と同様の材料を用いることができる他、第１の実施形態と同様の材料を用いることができる。この応力調整用誘電体層６８の厚さ（応力調整用電極６６間の厚さ）は誘電体層４５と同一でもよく、異なっていてもよい。また、各応力調整用誘電体層６８のそれぞれの厚さも、同一でもよく、異なっていてもよい。本実施形態例では、応力調整用誘電体層６８を可変容量素子本体４０の誘電体層４５と同様の構成とした。
【０１１９】
また、前述したように、残留応力は、電極の材料と、誘電体層の材料の収縮率の違いによって発生するため、応力調整部６７ａ,６７ｂの残留応力を大きくするためには、応力調整用電極６６の面積を、第１及び第２の可変容量素子電極４４ａ,４４ｂの面積よりも大きく形成することが好ましい。応力調整用電極６６の面積を第１及び第２の可変容量素子電極４４ａ,４４ｂの面積よりも大きくすることで、応力調整部６７ａ,６７ｂによってもたらされる残留応力を増加させ、可変容量素子６１の特性を向上させることができる。また、応力調整用電極６６の形状は、平板状でもよいが、外部の端子に接続する必要がないため、その形状を自由に設計することができる。
【０１２０】
そして、本実施形態例の可変容量素子６１でも、第４の実施形態、及び第５の実施形態と同様の効果を得ることができる。
【０１２１】
ところで、上述の第１〜第６の実施形態では、容量素子本体の誘電体層の形成材料として強誘電体材料を用い可変容量素子とする例としたが、通常の容量素子（すなわち、容量素子本体の容量が電圧の印加によって変化しない容量素子）にも、本発明を適用することができる。
【０１２２】
この場合、応力調整用電圧を制御することで、容量素子本体の容量を変化させることができる。よって、容量素子全体としては、可変容量素子としての機能を有することになる。
【０１２３】
また、容量が電圧の印加によって変化しない容量素子に応力調整部を構成することにより、複数の容量素子間で、静電容量の値を合わせこむことが可能となる。これにより、このような容量素子を電子機器の回路に用いた場合には、電子機器の性能のバラツキを抑えることができる。
【０１２４】
なお、本発明に好適な容量素子の容量Ｃ(Ｆ)は、使用する周波数ｆ(Ｈｚ)にも依存する。本発明は、インピーダンスＺ(オーム)（Ｚ＝１／２πｆｃ）が２オーム以上、好ましくは１５オーム以上、さらに好ましくは１００オーム以上となる容量Ｃ（Ｆ）であるの容量素子に好適である。
【０１２５】
〈７．第７の実施形態：共振回路〉
次に、本発明の第７の実施形態に係る共振回路について説明する。本実施形態例は本発明の容量素子を共振回路に適用した例であり、特に、第１の実施形態における可変容量素子１を適用した例を示す。また、本実施形態例では、共振回路を非接触ＩＣカードに用いた例を示す。
【０１２６】
図１３は、本実施形態例の共振回路を用いた非接触ＩＣカード５０の受信系回路部のブロック構成図である。なお、本実施形態例では、説明を簡略化するために、信号の送信系（変調系）回路部は省略している。送信系回路部の構成は、従来の非接触ＩＣカード等と同様の構成である。また、図１３において、図３に対応する部分には同一符号を付し重複説明を省略する。
【０１２７】
非接触ＩＣカードは、図１３に示すように、受信部７１（アンテナ）と、整流部７２と、信号処理部７３とを備える。
【０１２８】
受信部７１は、共振コイル７４及び共振コンデンサ７５からなる共振回路で構成され、非接触ＩＣカード５０のＲ／Ｗ（不図示）から送信される信号をこの共振回路で受信する。なお、図１３では、共振コイル７４をそのインダクタンス成分７４ａ（Ｌ）と抵抗成分７４ｂ（ｒ：数オーム程度）とに分けて図示している。
【０１２９】
共振コンデンサ７５は、容量Ｃｏのコンデンサ７５ａと、受信信号の電圧値（受信電圧値）に応じて容量Ｃｖが変化する可変容量素子本体２とが並列に接続されている。すなわち、本実施形態では、従来のアンテナ（共振コイル７４とコンデンサ７５ａとからなる共振回路）に可変容量素子本体２を並列接続した構成となる。また、可変容量素子本体２は、図１に示すように、応力調整部９ａ，９ｂを有する可変容量素子１に組み込まれて構成されたものである。
【０１３０】
コンデンサ７５ａは、従来のアンテナと同様に、常誘電体材料で形成されたコンデンサを用いる。常誘電体材料で形成されたコンデンサ７５ａは、比誘電率が低く、入力電圧の種類（交流または直流）及びその電圧値に関係なくその容量はほとんど変化しない。それゆえ、コンデンサ７５ａは、入力信号に対して非常に安定した特性を有する。従来のアンテナでは、アンテナの共振周波数がずれないようにするために、このような入力信号に対して安定性の高い常誘電体材料で形成されたコンデンサを用いる。
【０１３１】
なお、実際の回路上では、共振コイル７４のインダクタンス成分Ｌのばらつきや信号処理部７３内の集積回路の入力端子の寄生容量などによる受信部７１の容量変動（数ｐＦ程度）が存在し、その変動量は非接触ＩＣカード５０毎に異なる。それゆえ、本実施形態では、これらの影響を抑制（補正）するために、コンデンサ７５ａの電極パターンをトリミングして容量Ｃｏを適宜調整している。
【０１３２】
整流部７２は、整流用ダイオード７６と整流用コンデンサ７７とからなる半波整流回路で構成され、受信部７１で受信した交流電圧を直流電圧に整流して出力する。
【０１３３】
信号処理部７３は、主に半導体素子の集積回路（ＬＳＩ：Large Scale Integration）で構成され、受信部７１で受信した交流信号を復調する。信号処理部７３内のＬＳＩは整流部７２から供給される直流電圧により駆動される。なお、ＬＳＩとしては、従来の非接触ＩＣカードと同様のものを用いることができる。
【０１３４】
本実施形態例では、受信部に用いる可変容量素子は、応力調整部が構成されているために、可変の共振コンデンサそのものに印加される制御電圧だけでなく応力調整部に印加する制御電圧によっても容量を制御することが可能で、より低い電圧で大きな可変幅を得られる。また可変幅が大きくなる分共振コンデンサへの変化負担を減らせるため共振コンデンサの誘電体を厚くすれば耐圧が向上しより大きなＡＣ電圧を扱うことが可能となる。
【０１３５】
本実施形態例では、共振回路の可変容量素子として、第１の実施形態の可変容量素子を用いる例としたが、第２〜第６の実施形態の可変容量素子を用いる例としてもよい。なお、第４〜第６の実施形態の可変容量素子を本実施形態例の共振回路に適用する場合には、応力調整電極に印加する制御電圧は必要無く、回路を省略することができる。
【符号の説明】
【０１３６】
１・・・可変容量素子、２・・・可変容量素子本体、３・・・可変容量素子電極、４・・・誘電体層、５ａ・・・第１の応力調整用電極、５ｂ・・・第２の応力調整用電極、６ａ・・・外部端子、６ｂ・・・外部端子、７・・・応力調整用誘電体層、８・・・端子、９ａ・・・応力調整部、９ｂ・・・応力調整部
【特許請求の範囲】
【請求項１】
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、
前記容量素子本体の前記誘電体層に発生する応力を調整する応力調整部と、
を有して構成される容量素子。
【請求項２】
前記応力調整部は、応力調整用誘電体層と、前記応力調整用誘電体層内に複数積層された応力調整用電極とから構成され、
前記応力調整部は、前記可変容量素子本体の誘電体層の厚さ方向に積層されている
請求項１記載の容量素子。
【請求項３】
前記応力調整部は、応力調整用誘電体層と、前記応力調整用誘電体層内に複数積層された応力調整用電極とから構成され、
前記応力調整部は、前記容量素子本体を挟持して前記可変容量素子本体の誘電体層の厚さ方向に積層されている
請求項２記載の容量素子。
【請求項４】
前記容量素子電極と前記応力調整用電極は互いに平行に積層されており、
前記応力調整用電極には、応力調整用電圧が印加されている
請求項３記載の容量素子。
【請求項５】
前記応力調整部では、逆極性の電圧が印加される応力調整用電極が交互に配置されている
請求項４記載の容量素子。
【請求項６】
前記誘電体層は制御電圧に応じて容量が変化する強誘電体材料で構成されており、前記一対の容量素子電極間に制御電圧が印加されている
請求項５記載の容量素子。
【請求項７】
前記応力調整用電圧は、前記制御電圧よりも大きい
請求項６記載の容量素子。
【請求項８】
前記応力調整用電極は、前記容量素子電極と電気的に接続されている
請求項１又は２に記載の容量素子。
【請求項９】
前記応力調整用電極は、電気的にフローティングとされている
請求項１又は２に記載の容量素子。
【請求項１０】
前記容量素子本体では、誘電体層を介して、複数の容量素子電極が積層されている
請求項１〜９のいずれか一項に記載の容量素子。
【請求項１１】
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を調整する応力調整部と、を有して構成される容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える共振回路。
【請求項１】
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、
前記容量素子本体の前記誘電体層に発生する応力を調整する応力調整部と、
を有して構成される容量素子。
【請求項２】
前記応力調整部は、応力調整用誘電体層と、前記応力調整用誘電体層内に複数積層された応力調整用電極とから構成され、
前記応力調整部は、前記可変容量素子本体の誘電体層の厚さ方向に積層されている
請求項１記載の容量素子。
【請求項３】
前記応力調整部は、応力調整用誘電体層と、前記応力調整用誘電体層内に複数積層された応力調整用電極とから構成され、
前記応力調整部は、前記容量素子本体を挟持して前記可変容量素子本体の誘電体層の厚さ方向に積層されている
請求項２記載の容量素子。
【請求項４】
前記容量素子電極と前記応力調整用電極は互いに平行に積層されており、
前記応力調整用電極には、応力調整用電圧が印加されている
請求項３記載の容量素子。
【請求項５】
前記応力調整部では、逆極性の電圧が印加される応力調整用電極が交互に配置されている
請求項４記載の容量素子。
【請求項６】
前記誘電体層は制御電圧に応じて容量が変化する強誘電体材料で構成されており、前記一対の容量素子電極間に制御電圧が印加されている
請求項５記載の容量素子。
【請求項７】
前記応力調整用電圧は、前記制御電圧よりも大きい
請求項６記載の容量素子。
【請求項８】
前記応力調整用電極は、前記容量素子電極と電気的に接続されている
請求項１又は２に記載の容量素子。
【請求項９】
前記応力調整用電極は、電気的にフローティングとされている
請求項１又は２に記載の容量素子。
【請求項１０】
前記容量素子本体では、誘電体層を介して、複数の容量素子電極が積層されている
請求項１〜９のいずれか一項に記載の容量素子。
【請求項１１】
誘電体層と誘電体層を挟持して前記誘電体層に所望の電界を発生させる少なくとも１対の容量素子電極とで構成される容量素子本体と、前記容量素子本体の前記誘電体層に発生する応力を調整する応力調整部と、を有して構成される容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える共振回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−２１６８８０（Ｐ２０１２−２１６８８０Ａ）
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願番号】特願２０１２−１８０５３９（Ｐ２０１２−１８０５３９）
【出願日】平成２４年８月１６日（２０１２．８．１６）
【分割の表示】特願２０１１−５２４７８７（Ｐ２０１１−５２４７８７）の分割
【原出願日】平成２２年７月２７日（２０１０．７．２７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願日】平成２４年８月１６日（２０１２．８．１６）
【分割の表示】特願２０１１−５２４７８７（Ｐ２０１１−５２４７８７）の分割
【原出願日】平成２２年７月２７日（２０１０．７．２７）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
[ Back to top ]