心臓信号検出装置および心臓刺激器

【発明の詳細な説明】
（産業上の利用分野）
本発明は、全体としてペースメーカーのような埋込み可能な心臓刺激器に関するものであり、更に詳しくいえば、単一室ペースメーカーまたは二重室ペースメーカーに使用するのに適当な自動利得制御器に関するものである。
心臓ペースメーカーの埋込みは徐脈患者の治療のための選択の典型的な例である。ペースメーカーのパルス発生器は患者の腰の皮膚の下側の袋の中に埋込まれ、患者の心臓に位置させられている電極へ、１本または複数本のカテーテルリードを介して電気的インパルスを供給して心臓を刺激し、正常な静脈洞範囲内の希望の速さで搏動させる。
（発明の概要）
本発明に従って、心臓刺激器の検出増幅器に自動利得制御器（AGC）が設けられ、検出した信号（検出した事象）を帯域■波し、検出した信号の振幅を、心臓事象を検出する装置および方法によって、選択された目標レベルと比較する。利得とペーシングの間の相互作用が、心臓事象を検出および処理するために採用されている従来の技術で見出されていないやり方で利用される。
AGC増幅器は、予め定められた１組の条件を維持するために必要なだけしばしば変更できる利得を持つ増幅器部と、処理したアナログ情報を、増幅器の利得の検出活動を変更するための必要性を判断するマイクロプロセッサにより使用するデジタル情報へ変換する２組の比較器とを含む。
（実施例）
以下、図面を参照して本発明を詳しく説明する。
第１図のブロック図は単一室ペースメーカーの回路を示す。本発明のAGCを用いる二重室ペースメーカーを構成するためには、ペーシング部と、アナログレート制限器と、検出増幅器とを含む第２のチャネルを設ける必要があるだけである。
刺激器のパルス発生器（第１図）は患者の心臓活動の予め選択された態様を検出し、それに応じてペーシング治療の供給の発生および管理を行なう。パルス発生器は単にパルスを発生すること以上のものを行うものであり、心臓の活動を検出する回路を含む。その他の事柄のうち、パルス発生器は完備した電源を有し、身体の組織および体液に耐える金属ケースの内部に組み立てられ、納められる。心臓の活動の検出と、ペーシングインパルスを患者の心臓へ供給するために用いられるリード／電極組立体をパルス発生器へ接続できる。それとともに、パルス発生器とリード／電極組立体は心臓ペースメーカーを構成する。
パルス発生器はソフトウェア命令の格納および実行と、装置の全てのデジタル機能に対するデータの格納および処理手段のためのデジタル制御部を含む（それらの機能は、記憶容量を保持するために、外部プログラマ装置へ容易に供給される機能とは別である）。この装置のデジタル機能は、レート出力パルスの幅または振幅と、種々のタイミングと、処理手段と、スイッチングと、制御および本発明の理解には重要でないからここでは説明するその他の機能のプログラミングを行うような、医師がプログラムできる面を含むことができる。
パルス発生器は、患者の各心臓サイクルにわたってECG情報を監視し、信号■波および自動利得制御によってノイズおよびその他の妨害を減少させながら、その他の信号の情報を強めることを含めて、本発明の機能を含む機能のためのアナログ装置部分も備えている。パルス発生器の他のアナログ機能は、ペーシングのために供給するそれぞれのインパルス波形を発生すること、プログラマおよび電話を介する監視装置のような外部装置と本発明の関連する装置の間でデータを送ることおよび過負荷保護のような機能も備えている。また、電池と、電圧調整器と、ペースメーカー全体の他の部分へ電力を供給する機能も備えている。
第１図に示すように、パルス発生器の中央マイクロプロセッサと、関連するメモリ部10は、レート、パルス幅、振幅レフラクトリィ（refractory）期間およびその他の特徴のためのデータを処理し、格納する。マイクロプロセッサ／メモリ部10へ、外部プログラマと、受信装置と、監視装置との少くとも１つへデータをアンテナを介して送るためのプログラミングおよびデータ送信部14が双方向に結合される水晶発振器20がマイクロプロセッサ／メモリ部10へ接続されて、装置の動作用の正確なタイミング信号を供給する。リードスイッチ22により、そのスイッチを作動させるために外部磁石（図示せず）をそのスイッチの近くに置くことによって限定された外部制御を行う。
後で詳しく説明する本発明の検出増幅器部25はマイクロプロセッサ／メモリ部10へ結合されて電気描図信号情報を供給し、マイクロプロセッサから制御信号を受ける。検出増幅器は、外部監視装置への遠隔測定のために電気描図信号情報をデータ伝送部14への直接供給も行う。検出増幅器25内のカッド比較器が、患者の心臓に取付けられている検出電極（図示せず）からの電気描図、検出信号情報が、マイクロプロセッサが使用するデジタル情報へ変換される。マイクロプロセッサ10は自動利得制御のために検出増幅器25の帰還ループ内に設けられる。
検出増幅器25は電気描図信号を増幅する。検出増幅器25の利得範囲は少くとも８対１であることが好ましい。後で詳しく説明するように、帯域■波機能を有するAGCを用いて、対象とする周波数帯の外側の信号の振幅を小さくする機能を提供する。
パルス発生器内のペーシング部31が電圧増倍器および出力部（これらはいずれも図示していないが、ともに通常のものである）。その電圧増倍器は電源部28からの調整された電源電圧を２分の１倍、１倍、1.5倍、２倍および３倍に増倍する。出力部はその増倍された電圧から出力スイッチングを行って、マイクロプロセッサ／メモリ部10の制御の下に、ペーシング刺激をペーシング電極（図示せず）を介して患者の心臓へ供給する。アナログレート制限回路35がペーシングレートを制御可能に制御して、水晶発振器回路20が故障した時にペースメーカーの暴走を阻止する。高いレートのペーシングパルスを供給することを要求された時には、マイクロプロセッサ／メモリ部10はレート制限回路35の動作を常に不能にする。
検出増幅器25、およびマイクロプロセッサ／メモリ部10に対するそれの関係が第２図に詳しく示されている。検出電極（図示せず）により検出されたECG波形は入力回路63を介してAGC増幅器60へ供給される。この増幅器60の利得は、マイクロプロセッサ／メモリ部10（第１図R>図）の部分68を含んでいる帰還ループ65により自動的に制御される。AGC増幅器60により処理される電気描図信号は主高利得帯域増幅器73を持つフィルタ部70によっても増幅されて、その帯域内の信号を増幅する。高利得帯域増幅器73の出力は分割されてから別々の増幅器75,76へ供給される。増幅器75はマイクロプロセッサ部68によりデジタル的に制御される。AGC増幅器60およびフィルタ部70の出力はカッド比較器80（第３図を参照して後で詳しく説明する）へ供給される。そのカッド比較器は１組の検出目標比較器82と、１組のピーク目標比較器83,85を含む。それらは３つの入力を帰還ループ内のマイクロプロセッサへ供給する。
第２図に示されている装置は二重信号路を構成する。増幅器75を通って比較器82へ達する信号路は検出点を決定し、増幅器76を通って比較器83へ達する信号路は、マイクロプロセッサ68とを含む帰還ループの一部である。それはAGC増幅器60の利得を決定する。検出マージンは比較器80の入力端子におけるピーク信号の大きさとその比較器の検出しきい値との比として定義される。信号の振幅の低下の結果として検出ができなくなることを避けるために、１より高い比を選択せねばならない。たとえば、２対１のマージンを使用することは、検出を行えなくするために信号の振幅を半分にしなければならないことを意味する。AGC増幅器の目標は予め設定されている検出マージンを維持することである。検出比較器における与えられたしきい値レベルに対しては、検出比較器が見るピーク電圧が多少とも一定であるように、これはAGC増幅器の利得を調節することにより行うことができる。マイクロプロセッサ68はピーク目標比較器83の出力をサイクルごとに標本化する。要するに、波形のピークがAGC検出器のしきい値をこえると、マイクロプロセッサ68は利得を少し下げる。波形のピークがAGC検出器のしきい値をこえないとすると、それは利得を少し高くする（利得を高くするのと／低くすることの判定過程については後で詳しく説明する）。
検出比較器に対する信号路の帯域通過は、25Hzより低い周波数が減衰されるように構成される。そうすると、QRSコンプレックス（complex）に対するより低い周波数のＴ波を減衰させるという望ましい効果がもたらされる。
検出増幅器25のカッド比較器80が第３図に示されている。その検出増幅器への入力信号と論理出力の例が第４図R>図に示されている。そのカッド比較器は、検出目標比較器150とAGC目標比較器151との二対の比較器対を有する。検出目標比較器の論理出力L₁とL₂（それぞれ上側および下側）が有効な検出入力信号としてマイクロプロセッサにより使用される。AGC目標比較器の論理「オア」が、AGC増幅器の利得を高くしたり、または低くする必要があるかを確かめるためにマイクロプロセッサにより使用される。検出目標は検出しきい値を表し、AGC目標は検出された信号のピーク振幅目標を表す。
動作の例として、検出増幅器により検出目標とAGC目標が監視されているQRSコンプレックスの存在の下に、マイクロプロセッサ68は、QRSコンプレックス中の信号のピークが、第５図に示すように、AGC目標をほぼ交差するように利得を維持する。その利得維持は次のようにして行われる。検出目標を交差する任意の信号は検出事象と考えられる。心臓サイクル中に検出事象が生じたとすると、それが検出されてからしばらく後で（その検出はたとえばレフラクトリィ（refractory）期間中に行われるが、正確な時刻は重要ではない）、AGC目標がその検出事象により交差されたか否かを示すフラッグが調べられる。AGC目標が交差されたとすると、利得は高すぎるから利得を低くしなければならないことを示す。それが繰返えし行われたとすると、マイクロプロセッサは利得を低くする。ここで説明している実施例においては、利得はある100分比だけ低くされる。しかし、利得は一定値だけ低くすることもできる。
マイクロプロセッサは、検出事象が起きたが、外側目標の交差が存在しなかったサイクルもカウントする。もしそれが優勢に起きたとすると、利得が低すぎるからその利得を高くしなければならないことをマイクロプロセッサは認める。また、その利得を高くすることは一定の100分比だけ、または一定値だけ行うことができる。
上記のことを記憶しておいて、下記のAGCアルゴリズムが本発明のここで説明している実施例において実現される（二重室ペースメーカーの各室ごとに独立して実現される）。
1.比較器の目標交差を累積するためにマイクロプロセッサはカウンタを用いる。
2.そのカウンタはそれの中間値128へ初期化される。特定の任意の検出された心臓事象に対して、カウンタのカウントは２だけ増大される。検出比較器の目標だけが交差されたとすると、カウンタは１だけ減少される。検出された事象はカウンタに格納されているから、カウンタがあふれたとすると、AGC利得は１ステップだけ低くされ、カウンタはそれの中間値へリセットされる。それらの値は代表的なものであるが、重要な事実は、増加が減少よりも大きく重みづけられて利得減少へ向ってバイアスし、Ｔ波による二重検出を阻止する。
3.マイクロプロセッサがノイズを検出すると、カウンタはそれの中間値へリセットされる。これによりノイズ信号がAGC利得に影響を及ぼすことが阻止される。
4.固有の心臓活動がプログラムされたペーシングレートより小さいようなほぼ100％のペーシングという特別な場合には、カウンタはそれのの中間値へ向ってドリフトさせられる。別のカウンタはペースメーカー活動のサイクルを累積する。256ペースメーカーサイクルごとに、AGCアキュムレータカウンタが128より大きいとそれは１だけ減少させられる。それが128より小さいとすると、それは１だけ増大させられる。これにより、利得を変化させる時から長期間にわたって検出されたたまさかのスプリアス事象を阻止する。
【図面の簡単な説明】
第１図は本発明のAGCを有する検出増幅器を利用する埋込み可能な単一室心臓刺激器の治療発生器のブロック図、第２図は第１図に示されているパルス発生器回路のマイクロプロセッサおよび検出増幅器部の詳しいブロック図、第３図は検出増幅器のカッド比較器部のブロック図、第４図および第５図は本発明の実施例の検出増幅器の動作を設定するために有用な波形図である。
10……マイクロプロセッサ／メモリ部
14……プログラミングおよびデータ変換部
20……水晶発振器、22……リードスイッチ
25……検出増幅器、28……電源部
31……ペーシング部
35……アナログレート制限回路
60……AGC増幅器、63……入力回路
65……帰還ループ
68……マイクロプロセッサ部
70……フィルタ部、73……帯域増幅器
75,76……増幅器、80……カッド比較器
82……検出目標比較器
83,85……AGC目標比較器

【特許請求の範囲】
【請求項１】心臓により発生された電気信号を解析することにより心臓サイクルを検出する埋込可能な心臓刺激器において、心臓により発生された電気信号を検出する手段と；
検出された信号に対応する増幅手段と；
前記検出された信号のための２つの信号路を有するフィルタ手段であって、１つの信号路が所定のAGC目標よりも大きい信号を検出するためのAGC目標比較器を有し、もう１つの信号路が所定の検出目標よりも大きい信号を検出するための検出目標比較器を有し、前記検出目標が前記AGC目標よりも小さいようなフィルタ手段と；
前記増幅手段の利得を自動的に調整する自動利得調整手段を有する帰還ループにより構成され；
前記自動利得調整手段が、AGC目標と検出目標の比が１対１より大きくなるようにする利得制御アルゴリズムを含み、その利得制御アルゴリズムが少なくとも、連続する２つの心臓サイクルにおいて前記検出目標比較器では信号が検出され前記AGC目標比較器ではその信号が検出されなかった場合に利得を増加し、かつ少なくとも１つの心臓サイクルにおいて前記AGC目標比較器により信号を検出した場合に利得を減少するアルゴリズムであって；
これにより、その利得と、前記２つの信号路の間の目標比率とが変更されて様々な検出マージンを生成することを特徴とする埋込可能な心臓刺激器。
【請求項２】前記目標比率が２対１であることを特徴とする請求項１記載の埋込可能な心臓刺激器。
【請求項３】オーバーフローおよびアンダーフローし得るカウンタをさらに有し、そのカウンタに格納された値が、前記AGC目標比較器により信号が検出された場合に２つ増加され、検出目標比較器では信号が検出されたが前記AGC目標比較器ではその信号が検出されない場合に１つ減少され、前記増加および減少が続けられてオーバーフローおよびアンダーフローに到達した際に、アンダーフローであれば前記利得が増加され、オーバーフローであれば前記利得が減少されることを特徴とする請求項１または２記載の埋込可能な心臓刺激器。
【請求項４】利得が変わる度に前記カウンタの値を中間値にリセットする手段をさらに有することを特徴とする請求項３記載の埋込可能な心臓刺激器。
【請求項５】前記利得制御アルゴリズムが、有効な信号が存在しないときに増幅しすぎないようにしてノイズを除去し、信号が再発したときに適切な検出を行うことを特徴とする請求項１から４のいずれか１項記載の埋込可能な心臓刺激器。

【第２図】