情報処理装置
【課題】ＰＣの待機時において、それぞれ異なる電圧レベルに依存した充電方式を有する複数の電子機器のそれぞれに対して適切に電力を供給することの可能な情報処理装置を提供する。
【解決手段】データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対し、前記データ信号線を介して出力される信号の電圧値に応じて前記電源線を介して電力の供給を行う情報処理装置であって、第１の電圧差を有した第１の信号を供給する第１の電圧供給手段と、第２の電圧差を有した第２の信号を供給する第２の電圧供給手段と、入力される制御信号に応じて、前記情報処理装置の待機時に前記第１の信号または前記第２の信号のいずれかを前記データ信号線を介して前記電子機器に出力する切り換え手段と、を備える。
【解決手段】データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対し、前記データ信号線を介して出力される信号の電圧値に応じて前記電源線を介して電力の供給を行う情報処理装置であって、第１の電圧差を有した第１の信号を供給する第１の電圧供給手段と、第２の電圧差を有した第２の信号を供給する第２の電圧供給手段と、入力される制御信号に応じて、前記情報処理装置の待機時に前記第１の信号または前記第２の信号のいずれかを前記データ信号線を介して前記電子機器に出力する切り換え手段と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接続される電子機器に電力を供給する情報処理装置に関する。
【背景技術】
【０００２】
近年、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）（登録商標）規格の普及に伴い、様々な電子機器をＵＳＢを介してＰＣ（パーソナルコンピュータ）等の情報処理装置に接続することが可能となっている。そのような電子機器（以下、ＵＳＢデバイスと称する）としては、キーボードやマウス、さらにはＰＣ接続時に充電されるバッテリ内蔵型の携帯型音楽プレーヤなどがある。
【０００３】
そのようなバッテリ内蔵型電子機器の普及に伴い、近年のＰＣは、その電源がオンされている間（以下、通常時と称する）のみならず、電源がオフされている間（以下、待機時と称する）にあっても、電子機器に電力を供給して電子機器を充電することのできるものが知られている。そのようなＰＣとしては、例えば特許文献１のＰＣのように、通常時と待機時とにおいて回路部と電源部とを切り換えることによって、待機時にあっても電源部から直接電力を被接続電子機器に供給することの可能なものが知られている。
【０００４】
また、近年のＵＳＢデバイスには、ＵＳＢを構成する一対のデータ信号線Ｄ＋およびＤ−を介して転送される差動信号対が所定の電圧差を有する場合にのみ充電を行う構成を有しているものがある。このため、近年のＰＣは、そのようなＵＳＢデバイスの充電を可能とすべく、待機時において、ＵＳＢデバイスに対して所定の電圧差を有する差動信号対を出力する構成を有しているものがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】実用新案登録第３１２７７０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、そのようなＵＳＢデバイスは、通常、異なる製品間で異なる電圧差（以下、電圧レベルと称する）に依存した充電方式を採用しており、従来のＰＣでは、それぞれ異なる電圧レベルに依存した充電方式を有する複数のＵＳＢデバイスのそれぞれに電力を供給することができないという不都合を招来していた。
【０００７】
本発明は、上記に鑑みてなされたものであって、ＰＣの待機時において、それぞれ異なる電圧レベルに依存した充電方式を有する複数の電子機器のそれぞれに対して適切に電力を供給することの可能な情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明は、データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対し、前記データ信号線を介して出力される信号の電圧値に応じて前記電源線を介して電力の供給を行う情報処理装置であって、第１の電圧差を有した第１の信号を供給する第１の電圧供給手段と、第２の電圧差を有した第２の信号を供給する第２の電圧供給手段と、入力される制御信号に応じて、前記情報処理装置の待機時に前記第１の信号または前記第２の信号のいずれかを前記データ信号線を介して前記電子機器に出力する切り換え手段と、を備える。
【発明の効果】
【０００９】
本発明によれば、待機時において、それぞれ異なる電圧レベルに依存した充電方式を有する複数の電子機器のそれぞれに対して適切に電力を供給することができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１の実施の形態のＰＣの構成を、周辺機器と共に概略的に示すブロック図である。
【図２】図２は、第１の実施の形態のＵＳＢ給電制御部の構成を概略的に示すブロック図である。
【図３】図３は、第２の実施の形態のＵＳＢ給電制御部の構成を概略的に示すブロック図である。
【図４】図４は、第３の実施の形態のＵＳＢ給電制御部の構成を概略的に示すブロック図である。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照して、この発明にかかる情報処理装置の実施の形態を詳細に説明する。
【００１２】
本発明の第１の実施の形態を図１および図２に基づいて説明する。本実施の形態はパーソナルコンピュータ（以下、ＰＣと称する）として情報処理装置を適用した例である。図１は、本実施の形態にかかるＰＣの構成を、周辺機器と共に概略的に示すブロック図である。なお、以下の説明において、ＰＣが起動されて電源がオンの状態を通常時と称し、ＰＣの電源がオフの状態を待機時と称する。
【００１３】
ＰＣ１００は、ディスプレイ２００、キーボード３００およびＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）デバイス４００などを接続している。なお、本実施の形態において、ＵＳＢデバイスとは、例えばバッテリ内蔵型の携帯型音楽プレーヤなどの電子機器であって、ＵＳＢ経由でのＰＣ接続時にＰＣとの通信を行い、またＵＳＢ経由でのＰＣ接続時においてデータ信号として所定の差動信号が入力された場合にのみＰＣからの充電が可能なものをいう。
【００１４】
ＰＣ１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０１と、ノースブリッジ１０３と、グラフィックスコントローラ１０５と、メインメモリ１０７と、サウスブリッジ１１１と、ＨＤＤ（ハードディスクドライブ）１１３と、ＢＩＯＳ−ＲＯＭ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１１５と、ＵＳＢ給電制御部１２０と、を備える。また、ＰＣ１００は、周辺機器との接続のためのコネクタＣ１〜Ｃ３を備える。
【００１５】
ＣＰＵ１０１は、ＰＣ１００の動作を制御するものであり、ＢＩＯＳ−ＲＯＭ１１５やＨＤＤ１１３からメインメモリ１０７にロードされるＢＩＯＳやＯＳや任意のアプリケーションソフトウェアなどを実行する。
【００１６】
ノースブリッジ１０３は、ＣＰＵ１０１、グラフィックスコントローラ１０５、メインメモリ１０７およびサウスブリッジ１１１に接続される。なお、ノースブリッジ１０３は、グラフィックスコントローラ１０５に対するＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）インタフェースを提供するＡＧＰコントローラや、ＣＰＵ１０１およびノースブリッジ１０３間を接続するローカルバスとノースブリッジ１０３およびサウスブリッジ１１１間を接続するＰＣＩバスとを接続するホスト−ＰＣＩブリッジや、メインメモリ１０７およびＣＰＵ１０１間のやり取りを制御するＤＲＡＭコントローラなどから構成される。
【００１７】
グラフィックスコントローラ１０５は、ディスプレイコネクタなどのコネクタＣ１を介してＬＣＤなどのモニタ２００に接続される。なお、グラフィックコントローラ１０５は、ＲＡＭＤＡＣ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）やＶＲＡＭ（Ｖｉｄｅｏ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やビデオチップなどから構成され、ＣＰＵ１０１から受けた描画指示をもとに映像データを生成し、これをＶＲＡＭに書き込み、完成した映像をモニタ２００に送出する。
【００１８】
メインメモリ１０７は、ノースブリッジ１０３に接続される。メインメモリ１０７には、ＢＩＯＳやＯＳや例えば後述するＵＳＢアプリケーションソフトウェアなどの所定のアプリケーションなどがロードされる。
【００１９】
サウスブリッジ１１１は、ＢＩＯＳ−ＲＯＭ１１５、ＨＤＤ１１３、キーボード３００およびＵＳＢ給電制御部１２０に接続される。なお、サウスブリッジ１１１は、ＨＤＤ１１３などを接続し制御するＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）コントローラや、ＰＣＩ（Ｉｎｄｕｓｔｒｉａｌ Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）バスとＩＳＡバスとを接続するためのＰＣＩ−ＩＳＡブリッジや、ＰＳ（Ｐｅｒｓｏｎａｌ Ｓｙｓｔｅｍ）／２キーボードコネクタなどのコネクタＣ２を介してＰＣ１００に接続されるキーボードの入出力を制御するマルチＩ／Ｏコントローラや、ＵＳＢインタフェースを提供するＵＳＢコントローラなどから構成される。
【００２０】
ＢＩＯＳ−ＲＯＭ１１５は、サウスブリッジ１１１に接続される。ＢＩＯＳ−ＲＯＭ１１５にはＢＩＯＳが格納されており、必要に応じてＣＰＵ１０１によりＢＩＯＳ−ＲＯＭ１１５からＢＩＯＳがメインメモリ１０７へロードされる。また、ＨＤＤ１１３は、サウスブリッジ１１１に接続される。ＨＤＤ１１３には、ＯＳやＵＳＢアプリケーショソフトウェアなどが格納されており、必要に応じてＣＰＵ１０１によりＨＤＤ１１３からメインメモリ１０７へロードされる。
【００２１】
ＵＳＢ給電制御部１２０は、サウスブリッジ１１１に接続されると共に、ＵＳＢコネクタであるコネクタＣ３を介してＵＳＢデバイス４００に接続されている。
【００２２】
次に、図２を参照して、ＵＳＢ給電制御部１２０についてより具体的に説明する。図２は、ＵＳＢ給電制御部１２０の構成を概略的に示すブロック図である。ＵＳＢ給電制御部１２０は、電源供給部１２１と、ＵＳＢバススイッチ１２２と、アナログバススイッチ１２３と、第１の電圧供給部１２４と、第２の電圧供給部１２５と、を備える。
【００２３】
電源供給部１２１は、電源線を介してコネクタＣ３に接続されており、コネクタＣ３に接続されるＵＳＢデバイス４００に電源Ｖｂｕｓを供給する。なお、コネクタＣ３は、ＵＳＢデバイス４００がＰＣ１００に接続された際にＵＳＢデバイス４００を接地するような図示しない構成を有しており、電源供給部１２１が供給する電源Ｖｂｕｓは、接地（ＧＮＤ）を基準としてＵＳＢデバイス４００に供給される。
【００２４】
ここで、電源供給部１２１とは、通常時および待機時のいずれにあってもＵＳＢデバイス４００に電源Ｖｂｕｓを供給することが可能なものである。より具体的には、電源供給部１２１は、通常時の電源系統（以下、通常電源系統と称する）と待機時の電源系統（以下、待機電源系統と称する）とを切り替える構成を有している。そして、電源供給部１２１は、通常時において、ＰＣ１００に接続される図示しない商用電源から通常電源系統を介してＵＳＢデバイス４００に電源Ｖｂｕｓを供給する。一方、電源供給部１２１は、待機時において、商用電源から待機電源系統を介してＵＳＢデバイス４００に電源Ｖｂｕｓを供給する。これにより、通常電源系統を介してＵＳＢデバイス４００に電力を供給することができない待機時にあっても、待機電源系統を介してＵＳＢデバイス４００に電力を供給することが可能となる。
【００２５】
ＵＳＢバススイッチ１２２は、ＵＳＢを構成する一対のデータ信号線（以下、差動信号線と称する）を介してコネクタＣ３に接続されており、コネクタＣ３に接続されるＵＳＢデバイス４００に対する差動信号対Ｄ＋およびＤ−の入出力を行う。また、ＵＳＢバススイッチ１２２は、アナログバススイッチ１２３、サウスブリッジ１１１を構成するＵＳＢコントローラおよびＩ／Ｏコントローラに接続されており、アナログバススイッチ１２３からの差動信号Ｄ２＋およびＤ２−の入力、ＵＳＢコントローラに対する差動信号対Ｄ１＋およびＤ１−の入出力およびＩ／Ｏコントローラからの制御信号Ｓ１の入力を行う。
【００２６】
より具体的には、ＵＳＢバススイッチ１２２は、後述する制御信号Ｓ１に応じて、ＵＳＢコントローラおよびアナログバススイッチ１２３のうちの一方をＵＳＢデバイス４００に接続する。その結果、ＵＳＢバススイッチ１２２は、通常時において差動信号対Ｄ１＋およびＤ１−と差動信号対Ｄ＋およびＤ−とを選択し、ＰＣ１００およびＵＳＢデバイス４００間のデータ通信を可能とする。換言すると、ＵＳＢバススイッチ１２２は、通常時において、ＵＳＢコントローラからＵＳＢデバイス４００へデータが転送される場合、そのデータに応じた差動信号対Ｄ１＋およびＤ１−を差動信号対Ｄ＋およびＤ−としてＵＳＢデバイス４００へ出力する一方、ＵＳＢデバイス４００からＵＳＢコントローラへデータが転送される場合、そのデータに応じた差動信号対Ｄ＋およびＤ−を差動信号対Ｄ１＋およびＤ１−としてＵＳＢコントローラへ出力する。
【００２７】
一方、ＵＳＢバススイッチ１２２は、待機時において差動信号対Ｄ２＋およびＤ２−を選択し、選択された差動信号対を差動信号対Ｄ＋およびＤ−としてＵＳＢデバイス４００へ出力する。
【００２８】
なお、ここでいう制御信号Ｓ１とは、Ｉ／ＯコントローラからＵＳＢバススイッチ１２２に入力され、ＵＳＢバススイッチ１２２の動作を制御するものである。より具体的には、制御信号Ｓ１は、待機時においてＵＳＢデバイス４００とアナログバススイッチ１２３との接続が確立するようＵＳＢバススイッチ１２２を制御し、また、通常時においてＵＳＢデバイス４００とＵＳＢコントローラとの接続が確立するようＵＳＢバススイッチ１２２を制御する。
【００２９】
なお、ＵＳＢバススイッチ１２２は、ＵＳＢコントローラとＵＳＢデバイス４００との間で行われるデータ信号の入出力を選択的に行うため、そのようなデータ信号の高速通信を確保するという観点から、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を含む構成を有していることが好ましい。
【００３０】
アナログバススイッチ１２３は、ＵＳＢバススイッチ１２２およびＩ／Ｏコントローラに接続されており、Ｉ／Ｏコントローラから制御信号Ｓ２の入力を受け付けると共に、ＵＳＢバススイッチ１２２に差動信号対Ｄ２＋およびＤ２−を出力する。また、アナログバススイッチ１２３は、第１の電圧供給部１２４および第２の電圧供給部１２５に接続されており、第１の電圧供給部１２４が供給する差動信号対Ｄａ＋およびＤａ−の入力を受け付けると共に、第２の電圧供給部１２５が供給する差動信号対Ｄｂ＋およびＤｂ−の入力を受け付ける。
【００３１】
より具体的には、アナログバススイッチ１２３は、後述する制御信号Ｓ２に応じて、第１の電圧供給部１２４および第２の電圧供給部１２５のうちの一方をＵＳＢバススイッチ１２２に接続する。その結果、アナログバススイッチ１２３は、第１の電圧供給部１２４が供給する差動信号対Ｄａ＋およびＤａ−と、第２の電圧供給部１２５が供給する差動信号対Ｄｂ＋およびＤｂ−とのうちの一方を選択し、選択された差動信号対を差動信号対Ｄ２＋およびＤ２−としてＵＳＢバススイッチ１２２へ出力する。なお、ここでいう制御信号Ｓ２とは、後述するように、ＰＣ１００に接続されるＵＳＢデバイス４００が電力を受ける上で必要とする電圧レベルをデータ信号線に供給する所定の電圧供給部とＵＳＢデバイスとの接続を確立するようアナログバススイッチ１２３を制御するものである。
【００３２】
なお、アナログバススイッチ１２３は、ＵＳＢバススイッチ１２２とは異なり、ＵＳＢデバイス４００に対するデータ転送の入出力を行うものではないため、必ずしもＦＥＴなどの高速通信を可能とする構成を有する必要はない。よって、本実施の形態では、アナログバススイッチ１２３はアナログスイッチを含む構成を有するものとする。
【００３３】
第１の電圧供給部１２４は、アナログバススイッチ１２３に接続されており、アナログバススイッチ１２３に差動信号対Ｄａ＋およびＤａ−を出力する。また、第２の電圧供給部１２５は、アナログバススイッチ１２３に接続されており、アナログバススイッチ１２３に差動信号対Ｄｂ＋およびＤｂ−を出力する。
【００３４】
次に、ＵＳＢ給電制御部１２０による任意のＵＳＢデバイスに対する給電制御について具体例を挙げて説明する。なお、以下の説明において、ＰＣ１００には、一定の電圧をそれぞれ有する差動信号対がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付ける特定のデバイス（以下、ＵＳＢデバイスＡと称する）と、Ｄ＋信号上の駆動電圧が、ＰＣ１００内部で０〜２００Ωの抵抗を介して、Ｄ−信号上に認識された場合にのみ電源線を介した電力の供給を受け付ける所定のＵＳＢデバイス（以下、ＵＳＢデバイスＢと称する）と、のうちの一方が接続されるものとする。また、第１の電圧供給部１２４は、ＵＳＢデバイスＡを充電可能とするそれぞれ一定の電圧を有する差動信号対Ｄａ＋およびＤａ−を供給するものとし、第２の電圧供給部１２５は、ＵＳＢデバイスＢを充電可能とするＤ＋信号とＤ−信号が０〜２００Ωの抵抗を介した短絡状態を有する差動信号対Ｄｂ＋およびＤｂ−を供給するものとする。
【００３５】
ＰＣ１００のＨＤＤ１１３は、ＵＳＢデバイス４００に対する給電制御を行う所定のＵＳＢアプリケーションソフトウェアを格納している。そして、ユーザは、通常時において、ＣＰＵ１０１によってＨＤＤ１１３からメインメモリ１０７にロードされ実行されたＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＡが充電可能なモードおよびＵＳＢデバイスＢが充電可能なモードのうちのいずれかのモードを選択することができる。
【００３６】
ユーザがＵＳＢデバイスＡの充電を要望している場合について説明する。この場合、ユーザは、ＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＡが充電対象の一つに設定されているモードを選択する。
【００３７】
ＢＩＯＳは、ＰＣ１００の電源がオフされる際、サウスブリッジ１１１を介して、ＵＳＢデバイスＡと第１の電圧供給部１２４とを接続するようアナログバススイッチ１２３を制御する制御信号Ｓ２を、アナログバススイッチ１２３に出力する。その結果、アナログバススイッチ１２３は、ＵＳＢバススイッチ１２２と第１の電圧供給部１２４との接続を確立する。次に、ＢＩＯＳは、ＵＳＢバススイッチ１２２に対してＵＳＢデバイスＡとアナログバススイッチ１２３との接続を接続するようＵＳＢバススイッチ１２２を制御する制御信号Ｓ１をＵＳＢバススイッチ１２２へ出力する。その結果、ＵＳＢバススイッチ１２２は、ＵＳＢデバイスＡとアナログバススイッチ１２３との接続を確立する。これにより、待機時において、ＵＳＢデバイスＡの充電に必要とされる差動信号対Ｄａ＋およびＤａ−が第１の電圧供給部１２４からＵＳＢデバイスＡに供給されることとなる。
【００３８】
なお、ユーザがＵＳＢデバイスＢの充電を要望している場合についても、上記と同様にして、ＵＳＢアプリケーションソフトウェアを介して充電対象機器としてＵＳＢデバイスＢが充電対象の一つに設定されているモードを選択することによって、待機時において、ＵＳＢデバイスＢの充電に必要とされる差動信号対Ｄｂ＋およびＤｂ−を第２の電圧供給部１２５からＵＳＢデバイスに適切に供給することができる。
【００３９】
以上のように、本実施の形態の情報処理装置では、ＰＣの待機時において、データ信号線に一定の電圧レベルが供給された場合にのみ充電を行うＵＳＢデバイスとデータ信号線同士が短絡された場合にのみ充電を行うＵＳＢデバイスのそれぞれが充電可能となる信号レベルを供給する２つの電圧供給部を切り替え可能に設けている。これにより、ＵＳＢデバイスを適切に充電することが可能となる。
【００４０】
なお、本実施の形態の情報処理装置において、電圧供給部が供給する電圧を可変としても良い。より具体的には、例えばＵＳＢアプリケーションソフトウェアを介してユーザが電圧供給部の電圧を設定できるように構成しても良い。また、電源供給部が供給する信号として、一定電圧信号、Ｄ＋とＤ−の短絡信号、パルス波形信号等、充電を開始するための認証が可能な信号を採用しても良い。
【００４１】
（第２の実施の形態）
次に、本発明の第２の実施の形態を図３に基づいて説明する。本実施の形態にかかる情報処理装置は、ＵＳＢ給電制御部が第２のアナログバススイッチおよび第３の電圧供給部をさらに備えることについて第１の実施の形態の情報処理装置と異なる。よって、前述の第１の実施の形態と同じ部分は同じ符号で示し、説明も省略する。
【００４２】
図３は、本実施の形態の給電制御部の構成を概略的に示すブロック図である。給電制御部２２０は、電源供給部１２１と、ＵＳＢバススイッチ１２２と、第１のアナログバススイッチ２２３ａと、第２のアナログバススイッチ２２３ｂと、第１の電圧供給部１２４と、第２の電圧供給部１２５と、第３の電圧供給部２２６と、を備える。
【００４３】
第１の電圧供給部１２４は、第１のアナログバススイッチ２２３ａに接続されており、第１のアナログバススイッチ２２３ａに差動信号対Ｄａ＋およびＤａ−を出力する。また、第２の電圧供給部１２５は、第２のアナログバススイッチ２２３ｂに接続されており、第２のアナログバススイッチ２２３ｂに差動信号対Ｄｂ＋およびＤｂ−を出力する。さらに、第３の電圧供給部２２６は、第２のアナログバススイッチ２２３ｂに接続されており、第２のアナログバススイッチ２２３ｂに差動信号対Ｄｃ＋およびＤｃ−を出力する。
【００４４】
第１のアナログバススイッチ２２３ａは、Ｉ／Ｏコントローラに接続されており、Ｉ／Ｏコントローラから制御信号Ｓ３の入力を受け付ける。そして、第１のアナログバススイッチ２２３ａは、ＵＳＢデバイス４００と第１の電圧供給部１２４とを接続するように第１のアナログバススイッチ２２３ａを制御する制御信号Ｓ３に応じて、ＵＳＢバススイッチ１２２と第１の電圧供給部１２４との接続を確立し、差動信号対Ｄａ＋およびＤａ−を差動信号対Ｄ２＋およびＤ２−としてＵＳＢバススイッチ１２２に出力する。
【００４５】
一方、第１のアナログバススイッチ２２３ａは、ＵＳＢデバイス４００と第２の電圧供給部１２４および第３の電圧供給部２２６のうちの一方とを接続するように第１のアナログバススイッチ２２３ａを制御する制御信号Ｓ３に応じて、ＵＳＢバススイッチ１２２と第２のアナログバススイッチ２２３ｂとの接続を確立し、後述する第２のアナログバススイッチ２２３ｂから出力される差動信号対Ｄｄ＋およびＤｄ−を差動信号対Ｄ２＋およびＤ２−としてＵＳＢバススイッチ１２２に出力する。
【００４６】
第２のアナログバススイッチ２２３ｂは、Ｉ／Ｏコントローラに接続されており、Ｉ／Ｏコントローラから制御信号Ｓ３の入力を受け付ける。第２のアナログスイッチ２２３ｂは、ＵＳＢデバイス４００と第２の電圧供給部１２５とを接続するように第２のアナログバススイッチ２２３ｂを制御する制御信号Ｓ３に応じて、第１のアナログバススイッチ２２３ａと第２の電圧供給部１２５との接続を確立し、差動信号対Ｄｂ＋およびＤｂ−を差動信号対Ｄｄ＋およびＤｄ−として第１のアナログバススイッチ２２３ａに出力する。
【００４７】
一方、第２のアナログバススイッチ２２３ｂは、ＵＳＢデバイス４００と第３の電圧供給部２２６とを接続するよう第２のアナログバススイッチ２２３ｂを制御する制御信号Ｓ３に応じて、第１のアナログバススイッチ２２３ａと第３の電圧供給部２２６との接続を確立し、差動信号対Ｄｃ＋およびＤｃ−を差動信号対Ｄｄ＋およびＤｄ−として第１のアナログバススイッチ２２３ａに出力する。
【００４８】
次に、ＵＳＢ給電制御部２２０による給電制御について説明する。なお、以下では、差動信号対Ｄａ＋およびＤａ−がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付けるＵＳＢデバイスＡと、差動信号対Ｄｂ＋およびＤｂ−がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付けるＵＳＢデバイスＢと、差動信号対Ｄｃ＋およびＤｃ−がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付けるＵＳＢデバイスＣと、のうちの１つをＰＣ１００に接続する場合について説明する。
【００４９】
第１の実施の形態と同様に、ユーザは、通常時においてＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＡが充電可能なモードと、ＵＳＢデバイスＢが充電可能なモードと、ＵＳＢデバイスＣが充電可能なモードと、のうちのいずれか選択することができる。
【００５０】
ユーザがＵＳＢデバイスＡの充電を要望している場合について説明する。この場合、ユーザは、ＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＡが充電対象の一つに設定されているモードを選択する。
【００５１】
ＢＩＯＳは、ＰＣ１００の電源がオフされる際、サウスブリッジ１１１を介して、ＵＳＢデバイスＡと第１の電圧供給部１２４とを接続するように第１のアナログバススイッチ２２３ａを制御する制御信号Ｓ３を、第１のアナログバススイッチ２２３ａに出力する。その結果、第１のアナログバススイッチ２２３ａは、ＵＳＢバススイッチ１２２と第１の電圧供給部１２４との接続を確立する。これにより、待機時においてＰＣ１００にＵＳＢデバイスＡが接続された場合、ＵＳＢデバイスＡに対して、その充電に必要となる差動信号対Ｄａ＋およびＤａ−をデータ信号線を介して適切に供給することが可能となる。
【００５２】
ユーザがＵＳＢデバイスＢの充電を要望している場合について説明する。この場合、ユーザは、ＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＢが充電対象の一つに設定されているモードを選択する。
【００５３】
ＢＩＯＳは、ＰＣ１００の電源がオフされる際、サウスブリッジ１１１を介して、ＵＳＢデバイス４００と第２の電圧供給部１２５とを接続するように第１のアナログバススイッチ２２３ａおよび第２のアナログバススイッチ２２３ｂを制御する制御信号Ｓ３を、第１のアナログバススイッチ２２３ａおよび第２のアナログバススイッチ２２３ｂに出力する。その結果、第１のアナログバススイッチ２２３ａは、ＵＳＢバススイッチ１２２と第２のアナログバススイッチ２２３ｂとの接続を確立し、第２のアナログバススイッチ２２３ｂは、第１のアナログバススイッチ２２３ａと第２の電圧供給部１２５との接続を確立する。これにより、待機時においてＰＣ１００にＵＳＢデバイスＢが接続された際、ＵＳＢデバイスＢに対して、その充電に必要となる差動信号対Ｄｂ＋およびＤｂ−をデータ信号線を介して適切に供給することが可能となる。なお、同様にして、待機時においてＰＣ１００にＵＳＢデバイスＣが接続された際、ＵＳＢデバイスＣに対して、その充電に必要となる差動信号対Ｄｃ＋およびＤｃ−を適切に供給することができる。
【００５４】
以上のように、本実施の形態の情報処理装置では、第２のアナログバススイッチおよび第３の電圧供給部をさらに備えることによって、待機時において、データ信号線にそれぞれ異なる電圧レベルが供給された場合にのみ充電を行う３つのＵＳＢデバイスをＰＣに接続した場合にあっても、それぞれのＵＳＢデバイスを適切に充電することが可能となる。
【００５５】
なお、本実施の形態の情報処理装置において、複数のアナログバススイッチおよび複数の電圧供給部を備えても良い。これにより、複数のＵＳＢデバイスのそれぞれを適切に充電することが可能となる。
【００５６】
また、本実施の形態の情報処理装置において、複数の電圧供給部のうちの少なくとも１つが、Ｄ＋信号上の駆動電圧がＰＣ１００内部で０〜２００Ωの抵抗を介してＤ−信号上に認識された場合にのみ電源線を介した電力の供給を受け付ける所定のＵＳＢデバイスを充電可能とする差動信号対を、そのＵＳＢデバイスに供給しても良い。
【００５７】
（第３の実施の形態）
次に、本発明の第３の実施の形態を図４に基づいて説明する。本実施の形態にかかる情報処理装置は、第３の電圧供給部をさらに備えることについて第１の実施の形態の情報処理装置と異なる。よって、前述の第１の実施の形態と同じ部分は同じ符号で示し、説明も省略する。
【００５８】
図４は、第３の実施の形態の給電制御部の構成を概略的に示すブロック図である。ＵＳＢ給電制御部３２０は、電源供給部１２１と、ＵＳＢバススイッチ１２２と、アナログバススイッチ３２３と、第１の電圧供給部１２４と、第２の電圧供給部１２５と、第３の電圧供給部２２６と、を備える。
【００５９】
第３の電圧供給部２２６は、アナログバススイッチ３２３に接続されており、アナログバススイッチ３２３に差動信号対Ｄｃ＋およびＤｃ−を出力する。
【００６０】
アナログバススイッチ３２３は、Ｉ／Ｏコントローラに接続されており、Ｉ／Ｏコントローラから制御信号Ｓ４の入力を受け付ける。そして、アナログバススイッチ３２３は、ＵＳＢデバイス４００と第１の電圧供給部１２４とを接続するようにアナログバススイッチ３２３を制御する制御信号Ｓ４に応じて、ＵＳＢバススイッチ１２２と第１の電圧供給部１２４との接続を確立し、差動信号対Ｄａ＋およびＤａ−を差動信号対Ｄ２＋およびＤ２−としてＵＳＢバススイッチ１２２に出力する。
【００６１】
また、アナログバススイッチ３２３は、ＵＳＢデバイス４００と第２の電圧供給部１２５とを接続するようにアナログバススイッチ３２３を制御する制御信号Ｓ４に応じて、ＵＳＢバススイッチ１２２と第２の電圧供給部１２５との接続を確立し、差動信号対Ｄｂ＋およびＤｂ−を差動信号対Ｄ２＋およびＤ２−としてＵＳＢバススイッチ１２２に出力する。
【００６２】
さらに、アナログバススイッチ３２３は、ＵＳＢデバイス４００と第３の電圧供給部２２６とを接続するようにアナログバススイッチ３２３を制御する制御信号Ｓ４に応じて、ＵＳＢバススイッチ１２２と第３の電圧供給部２２６との接続を確立し、差動信号対Ｄｃ＋およびＤｃ−を差動信号対Ｄ２＋およびＤ２−としてＵＳＢバススイッチ１２２に出力する。
【００６３】
次に、ＵＳＢ給電制御部３２０による給電制御について説明する。なお、以下では、差動信号対Ｄａ＋およびＤａ−がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付けるＵＳＢデバイスＡと、差動電圧対Ｄｂ＋およびＤｂ−がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付けるＵＳＢデバイスＢと、差動電圧対Ｄｃ＋およびＤｃ−がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付けるＵＳＢデバイスＣと、のうちの１つをＰＣ１００に接続する場合について説明する。
【００６４】
第１の実施の形態と同様に、ユーザは、通常時においてＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＡが充電可能なモードと、ＵＳＢデバイスＢが充電可能なモードと、ＵＳＢデバイスＣが充電可能なモードと、のうちのいずれかのモードを選択することができる。
【００６５】
ユーザがＵＳＢデバイスＡの充電を要望している場合について説明する。この場合、ユーザは、ＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＡが充電対象の一つに設定されているモードを選択する。
【００６６】
ＢＩＯＳは、ＰＣ１００の電源がオフされる際、サウスブリッジ１１１を介して、ＵＳＢデバイスＡと第１の電圧供給部１２４との接続を確立するようアナログバススイッチ３２３を制御する制御信号Ｓ４を、アナログバススイッチ３２３に出力する。その結果、アナログバススイッチ３２３は、ＵＳＢバススイッチ１２２と第１の電圧供給部１２４との接続を確立する。これにより、待機時においてＰＣ１００にＵＳＢデバイスＡが接続された際、ＵＳＢデバイスに対して、その充電に必要となる差動信号対Ｄａ＋およびＤａ−をデータ信号線を介して適切に供給することが可能となる。なお、同様にして、待機時において、ＰＣ１００にＵＳＢデバイスＢが接続された際、ＵＳＢデバイスＢに対して、その充電に必要となる差動信号対Ｄｂ＋およびＤｂ−をデータ信号線を介して適切に供給することができると共に、待機時において、ＰＣ１００にＵＳＢデバイスＣが接続された際、ＵＳＢデバイスＣに対して、その充電に必要となる差動信号対Ｄｃ＋およびＤｃ−をデータ信号線を介してＵＳＢデバイスＣに適切に供給することができる。
【００６７】
以上のように、本実施の形態の情報処理装置では、１つのアナログバススイッチに３つの電圧供給部を接続することによって、待機時において、データ信号線にそれぞれ異なる電圧レベルが供給された場合にのみ充電を行う３つのＵＳＢデバイスをＰＣに接続した場合にあっても、それぞれのＵＳＢデバイスを適切に充電することが可能となる。
【００６８】
なお、本実施の形態の情報処理装置では、アナログバススイッチに３つの電圧供給部が接続されているが、アナログバススイッチに４つ以上の電圧供給部を接続しても良い。これにより、それらのＵＳＢデバイスのそれぞれを適切に充電することが可能となる。
【００６９】
また、本実施の形態の情報処理装置において、複数の電圧供給部のうちの少なくとも１つが、Ｄ＋信号上の駆動電圧がＰＣ１００内部で０〜２００Ωの抵抗を介してＤ−信号上に認識された場合にのみ電源線を介した電力の供給を受け付ける所定のＵＳＢデバイスを充電可能とする差動信号対を、そのＵＳＢデバイスに供給しても良い。
【符号の説明】
【００７０】
１００…ＰＣ、１０１…ＣＰＵ部、１０３…ノースブリッジ、１０５…グラフィックスコントローラ、１０７…メインメモリ、１１１…サウスブリッジ、１１３…ＨＤＤ、１１５…ＢＩＯＳ−ＲＯＭ、１２０，２２０，３２０…ＵＳＢ給電制御部、１２１…電源供給部、１２２…ＵＳＢバススイッチ、１２３，３２３…アナログバススイッチ、２２３ａ…第１のアナログバススイッチ、２２３ｂ…第２のアナログバススイッチ、１２４…第１の電圧供給部、１２５…第２の電圧供給部、２２６…第３の電圧供給部、２００…ディスプレイ、３００…キーボード、４００…ＵＳＢデバイス
【技術分野】
【０００１】
本発明は、接続される電子機器に電力を供給する情報処理装置に関する。
【背景技術】
【０００２】
近年、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）（登録商標）規格の普及に伴い、様々な電子機器をＵＳＢを介してＰＣ（パーソナルコンピュータ）等の情報処理装置に接続することが可能となっている。そのような電子機器（以下、ＵＳＢデバイスと称する）としては、キーボードやマウス、さらにはＰＣ接続時に充電されるバッテリ内蔵型の携帯型音楽プレーヤなどがある。
【０００３】
そのようなバッテリ内蔵型電子機器の普及に伴い、近年のＰＣは、その電源がオンされている間（以下、通常時と称する）のみならず、電源がオフされている間（以下、待機時と称する）にあっても、電子機器に電力を供給して電子機器を充電することのできるものが知られている。そのようなＰＣとしては、例えば特許文献１のＰＣのように、通常時と待機時とにおいて回路部と電源部とを切り換えることによって、待機時にあっても電源部から直接電力を被接続電子機器に供給することの可能なものが知られている。
【０００４】
また、近年のＵＳＢデバイスには、ＵＳＢを構成する一対のデータ信号線Ｄ＋およびＤ−を介して転送される差動信号対が所定の電圧差を有する場合にのみ充電を行う構成を有しているものがある。このため、近年のＰＣは、そのようなＵＳＢデバイスの充電を可能とすべく、待機時において、ＵＳＢデバイスに対して所定の電圧差を有する差動信号対を出力する構成を有しているものがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】実用新案登録第３１２７７０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、そのようなＵＳＢデバイスは、通常、異なる製品間で異なる電圧差（以下、電圧レベルと称する）に依存した充電方式を採用しており、従来のＰＣでは、それぞれ異なる電圧レベルに依存した充電方式を有する複数のＵＳＢデバイスのそれぞれに電力を供給することができないという不都合を招来していた。
【０００７】
本発明は、上記に鑑みてなされたものであって、ＰＣの待機時において、それぞれ異なる電圧レベルに依存した充電方式を有する複数の電子機器のそれぞれに対して適切に電力を供給することの可能な情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明は、データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対し、前記データ信号線を介して出力される信号の電圧値に応じて前記電源線を介して電力の供給を行う情報処理装置であって、第１の電圧差を有した第１の信号を供給する第１の電圧供給手段と、第２の電圧差を有した第２の信号を供給する第２の電圧供給手段と、入力される制御信号に応じて、前記情報処理装置の待機時に前記第１の信号または前記第２の信号のいずれかを前記データ信号線を介して前記電子機器に出力する切り換え手段と、を備える。
【発明の効果】
【０００９】
本発明によれば、待機時において、それぞれ異なる電圧レベルに依存した充電方式を有する複数の電子機器のそれぞれに対して適切に電力を供給することができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１の実施の形態のＰＣの構成を、周辺機器と共に概略的に示すブロック図である。
【図２】図２は、第１の実施の形態のＵＳＢ給電制御部の構成を概略的に示すブロック図である。
【図３】図３は、第２の実施の形態のＵＳＢ給電制御部の構成を概略的に示すブロック図である。
【図４】図４は、第３の実施の形態のＵＳＢ給電制御部の構成を概略的に示すブロック図である。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照して、この発明にかかる情報処理装置の実施の形態を詳細に説明する。
【００１２】
本発明の第１の実施の形態を図１および図２に基づいて説明する。本実施の形態はパーソナルコンピュータ（以下、ＰＣと称する）として情報処理装置を適用した例である。図１は、本実施の形態にかかるＰＣの構成を、周辺機器と共に概略的に示すブロック図である。なお、以下の説明において、ＰＣが起動されて電源がオンの状態を通常時と称し、ＰＣの電源がオフの状態を待機時と称する。
【００１３】
ＰＣ１００は、ディスプレイ２００、キーボード３００およびＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）デバイス４００などを接続している。なお、本実施の形態において、ＵＳＢデバイスとは、例えばバッテリ内蔵型の携帯型音楽プレーヤなどの電子機器であって、ＵＳＢ経由でのＰＣ接続時にＰＣとの通信を行い、またＵＳＢ経由でのＰＣ接続時においてデータ信号として所定の差動信号が入力された場合にのみＰＣからの充電が可能なものをいう。
【００１４】
ＰＣ１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０１と、ノースブリッジ１０３と、グラフィックスコントローラ１０５と、メインメモリ１０７と、サウスブリッジ１１１と、ＨＤＤ（ハードディスクドライブ）１１３と、ＢＩＯＳ−ＲＯＭ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１１５と、ＵＳＢ給電制御部１２０と、を備える。また、ＰＣ１００は、周辺機器との接続のためのコネクタＣ１〜Ｃ３を備える。
【００１５】
ＣＰＵ１０１は、ＰＣ１００の動作を制御するものであり、ＢＩＯＳ−ＲＯＭ１１５やＨＤＤ１１３からメインメモリ１０７にロードされるＢＩＯＳやＯＳや任意のアプリケーションソフトウェアなどを実行する。
【００１６】
ノースブリッジ１０３は、ＣＰＵ１０１、グラフィックスコントローラ１０５、メインメモリ１０７およびサウスブリッジ１１１に接続される。なお、ノースブリッジ１０３は、グラフィックスコントローラ１０５に対するＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）インタフェースを提供するＡＧＰコントローラや、ＣＰＵ１０１およびノースブリッジ１０３間を接続するローカルバスとノースブリッジ１０３およびサウスブリッジ１１１間を接続するＰＣＩバスとを接続するホスト−ＰＣＩブリッジや、メインメモリ１０７およびＣＰＵ１０１間のやり取りを制御するＤＲＡＭコントローラなどから構成される。
【００１７】
グラフィックスコントローラ１０５は、ディスプレイコネクタなどのコネクタＣ１を介してＬＣＤなどのモニタ２００に接続される。なお、グラフィックコントローラ１０５は、ＲＡＭＤＡＣ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）やＶＲＡＭ（Ｖｉｄｅｏ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やビデオチップなどから構成され、ＣＰＵ１０１から受けた描画指示をもとに映像データを生成し、これをＶＲＡＭに書き込み、完成した映像をモニタ２００に送出する。
【００１８】
メインメモリ１０７は、ノースブリッジ１０３に接続される。メインメモリ１０７には、ＢＩＯＳやＯＳや例えば後述するＵＳＢアプリケーションソフトウェアなどの所定のアプリケーションなどがロードされる。
【００１９】
サウスブリッジ１１１は、ＢＩＯＳ−ＲＯＭ１１５、ＨＤＤ１１３、キーボード３００およびＵＳＢ給電制御部１２０に接続される。なお、サウスブリッジ１１１は、ＨＤＤ１１３などを接続し制御するＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）コントローラや、ＰＣＩ（Ｉｎｄｕｓｔｒｉａｌ Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕｒｅ）バスとＩＳＡバスとを接続するためのＰＣＩ−ＩＳＡブリッジや、ＰＳ（Ｐｅｒｓｏｎａｌ Ｓｙｓｔｅｍ）／２キーボードコネクタなどのコネクタＣ２を介してＰＣ１００に接続されるキーボードの入出力を制御するマルチＩ／Ｏコントローラや、ＵＳＢインタフェースを提供するＵＳＢコントローラなどから構成される。
【００２０】
ＢＩＯＳ−ＲＯＭ１１５は、サウスブリッジ１１１に接続される。ＢＩＯＳ−ＲＯＭ１１５にはＢＩＯＳが格納されており、必要に応じてＣＰＵ１０１によりＢＩＯＳ−ＲＯＭ１１５からＢＩＯＳがメインメモリ１０７へロードされる。また、ＨＤＤ１１３は、サウスブリッジ１１１に接続される。ＨＤＤ１１３には、ＯＳやＵＳＢアプリケーショソフトウェアなどが格納されており、必要に応じてＣＰＵ１０１によりＨＤＤ１１３からメインメモリ１０７へロードされる。
【００２１】
ＵＳＢ給電制御部１２０は、サウスブリッジ１１１に接続されると共に、ＵＳＢコネクタであるコネクタＣ３を介してＵＳＢデバイス４００に接続されている。
【００２２】
次に、図２を参照して、ＵＳＢ給電制御部１２０についてより具体的に説明する。図２は、ＵＳＢ給電制御部１２０の構成を概略的に示すブロック図である。ＵＳＢ給電制御部１２０は、電源供給部１２１と、ＵＳＢバススイッチ１２２と、アナログバススイッチ１２３と、第１の電圧供給部１２４と、第２の電圧供給部１２５と、を備える。
【００２３】
電源供給部１２１は、電源線を介してコネクタＣ３に接続されており、コネクタＣ３に接続されるＵＳＢデバイス４００に電源Ｖｂｕｓを供給する。なお、コネクタＣ３は、ＵＳＢデバイス４００がＰＣ１００に接続された際にＵＳＢデバイス４００を接地するような図示しない構成を有しており、電源供給部１２１が供給する電源Ｖｂｕｓは、接地（ＧＮＤ）を基準としてＵＳＢデバイス４００に供給される。
【００２４】
ここで、電源供給部１２１とは、通常時および待機時のいずれにあってもＵＳＢデバイス４００に電源Ｖｂｕｓを供給することが可能なものである。より具体的には、電源供給部１２１は、通常時の電源系統（以下、通常電源系統と称する）と待機時の電源系統（以下、待機電源系統と称する）とを切り替える構成を有している。そして、電源供給部１２１は、通常時において、ＰＣ１００に接続される図示しない商用電源から通常電源系統を介してＵＳＢデバイス４００に電源Ｖｂｕｓを供給する。一方、電源供給部１２１は、待機時において、商用電源から待機電源系統を介してＵＳＢデバイス４００に電源Ｖｂｕｓを供給する。これにより、通常電源系統を介してＵＳＢデバイス４００に電力を供給することができない待機時にあっても、待機電源系統を介してＵＳＢデバイス４００に電力を供給することが可能となる。
【００２５】
ＵＳＢバススイッチ１２２は、ＵＳＢを構成する一対のデータ信号線（以下、差動信号線と称する）を介してコネクタＣ３に接続されており、コネクタＣ３に接続されるＵＳＢデバイス４００に対する差動信号対Ｄ＋およびＤ−の入出力を行う。また、ＵＳＢバススイッチ１２２は、アナログバススイッチ１２３、サウスブリッジ１１１を構成するＵＳＢコントローラおよびＩ／Ｏコントローラに接続されており、アナログバススイッチ１２３からの差動信号Ｄ２＋およびＤ２−の入力、ＵＳＢコントローラに対する差動信号対Ｄ１＋およびＤ１−の入出力およびＩ／Ｏコントローラからの制御信号Ｓ１の入力を行う。
【００２６】
より具体的には、ＵＳＢバススイッチ１２２は、後述する制御信号Ｓ１に応じて、ＵＳＢコントローラおよびアナログバススイッチ１２３のうちの一方をＵＳＢデバイス４００に接続する。その結果、ＵＳＢバススイッチ１２２は、通常時において差動信号対Ｄ１＋およびＤ１−と差動信号対Ｄ＋およびＤ−とを選択し、ＰＣ１００およびＵＳＢデバイス４００間のデータ通信を可能とする。換言すると、ＵＳＢバススイッチ１２２は、通常時において、ＵＳＢコントローラからＵＳＢデバイス４００へデータが転送される場合、そのデータに応じた差動信号対Ｄ１＋およびＤ１−を差動信号対Ｄ＋およびＤ−としてＵＳＢデバイス４００へ出力する一方、ＵＳＢデバイス４００からＵＳＢコントローラへデータが転送される場合、そのデータに応じた差動信号対Ｄ＋およびＤ−を差動信号対Ｄ１＋およびＤ１−としてＵＳＢコントローラへ出力する。
【００２７】
一方、ＵＳＢバススイッチ１２２は、待機時において差動信号対Ｄ２＋およびＤ２−を選択し、選択された差動信号対を差動信号対Ｄ＋およびＤ−としてＵＳＢデバイス４００へ出力する。
【００２８】
なお、ここでいう制御信号Ｓ１とは、Ｉ／ＯコントローラからＵＳＢバススイッチ１２２に入力され、ＵＳＢバススイッチ１２２の動作を制御するものである。より具体的には、制御信号Ｓ１は、待機時においてＵＳＢデバイス４００とアナログバススイッチ１２３との接続が確立するようＵＳＢバススイッチ１２２を制御し、また、通常時においてＵＳＢデバイス４００とＵＳＢコントローラとの接続が確立するようＵＳＢバススイッチ１２２を制御する。
【００２９】
なお、ＵＳＢバススイッチ１２２は、ＵＳＢコントローラとＵＳＢデバイス４００との間で行われるデータ信号の入出力を選択的に行うため、そのようなデータ信号の高速通信を確保するという観点から、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を含む構成を有していることが好ましい。
【００３０】
アナログバススイッチ１２３は、ＵＳＢバススイッチ１２２およびＩ／Ｏコントローラに接続されており、Ｉ／Ｏコントローラから制御信号Ｓ２の入力を受け付けると共に、ＵＳＢバススイッチ１２２に差動信号対Ｄ２＋およびＤ２−を出力する。また、アナログバススイッチ１２３は、第１の電圧供給部１２４および第２の電圧供給部１２５に接続されており、第１の電圧供給部１２４が供給する差動信号対Ｄａ＋およびＤａ−の入力を受け付けると共に、第２の電圧供給部１２５が供給する差動信号対Ｄｂ＋およびＤｂ−の入力を受け付ける。
【００３１】
より具体的には、アナログバススイッチ１２３は、後述する制御信号Ｓ２に応じて、第１の電圧供給部１２４および第２の電圧供給部１２５のうちの一方をＵＳＢバススイッチ１２２に接続する。その結果、アナログバススイッチ１２３は、第１の電圧供給部１２４が供給する差動信号対Ｄａ＋およびＤａ−と、第２の電圧供給部１２５が供給する差動信号対Ｄｂ＋およびＤｂ−とのうちの一方を選択し、選択された差動信号対を差動信号対Ｄ２＋およびＤ２−としてＵＳＢバススイッチ１２２へ出力する。なお、ここでいう制御信号Ｓ２とは、後述するように、ＰＣ１００に接続されるＵＳＢデバイス４００が電力を受ける上で必要とする電圧レベルをデータ信号線に供給する所定の電圧供給部とＵＳＢデバイスとの接続を確立するようアナログバススイッチ１２３を制御するものである。
【００３２】
なお、アナログバススイッチ１２３は、ＵＳＢバススイッチ１２２とは異なり、ＵＳＢデバイス４００に対するデータ転送の入出力を行うものではないため、必ずしもＦＥＴなどの高速通信を可能とする構成を有する必要はない。よって、本実施の形態では、アナログバススイッチ１２３はアナログスイッチを含む構成を有するものとする。
【００３３】
第１の電圧供給部１２４は、アナログバススイッチ１２３に接続されており、アナログバススイッチ１２３に差動信号対Ｄａ＋およびＤａ−を出力する。また、第２の電圧供給部１２５は、アナログバススイッチ１２３に接続されており、アナログバススイッチ１２３に差動信号対Ｄｂ＋およびＤｂ−を出力する。
【００３４】
次に、ＵＳＢ給電制御部１２０による任意のＵＳＢデバイスに対する給電制御について具体例を挙げて説明する。なお、以下の説明において、ＰＣ１００には、一定の電圧をそれぞれ有する差動信号対がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付ける特定のデバイス（以下、ＵＳＢデバイスＡと称する）と、Ｄ＋信号上の駆動電圧が、ＰＣ１００内部で０〜２００Ωの抵抗を介して、Ｄ−信号上に認識された場合にのみ電源線を介した電力の供給を受け付ける所定のＵＳＢデバイス（以下、ＵＳＢデバイスＢと称する）と、のうちの一方が接続されるものとする。また、第１の電圧供給部１２４は、ＵＳＢデバイスＡを充電可能とするそれぞれ一定の電圧を有する差動信号対Ｄａ＋およびＤａ−を供給するものとし、第２の電圧供給部１２５は、ＵＳＢデバイスＢを充電可能とするＤ＋信号とＤ−信号が０〜２００Ωの抵抗を介した短絡状態を有する差動信号対Ｄｂ＋およびＤｂ−を供給するものとする。
【００３５】
ＰＣ１００のＨＤＤ１１３は、ＵＳＢデバイス４００に対する給電制御を行う所定のＵＳＢアプリケーションソフトウェアを格納している。そして、ユーザは、通常時において、ＣＰＵ１０１によってＨＤＤ１１３からメインメモリ１０７にロードされ実行されたＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＡが充電可能なモードおよびＵＳＢデバイスＢが充電可能なモードのうちのいずれかのモードを選択することができる。
【００３６】
ユーザがＵＳＢデバイスＡの充電を要望している場合について説明する。この場合、ユーザは、ＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＡが充電対象の一つに設定されているモードを選択する。
【００３７】
ＢＩＯＳは、ＰＣ１００の電源がオフされる際、サウスブリッジ１１１を介して、ＵＳＢデバイスＡと第１の電圧供給部１２４とを接続するようアナログバススイッチ１２３を制御する制御信号Ｓ２を、アナログバススイッチ１２３に出力する。その結果、アナログバススイッチ１２３は、ＵＳＢバススイッチ１２２と第１の電圧供給部１２４との接続を確立する。次に、ＢＩＯＳは、ＵＳＢバススイッチ１２２に対してＵＳＢデバイスＡとアナログバススイッチ１２３との接続を接続するようＵＳＢバススイッチ１２２を制御する制御信号Ｓ１をＵＳＢバススイッチ１２２へ出力する。その結果、ＵＳＢバススイッチ１２２は、ＵＳＢデバイスＡとアナログバススイッチ１２３との接続を確立する。これにより、待機時において、ＵＳＢデバイスＡの充電に必要とされる差動信号対Ｄａ＋およびＤａ−が第１の電圧供給部１２４からＵＳＢデバイスＡに供給されることとなる。
【００３８】
なお、ユーザがＵＳＢデバイスＢの充電を要望している場合についても、上記と同様にして、ＵＳＢアプリケーションソフトウェアを介して充電対象機器としてＵＳＢデバイスＢが充電対象の一つに設定されているモードを選択することによって、待機時において、ＵＳＢデバイスＢの充電に必要とされる差動信号対Ｄｂ＋およびＤｂ−を第２の電圧供給部１２５からＵＳＢデバイスに適切に供給することができる。
【００３９】
以上のように、本実施の形態の情報処理装置では、ＰＣの待機時において、データ信号線に一定の電圧レベルが供給された場合にのみ充電を行うＵＳＢデバイスとデータ信号線同士が短絡された場合にのみ充電を行うＵＳＢデバイスのそれぞれが充電可能となる信号レベルを供給する２つの電圧供給部を切り替え可能に設けている。これにより、ＵＳＢデバイスを適切に充電することが可能となる。
【００４０】
なお、本実施の形態の情報処理装置において、電圧供給部が供給する電圧を可変としても良い。より具体的には、例えばＵＳＢアプリケーションソフトウェアを介してユーザが電圧供給部の電圧を設定できるように構成しても良い。また、電源供給部が供給する信号として、一定電圧信号、Ｄ＋とＤ−の短絡信号、パルス波形信号等、充電を開始するための認証が可能な信号を採用しても良い。
【００４１】
（第２の実施の形態）
次に、本発明の第２の実施の形態を図３に基づいて説明する。本実施の形態にかかる情報処理装置は、ＵＳＢ給電制御部が第２のアナログバススイッチおよび第３の電圧供給部をさらに備えることについて第１の実施の形態の情報処理装置と異なる。よって、前述の第１の実施の形態と同じ部分は同じ符号で示し、説明も省略する。
【００４２】
図３は、本実施の形態の給電制御部の構成を概略的に示すブロック図である。給電制御部２２０は、電源供給部１２１と、ＵＳＢバススイッチ１２２と、第１のアナログバススイッチ２２３ａと、第２のアナログバススイッチ２２３ｂと、第１の電圧供給部１２４と、第２の電圧供給部１２５と、第３の電圧供給部２２６と、を備える。
【００４３】
第１の電圧供給部１２４は、第１のアナログバススイッチ２２３ａに接続されており、第１のアナログバススイッチ２２３ａに差動信号対Ｄａ＋およびＤａ−を出力する。また、第２の電圧供給部１２５は、第２のアナログバススイッチ２２３ｂに接続されており、第２のアナログバススイッチ２２３ｂに差動信号対Ｄｂ＋およびＤｂ−を出力する。さらに、第３の電圧供給部２２６は、第２のアナログバススイッチ２２３ｂに接続されており、第２のアナログバススイッチ２２３ｂに差動信号対Ｄｃ＋およびＤｃ−を出力する。
【００４４】
第１のアナログバススイッチ２２３ａは、Ｉ／Ｏコントローラに接続されており、Ｉ／Ｏコントローラから制御信号Ｓ３の入力を受け付ける。そして、第１のアナログバススイッチ２２３ａは、ＵＳＢデバイス４００と第１の電圧供給部１２４とを接続するように第１のアナログバススイッチ２２３ａを制御する制御信号Ｓ３に応じて、ＵＳＢバススイッチ１２２と第１の電圧供給部１２４との接続を確立し、差動信号対Ｄａ＋およびＤａ−を差動信号対Ｄ２＋およびＤ２−としてＵＳＢバススイッチ１２２に出力する。
【００４５】
一方、第１のアナログバススイッチ２２３ａは、ＵＳＢデバイス４００と第２の電圧供給部１２４および第３の電圧供給部２２６のうちの一方とを接続するように第１のアナログバススイッチ２２３ａを制御する制御信号Ｓ３に応じて、ＵＳＢバススイッチ１２２と第２のアナログバススイッチ２２３ｂとの接続を確立し、後述する第２のアナログバススイッチ２２３ｂから出力される差動信号対Ｄｄ＋およびＤｄ−を差動信号対Ｄ２＋およびＤ２−としてＵＳＢバススイッチ１２２に出力する。
【００４６】
第２のアナログバススイッチ２２３ｂは、Ｉ／Ｏコントローラに接続されており、Ｉ／Ｏコントローラから制御信号Ｓ３の入力を受け付ける。第２のアナログスイッチ２２３ｂは、ＵＳＢデバイス４００と第２の電圧供給部１２５とを接続するように第２のアナログバススイッチ２２３ｂを制御する制御信号Ｓ３に応じて、第１のアナログバススイッチ２２３ａと第２の電圧供給部１２５との接続を確立し、差動信号対Ｄｂ＋およびＤｂ−を差動信号対Ｄｄ＋およびＤｄ−として第１のアナログバススイッチ２２３ａに出力する。
【００４７】
一方、第２のアナログバススイッチ２２３ｂは、ＵＳＢデバイス４００と第３の電圧供給部２２６とを接続するよう第２のアナログバススイッチ２２３ｂを制御する制御信号Ｓ３に応じて、第１のアナログバススイッチ２２３ａと第３の電圧供給部２２６との接続を確立し、差動信号対Ｄｃ＋およびＤｃ−を差動信号対Ｄｄ＋およびＤｄ−として第１のアナログバススイッチ２２３ａに出力する。
【００４８】
次に、ＵＳＢ給電制御部２２０による給電制御について説明する。なお、以下では、差動信号対Ｄａ＋およびＤａ−がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付けるＵＳＢデバイスＡと、差動信号対Ｄｂ＋およびＤｂ−がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付けるＵＳＢデバイスＢと、差動信号対Ｄｃ＋およびＤｃ−がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付けるＵＳＢデバイスＣと、のうちの１つをＰＣ１００に接続する場合について説明する。
【００４９】
第１の実施の形態と同様に、ユーザは、通常時においてＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＡが充電可能なモードと、ＵＳＢデバイスＢが充電可能なモードと、ＵＳＢデバイスＣが充電可能なモードと、のうちのいずれか選択することができる。
【００５０】
ユーザがＵＳＢデバイスＡの充電を要望している場合について説明する。この場合、ユーザは、ＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＡが充電対象の一つに設定されているモードを選択する。
【００５１】
ＢＩＯＳは、ＰＣ１００の電源がオフされる際、サウスブリッジ１１１を介して、ＵＳＢデバイスＡと第１の電圧供給部１２４とを接続するように第１のアナログバススイッチ２２３ａを制御する制御信号Ｓ３を、第１のアナログバススイッチ２２３ａに出力する。その結果、第１のアナログバススイッチ２２３ａは、ＵＳＢバススイッチ１２２と第１の電圧供給部１２４との接続を確立する。これにより、待機時においてＰＣ１００にＵＳＢデバイスＡが接続された場合、ＵＳＢデバイスＡに対して、その充電に必要となる差動信号対Ｄａ＋およびＤａ−をデータ信号線を介して適切に供給することが可能となる。
【００５２】
ユーザがＵＳＢデバイスＢの充電を要望している場合について説明する。この場合、ユーザは、ＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＢが充電対象の一つに設定されているモードを選択する。
【００５３】
ＢＩＯＳは、ＰＣ１００の電源がオフされる際、サウスブリッジ１１１を介して、ＵＳＢデバイス４００と第２の電圧供給部１２５とを接続するように第１のアナログバススイッチ２２３ａおよび第２のアナログバススイッチ２２３ｂを制御する制御信号Ｓ３を、第１のアナログバススイッチ２２３ａおよび第２のアナログバススイッチ２２３ｂに出力する。その結果、第１のアナログバススイッチ２２３ａは、ＵＳＢバススイッチ１２２と第２のアナログバススイッチ２２３ｂとの接続を確立し、第２のアナログバススイッチ２２３ｂは、第１のアナログバススイッチ２２３ａと第２の電圧供給部１２５との接続を確立する。これにより、待機時においてＰＣ１００にＵＳＢデバイスＢが接続された際、ＵＳＢデバイスＢに対して、その充電に必要となる差動信号対Ｄｂ＋およびＤｂ−をデータ信号線を介して適切に供給することが可能となる。なお、同様にして、待機時においてＰＣ１００にＵＳＢデバイスＣが接続された際、ＵＳＢデバイスＣに対して、その充電に必要となる差動信号対Ｄｃ＋およびＤｃ−を適切に供給することができる。
【００５４】
以上のように、本実施の形態の情報処理装置では、第２のアナログバススイッチおよび第３の電圧供給部をさらに備えることによって、待機時において、データ信号線にそれぞれ異なる電圧レベルが供給された場合にのみ充電を行う３つのＵＳＢデバイスをＰＣに接続した場合にあっても、それぞれのＵＳＢデバイスを適切に充電することが可能となる。
【００５５】
なお、本実施の形態の情報処理装置において、複数のアナログバススイッチおよび複数の電圧供給部を備えても良い。これにより、複数のＵＳＢデバイスのそれぞれを適切に充電することが可能となる。
【００５６】
また、本実施の形態の情報処理装置において、複数の電圧供給部のうちの少なくとも１つが、Ｄ＋信号上の駆動電圧がＰＣ１００内部で０〜２００Ωの抵抗を介してＤ−信号上に認識された場合にのみ電源線を介した電力の供給を受け付ける所定のＵＳＢデバイスを充電可能とする差動信号対を、そのＵＳＢデバイスに供給しても良い。
【００５７】
（第３の実施の形態）
次に、本発明の第３の実施の形態を図４に基づいて説明する。本実施の形態にかかる情報処理装置は、第３の電圧供給部をさらに備えることについて第１の実施の形態の情報処理装置と異なる。よって、前述の第１の実施の形態と同じ部分は同じ符号で示し、説明も省略する。
【００５８】
図４は、第３の実施の形態の給電制御部の構成を概略的に示すブロック図である。ＵＳＢ給電制御部３２０は、電源供給部１２１と、ＵＳＢバススイッチ１２２と、アナログバススイッチ３２３と、第１の電圧供給部１２４と、第２の電圧供給部１２５と、第３の電圧供給部２２６と、を備える。
【００５９】
第３の電圧供給部２２６は、アナログバススイッチ３２３に接続されており、アナログバススイッチ３２３に差動信号対Ｄｃ＋およびＤｃ−を出力する。
【００６０】
アナログバススイッチ３２３は、Ｉ／Ｏコントローラに接続されており、Ｉ／Ｏコントローラから制御信号Ｓ４の入力を受け付ける。そして、アナログバススイッチ３２３は、ＵＳＢデバイス４００と第１の電圧供給部１２４とを接続するようにアナログバススイッチ３２３を制御する制御信号Ｓ４に応じて、ＵＳＢバススイッチ１２２と第１の電圧供給部１２４との接続を確立し、差動信号対Ｄａ＋およびＤａ−を差動信号対Ｄ２＋およびＤ２−としてＵＳＢバススイッチ１２２に出力する。
【００６１】
また、アナログバススイッチ３２３は、ＵＳＢデバイス４００と第２の電圧供給部１２５とを接続するようにアナログバススイッチ３２３を制御する制御信号Ｓ４に応じて、ＵＳＢバススイッチ１２２と第２の電圧供給部１２５との接続を確立し、差動信号対Ｄｂ＋およびＤｂ−を差動信号対Ｄ２＋およびＤ２−としてＵＳＢバススイッチ１２２に出力する。
【００６２】
さらに、アナログバススイッチ３２３は、ＵＳＢデバイス４００と第３の電圧供給部２２６とを接続するようにアナログバススイッチ３２３を制御する制御信号Ｓ４に応じて、ＵＳＢバススイッチ１２２と第３の電圧供給部２２６との接続を確立し、差動信号対Ｄｃ＋およびＤｃ−を差動信号対Ｄ２＋およびＤ２−としてＵＳＢバススイッチ１２２に出力する。
【００６３】
次に、ＵＳＢ給電制御部３２０による給電制御について説明する。なお、以下では、差動信号対Ｄａ＋およびＤａ−がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付けるＵＳＢデバイスＡと、差動電圧対Ｄｂ＋およびＤｂ−がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付けるＵＳＢデバイスＢと、差動電圧対Ｄｃ＋およびＤｃ−がデータ信号線を介して入力された場合にのみ電源線を介した電力の供給を受け付けるＵＳＢデバイスＣと、のうちの１つをＰＣ１００に接続する場合について説明する。
【００６４】
第１の実施の形態と同様に、ユーザは、通常時においてＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＡが充電可能なモードと、ＵＳＢデバイスＢが充電可能なモードと、ＵＳＢデバイスＣが充電可能なモードと、のうちのいずれかのモードを選択することができる。
【００６５】
ユーザがＵＳＢデバイスＡの充電を要望している場合について説明する。この場合、ユーザは、ＵＳＢアプリケーションソフトウェアを介して、ＵＳＢデバイスＡが充電対象の一つに設定されているモードを選択する。
【００６６】
ＢＩＯＳは、ＰＣ１００の電源がオフされる際、サウスブリッジ１１１を介して、ＵＳＢデバイスＡと第１の電圧供給部１２４との接続を確立するようアナログバススイッチ３２３を制御する制御信号Ｓ４を、アナログバススイッチ３２３に出力する。その結果、アナログバススイッチ３２３は、ＵＳＢバススイッチ１２２と第１の電圧供給部１２４との接続を確立する。これにより、待機時においてＰＣ１００にＵＳＢデバイスＡが接続された際、ＵＳＢデバイスに対して、その充電に必要となる差動信号対Ｄａ＋およびＤａ−をデータ信号線を介して適切に供給することが可能となる。なお、同様にして、待機時において、ＰＣ１００にＵＳＢデバイスＢが接続された際、ＵＳＢデバイスＢに対して、その充電に必要となる差動信号対Ｄｂ＋およびＤｂ−をデータ信号線を介して適切に供給することができると共に、待機時において、ＰＣ１００にＵＳＢデバイスＣが接続された際、ＵＳＢデバイスＣに対して、その充電に必要となる差動信号対Ｄｃ＋およびＤｃ−をデータ信号線を介してＵＳＢデバイスＣに適切に供給することができる。
【００６７】
以上のように、本実施の形態の情報処理装置では、１つのアナログバススイッチに３つの電圧供給部を接続することによって、待機時において、データ信号線にそれぞれ異なる電圧レベルが供給された場合にのみ充電を行う３つのＵＳＢデバイスをＰＣに接続した場合にあっても、それぞれのＵＳＢデバイスを適切に充電することが可能となる。
【００６８】
なお、本実施の形態の情報処理装置では、アナログバススイッチに３つの電圧供給部が接続されているが、アナログバススイッチに４つ以上の電圧供給部を接続しても良い。これにより、それらのＵＳＢデバイスのそれぞれを適切に充電することが可能となる。
【００６９】
また、本実施の形態の情報処理装置において、複数の電圧供給部のうちの少なくとも１つが、Ｄ＋信号上の駆動電圧がＰＣ１００内部で０〜２００Ωの抵抗を介してＤ−信号上に認識された場合にのみ電源線を介した電力の供給を受け付ける所定のＵＳＢデバイスを充電可能とする差動信号対を、そのＵＳＢデバイスに供給しても良い。
【符号の説明】
【００７０】
１００…ＰＣ、１０１…ＣＰＵ部、１０３…ノースブリッジ、１０５…グラフィックスコントローラ、１０７…メインメモリ、１１１…サウスブリッジ、１１３…ＨＤＤ、１１５…ＢＩＯＳ−ＲＯＭ、１２０，２２０，３２０…ＵＳＢ給電制御部、１２１…電源供給部、１２２…ＵＳＢバススイッチ、１２３，３２３…アナログバススイッチ、２２３ａ…第１のアナログバススイッチ、２２３ｂ…第２のアナログバススイッチ、１２４…第１の電圧供給部、１２５…第２の電圧供給部、２２６…第３の電圧供給部、２００…ディスプレイ、３００…キーボード、４００…ＵＳＢデバイス
【特許請求の範囲】
【請求項１】
データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対し、前記データ信号線を介して出力される信号の電圧値に応じて前記電源線を介して電力の供給を行う情報処理装置であって、
第１の電圧差を有した第１の信号を供給する第１の電圧供給手段と、
第２の電圧差を有した第２の信号を供給する第２の電圧供給手段と、
入力される制御信号に応じて、前記情報処理装置の待機時に前記第１の信号または前記第２の信号のいずれかを前記データ信号線を介して前記電子機器に出力する切り換え手段と、
を備えることを特徴とする情報処理装置。
【請求項２】
前記制御信号は、第１の制御信号と第２の制御信号から構成され、
前記切り換え手段は、前記情報処理装置の待機状態移行時に入力される第１の制御信号の示す内容と第２の制御信号の示す内容との組み合わせに応じて、前記第１の信号または前記第２の信号のいずれかを出力することを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記第１の電圧差は、前記複数の電子機器のうちの第１の電子機器が電力の供給を受ける上で必要とする電圧差であり、
前記第２の電圧差は、前記複数の電子機器のうちの第２の電子機器が電力の供給う受ける上で必要とする電圧差であり、
前記切り換え手段は、前記制御信号に応じて、前記第１の電子機器が接続される場合に前記第１の信号を出力する一方、前記第２の電子機器が接続される場合に前記第２の信号を出力することを特徴とする請求項１に記載の情報処理装置。
【請求項４】
第３の電圧差を有した第３の信号を供給する第３の電圧供給手段を更に備え、
前記切り換え手段は、前記制御信号に応じて、前記第１の信号、前記第２の信号及び前記第３の信号のうちの何れか一つを、前記データ信号線を介して前記電子機器に出力することを特徴とする請求項１に記載の情報処理装置。
【請求項５】
データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対して、前記データ信号線を介して出力される信号の電圧値に応じて前記電源線を介して電力の供給を行う情報処理装置であって、
第１の電圧差を有した第１の信号を供給する第１の電圧供給手段と、
第２の電圧差を有した第２の信号を供給する第２の電圧供給手段と、
入力される制御信号に応じて、前記情報処理装置の待機時に前記第１の信号または前記第２の信号のいずれかを前記データ信号線を介して前記電子機器に出力する給電制御手段と、
を備えることを特徴とする情報処理装置。
【請求項６】
前記制御信号は、第１の制御信号と第２の制御信号から構成され、
前記給電制御手段は、前記情報処理装置の待機状態移行時に入力される第１の制御信号の示す内容と第２の制御信号の示す内容との組み合わせに応じて、前記第１の信号または前記第２の信号のいずれかを出力することを特徴とする請求項５記載の情報処理装置。
【請求項７】
前記第１の電圧差は、前記複数の電子機器のうちの第１の電子機器が電力の供給を受ける上で必要とする電圧差であり、
前記第２の電圧差は、前記複数の電子機器のうちの第２の電子機器が電力の供給を受ける上で必要とする電圧差であり、
前記給電制御手段は前記制御信号に応じて、前記第１の電子機器が接続される場合に前記第１の信号を出力する一方、前記第２の電子機器が接続される場合に前記第２の信号を出力することを特徴とする請求項５に記載の情報処理装置。
【請求項８】
データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対して、前記データ信号線を介して出力される信号が所定の電圧値を有する場合に前記電源線を介して電力の供給を行う情報処理装置であって、
一定の電圧値を有する第１の信号を供給する第１の電圧供給手段と、
前記信号同士が抵抗を介して短絡された第２の信号を供給する第１の電圧供給手段と、
入力される制御信号に応じて、前記情報処理装置の待機時に前記第１の信号または前記第２の信号のいずれかを前記データ信号線を介して前記電子機器に出力する給電制御手段と、
を備えることを特徴とする情報処理装置。
【請求項９】
前記制御信号は、第１の制御信号と第２の制御信号から構成され、
前記給電制御手段は、前記情報処理装置の待機状態移行時に入力される第１の制御信号の示す内容と第２の制御信号の示す内容との組み合わせに応じて、前記第１の信号または前記第２の信号のいずれかを出力することを特徴とする請求項８記載の情報処理装置。
【請求項１０】
前記給電制御手段は前記制御信号に応じて、前記第１の電子機器が接続される場合に前記第１の信号を出力する一方、前記第２の電子機器が接続される場合に前記第２の信号を出力することを特徴とする請求項８に記載の情報処理装置。
【請求項１１】
データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対して、前記データ信号線を介して出力される信号の電圧値に応じて前記電源線を介して電力の供給を行う情報処理装置であって、
前記情報処理装置の待機時に、第１の電圧差を有した第１の信号と第２の電圧差を有した第２の信号とのいずれかを前記データ信号線を介して前記電子機器へ出力する給電制御部を備えることを特徴とする情報処理装置。
【請求項１２】
前記給電制御部は、入力される制御信号に応じて、前記電子機器へ前記第１の信号を出力するか前記第２の信号を出力するかを切り替えることを特徴とする請求項１１記載の情報処理装置。
【請求項１３】
前記制御信号は、第１の制御信号と第２の制御信号から構成され、
前記給電制御部は、前記情報処理装置の待機状態移行時に入力される第１の制御信号の示す内容と第２の制御信号の示す内容との組み合わせに応じて、前記第１の信号または前記第２の信号のいずれかを出力することを特徴とする請求項１２記載の情報処理装置。
【請求項１４】
データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対して、前記データ信号線を介して出力される信号の電圧値に応じて前記電源線を介して電力の供給を行う情報処理装置であって、
前記情報処理装置の待機時に、一定の電圧値を有する第１の信号と前記信号同士が抵抗を介して短絡された第２の信号とのいずれかを前記データ信号線を介して前記電子機器に出力する給電制御部を備えることを特徴とする情報処理装置。
【請求項１５】
前記給電制御部は、入力される制御信号に応じて、前記電子機器へ前記第１の信号を出力するか前記第２の信号を出力するかを切り替えることを特徴とする請求項１４記載の情報処理装置。
【請求項１６】
前記制御信号は、第１の制御信号と第２の制御信号から構成され、
前記給電制御部は、前記情報処理装置の待機状態移行時に入力される第１の制御信号の示す内容と第２の制御信号の示す内容との組み合わせに応じて、前記第１の信号または前記第２の信号のいずれかを出力することを特徴とする請求項１５記載の情報処理装置。
【請求項１】
データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対し、前記データ信号線を介して出力される信号の電圧値に応じて前記電源線を介して電力の供給を行う情報処理装置であって、
第１の電圧差を有した第１の信号を供給する第１の電圧供給手段と、
第２の電圧差を有した第２の信号を供給する第２の電圧供給手段と、
入力される制御信号に応じて、前記情報処理装置の待機時に前記第１の信号または前記第２の信号のいずれかを前記データ信号線を介して前記電子機器に出力する切り換え手段と、
を備えることを特徴とする情報処理装置。
【請求項２】
前記制御信号は、第１の制御信号と第２の制御信号から構成され、
前記切り換え手段は、前記情報処理装置の待機状態移行時に入力される第１の制御信号の示す内容と第２の制御信号の示す内容との組み合わせに応じて、前記第１の信号または前記第２の信号のいずれかを出力することを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記第１の電圧差は、前記複数の電子機器のうちの第１の電子機器が電力の供給を受ける上で必要とする電圧差であり、
前記第２の電圧差は、前記複数の電子機器のうちの第２の電子機器が電力の供給う受ける上で必要とする電圧差であり、
前記切り換え手段は、前記制御信号に応じて、前記第１の電子機器が接続される場合に前記第１の信号を出力する一方、前記第２の電子機器が接続される場合に前記第２の信号を出力することを特徴とする請求項１に記載の情報処理装置。
【請求項４】
第３の電圧差を有した第３の信号を供給する第３の電圧供給手段を更に備え、
前記切り換え手段は、前記制御信号に応じて、前記第１の信号、前記第２の信号及び前記第３の信号のうちの何れか一つを、前記データ信号線を介して前記電子機器に出力することを特徴とする請求項１に記載の情報処理装置。
【請求項５】
データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対して、前記データ信号線を介して出力される信号の電圧値に応じて前記電源線を介して電力の供給を行う情報処理装置であって、
第１の電圧差を有した第１の信号を供給する第１の電圧供給手段と、
第２の電圧差を有した第２の信号を供給する第２の電圧供給手段と、
入力される制御信号に応じて、前記情報処理装置の待機時に前記第１の信号または前記第２の信号のいずれかを前記データ信号線を介して前記電子機器に出力する給電制御手段と、
を備えることを特徴とする情報処理装置。
【請求項６】
前記制御信号は、第１の制御信号と第２の制御信号から構成され、
前記給電制御手段は、前記情報処理装置の待機状態移行時に入力される第１の制御信号の示す内容と第２の制御信号の示す内容との組み合わせに応じて、前記第１の信号または前記第２の信号のいずれかを出力することを特徴とする請求項５記載の情報処理装置。
【請求項７】
前記第１の電圧差は、前記複数の電子機器のうちの第１の電子機器が電力の供給を受ける上で必要とする電圧差であり、
前記第２の電圧差は、前記複数の電子機器のうちの第２の電子機器が電力の供給を受ける上で必要とする電圧差であり、
前記給電制御手段は前記制御信号に応じて、前記第１の電子機器が接続される場合に前記第１の信号を出力する一方、前記第２の電子機器が接続される場合に前記第２の信号を出力することを特徴とする請求項５に記載の情報処理装置。
【請求項８】
データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対して、前記データ信号線を介して出力される信号が所定の電圧値を有する場合に前記電源線を介して電力の供給を行う情報処理装置であって、
一定の電圧値を有する第１の信号を供給する第１の電圧供給手段と、
前記信号同士が抵抗を介して短絡された第２の信号を供給する第１の電圧供給手段と、
入力される制御信号に応じて、前記情報処理装置の待機時に前記第１の信号または前記第２の信号のいずれかを前記データ信号線を介して前記電子機器に出力する給電制御手段と、
を備えることを特徴とする情報処理装置。
【請求項９】
前記制御信号は、第１の制御信号と第２の制御信号から構成され、
前記給電制御手段は、前記情報処理装置の待機状態移行時に入力される第１の制御信号の示す内容と第２の制御信号の示す内容との組み合わせに応じて、前記第１の信号または前記第２の信号のいずれかを出力することを特徴とする請求項８記載の情報処理装置。
【請求項１０】
前記給電制御手段は前記制御信号に応じて、前記第１の電子機器が接続される場合に前記第１の信号を出力する一方、前記第２の電子機器が接続される場合に前記第２の信号を出力することを特徴とする請求項８に記載の情報処理装置。
【請求項１１】
データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対して、前記データ信号線を介して出力される信号の電圧値に応じて前記電源線を介して電力の供給を行う情報処理装置であって、
前記情報処理装置の待機時に、第１の電圧差を有した第１の信号と第２の電圧差を有した第２の信号とのいずれかを前記データ信号線を介して前記電子機器へ出力する給電制御部を備えることを特徴とする情報処理装置。
【請求項１２】
前記給電制御部は、入力される制御信号に応じて、前記電子機器へ前記第１の信号を出力するか前記第２の信号を出力するかを切り替えることを特徴とする請求項１１記載の情報処理装置。
【請求項１３】
前記制御信号は、第１の制御信号と第２の制御信号から構成され、
前記給電制御部は、前記情報処理装置の待機状態移行時に入力される第１の制御信号の示す内容と第２の制御信号の示す内容との組み合わせに応じて、前記第１の信号または前記第２の信号のいずれかを出力することを特徴とする請求項１２記載の情報処理装置。
【請求項１４】
データ信号線および電源線を含むバスを介して取り替え可能に接続される複数の電子機器のうちの１つに対して、前記データ信号線を介して出力される信号の電圧値に応じて前記電源線を介して電力の供給を行う情報処理装置であって、
前記情報処理装置の待機時に、一定の電圧値を有する第１の信号と前記信号同士が抵抗を介して短絡された第２の信号とのいずれかを前記データ信号線を介して前記電子機器に出力する給電制御部を備えることを特徴とする情報処理装置。
【請求項１５】
前記給電制御部は、入力される制御信号に応じて、前記電子機器へ前記第１の信号を出力するか前記第２の信号を出力するかを切り替えることを特徴とする請求項１４記載の情報処理装置。
【請求項１６】
前記制御信号は、第１の制御信号と第２の制御信号から構成され、
前記給電制御部は、前記情報処理装置の待機状態移行時に入力される第１の制御信号の示す内容と第２の制御信号の示す内容との組み合わせに応じて、前記第１の信号または前記第２の信号のいずれかを出力することを特徴とする請求項１５記載の情報処理装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１０−１９２００７（Ｐ２０１０−１９２００７Ａ）
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願番号】特願２０１０−１３４３１４（Ｐ２０１０−１３４３１４）
【出願日】平成２２年６月１１日（２０１０．６．１１）
【分割の表示】特願２００８−３２４４８７（Ｐ２００８−３２４４８７）の分割
【原出願日】平成２０年１２月１９日（２００８．１２．１９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願日】平成２２年６月１１日（２０１０．６．１１）
【分割の表示】特願２００８−３２４４８７（Ｐ２００８−３２４４８７）の分割
【原出願日】平成２０年１２月１９日（２００８．１２．１９）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]