撮像装置
【課題】本発明は、撮像装置にかかわり、特にフレームレートを可変できる機能を有する撮像装置に関するものであり、記録機器や表示機器を高速化することなく、従来以上の高フレームレート撮影を実現できる撮像装置を提供することを目的とする。
【解決手段】水平、または垂直方向にデータレートをn×m分の1に落としてトータルのデータレートを保ったまま、フレームレートを高くし、n×mフレーム分の画像を出力フォーマットにあわせた形で1フレーム内にまとめるようにする。
【解決手段】水平、または垂直方向にデータレートをn×m分の1に落としてトータルのデータレートを保ったまま、フレームレートを高くし、n×mフレーム分の画像を出力フォーマットにあわせた形で1フレーム内にまとめるようにする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、撮像装置にかかわり、特にフレームレートを可変できる機能を有する撮像装置に関する。
【背景技術】
【0002】
近年、HD(High Definition)放送機器の進展により映画を電子化する、つまり従来のフィルムをビデオテープ等で置き換える、いわゆる電子シネマへの動きが活発化している。
【0003】
現在、HD画像方式では、SMPTE274MとSMPTE296Mでそれぞれ走査線数1080本の方式(以下1080方式)と走査線数720本の方式(以下720P方式)において、24P方式の規格化がなされている。
【0004】
ここで、このようなシネマ制作用途においては演出効果のために24Pよりも速いフレームレートで撮像し、24P方式で再生することによりスローモーションを実現させたり、逆に24Pよりも遅いフレームレートで撮像し、24P方式で再生することにより早送りを実現させたりする可変速撮影機能が求められている。ところが、VTR等の記録機器や、TVモニタ等の表示機器を複数のフレームレートに対応させるためには回路規模が増加し、それに伴いコストが増大してしまう。
【0005】
このような課題を解決した可変速機能を実現する撮像装置は例えば特許文献1に開示されているものが知られている。
【0006】
以下、図10、図11、図12を用いてかかる可変速機能を有する従来の撮像装置について説明する。
【0007】
図10は可変速機能を有する従来の撮像装置の構成を示すブロック図である。
【0008】
図10において、11は種々のフレームレートの信号を出力する撮像部、12は撮像部11の出力信号を所定のフレームレートに変換するフレームレート変換部である。
【0009】
以上のように構成された撮像装置について図11、図12を用いて以下に説明する。
【0010】
図11は従来のフレームレート変換部の内部構成を示すブロック図である。また、図12はフレームレート変換部12の動作を示すタイミングチャートである。
【0011】
図11において、13、14は2つのフレームメモリA、B、15はフレームメモリ13、14の書き込みおよび読み出しを制御するフレームメモリ制御回路、16は2つのフレームメモリ13、14の出力のうち一方を選択して出力する切換え回路である。
【0012】
次に図12を用いてフレームレート変換部の動作を説明する。図12においてW1、W2はフレームメモリA(13)、およびフレームメモリB(14)の書き込みのイネーブル信号、R1、R2はフレームメモリA(13)、およびフレームメモリB(14)の読み出しのイネーブル信号で、各々ローレベルの時がイネーブル期間である。例えば、撮像部11より入力される種々のフレームレートの信号を60Pへ変換する。例えば、図12(a)の場合は、フレームレートが60Pの撮像信号入力の場合であるが、入力、出力が同じフレームレートなので、フレームメモリA(13)およびフレームメモリB(14)を60Pのフレームレートで書き込み、60Pのフレームレートで交互に読み出す。また、同図(b)のフレームレートが20Pの撮像信号入力の場合は、書き込みは20Pのフレームレートで1フレーム分を書き込み、読み出しは60Pのフレームレートで読み出す。ゆえに、この場合は、同じフレームの信号が3回連続して出力される。このようにフレームレート変換は例えば2つのフレームメモリの書き込みと読み出しを交互に行うことにより簡単に実現できる。
【0013】
以上のように、60P以下の種々のフレームレートをフレームレート変換部により60Pのフレームレートにて出力するため、VTR等の記録機器や、TVモニタ等の表示機器を簡略化できるのである。
【特許文献1】特開2002−152569号公報(段落番号「0033」〜「0038」)
【発明の開示】
【発明が解決しようとする課題】
【0014】
しかしながら上記の従来の構成では、出力するフォーマットより高いフレームレートを実現することはできない。逆にいえば、使用するフレームレートのうち最大のフレームレートを出力フォーマットにする必要がある。このため、通常のフレームレートにて使用しているときでも最高のフレームレートで動作することになり、撮像装置だけでなく、後段に接続される記録機器や表示機器についても従来以上に高速化する必要が生じる。よって、消費電力、コストが増大するという課題を有していた。
【0015】
本発明は、上記従来の問題点を解決するもので、記録機器や表示機器を高速化することなく、従来以上の高フレームレート撮影を実現できる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【0016】
前記従来の課題を解決するために、本発明の撮像装置は、フレームレートを変更できる撮像信号と、前記撮像手段より出力される撮像信号を所定のフォーマットに変換する信号変換手段を有し、前記撮像手段は水平方向のデータレートをn分の1、垂直方向のデータレートをm分の1(n、mは整数)に下げることにより、トータルのデータレートを保ったままフレームレートをn×m倍に高くし、前記信号変換手段は前記撮像手段により出力されるn×mフレーム分の映像を所定のフォーマットの1フレーム分の映像に変換するという作用を有する。
【発明の効果】
【0017】
以上のように本発明によれば、出力フォーマットの1フレーム内に複数フレームの画像をまとめて出力するため、記録機器や表示機器を高速化することなく、出力されるフォーマットよりも高フレームレート撮影を可能にするというすぐれた効果が得られる。
【発明を実施するための最良の形態】
【0018】
以下、本発明の実施の形態について図1から図9の図面を用いて説明する。
【0019】
(実施の形態)
図1は本発明の撮像装置の構成の一例を示すブロック図である。
【0020】
図1において、撮像手段1は例えば図2に示すようなインターライン転送型固体撮像素子3(以下IT−CCD)で実現でき、信号変換手段2は例えば図7に示すようなメモリ9を用いて実現できる。
【0021】
まず、図1、図2、図3、図4、図5、図6を用いて撮像手段1の動作を説明する。
【0022】
図2におけるIT−CCD3は半導体基板上に複数配置された垂直電荷転送レジスタ4と、各垂直電荷転送レジスタ4に対応して配置された多数の光電変換素子5を備えている。複数の垂直電荷転送レジスタ4は半導体基板上に相互に間隔をおき、ほぼ平行に延設されており、光電変換素子5は各垂直電荷転送レジスタ4ごとに、垂直電荷転送レジスタ4に沿って配列され受光して生成した電荷を、垂直電荷転送レジスタ4により転送すべき電荷として垂直電荷転送レジスタ4に出力する。
【0023】
垂直電荷転送レジスタ4の一端部側には、各垂直電荷転送レジスタ4から受け取って電荷を一方向に転送する水平電荷転送レジスタ6が延設されている。水平電荷転送レジスタ6は、垂直電荷転送レジスタ4の端部にそれぞれ接続され一列に配列された複数の転送電極を含んでいる。水平電荷転送レジスタ6に電気的に結合された電荷検出部7が設けられ、電荷検出部7が出力する信号は出力部8を通して外部に出力される。
【0024】
次に図3、図4を用いて垂直方向に隣接した2画素の信号を加算して出力する動作について説明する。このためには、水平ブランキング期間内に垂直電荷転送レジスタ4内の信号電荷を2回転送すればよい。図3は、この方法を用いた際に水平ブランキング期間内に垂直電荷転送レジスタ4の各転送電極に印加されるパルスを示すタイミングチャートである。また、図4は図3の各時刻T1〜T7における垂直電荷転送レジスタ4の転送方向に沿った電位、および信号電荷の蓄積状態を示す模式図である。
【0025】
光電変換素子5から垂直電荷転送レジスタ4へ読み出された信号電荷は、水平ブランキング期間に垂直電荷転送レジスタ4の転送電極にパルスを2回印加することにより垂直電荷転送レジスタ4内を2画素分転送される。この時、各垂直電荷転送レジスタ4の最終段の信号電荷、およびその前段の信号電荷は連続して水平電荷転送レジスタ6に転送され、水平電荷転送レジスタ6内で加算される。
【0026】
図3においてΦH1は水平電荷転送レジスタ6の転送電極に印加される水平電荷転送レジスタ6の駆動パルスであり、ΦV1〜ΦV4は各垂直電荷転送レジスタ4の転送電極に印加される垂直電荷転送レジスタ4の駆動パルスである。駆動パルスΦV1〜ΦV4は負極性の4相のパルスであり、駆動パルスΦV1〜ΦV4が一度、この順番で順次ローレベルになると垂直電荷転送レジスタ4内の電荷は1画素分、水平電荷転送レジスタ6方向に移動する。
【0027】
図4において、最上行は垂直電荷転送レジスタ4を模式的に示し、その下に図3に示す各時刻T1〜T7での電位分布および信号電荷の蓄積状態が示されている。そして、時刻T1からT4の期間で信号電荷は図上左方向に1画素分移動して水平電荷転送レジスタ6に到達し、時刻T5〜T7の期間で信号電荷は再び1画素分移動して水平電荷転送レジスタ6に到達し、最初の信号電荷に加算される。この間、駆動パルスΦV1〜ΦV4は図3に示したように、2回ローレベルとなる。
【0028】
垂直電荷転送レジスタ4より2行分の信号電荷を受け取った水平電荷転送レジスタ6は、これを出力部8へ順次転送する。垂直方向で隣接する2画素分の電荷が加算されているので、全画素の信号電荷を出力するために必要な水平転送の回数は、信号電荷を個別に出力する場合の1/2である。したがって、全画素の信号電荷を出力するために必要な時間も1/2になる。
【0029】
次に図5、図6を用いて水平方向に隣接した2画素の信号を加算して出力する動作について説明する。このためには、図6に示すように、4つの転送電極を周期として別のパルスを印加できるように4本の水平バスライン(H1、H1’、H2、H2’)が設ける構成にすればよい。図5は、この方法を用いた際に水平電荷転送レジスタ6の4つの転送電極H1、H1’、H2、H2’に印加されるパルスを示すタイミングチャートである。また、図6は図5の各時刻t1〜t3における水平電荷転送レジスタ6の転送方向に沿った電位、および信号電荷の蓄積状態を示す模式図である。
【0030】
図5においてΦH1、ΦH1’、ΦH2、ΦH2’は水平電荷転送レジスタ6の転送電極に印加される水平電荷転送レジスタ6の駆動パルスである。
【0031】
このような駆動パルスΦH1、ΦH1’、ΦH2、ΦH2’によって水平電荷転送レジスタ6を駆動すると、水平電荷転送レジスタ6における電位変化の周期は、図6に示すように、4個の転送電極分となり、1回駆動パルスを供給するごとに電荷は2個の転送電極分移動し、また、水平方向で隣接する2画素分の電荷が加算された上で出力される。したがって、垂直電荷転送レジスタ4から水平電荷転送レジスタ6に供給された電荷をすべて転送するために要する時間は1/2に短縮される。その結果、前述した垂直電荷転送レジスタ4においても隣接する2画素分の電荷を加算する方式と併用すれば、両方で4画素分の電荷を一度に出力でき、データレートを一定に保ったままフレームレートを4倍にすることができるのである。
【0032】
続いて、図7、図8、図9を用いて信号変換手段2の動作について説明する。
【0033】
図7は本発明の実施の形態における信号変換手段の一例を示すブロック図であり、図8は図7における各部の信号波形であり、図9は本実施の形態における撮影画像の一例を示す図である。図7において9はメモリ、10はメモリの動作を制御するためのパルスを発生するメモリ制御部である。以下、図8を用いて本発明の実施の形態における信号変換手段2の動作について説明する。
【0034】
前述した方法により4画素分の電荷を一度に出力された撮像信号a2は、図8に示すように、通常の方法により出力された撮像信号a1に比べ水平周期が1/2になり、さらに垂直周期も1/2になって出力される。この信号を一旦メモリに蓄積し、通常動作時の1水平期間内に2ライン分読み出すことにより、通常動作時の1水平期間中に4画素分を一度に出力した時の2水平期間分の信号出力を続けて出力するようにする。これにより、通常の4倍のフレームレートの信号を通常周期のフォーマットの1フレーム内にまとめることが可能になる。このようにして得られた映像信号は図9に示すように通常の画素数が水平2画素、垂直2画素の信号が加算された信号の奇数ラインが画面の左1/2に現れ、偶数ラインが画面の右側に現れ、4フレーム分の画像が縦に並んで現れる。この信号は通常動作時の信号フォーマットに一致している。
【0035】
なお、本実施の形態では撮像手段としてインターライン型固体撮像素子としているが、その他のCCD型固体撮像素子や、XYアドレス型の固体撮像素子を用いても良い。
【0036】
また、本実施の形態では水平、垂直2画素を加算するとしたが、これに限らず任意の整数分の1にするようにしてもよい。
【0037】
また、本実施の形態ではデータレートを下げるために画素を加算したが、例えば、加算ではなく、間引くようにしてもよい。
【0038】
また、本実施の形態ではデータレートを下げた信号を順番に並べるようにしたが、例えば表示機器で見やすいように図9の変換後の画像2のように並びかえても良いし、記録機器の圧縮処理がしやすいように並びかえて出力するようにしてもよい。
【0039】
以上のように、本発明の実施の形態によれば、通常のフォーマットよりも高いフレームレートの出力を通常のフォーマットの形式の信号として出力できるため、記録機器を変更することなく、高フレームレートを実現でき、動きの速い被写体を撮像した際にも良好な映像出力を得ることが可能となる。
【産業上の利用可能性】
【0040】
本発明における撮像装置は、記録機器や表示機器を高速化することなく、出力されるフォーマットよりも高フレームレート撮影を可能にするというすぐれた効果を有しており、フレームレートを可変して動画を撮像するのに使用する撮像装置として有用である。
【図面の簡単な説明】
【0041】
【図1】本発明の撮像装置の一例を示すブロック図
【図2】インターライン転送型固体撮像素子の構成図
【図3】垂直方向の2画素を加算する動作を示すタイミングチャート
【図4】垂直電荷転送レジスタの転送方向に沿った電位、および信号電荷の蓄積状態を示す図
【図5】水平方向の2画素を加算する動作を示すタイミングチャート
【図6】水平電荷転送レジスタの転送方向に沿った電位、および信号電荷の蓄積状態を示す図
【図7】本発明における信号変換手段の一例を示すブロック図
【図8】本発明における信号変換手段の各部の信号波形を示す図
【図9】本発明の撮像装置により撮影画像の一例を示す図
【図10】従来の撮像装置の構成を示すブロック図
【図11】従来の撮像装置のフレームレート変換部の構成を示すブロック図
【図12】従来の撮像装置におけるフレームレート変換部の動作を示すタイミングチャート
【符号の説明】
【0042】
1 撮像手段
2 信号変換手段
3 インターライン転送型固体撮像素子
4 垂直電荷転送レジスタ
5 光電変換素子
6 水平電荷転送レジスタ
7 電荷検出部
8 出力部
9 メモリ
10 メモリ制御部
11 撮像部
12 フレームレート変換部
13 フレームメモリA
14 フレームメモリB
15 フレームメモリ制御回路
16 切換え回路
【技術分野】
【0001】
本発明は、撮像装置にかかわり、特にフレームレートを可変できる機能を有する撮像装置に関する。
【背景技術】
【0002】
近年、HD(High Definition)放送機器の進展により映画を電子化する、つまり従来のフィルムをビデオテープ等で置き換える、いわゆる電子シネマへの動きが活発化している。
【0003】
現在、HD画像方式では、SMPTE274MとSMPTE296Mでそれぞれ走査線数1080本の方式(以下1080方式)と走査線数720本の方式(以下720P方式)において、24P方式の規格化がなされている。
【0004】
ここで、このようなシネマ制作用途においては演出効果のために24Pよりも速いフレームレートで撮像し、24P方式で再生することによりスローモーションを実現させたり、逆に24Pよりも遅いフレームレートで撮像し、24P方式で再生することにより早送りを実現させたりする可変速撮影機能が求められている。ところが、VTR等の記録機器や、TVモニタ等の表示機器を複数のフレームレートに対応させるためには回路規模が増加し、それに伴いコストが増大してしまう。
【0005】
このような課題を解決した可変速機能を実現する撮像装置は例えば特許文献1に開示されているものが知られている。
【0006】
以下、図10、図11、図12を用いてかかる可変速機能を有する従来の撮像装置について説明する。
【0007】
図10は可変速機能を有する従来の撮像装置の構成を示すブロック図である。
【0008】
図10において、11は種々のフレームレートの信号を出力する撮像部、12は撮像部11の出力信号を所定のフレームレートに変換するフレームレート変換部である。
【0009】
以上のように構成された撮像装置について図11、図12を用いて以下に説明する。
【0010】
図11は従来のフレームレート変換部の内部構成を示すブロック図である。また、図12はフレームレート変換部12の動作を示すタイミングチャートである。
【0011】
図11において、13、14は2つのフレームメモリA、B、15はフレームメモリ13、14の書き込みおよび読み出しを制御するフレームメモリ制御回路、16は2つのフレームメモリ13、14の出力のうち一方を選択して出力する切換え回路である。
【0012】
次に図12を用いてフレームレート変換部の動作を説明する。図12においてW1、W2はフレームメモリA(13)、およびフレームメモリB(14)の書き込みのイネーブル信号、R1、R2はフレームメモリA(13)、およびフレームメモリB(14)の読み出しのイネーブル信号で、各々ローレベルの時がイネーブル期間である。例えば、撮像部11より入力される種々のフレームレートの信号を60Pへ変換する。例えば、図12(a)の場合は、フレームレートが60Pの撮像信号入力の場合であるが、入力、出力が同じフレームレートなので、フレームメモリA(13)およびフレームメモリB(14)を60Pのフレームレートで書き込み、60Pのフレームレートで交互に読み出す。また、同図(b)のフレームレートが20Pの撮像信号入力の場合は、書き込みは20Pのフレームレートで1フレーム分を書き込み、読み出しは60Pのフレームレートで読み出す。ゆえに、この場合は、同じフレームの信号が3回連続して出力される。このようにフレームレート変換は例えば2つのフレームメモリの書き込みと読み出しを交互に行うことにより簡単に実現できる。
【0013】
以上のように、60P以下の種々のフレームレートをフレームレート変換部により60Pのフレームレートにて出力するため、VTR等の記録機器や、TVモニタ等の表示機器を簡略化できるのである。
【特許文献1】特開2002−152569号公報(段落番号「0033」〜「0038」)
【発明の開示】
【発明が解決しようとする課題】
【0014】
しかしながら上記の従来の構成では、出力するフォーマットより高いフレームレートを実現することはできない。逆にいえば、使用するフレームレートのうち最大のフレームレートを出力フォーマットにする必要がある。このため、通常のフレームレートにて使用しているときでも最高のフレームレートで動作することになり、撮像装置だけでなく、後段に接続される記録機器や表示機器についても従来以上に高速化する必要が生じる。よって、消費電力、コストが増大するという課題を有していた。
【0015】
本発明は、上記従来の問題点を解決するもので、記録機器や表示機器を高速化することなく、従来以上の高フレームレート撮影を実現できる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【0016】
前記従来の課題を解決するために、本発明の撮像装置は、フレームレートを変更できる撮像信号と、前記撮像手段より出力される撮像信号を所定のフォーマットに変換する信号変換手段を有し、前記撮像手段は水平方向のデータレートをn分の1、垂直方向のデータレートをm分の1(n、mは整数)に下げることにより、トータルのデータレートを保ったままフレームレートをn×m倍に高くし、前記信号変換手段は前記撮像手段により出力されるn×mフレーム分の映像を所定のフォーマットの1フレーム分の映像に変換するという作用を有する。
【発明の効果】
【0017】
以上のように本発明によれば、出力フォーマットの1フレーム内に複数フレームの画像をまとめて出力するため、記録機器や表示機器を高速化することなく、出力されるフォーマットよりも高フレームレート撮影を可能にするというすぐれた効果が得られる。
【発明を実施するための最良の形態】
【0018】
以下、本発明の実施の形態について図1から図9の図面を用いて説明する。
【0019】
(実施の形態)
図1は本発明の撮像装置の構成の一例を示すブロック図である。
【0020】
図1において、撮像手段1は例えば図2に示すようなインターライン転送型固体撮像素子3(以下IT−CCD)で実現でき、信号変換手段2は例えば図7に示すようなメモリ9を用いて実現できる。
【0021】
まず、図1、図2、図3、図4、図5、図6を用いて撮像手段1の動作を説明する。
【0022】
図2におけるIT−CCD3は半導体基板上に複数配置された垂直電荷転送レジスタ4と、各垂直電荷転送レジスタ4に対応して配置された多数の光電変換素子5を備えている。複数の垂直電荷転送レジスタ4は半導体基板上に相互に間隔をおき、ほぼ平行に延設されており、光電変換素子5は各垂直電荷転送レジスタ4ごとに、垂直電荷転送レジスタ4に沿って配列され受光して生成した電荷を、垂直電荷転送レジスタ4により転送すべき電荷として垂直電荷転送レジスタ4に出力する。
【0023】
垂直電荷転送レジスタ4の一端部側には、各垂直電荷転送レジスタ4から受け取って電荷を一方向に転送する水平電荷転送レジスタ6が延設されている。水平電荷転送レジスタ6は、垂直電荷転送レジスタ4の端部にそれぞれ接続され一列に配列された複数の転送電極を含んでいる。水平電荷転送レジスタ6に電気的に結合された電荷検出部7が設けられ、電荷検出部7が出力する信号は出力部8を通して外部に出力される。
【0024】
次に図3、図4を用いて垂直方向に隣接した2画素の信号を加算して出力する動作について説明する。このためには、水平ブランキング期間内に垂直電荷転送レジスタ4内の信号電荷を2回転送すればよい。図3は、この方法を用いた際に水平ブランキング期間内に垂直電荷転送レジスタ4の各転送電極に印加されるパルスを示すタイミングチャートである。また、図4は図3の各時刻T1〜T7における垂直電荷転送レジスタ4の転送方向に沿った電位、および信号電荷の蓄積状態を示す模式図である。
【0025】
光電変換素子5から垂直電荷転送レジスタ4へ読み出された信号電荷は、水平ブランキング期間に垂直電荷転送レジスタ4の転送電極にパルスを2回印加することにより垂直電荷転送レジスタ4内を2画素分転送される。この時、各垂直電荷転送レジスタ4の最終段の信号電荷、およびその前段の信号電荷は連続して水平電荷転送レジスタ6に転送され、水平電荷転送レジスタ6内で加算される。
【0026】
図3においてΦH1は水平電荷転送レジスタ6の転送電極に印加される水平電荷転送レジスタ6の駆動パルスであり、ΦV1〜ΦV4は各垂直電荷転送レジスタ4の転送電極に印加される垂直電荷転送レジスタ4の駆動パルスである。駆動パルスΦV1〜ΦV4は負極性の4相のパルスであり、駆動パルスΦV1〜ΦV4が一度、この順番で順次ローレベルになると垂直電荷転送レジスタ4内の電荷は1画素分、水平電荷転送レジスタ6方向に移動する。
【0027】
図4において、最上行は垂直電荷転送レジスタ4を模式的に示し、その下に図3に示す各時刻T1〜T7での電位分布および信号電荷の蓄積状態が示されている。そして、時刻T1からT4の期間で信号電荷は図上左方向に1画素分移動して水平電荷転送レジスタ6に到達し、時刻T5〜T7の期間で信号電荷は再び1画素分移動して水平電荷転送レジスタ6に到達し、最初の信号電荷に加算される。この間、駆動パルスΦV1〜ΦV4は図3に示したように、2回ローレベルとなる。
【0028】
垂直電荷転送レジスタ4より2行分の信号電荷を受け取った水平電荷転送レジスタ6は、これを出力部8へ順次転送する。垂直方向で隣接する2画素分の電荷が加算されているので、全画素の信号電荷を出力するために必要な水平転送の回数は、信号電荷を個別に出力する場合の1/2である。したがって、全画素の信号電荷を出力するために必要な時間も1/2になる。
【0029】
次に図5、図6を用いて水平方向に隣接した2画素の信号を加算して出力する動作について説明する。このためには、図6に示すように、4つの転送電極を周期として別のパルスを印加できるように4本の水平バスライン(H1、H1’、H2、H2’)が設ける構成にすればよい。図5は、この方法を用いた際に水平電荷転送レジスタ6の4つの転送電極H1、H1’、H2、H2’に印加されるパルスを示すタイミングチャートである。また、図6は図5の各時刻t1〜t3における水平電荷転送レジスタ6の転送方向に沿った電位、および信号電荷の蓄積状態を示す模式図である。
【0030】
図5においてΦH1、ΦH1’、ΦH2、ΦH2’は水平電荷転送レジスタ6の転送電極に印加される水平電荷転送レジスタ6の駆動パルスである。
【0031】
このような駆動パルスΦH1、ΦH1’、ΦH2、ΦH2’によって水平電荷転送レジスタ6を駆動すると、水平電荷転送レジスタ6における電位変化の周期は、図6に示すように、4個の転送電極分となり、1回駆動パルスを供給するごとに電荷は2個の転送電極分移動し、また、水平方向で隣接する2画素分の電荷が加算された上で出力される。したがって、垂直電荷転送レジスタ4から水平電荷転送レジスタ6に供給された電荷をすべて転送するために要する時間は1/2に短縮される。その結果、前述した垂直電荷転送レジスタ4においても隣接する2画素分の電荷を加算する方式と併用すれば、両方で4画素分の電荷を一度に出力でき、データレートを一定に保ったままフレームレートを4倍にすることができるのである。
【0032】
続いて、図7、図8、図9を用いて信号変換手段2の動作について説明する。
【0033】
図7は本発明の実施の形態における信号変換手段の一例を示すブロック図であり、図8は図7における各部の信号波形であり、図9は本実施の形態における撮影画像の一例を示す図である。図7において9はメモリ、10はメモリの動作を制御するためのパルスを発生するメモリ制御部である。以下、図8を用いて本発明の実施の形態における信号変換手段2の動作について説明する。
【0034】
前述した方法により4画素分の電荷を一度に出力された撮像信号a2は、図8に示すように、通常の方法により出力された撮像信号a1に比べ水平周期が1/2になり、さらに垂直周期も1/2になって出力される。この信号を一旦メモリに蓄積し、通常動作時の1水平期間内に2ライン分読み出すことにより、通常動作時の1水平期間中に4画素分を一度に出力した時の2水平期間分の信号出力を続けて出力するようにする。これにより、通常の4倍のフレームレートの信号を通常周期のフォーマットの1フレーム内にまとめることが可能になる。このようにして得られた映像信号は図9に示すように通常の画素数が水平2画素、垂直2画素の信号が加算された信号の奇数ラインが画面の左1/2に現れ、偶数ラインが画面の右側に現れ、4フレーム分の画像が縦に並んで現れる。この信号は通常動作時の信号フォーマットに一致している。
【0035】
なお、本実施の形態では撮像手段としてインターライン型固体撮像素子としているが、その他のCCD型固体撮像素子や、XYアドレス型の固体撮像素子を用いても良い。
【0036】
また、本実施の形態では水平、垂直2画素を加算するとしたが、これに限らず任意の整数分の1にするようにしてもよい。
【0037】
また、本実施の形態ではデータレートを下げるために画素を加算したが、例えば、加算ではなく、間引くようにしてもよい。
【0038】
また、本実施の形態ではデータレートを下げた信号を順番に並べるようにしたが、例えば表示機器で見やすいように図9の変換後の画像2のように並びかえても良いし、記録機器の圧縮処理がしやすいように並びかえて出力するようにしてもよい。
【0039】
以上のように、本発明の実施の形態によれば、通常のフォーマットよりも高いフレームレートの出力を通常のフォーマットの形式の信号として出力できるため、記録機器を変更することなく、高フレームレートを実現でき、動きの速い被写体を撮像した際にも良好な映像出力を得ることが可能となる。
【産業上の利用可能性】
【0040】
本発明における撮像装置は、記録機器や表示機器を高速化することなく、出力されるフォーマットよりも高フレームレート撮影を可能にするというすぐれた効果を有しており、フレームレートを可変して動画を撮像するのに使用する撮像装置として有用である。
【図面の簡単な説明】
【0041】
【図1】本発明の撮像装置の一例を示すブロック図
【図2】インターライン転送型固体撮像素子の構成図
【図3】垂直方向の2画素を加算する動作を示すタイミングチャート
【図4】垂直電荷転送レジスタの転送方向に沿った電位、および信号電荷の蓄積状態を示す図
【図5】水平方向の2画素を加算する動作を示すタイミングチャート
【図6】水平電荷転送レジスタの転送方向に沿った電位、および信号電荷の蓄積状態を示す図
【図7】本発明における信号変換手段の一例を示すブロック図
【図8】本発明における信号変換手段の各部の信号波形を示す図
【図9】本発明の撮像装置により撮影画像の一例を示す図
【図10】従来の撮像装置の構成を示すブロック図
【図11】従来の撮像装置のフレームレート変換部の構成を示すブロック図
【図12】従来の撮像装置におけるフレームレート変換部の動作を示すタイミングチャート
【符号の説明】
【0042】
1 撮像手段
2 信号変換手段
3 インターライン転送型固体撮像素子
4 垂直電荷転送レジスタ
5 光電変換素子
6 水平電荷転送レジスタ
7 電荷検出部
8 出力部
9 メモリ
10 メモリ制御部
11 撮像部
12 フレームレート変換部
13 フレームメモリA
14 フレームメモリB
15 フレームメモリ制御回路
16 切換え回路
【特許請求の範囲】
【請求項1】
フレームレートを変更できる撮像手段と、
前記撮像手段より出力される撮像信号を入力し、所定のフォーマットの信号に変換する信号変換手段と、を備えることを特徴とする撮像装置。
【請求項2】
前記撮像手段は水平方向のデータレートをn分の1(nは整数)、垂直方向のデータレートをm分の1(mは整数)に下げることによりトータルのデータレートを保ったままフレームレートをn×m倍に高くすることを特徴とする請求項1に記載の撮像装置。
【請求項3】
前記信号変換手段は前記撮像手段により出力されるn×mフレーム分の映像を所定のフォーマットの1フレーム分の映像に変換することを特徴とする請求項1および請求項2に記載の撮像装置。
【請求項1】
フレームレートを変更できる撮像手段と、
前記撮像手段より出力される撮像信号を入力し、所定のフォーマットの信号に変換する信号変換手段と、を備えることを特徴とする撮像装置。
【請求項2】
前記撮像手段は水平方向のデータレートをn分の1(nは整数)、垂直方向のデータレートをm分の1(mは整数)に下げることによりトータルのデータレートを保ったままフレームレートをn×m倍に高くすることを特徴とする請求項1に記載の撮像装置。
【請求項3】
前記信号変換手段は前記撮像手段により出力されるn×mフレーム分の映像を所定のフォーマットの1フレーム分の映像に変換することを特徴とする請求項1および請求項2に記載の撮像装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2006−262247(P2006−262247A)
【公開日】平成18年9月28日(2006.9.28)
【国際特許分類】
【出願番号】特願2005−78878(P2005−78878)
【出願日】平成17年3月18日(2005.3.18)
【出願人】(000005821)松下電器産業株式会社 (73,050)
【Fターム(参考)】
【公開日】平成18年9月28日(2006.9.28)
【国際特許分類】
【出願日】平成17年3月18日(2005.3.18)
【出願人】(000005821)松下電器産業株式会社 (73,050)
【Fターム(参考)】
[ Back to top ]