放射線検出器
【課題】半導体素子の特性の劣化を抑制する放射線検出器を提供する。
【解決手段】放射線検出器は、基板１１にＣｄＴｅ半導体素子２を導電性接着剤によって接着されたものとなっているが、ＣｄＴｅ半導体素子２は、基板１１と対向する面の端部に面取加工が施され、面取部２３および面取部２６を有するＣｄＴｅ半導体素子２とすることで、ＣｄＴｅ半導体素子２の実装の際、基板１１との接触を回避しつつ、接着による残留応力等で基板１１に反りが生じた場合においても、基板１１との接触を回避することが可能となる。
【解決手段】放射線検出器は、基板１１にＣｄＴｅ半導体素子２を導電性接着剤によって接着されたものとなっているが、ＣｄＴｅ半導体素子２は、基板１１と対向する面の端部に面取加工が施され、面取部２３および面取部２６を有するＣｄＴｅ半導体素子２とすることで、ＣｄＴｅ半導体素子２の実装の際、基板１１との接触を回避しつつ、接着による残留応力等で基板１１に反りが生じた場合においても、基板１１との接触を回避することが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射線検出器に関する。
【背景技術】
【０００２】
従来の半導体放射線検出器として、基板の表面側にブロック状に形成された４つの半導体素子がほぼ隙間なく、２行２列のマトリックス状に設けられた半導体放射線検出器が知られている（例えば、特許文献１参照）。
【０００３】
特許文献１に記載の半導体放射線検出器は、複数の半導体素子を隙間なく並べることで、分解能を向上させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２６４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に係る半導体放射線検出器は、半導体素子を基板に接着することによる残留応力に起因する基板の反り、及び組み立て時の外力による半導体素子の損傷を考慮していないので、半導体素子の特性が劣化する場合がある。
【０００６】
したがって、本発明の目的は、半導体素子の特性の劣化を抑制する放射線検出器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するため、基板と、放射線を検出し、基板と対向する面の少なくとも１つの辺に面取加工が施された面取部を有する半導体素子と、を備える放射線検出器が提供される。
【０００８】
また、上記の半導体素子が、放射線を検出する検出面を有し、面取部が、基板と対向する面の検出面に垂直となる辺に形成されることが好ましい。
【０００９】
また、上記の半導体素子が、基板と対向する面に電極を有し、面取部が、半導体素子に形成された第１の面取部と、電極に形成された第２の面取部と、からなることが好ましい。
【００１０】
また、上記の面取部が、斜面であることが好ましい。
【発明の効果】
【００１１】
本発明に係る放射線検出器によれば、半導体素子の特性の劣化を抑制する放射線検出器を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、第１の実施の形態に係る放射線検出器の斜視図である。
【図２】図２（ａ）は、第１の実施の形態に係るＣｄＴｅ素子の基板に対向する面の図であり、（ｂ）は、ＣｄＴｅ素子の底面図であり、（ｃ）は、ＣｄＴｅ素子の側面図である。
【図３】図３（ａ）は、比較例に係るＣｄＴｅ素子の実装に関する概略図であり、（ｂ）は、第１の実施の形態に係るＣｄＴｅ素子の実装に関する概略図である。
【図４】図４（ａ）は、第１の実施の形態に係る放射線検出器の上面図であり、（ｂ）は、放射線検出器の端部近傍の拡大図である。
【図５】図５（ａ）〜（ｄ）は、第１の実施の形態に係るＣｄＴｅ素子の切り出し工程を示す概略図である。
【図６】図６は、第２の実施の形態に係るＣｄＴｅ素子の斜視図である。
【発明を実施するための形態】
【００１３】
［実施の形態の要約］
実施の形態に係る放射線検出器は、基板と、放射線を検出し、基板と対向する面の少なくとも１つの辺に面取加工が施された面取部を有する半導体素子と、を備える。
【００１４】
［第１の実施の形態］
（放射線検出器１の構成の概要）
図１は、第１の実施の形態に係る放射線検出器の斜視図である。図２（ａ）は、第１の実施の形態に係るＣｄＴｅ素子の基板に対向する面の図であり、（ｂ）は、ＣｄＴｅ素子の底面図であり、（ｃ）は、ＣｄＴｅ素子の側面図である。なお、以下に示す各図は、概略図であり、各構成部材間の大きさの関係が、実際のものと異なる場合がある。
【００１５】
本実施の形態に係る放射線検出器１は、γ線、Ｘ線等の放射線を検出する放射線検出器である。図１において放射線６は、紙面の上方から下方に沿って入射してくる。すなわち、放射線６は、放射線検出器１の半導体素子としてのＣｄＴｅ素子２からカードホルダ１４に向かう方向に沿って伝搬して放射線検出器１に入射する。そして、放射線検出器１は、ＣｄＴｅ素子２の検出面２０ａ（つまり、図１の上方に面している面）に放射線６が入射する。したがって、ＣｄＴｅ素子２の側面が放射線６の検出面２０ａとなっている。このように、半導体素子の側面を放射線６の検出面２０ａとする放射線検出器を、エッジオン型の放射線検出器と称する。なお、放射線検出器１は、特定の方向（例えば、被検体から放射線検出器１に向かう方向）に沿って入射してくる放射線６が通過する複数の開口を有するコリメータを介して放射線６を検出する複数の放射線検出器１が並べられて構成されるエッジオン型の放射線検出装置用の放射線検出器１として構成することができる。また、本実施の形態に係る放射線検出器１は、カード型の形状を呈する。
【００１６】
なお、本実施の形態に係る放射線検出器１は、コリメータを備えることができる。また、放射線検出器１は、コリメータを備えずに用いることもできる。コリメータを用いる場合、多孔平行コリメータ、ピンホールコリメータ等を用いることができる。本実施の形態では、一例として、多孔平行コリメータを用いるものとする。
【００１７】
基板１１は、金属導体等の導電性材料からなる導電性薄膜（例えば、銅箔）が表面に形成された薄肉基板（例えば、ＦＲ４等のガラスエポキシ基板）を、ソルダーレジスト等の絶縁材料からなる絶縁層で挟んで形成される。
【００１８】
また、基板１１は、図１に示すように、ＣｄＴｅ素子２が、基板１１の第一の端部側であって、基板１１の一方の面に４個、他方の面に４個、基板１１に面対称となるように搭載可能に構成されている。さらに、基板１１は、複数のＣｄＴｅ素子２のそれぞれが搭載される第一の端部側の幅が、複数のＣｄＴｅ素子２が搭載される第一の端部側の反対側の第二の端部側よりも広く形成される。なお、第二の端部側において基板１１はカードホルダ１３及びカードホルダ１４によって支持される。また、第二の端部側には、放射線検出器１と外部の制御回路とを電気的に接続可能である複数のパターン１１１が設けられたカードエッジ部１１２が設けられる。また、後述する素子接続部とカードエッジ部１１２との間には、複数のＣｄＴｅ素子２のそれぞれと、素子接続部を介して電気的に接続する抵抗、コンデンサ等の電子部品を搭載する複数の電子部品搭載部１１０が設けられる。なお、電子部品搭載部１１０に、Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ（ＡＳＩＣ）、Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ（ＦＰＧＡ）等を搭載することもできる。
【００１９】
なお、基板１１は、一例として、幅広の方向、すなわち長手方向は４０ｍｍ程度の長さを有して形成される。そして、基板１１は、幅広の部分の端部から幅が狭くなっている部分の端部まで、すなわち、素子接続部が設けられている部分の端からカードエッジ部１１２の端までの短手方向において、２０ｍｍ程度の長さを有して形成される。
【００２０】
さらに、基板１１は、ＣｄＴｅ素子２のそれぞれの電極４ａ〜電極４ｈと電気的に接続する素子接続部と電子部品搭載部１１０との間に、基板１１の表面からこの表面の法線方向に沿って突き出て形成される柱状の複数の基板端子１１ａ〜基板端子１１ｄを有する。本実施の形態では、一例として、基板１１の一表面に４つの円柱状の基板端子１１ａ〜基板端子１１ｄが形成される。なお、基板端子１１ａ〜基板端子１１ｄは、断面が矩形の柱状にすることもできる。
【００２１】
また、素子接続部と、基板端子１１ａ〜基板端子１１ｄと、電子部品搭載部１１０と、はそれぞれ、基板１１の厚さ方向の中心に位置する導電性薄膜を対称面として、基板１１の一方の表面と他方の表面とのそれぞれに設けられる。ここで、素子接続部と、電子部品搭載部１１０と、はそれぞれ、一方の表面と他方の表面とに基板を対称面として略対称の位置に設けられる。一方、複数の基板端子１１ａ〜基板端子１１ｄは、一方の面と他方の面とで互い違いになる位置に設けられる。
【００２２】
基板１１はカードホルダ１３とカードホルダ１４とに挟み込まれて支持される。カードホルダ１３とカードホルダ１４とはそれぞれ同一形状を有して形成され、カードホルダ１３が有する溝付穴（図示しない）にカードホルダ１４が有する突起部１７が嵌め合わされると共に、カードホルダ１４が有する溝付穴１８にカードホルダ１３が有する突起部１９が嵌め合わされることにより基板１１を支持する。
【００２３】
放射線検出器１は、長手方向の両側面に弾性部材実装部１５を有する。この弾性部材実装部１５は、複数の放射線検出器１を支持する放射線検出器立てに放射線検出器１が挿入された場合に、放射線検出器１を放射線検出器立てに押し付けて固定する弾性部材１６が設けられている。なお、放射線検出器立てはカードエッジ部１１２が挿入されるコネクタを有しており、放射線検出器１は、カードエッジ部１１２がコネクタに挿入され、コネクタとパターン１１１とが電気的に接続することにより外部の電気回路としての制御回路、外部からの電源線、グランド線等に電気的に接続される。
【００２４】
放射線検出器１は、図１および図２（ｂ）に示すように、一対のＣｄＴｅ素子２の基板１１の反対側に、各ＣｄＴｅ素子２の電極パターン３０と基板１１に設けられた複数の基板端子１１ａ〜基板端子１１ｄとのそれぞれを電気的に接続する配線パターン（図示しない）を有するフレキシブル基板１２をさらに備える。
【００２５】
フレキシブル基板１２は、一対のＣｄＴｅ素子２の一方のＣｄＴｅ素子２側、及び他方のＣｄＴｅ素子２側の双方に設けられる（本実施の形態においては、４組の一対のＣｄＴｅ素子２の一方のＣｄＴｅ素子２側のそれぞれと、他方のＣｄＴｅ素子２側のそれぞれとの双方に、フレキシブル基板１２がそれぞれ設けられる）。そして、フレキシブル基板１２の複数の配線パターンの一端はそれぞれ、基板端子１１ａ〜基板端子１１ｄに電気的に接続する。
【００２６】
（ＣｄＴｅ素子の詳細）
ＣｄＴｅ素子２は、図２（ａ）〜（ｃ）に示すように、直方体形状を有し、基板１１と対向する面２０ｅに一定の間隔で、図２（ａ）の紙面の上方から下方に向けて複数の溝部２８ａ〜溝部２８ｇが形成されることにより、８つのピクセル２７ａ〜ピクセル２７ｈが形成される。つまり、溝部２８ａ〜溝部２８ｇで分けられるＣｄＴｅ素子２の部分のそれぞれが、放射線を検出する１つの画素（ピクセル）に対応する。これにより、一のＣｄＴｅ素子２は、複数の画素を有することになる。そして、１つの放射線検出器１が８つのＣｄＴｅ素子２（４組の一対のＣｄＴｅ素子２）を備え、１つのＣｄＴｅ素子２がそれぞれ８つのピクセル２７ａ〜ピクセル２７ｈを有する場合、１つの放射線検出器１は、６４ピクセルの解像度を有することになる。溝部２８ａ〜溝部２８ｇの数を増減させることにより、一のＣｄＴｅ素子２のピクセル数を増減させることができる。よって素子接続部は、１つのピクセルごとに形成されるので、基板１１の片面に３２個の素子接続部が形成されることになる。
【００２７】
このピクセル２７ａ〜ピクセル２７ｈには、図２（ａ）に示すように、それぞれ電極４ａ〜電極４ｈが形成されている。この電極４ａ〜電極４ｈは、基板１１に形成された素子接続部と電気的に接続する。
【００２８】
また、溝部２８ａ〜溝部２８ｇの幅は、一例として、０．２ｍｍであり、２ｍｍ間隔で形成される。そして、ＣｄＴｅ素子２の厚さは、一例として、２ｍｍである。さらに、一のピクセルの幅もＣｄＴｅ素子２の厚さに等しい幅を有して形成される。また、本実施の形態においては、複数のＣｄＴｅ素子２それぞれの溝部２８ａ〜溝部２８ｇの幅を、例えば、コリメータの開口径又は複数の開口を隔てる壁の厚さに応じて決定できる。
【００２９】
ＣｄＴｅ素子２は、図２（ａ）の紙面の上の側面に検出面２０ａを有し、検出面２０ａの逆側に位置する底面２０ｂは、カードホルダ１３またはカードホルダ１４に対向している。
【００３０】
ＣｄＴｅ素子２は、図２（ａ）に示すように、基板１１と対向する面２０ｅであって、検出面２０ａに垂直となる辺に、面取部２３および面取部２６が形成されている。面取部２３は、面２０ｅと側面２０ｃとの交差する位置に形成される。また、面取部２４は、面２０ｅと側面２０ｄとの交差する位置に形成される。
【００３１】
面取部２３は、図２（ｂ）に示すように、ＣｄＴｅ素子２に形成された第１の面取部２１と、電極４ａに形成された第２の面取部２２と、からなる。また、面取部２６は、図２（ｂ）に示すように、ＣｄＴｅ素子２に形成された第１の面取部２４と、電極４ｈに形成された第２の面取部２５と、からなる。この面取部２３および面取部２６は、後述する面取加工により形成される。この面取加工は、例えば、ＣｄＴｅ素子２の面２０ｅを斜め切りする加工である。なお、面取部２３および面取部２６の面取加工は、斜め切りする加工に限定されず、例えば、ＣｄＴｅ素子２の辺を切り欠いて曲面を形成するような加工等であっても良い。
【００３２】
図３（ａ）は、比較例に係るＣｄＴｅ素子の実装に関する概略図であり、（ｂ）は、第１の実施の形態に係るＣｄＴｅ素子の実装に関する概略図である。
【００３３】
ＣｄＴｅ素子を実装するとき、ＣｄＴｅ素子と基板とが接触し、ＣｄＴｅ素子に微小なクラックが発生する場合がある。また、ＣｄＴｅ素子が後述する導電性接着剤により基板に固定されるとき、接着による残留応力等で基板に反りが生じ、その反りによってＣｄＴｅ素子と基板とが接触することがある。
【００３４】
比較例に係るＣｄＴｅ素子７は、図３（ａ）に示すように、その角部７０に面取加工が施されていない。このＣｄＴｅ素子７を基板１１に実装する際、図３（ａ）に示すように、基板１１とＣｄＴｅ素子７とが、平行からずれていると、ＣｄＴｅ素子７の角部７０が基板１１に接触してしまい、角部７０に微小なクラックが入り、ＣｄＴｅ素子７の特性が劣化する。また、例えば、基板１１の僅かな撓みがある場合においても、ＣｄＴｅ素子７の角部７０が基板１１に接触する可能性がある。
【００３５】
一方、第１の実施の形態に係るＣｄＴｅ素子２を基板１１に実装する際、図３（ｂ）に示すように、基板１１とＣｄＴｅ素子２とが、比較例と同じように、平行からずれていても、ＣｄＴｅ素子２に面取部２３が形成されているため、基板１１との接触を回避することができる。また、例えば、基板１１の僅かな撓みがある場合においても、ＣｄＴｅ素子２に面取部２３が形成されているため、基板１１との接触を回避することができる。
【００３６】
ＣｄＴｅ素子２は、図２（ｂ）に示すように、フレキシブル基板１２に対向する面２０ｆに電極パターン３０を有する。この電極パターン３０は、フレキシブル基板１２に形成された配線パターンと電気的に接続する。
【００３７】
図４（ａ）は、第１の実施の形態に係る放射線検出器の上面図であり、（ｂ）は、放射線検出器の端部近傍の拡大図である。図４（ａ）は、基板１１の一方の側面に実装されたＣｄＴｅ素子２を図示したものである。
【００３８】
図４（ａ）に示す隣り合うＣｄＴｅ素子２の間隔ｗ１は、一例として、０．１ｍｍである。また、基板１１の厚みｔ１は、一例として、０．２ｍｍである。
【００３９】
ＣｄＴｅ素子２は、図４（ａ）および（ｂ）に示すように、基板１１の素子接続部１１３に導電性接着剤５によって固定される。この導電性接着剤５は、一例として、銀ペーストである。素子接続部１１３の厚みｔ２は、一例として、３０μｍである。また、導電性接着剤５の厚みｔ３は、例えば、１０〜２０μｍである。従って、ＣｄＴｅ素子２と基板１１との間隔Ｗ２は、一例として、４０〜５０μｍである。なお、電極パターン３０および電極４ａ〜電極４ｈは、素子接続部１１３の厚みｔ３と同様に、一例として、３０μｍである。
【００４０】
本実施の形態において、半導体素子を構成する化合物半導体としては、例えば、ＣｄＴｅを用いたがこれに限定されず、γ線等の放射線を検出するＣｄＺｎＴｅ（ＣＺＴ）素子、ＨｇＩ２素子等の化合物半導体素子を用いることもできる。
【００４１】
（ＣｄＴｅ素子の切り出し工程）
図５（ａ）〜（ｄ）は、第１の実施の形態に係るＣｄＴｅ素子の切り出し工程を示す概略図である。以下では、主に、ＣｄＴｅ結晶２００からＣｄＴｅ素子２を切り出す工程について説明する。この工程の過程でＣｄＴｅ素子に面取部が形成される。なお、ＣｄＴｅ結晶２００は、板形状を有し、複数のＣｄＴｅ素子２が切り出されるほど大きいとする。また、ＣｄＴｅ結晶２００は、ＣｄＴｅ素子２の長手方向と平行な辺がＣｄＴｅ結晶２００の長手方向である。さらに、ＣｄＴｅ結晶２００は、ＣｄＴｅ素子２の短手方向と平行な辺がＣｄＴｅ結晶２００の短手方向である。
【００４２】
まず、ＣｄＴｅ結晶２００を準備する。このＣｄＴｅ結晶２００には、一方の面に電極前駆体膜４が形成され、一方の面の反対側の面に電極前駆体膜３が形成されている。この電極前駆体膜４は、溝部２８ａ〜溝部２８ｇが形成されることで、電極４ａ〜電極４ｈとなる。また、電極前駆体膜３は、例えば、電極パターンが形成されているものとする。さらに、電極前駆体膜３は、ＣｄＴｅ結晶２００からＣｄＴｅ素子２が切り出されることにより、電極パターン３０となる。
【００４３】
次に、図５（ａ）に示すように、電極前駆体膜４が形成された面にブレード８ａの先端部８０を接触させながら、ＣｄＴｅ結晶２００の短手方向を横断するように移動し、電極前駆体膜４およびＣｄＴｅ結晶２００を所定の深さまで削る（面取工程）。この面取工程は、切り出すＣｄＴｅ素子２の数に応じて複数回行われる。この面取工程により、図５（ｂ）に示すように、溝２０１が、ＣｄＴｅ結晶２００の短手方向に複数形成される。この面取工程により、電極前駆体膜４およびＣｄＴｅ結晶２００に斜め切りされたような溝２０１が形成される。なお、面取工程における所定の深さとは、一例として、５００〜６００μmである。
【００４４】
ここで、ブレード８ａは、円板形状を有し、円板の円周に沿って先端部８０が形成されている。先端部８０の側面と、ＣｄＴｅ結晶２００の表面に平行な面と、の角度θは、一例として、４５°＜θ＜７０°である。つまり、上記の角度を有するブレード８ａを用いることにより、電極前駆体膜４の表面と溝２０１の側面の角度が鈍角となり、基板１１に接触したとしても、チッピングが発生し難くなる。ブレード８ａは、円板の中心を回転中心とし、回転しながら先端部８０を対象物に接触させることにより、対象物を削ることができるように構成されている。なお、本実施の形態におけるブレード８ａの先端部８０は、断面が三角形状となるが、これに限定されず、断面の形状が丸形状であるものや、台形形状であるもの等であっても良い。
【００４５】
次に、図５（ｃ）に示すように、ブレード８ａよりも厚みが薄いブレード８ｂを溝２０１の中央に接触させ、ブレード８ｂの先端部８１がＣｄＴｅ結晶２００の溝２０１が形成された面の反対の面に到達するまで、電極前駆体膜４およびＣｄＴｅ結晶２００を削り、ＣｄＴｅ結晶２００を切断する。この加工により、図５（ｄ）に示すように、ＣｄＴｅ結晶２００が２つに分割される。また、この加工により、切断された一方のＣｄＴｅ結晶２００に、第１の面取部２１が形成され、電極前駆体膜４に第２の面取部２２が形成され、第１の面取部２１および第２の面取部２２からなる面取部２３が形成される。同時に、切断された他方のＣｄＴｅ結晶２００に、第１の面取部２４が形成され、電極前駆体膜４に第２の面取部２５が形成され、第１の面取部２４および第２の面取部２５からなる面取部２６が形成される。
【００４６】
次に、面取部を形成しないＣｄＴｅ素子２の長手方向の辺を切断し、各断面を研磨して所望のＣｄＴｅ素子２を得る。
【００４７】
（第１の実施の形態の効果）
第１の実施の形態に係る放射線検出器１によれば、ＣｄＴｅ素子２に面取部２３および面取部２６が形成されているので、形成されていない場合と比べて、ＣｄＴｅ素子２を基板１１に実装する際のＣｄＴｅ素子２の角部の接触によるクラックの発生を防止し、特性の劣化を抑制することができる。従って、放射線検出器１の特性が向上し、かつ、歩留まりが向上する。
【００４８】
また、放射線検出器１は、面取部を形成する辺に対しては、２回に分けてＣｄＴｅ結晶２００に加工を行うので、一度で加工する場合と比べて、電極前駆体膜４の切断に伴うブレードの目詰まりが抑制され、ブレードの切断性能の低下によるチッピングの増大およびダイシング速度の低下を防止することができる。従って、ＣｄＴｅ素子２の切断効率が向上し、放射線検出器１の製造コストが低下する。
【００４９】
［第２の実施の形態］
第２の実施の形態は、ＣｄＴｅ素子の全ての辺に面取加工を施す点で第１の実施の形態と異なっている。
【００５０】
図６は、第２の実施の形態に係るＣｄＴｅ素子の斜視図である。なお、第２の実施の形態では、第１の実施の形態と構成および機能が同じ部分は、第１の実施の形態と同じ符号を付し、その説明は、省略するものとする。
【００５１】
本実施の形態に係るＣｄＴｅ素子２は、図６に示すように、ＣｄＴｅ素子２の長手方向の一方の辺に形成され、ＣｄＴｅ素子２に形成された第１の面取部２１ａと、電極４ａ〜電極４ｈに一様に形成された第２の面取部２２ａと、からなる面取部２３ａを有する。また、ＣｄＴｅ素子２は、ＣｄＴｅ素子２の長手方向の他方の辺に形成され、ＣｄＴｅ素子２に形成された第１の面取部２４ａと、電極４ａ〜電極４ｈに一様に形成された第２の面取部２５ａと、からなる面取部２６ａと、を有する。
【００５２】
また、ＣｄＴｅ素子２の面２０ｅには、一定の幅および間隔で溝部２９ａ〜溝部２９ｇが形成されている。この溝部２９ａ〜溝部２９ｇは、その断面形状がＶ字形状となっている。この形状は、先端の断面形状が三角形状であるブレードによって形成されたものである。以下に、ＣｄＴｅ結晶２００からＣｄＴｅ素子２を切り出す工程について説明する。
【００５３】
（ＣｄＴｅ素子２の切り出し工程）
ＣｄＴｅ結晶２００からのＣｄＴｅ素子２の切り出しは、まず、面取加工に用いるブレード８ａにより、切り出すＣｄＴｅ素子２のサイズに合わせてＣｄＴｅ結晶２００を加工する。つまり、第１の実施の形態では、ＣｄＴｅ素子２の短手方向の辺のみに、面取加工が施されたが、本実施の形態では、長手方向の辺に対しても面取加工が施される。この際、ブレード８ａにより、溝部２９ａ〜溝部２９ｇが形成される。
【００５４】
次に、ブレード８ｂを用いて、切り出すＣｄＴｅ素子２の周囲に沿って形成された溝を加工し、ＣｄＴｅ結晶２００から複数のＣｄＴｅ素子２を切り出す。続いて、各断面を研磨して所望のＣｄＴｅ素子２を得る。
【００５５】
（第２の実施の形態の効果）
第２の実施の形態に係る放射線検出器１によれば、基板１１に対向するＣｄＴｅ素子２の辺の全てに面取加工を施すので、実装する際のＣｄＴｅ素子２と基板１１との接触を防ぐことができる。また、本実施の形態では、面取加工に用いるブレード８ａを用いて、面取部２３、面取部２３ａ、面取部２６、面取部２６ａおよび溝部２９ａ〜溝部２９ｇを形成するので、溝部を形成する際にブレードを代える場合と比べて、工程数が減り、製造コストを抑えられる。
【００５６】
以上、本発明の実施の形態及びその変形例を説明したが、上記に記載した実施の形態及び変形例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び変形例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【００５７】
１…放射線検出器
２…ＣｄＴｅ素子
２…半導体素子
３…電極前駆体膜
４…電極前駆体膜
４ａ…電極
４ｈ…電極
５…導電性接着剤
６…放射線
７…ＣｄＴｅ素子
８ａ…ブレード
８ｂ…ブレード
１１…基板
１１ａ〜１１ｄ…基板端子
１２…フレキシブル基板
１３…カードホルダ
１４…カードホルダ
１５…弾性部材実装部
１６…弾性部材
１７…突起部
１８…溝付穴
１９…突起部
２０ａ…検出面
２０ｂ…底面
２０ｃ…側面
２０ｄ…側面
２０ｅ…面
２０ｆ…面
２１…第１の面取部
２１ａ…第１の面取部
２２…第２の面取部
２２ａ…第２の面取部
２３…面取部
２３ａ…面取部
２４…第１の面取部
２４ａ…第１の面取部
２５…第２の面取部
２５ａ…第２の面取部
２６…面取部
２６ａ…面取部
２７ａ〜２７ｈ…ピクセル
２８ａ〜２８ｇ…溝部
２８ａ〜２９ｇ…溝部
３０…電極パターン
７０…角部
８０…先端部
８１…先端部
１１０…電子部品搭載部
１１１…パターン
１１２…カードエッジ部
１１３…素子接続部
２００…ＣｄＴｅ結晶
２０１…溝
【技術分野】
【０００１】
本発明は、放射線検出器に関する。
【背景技術】
【０００２】
従来の半導体放射線検出器として、基板の表面側にブロック状に形成された４つの半導体素子がほぼ隙間なく、２行２列のマトリックス状に設けられた半導体放射線検出器が知られている（例えば、特許文献１参照）。
【０００３】
特許文献１に記載の半導体放射線検出器は、複数の半導体素子を隙間なく並べることで、分解能を向上させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２６４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に係る半導体放射線検出器は、半導体素子を基板に接着することによる残留応力に起因する基板の反り、及び組み立て時の外力による半導体素子の損傷を考慮していないので、半導体素子の特性が劣化する場合がある。
【０００６】
したがって、本発明の目的は、半導体素子の特性の劣化を抑制する放射線検出器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するため、基板と、放射線を検出し、基板と対向する面の少なくとも１つの辺に面取加工が施された面取部を有する半導体素子と、を備える放射線検出器が提供される。
【０００８】
また、上記の半導体素子が、放射線を検出する検出面を有し、面取部が、基板と対向する面の検出面に垂直となる辺に形成されることが好ましい。
【０００９】
また、上記の半導体素子が、基板と対向する面に電極を有し、面取部が、半導体素子に形成された第１の面取部と、電極に形成された第２の面取部と、からなることが好ましい。
【００１０】
また、上記の面取部が、斜面であることが好ましい。
【発明の効果】
【００１１】
本発明に係る放射線検出器によれば、半導体素子の特性の劣化を抑制する放射線検出器を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、第１の実施の形態に係る放射線検出器の斜視図である。
【図２】図２（ａ）は、第１の実施の形態に係るＣｄＴｅ素子の基板に対向する面の図であり、（ｂ）は、ＣｄＴｅ素子の底面図であり、（ｃ）は、ＣｄＴｅ素子の側面図である。
【図３】図３（ａ）は、比較例に係るＣｄＴｅ素子の実装に関する概略図であり、（ｂ）は、第１の実施の形態に係るＣｄＴｅ素子の実装に関する概略図である。
【図４】図４（ａ）は、第１の実施の形態に係る放射線検出器の上面図であり、（ｂ）は、放射線検出器の端部近傍の拡大図である。
【図５】図５（ａ）〜（ｄ）は、第１の実施の形態に係るＣｄＴｅ素子の切り出し工程を示す概略図である。
【図６】図６は、第２の実施の形態に係るＣｄＴｅ素子の斜視図である。
【発明を実施するための形態】
【００１３】
［実施の形態の要約］
実施の形態に係る放射線検出器は、基板と、放射線を検出し、基板と対向する面の少なくとも１つの辺に面取加工が施された面取部を有する半導体素子と、を備える。
【００１４】
［第１の実施の形態］
（放射線検出器１の構成の概要）
図１は、第１の実施の形態に係る放射線検出器の斜視図である。図２（ａ）は、第１の実施の形態に係るＣｄＴｅ素子の基板に対向する面の図であり、（ｂ）は、ＣｄＴｅ素子の底面図であり、（ｃ）は、ＣｄＴｅ素子の側面図である。なお、以下に示す各図は、概略図であり、各構成部材間の大きさの関係が、実際のものと異なる場合がある。
【００１５】
本実施の形態に係る放射線検出器１は、γ線、Ｘ線等の放射線を検出する放射線検出器である。図１において放射線６は、紙面の上方から下方に沿って入射してくる。すなわち、放射線６は、放射線検出器１の半導体素子としてのＣｄＴｅ素子２からカードホルダ１４に向かう方向に沿って伝搬して放射線検出器１に入射する。そして、放射線検出器１は、ＣｄＴｅ素子２の検出面２０ａ（つまり、図１の上方に面している面）に放射線６が入射する。したがって、ＣｄＴｅ素子２の側面が放射線６の検出面２０ａとなっている。このように、半導体素子の側面を放射線６の検出面２０ａとする放射線検出器を、エッジオン型の放射線検出器と称する。なお、放射線検出器１は、特定の方向（例えば、被検体から放射線検出器１に向かう方向）に沿って入射してくる放射線６が通過する複数の開口を有するコリメータを介して放射線６を検出する複数の放射線検出器１が並べられて構成されるエッジオン型の放射線検出装置用の放射線検出器１として構成することができる。また、本実施の形態に係る放射線検出器１は、カード型の形状を呈する。
【００１６】
なお、本実施の形態に係る放射線検出器１は、コリメータを備えることができる。また、放射線検出器１は、コリメータを備えずに用いることもできる。コリメータを用いる場合、多孔平行コリメータ、ピンホールコリメータ等を用いることができる。本実施の形態では、一例として、多孔平行コリメータを用いるものとする。
【００１７】
基板１１は、金属導体等の導電性材料からなる導電性薄膜（例えば、銅箔）が表面に形成された薄肉基板（例えば、ＦＲ４等のガラスエポキシ基板）を、ソルダーレジスト等の絶縁材料からなる絶縁層で挟んで形成される。
【００１８】
また、基板１１は、図１に示すように、ＣｄＴｅ素子２が、基板１１の第一の端部側であって、基板１１の一方の面に４個、他方の面に４個、基板１１に面対称となるように搭載可能に構成されている。さらに、基板１１は、複数のＣｄＴｅ素子２のそれぞれが搭載される第一の端部側の幅が、複数のＣｄＴｅ素子２が搭載される第一の端部側の反対側の第二の端部側よりも広く形成される。なお、第二の端部側において基板１１はカードホルダ１３及びカードホルダ１４によって支持される。また、第二の端部側には、放射線検出器１と外部の制御回路とを電気的に接続可能である複数のパターン１１１が設けられたカードエッジ部１１２が設けられる。また、後述する素子接続部とカードエッジ部１１２との間には、複数のＣｄＴｅ素子２のそれぞれと、素子接続部を介して電気的に接続する抵抗、コンデンサ等の電子部品を搭載する複数の電子部品搭載部１１０が設けられる。なお、電子部品搭載部１１０に、Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ（ＡＳＩＣ）、Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ（ＦＰＧＡ）等を搭載することもできる。
【００１９】
なお、基板１１は、一例として、幅広の方向、すなわち長手方向は４０ｍｍ程度の長さを有して形成される。そして、基板１１は、幅広の部分の端部から幅が狭くなっている部分の端部まで、すなわち、素子接続部が設けられている部分の端からカードエッジ部１１２の端までの短手方向において、２０ｍｍ程度の長さを有して形成される。
【００２０】
さらに、基板１１は、ＣｄＴｅ素子２のそれぞれの電極４ａ〜電極４ｈと電気的に接続する素子接続部と電子部品搭載部１１０との間に、基板１１の表面からこの表面の法線方向に沿って突き出て形成される柱状の複数の基板端子１１ａ〜基板端子１１ｄを有する。本実施の形態では、一例として、基板１１の一表面に４つの円柱状の基板端子１１ａ〜基板端子１１ｄが形成される。なお、基板端子１１ａ〜基板端子１１ｄは、断面が矩形の柱状にすることもできる。
【００２１】
また、素子接続部と、基板端子１１ａ〜基板端子１１ｄと、電子部品搭載部１１０と、はそれぞれ、基板１１の厚さ方向の中心に位置する導電性薄膜を対称面として、基板１１の一方の表面と他方の表面とのそれぞれに設けられる。ここで、素子接続部と、電子部品搭載部１１０と、はそれぞれ、一方の表面と他方の表面とに基板を対称面として略対称の位置に設けられる。一方、複数の基板端子１１ａ〜基板端子１１ｄは、一方の面と他方の面とで互い違いになる位置に設けられる。
【００２２】
基板１１はカードホルダ１３とカードホルダ１４とに挟み込まれて支持される。カードホルダ１３とカードホルダ１４とはそれぞれ同一形状を有して形成され、カードホルダ１３が有する溝付穴（図示しない）にカードホルダ１４が有する突起部１７が嵌め合わされると共に、カードホルダ１４が有する溝付穴１８にカードホルダ１３が有する突起部１９が嵌め合わされることにより基板１１を支持する。
【００２３】
放射線検出器１は、長手方向の両側面に弾性部材実装部１５を有する。この弾性部材実装部１５は、複数の放射線検出器１を支持する放射線検出器立てに放射線検出器１が挿入された場合に、放射線検出器１を放射線検出器立てに押し付けて固定する弾性部材１６が設けられている。なお、放射線検出器立てはカードエッジ部１１２が挿入されるコネクタを有しており、放射線検出器１は、カードエッジ部１１２がコネクタに挿入され、コネクタとパターン１１１とが電気的に接続することにより外部の電気回路としての制御回路、外部からの電源線、グランド線等に電気的に接続される。
【００２４】
放射線検出器１は、図１および図２（ｂ）に示すように、一対のＣｄＴｅ素子２の基板１１の反対側に、各ＣｄＴｅ素子２の電極パターン３０と基板１１に設けられた複数の基板端子１１ａ〜基板端子１１ｄとのそれぞれを電気的に接続する配線パターン（図示しない）を有するフレキシブル基板１２をさらに備える。
【００２５】
フレキシブル基板１２は、一対のＣｄＴｅ素子２の一方のＣｄＴｅ素子２側、及び他方のＣｄＴｅ素子２側の双方に設けられる（本実施の形態においては、４組の一対のＣｄＴｅ素子２の一方のＣｄＴｅ素子２側のそれぞれと、他方のＣｄＴｅ素子２側のそれぞれとの双方に、フレキシブル基板１２がそれぞれ設けられる）。そして、フレキシブル基板１２の複数の配線パターンの一端はそれぞれ、基板端子１１ａ〜基板端子１１ｄに電気的に接続する。
【００２６】
（ＣｄＴｅ素子の詳細）
ＣｄＴｅ素子２は、図２（ａ）〜（ｃ）に示すように、直方体形状を有し、基板１１と対向する面２０ｅに一定の間隔で、図２（ａ）の紙面の上方から下方に向けて複数の溝部２８ａ〜溝部２８ｇが形成されることにより、８つのピクセル２７ａ〜ピクセル２７ｈが形成される。つまり、溝部２８ａ〜溝部２８ｇで分けられるＣｄＴｅ素子２の部分のそれぞれが、放射線を検出する１つの画素（ピクセル）に対応する。これにより、一のＣｄＴｅ素子２は、複数の画素を有することになる。そして、１つの放射線検出器１が８つのＣｄＴｅ素子２（４組の一対のＣｄＴｅ素子２）を備え、１つのＣｄＴｅ素子２がそれぞれ８つのピクセル２７ａ〜ピクセル２７ｈを有する場合、１つの放射線検出器１は、６４ピクセルの解像度を有することになる。溝部２８ａ〜溝部２８ｇの数を増減させることにより、一のＣｄＴｅ素子２のピクセル数を増減させることができる。よって素子接続部は、１つのピクセルごとに形成されるので、基板１１の片面に３２個の素子接続部が形成されることになる。
【００２７】
このピクセル２７ａ〜ピクセル２７ｈには、図２（ａ）に示すように、それぞれ電極４ａ〜電極４ｈが形成されている。この電極４ａ〜電極４ｈは、基板１１に形成された素子接続部と電気的に接続する。
【００２８】
また、溝部２８ａ〜溝部２８ｇの幅は、一例として、０．２ｍｍであり、２ｍｍ間隔で形成される。そして、ＣｄＴｅ素子２の厚さは、一例として、２ｍｍである。さらに、一のピクセルの幅もＣｄＴｅ素子２の厚さに等しい幅を有して形成される。また、本実施の形態においては、複数のＣｄＴｅ素子２それぞれの溝部２８ａ〜溝部２８ｇの幅を、例えば、コリメータの開口径又は複数の開口を隔てる壁の厚さに応じて決定できる。
【００２９】
ＣｄＴｅ素子２は、図２（ａ）の紙面の上の側面に検出面２０ａを有し、検出面２０ａの逆側に位置する底面２０ｂは、カードホルダ１３またはカードホルダ１４に対向している。
【００３０】
ＣｄＴｅ素子２は、図２（ａ）に示すように、基板１１と対向する面２０ｅであって、検出面２０ａに垂直となる辺に、面取部２３および面取部２６が形成されている。面取部２３は、面２０ｅと側面２０ｃとの交差する位置に形成される。また、面取部２４は、面２０ｅと側面２０ｄとの交差する位置に形成される。
【００３１】
面取部２３は、図２（ｂ）に示すように、ＣｄＴｅ素子２に形成された第１の面取部２１と、電極４ａに形成された第２の面取部２２と、からなる。また、面取部２６は、図２（ｂ）に示すように、ＣｄＴｅ素子２に形成された第１の面取部２４と、電極４ｈに形成された第２の面取部２５と、からなる。この面取部２３および面取部２６は、後述する面取加工により形成される。この面取加工は、例えば、ＣｄＴｅ素子２の面２０ｅを斜め切りする加工である。なお、面取部２３および面取部２６の面取加工は、斜め切りする加工に限定されず、例えば、ＣｄＴｅ素子２の辺を切り欠いて曲面を形成するような加工等であっても良い。
【００３２】
図３（ａ）は、比較例に係るＣｄＴｅ素子の実装に関する概略図であり、（ｂ）は、第１の実施の形態に係るＣｄＴｅ素子の実装に関する概略図である。
【００３３】
ＣｄＴｅ素子を実装するとき、ＣｄＴｅ素子と基板とが接触し、ＣｄＴｅ素子に微小なクラックが発生する場合がある。また、ＣｄＴｅ素子が後述する導電性接着剤により基板に固定されるとき、接着による残留応力等で基板に反りが生じ、その反りによってＣｄＴｅ素子と基板とが接触することがある。
【００３４】
比較例に係るＣｄＴｅ素子７は、図３（ａ）に示すように、その角部７０に面取加工が施されていない。このＣｄＴｅ素子７を基板１１に実装する際、図３（ａ）に示すように、基板１１とＣｄＴｅ素子７とが、平行からずれていると、ＣｄＴｅ素子７の角部７０が基板１１に接触してしまい、角部７０に微小なクラックが入り、ＣｄＴｅ素子７の特性が劣化する。また、例えば、基板１１の僅かな撓みがある場合においても、ＣｄＴｅ素子７の角部７０が基板１１に接触する可能性がある。
【００３５】
一方、第１の実施の形態に係るＣｄＴｅ素子２を基板１１に実装する際、図３（ｂ）に示すように、基板１１とＣｄＴｅ素子２とが、比較例と同じように、平行からずれていても、ＣｄＴｅ素子２に面取部２３が形成されているため、基板１１との接触を回避することができる。また、例えば、基板１１の僅かな撓みがある場合においても、ＣｄＴｅ素子２に面取部２３が形成されているため、基板１１との接触を回避することができる。
【００３６】
ＣｄＴｅ素子２は、図２（ｂ）に示すように、フレキシブル基板１２に対向する面２０ｆに電極パターン３０を有する。この電極パターン３０は、フレキシブル基板１２に形成された配線パターンと電気的に接続する。
【００３７】
図４（ａ）は、第１の実施の形態に係る放射線検出器の上面図であり、（ｂ）は、放射線検出器の端部近傍の拡大図である。図４（ａ）は、基板１１の一方の側面に実装されたＣｄＴｅ素子２を図示したものである。
【００３８】
図４（ａ）に示す隣り合うＣｄＴｅ素子２の間隔ｗ１は、一例として、０．１ｍｍである。また、基板１１の厚みｔ１は、一例として、０．２ｍｍである。
【００３９】
ＣｄＴｅ素子２は、図４（ａ）および（ｂ）に示すように、基板１１の素子接続部１１３に導電性接着剤５によって固定される。この導電性接着剤５は、一例として、銀ペーストである。素子接続部１１３の厚みｔ２は、一例として、３０μｍである。また、導電性接着剤５の厚みｔ３は、例えば、１０〜２０μｍである。従って、ＣｄＴｅ素子２と基板１１との間隔Ｗ２は、一例として、４０〜５０μｍである。なお、電極パターン３０および電極４ａ〜電極４ｈは、素子接続部１１３の厚みｔ３と同様に、一例として、３０μｍである。
【００４０】
本実施の形態において、半導体素子を構成する化合物半導体としては、例えば、ＣｄＴｅを用いたがこれに限定されず、γ線等の放射線を検出するＣｄＺｎＴｅ（ＣＺＴ）素子、ＨｇＩ２素子等の化合物半導体素子を用いることもできる。
【００４１】
（ＣｄＴｅ素子の切り出し工程）
図５（ａ）〜（ｄ）は、第１の実施の形態に係るＣｄＴｅ素子の切り出し工程を示す概略図である。以下では、主に、ＣｄＴｅ結晶２００からＣｄＴｅ素子２を切り出す工程について説明する。この工程の過程でＣｄＴｅ素子に面取部が形成される。なお、ＣｄＴｅ結晶２００は、板形状を有し、複数のＣｄＴｅ素子２が切り出されるほど大きいとする。また、ＣｄＴｅ結晶２００は、ＣｄＴｅ素子２の長手方向と平行な辺がＣｄＴｅ結晶２００の長手方向である。さらに、ＣｄＴｅ結晶２００は、ＣｄＴｅ素子２の短手方向と平行な辺がＣｄＴｅ結晶２００の短手方向である。
【００４２】
まず、ＣｄＴｅ結晶２００を準備する。このＣｄＴｅ結晶２００には、一方の面に電極前駆体膜４が形成され、一方の面の反対側の面に電極前駆体膜３が形成されている。この電極前駆体膜４は、溝部２８ａ〜溝部２８ｇが形成されることで、電極４ａ〜電極４ｈとなる。また、電極前駆体膜３は、例えば、電極パターンが形成されているものとする。さらに、電極前駆体膜３は、ＣｄＴｅ結晶２００からＣｄＴｅ素子２が切り出されることにより、電極パターン３０となる。
【００４３】
次に、図５（ａ）に示すように、電極前駆体膜４が形成された面にブレード８ａの先端部８０を接触させながら、ＣｄＴｅ結晶２００の短手方向を横断するように移動し、電極前駆体膜４およびＣｄＴｅ結晶２００を所定の深さまで削る（面取工程）。この面取工程は、切り出すＣｄＴｅ素子２の数に応じて複数回行われる。この面取工程により、図５（ｂ）に示すように、溝２０１が、ＣｄＴｅ結晶２００の短手方向に複数形成される。この面取工程により、電極前駆体膜４およびＣｄＴｅ結晶２００に斜め切りされたような溝２０１が形成される。なお、面取工程における所定の深さとは、一例として、５００〜６００μmである。
【００４４】
ここで、ブレード８ａは、円板形状を有し、円板の円周に沿って先端部８０が形成されている。先端部８０の側面と、ＣｄＴｅ結晶２００の表面に平行な面と、の角度θは、一例として、４５°＜θ＜７０°である。つまり、上記の角度を有するブレード８ａを用いることにより、電極前駆体膜４の表面と溝２０１の側面の角度が鈍角となり、基板１１に接触したとしても、チッピングが発生し難くなる。ブレード８ａは、円板の中心を回転中心とし、回転しながら先端部８０を対象物に接触させることにより、対象物を削ることができるように構成されている。なお、本実施の形態におけるブレード８ａの先端部８０は、断面が三角形状となるが、これに限定されず、断面の形状が丸形状であるものや、台形形状であるもの等であっても良い。
【００４５】
次に、図５（ｃ）に示すように、ブレード８ａよりも厚みが薄いブレード８ｂを溝２０１の中央に接触させ、ブレード８ｂの先端部８１がＣｄＴｅ結晶２００の溝２０１が形成された面の反対の面に到達するまで、電極前駆体膜４およびＣｄＴｅ結晶２００を削り、ＣｄＴｅ結晶２００を切断する。この加工により、図５（ｄ）に示すように、ＣｄＴｅ結晶２００が２つに分割される。また、この加工により、切断された一方のＣｄＴｅ結晶２００に、第１の面取部２１が形成され、電極前駆体膜４に第２の面取部２２が形成され、第１の面取部２１および第２の面取部２２からなる面取部２３が形成される。同時に、切断された他方のＣｄＴｅ結晶２００に、第１の面取部２４が形成され、電極前駆体膜４に第２の面取部２５が形成され、第１の面取部２４および第２の面取部２５からなる面取部２６が形成される。
【００４６】
次に、面取部を形成しないＣｄＴｅ素子２の長手方向の辺を切断し、各断面を研磨して所望のＣｄＴｅ素子２を得る。
【００４７】
（第１の実施の形態の効果）
第１の実施の形態に係る放射線検出器１によれば、ＣｄＴｅ素子２に面取部２３および面取部２６が形成されているので、形成されていない場合と比べて、ＣｄＴｅ素子２を基板１１に実装する際のＣｄＴｅ素子２の角部の接触によるクラックの発生を防止し、特性の劣化を抑制することができる。従って、放射線検出器１の特性が向上し、かつ、歩留まりが向上する。
【００４８】
また、放射線検出器１は、面取部を形成する辺に対しては、２回に分けてＣｄＴｅ結晶２００に加工を行うので、一度で加工する場合と比べて、電極前駆体膜４の切断に伴うブレードの目詰まりが抑制され、ブレードの切断性能の低下によるチッピングの増大およびダイシング速度の低下を防止することができる。従って、ＣｄＴｅ素子２の切断効率が向上し、放射線検出器１の製造コストが低下する。
【００４９】
［第２の実施の形態］
第２の実施の形態は、ＣｄＴｅ素子の全ての辺に面取加工を施す点で第１の実施の形態と異なっている。
【００５０】
図６は、第２の実施の形態に係るＣｄＴｅ素子の斜視図である。なお、第２の実施の形態では、第１の実施の形態と構成および機能が同じ部分は、第１の実施の形態と同じ符号を付し、その説明は、省略するものとする。
【００５１】
本実施の形態に係るＣｄＴｅ素子２は、図６に示すように、ＣｄＴｅ素子２の長手方向の一方の辺に形成され、ＣｄＴｅ素子２に形成された第１の面取部２１ａと、電極４ａ〜電極４ｈに一様に形成された第２の面取部２２ａと、からなる面取部２３ａを有する。また、ＣｄＴｅ素子２は、ＣｄＴｅ素子２の長手方向の他方の辺に形成され、ＣｄＴｅ素子２に形成された第１の面取部２４ａと、電極４ａ〜電極４ｈに一様に形成された第２の面取部２５ａと、からなる面取部２６ａと、を有する。
【００５２】
また、ＣｄＴｅ素子２の面２０ｅには、一定の幅および間隔で溝部２９ａ〜溝部２９ｇが形成されている。この溝部２９ａ〜溝部２９ｇは、その断面形状がＶ字形状となっている。この形状は、先端の断面形状が三角形状であるブレードによって形成されたものである。以下に、ＣｄＴｅ結晶２００からＣｄＴｅ素子２を切り出す工程について説明する。
【００５３】
（ＣｄＴｅ素子２の切り出し工程）
ＣｄＴｅ結晶２００からのＣｄＴｅ素子２の切り出しは、まず、面取加工に用いるブレード８ａにより、切り出すＣｄＴｅ素子２のサイズに合わせてＣｄＴｅ結晶２００を加工する。つまり、第１の実施の形態では、ＣｄＴｅ素子２の短手方向の辺のみに、面取加工が施されたが、本実施の形態では、長手方向の辺に対しても面取加工が施される。この際、ブレード８ａにより、溝部２９ａ〜溝部２９ｇが形成される。
【００５４】
次に、ブレード８ｂを用いて、切り出すＣｄＴｅ素子２の周囲に沿って形成された溝を加工し、ＣｄＴｅ結晶２００から複数のＣｄＴｅ素子２を切り出す。続いて、各断面を研磨して所望のＣｄＴｅ素子２を得る。
【００５５】
（第２の実施の形態の効果）
第２の実施の形態に係る放射線検出器１によれば、基板１１に対向するＣｄＴｅ素子２の辺の全てに面取加工を施すので、実装する際のＣｄＴｅ素子２と基板１１との接触を防ぐことができる。また、本実施の形態では、面取加工に用いるブレード８ａを用いて、面取部２３、面取部２３ａ、面取部２６、面取部２６ａおよび溝部２９ａ〜溝部２９ｇを形成するので、溝部を形成する際にブレードを代える場合と比べて、工程数が減り、製造コストを抑えられる。
【００５６】
以上、本発明の実施の形態及びその変形例を説明したが、上記に記載した実施の形態及び変形例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び変形例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【符号の説明】
【００５７】
１…放射線検出器
２…ＣｄＴｅ素子
２…半導体素子
３…電極前駆体膜
４…電極前駆体膜
４ａ…電極
４ｈ…電極
５…導電性接着剤
６…放射線
７…ＣｄＴｅ素子
８ａ…ブレード
８ｂ…ブレード
１１…基板
１１ａ〜１１ｄ…基板端子
１２…フレキシブル基板
１３…カードホルダ
１４…カードホルダ
１５…弾性部材実装部
１６…弾性部材
１７…突起部
１８…溝付穴
１９…突起部
２０ａ…検出面
２０ｂ…底面
２０ｃ…側面
２０ｄ…側面
２０ｅ…面
２０ｆ…面
２１…第１の面取部
２１ａ…第１の面取部
２２…第２の面取部
２２ａ…第２の面取部
２３…面取部
２３ａ…面取部
２４…第１の面取部
２４ａ…第１の面取部
２５…第２の面取部
２５ａ…第２の面取部
２６…面取部
２６ａ…面取部
２７ａ〜２７ｈ…ピクセル
２８ａ〜２８ｇ…溝部
２８ａ〜２９ｇ…溝部
３０…電極パターン
７０…角部
８０…先端部
８１…先端部
１１０…電子部品搭載部
１１１…パターン
１１２…カードエッジ部
１１３…素子接続部
２００…ＣｄＴｅ結晶
２０１…溝
【特許請求の範囲】
【請求項１】
基板と、
放射線を検出し、前記基板と対向する面の少なくとも１つの辺に面取加工が施された面取部を有する半導体素子と、
を備える放射線検出器。
【請求項２】
前記半導体素子が、前記放射線を検出する検出面を有し、
前記面取部が、前記基板と対向する面の前記検出面に垂直となる辺に形成される請求項１に記載の放射線検出器。
【請求項３】
前記半導体素子が、前記基板と対向する面に電極を有し、
前記面取部が、前記半導体素子に形成された第１の面取部と、前記電極に形成された第２の面取部と、からなる請求項１または２に記載の放射線検出器。
【請求項４】
前記面取部が、斜面である請求項１乃至３のいずれか１項に記載の放射線検出器。
【請求項１】
基板と、
放射線を検出し、前記基板と対向する面の少なくとも１つの辺に面取加工が施された面取部を有する半導体素子と、
を備える放射線検出器。
【請求項２】
前記半導体素子が、前記放射線を検出する検出面を有し、
前記面取部が、前記基板と対向する面の前記検出面に垂直となる辺に形成される請求項１に記載の放射線検出器。
【請求項３】
前記半導体素子が、前記基板と対向する面に電極を有し、
前記面取部が、前記半導体素子に形成された第１の面取部と、前記電極に形成された第２の面取部と、からなる請求項１または２に記載の放射線検出器。
【請求項４】
前記面取部が、斜面である請求項１乃至３のいずれか１項に記載の放射線検出器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１０３０３６（Ｐ２０１２−１０３０３６Ａ）
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願番号】特願２０１０−２４９５９６（Ｐ２０１０−２４９５９６）
【出願日】平成２２年１１月８日（２０１０．１１．８）
【出願人】（５０９１８９４４４）日立コンシューマエレクトロニクス株式会社 (998)
【Ｆターム（参考）】
【公開日】平成２４年５月３１日（２０１２．５．３１）
【国際特許分類】
【出願日】平成２２年１１月８日（２０１０．１１．８）
【出願人】（５０９１８９４４４）日立コンシューマエレクトロニクス株式会社 (998)
【Ｆターム（参考）】
[ Back to top ]