次世代パケット音声データモジュールデバイスのための異機種ハードウェアインターフェイスを組合せる方法および装置
性能を犠牲にすることなく、複数のベンダーのＤＳＰをサポートするパケット音声データモジュール（ＰＶＤＭ）／ホストプラットフォームインターフェイスを提供する。当該インターフェイスはまた、インターフェイスの使用を拡張するよう非ＤＳＰ機能を選択するためにハードウェアチップセレクトを提供する。インターフェイスによって、テストおよびモジュール識別機能も可能化される。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
多くのルーティングプラットフォームおよび他のネットワーク装置は、インターネットプロトコル（Ｖ／ＦｏＩＰ）および他のプロトコルを介して音声およびファックスのタイプを実現するネットワークにおいて利用される電話技術、音声、ファックスおよび他の種類のデータの処理に関する機能を実行するためにパケット音声データモジュール（ＰＶＤＭ）を利用する。ＰＶＤＭは、高速で信号処理動作を行なう専用の集積回路である１つ以上のデジタル信号プロセッサ（ＤＳＰ）を利用する。
【背景技術】
【０００２】
レガシーＰＶＤＭ／ホストプラットフォームインターフェイスは、マザーボードにおけるＰＶＤＭスロットとして物理的に実現され、たとえば７２ピンＳＩＭＭコネクタを用いる。図１は、ＰＶＤＭ／ホストプラットフォームインターフェイスを図示するハイレベルのブロック図である。ＰＶＤＭによって処理されるべきデジタルデータはＴＤＭ（時分割多重化された）バス１２を介して受信され、処理されたデータはパラレルバス１４を介して出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
異なるベンダーのデジタル信号プロセッサ（ＤＳＰ）高速パラレル通信ホストポートインターフェイス間には互換性がないので、単一のベンダーのＤＳＰのためだけにレガシーＰＶＤＭインターフェイスを設計することが以前から必要とされてきた。異なるベンダーのＤＳＰ製品が市場空間のさまざまなセグメントに適合し、ＰＶＤＭインターフェイスが単一のベンダーのほんの一部の製品ラインだけで動作することを可能にするので、レガシーインターフェイスは、たとえばアクセスルータ市場空間に関するＰＶＤＭソリューションの動作および費用効果を制限する。
【０００４】
現在、この単一ベンダーのレガシーＰＶＤＭハードウェアバス定義および機能が大抵のアクセスルータにおいて用いられて、ワイドエリアネットワーク（ＷＡＮ）インターフェイスポートからの音声、データおよびモデムアナログ信号のためのアナログ信号処理を実行する。
【０００５】
したがって、ＰＶＤＭインターフェイスの向上には、性能と市場セグメントとの適合に対して最大限の融通性を与えることが必要とされる。加えて、融通のきくインターフェイスはまた、ＰＶＤＭインターフェイスに差込まれたモジュールがエコーキャンセル、映像処理などの付加的なアドオン特有の処理を実行することを可能にするのに有利であるだろう。
【課題を解決するための手段】
【０００６】
発明の概要
この発明の一実施例においては、ＰＶＤＭハードウェアインターフェイスレベルでのマルチベンダーＤＳＰソリューションは、各ＤＳＰベンダーのための最適化されたハードウェアバス動作をサポートする。
【０００７】
この発明の別の実施例においては、パラレルバスは、さまざまなパラレルバスプロトコルを実現するよう構成され得る。実現された特定のパラレルバスプロトコルは、ＰＶＤＭ
に記憶された識別情報を読出すことによって決定される。
【０００８】
この発明の別の実施例においては、デジタル署名情報は、モジュールを明確に識別するのに用いられるモジュールに記憶される。
【０００９】
この発明の別の実施例においては、ＰＶＤＭインターフェイスは、次世代ＰＶＤＭ装置の外部のテスト容易性、拡張性、一意的な識別、一般的なアドオンアプリケーション特有の処理およびフューチャプルーフの機能を提供する。
【００１０】
この発明の別の実施例においては、インターフェイスに含まれるハードウェアチップセレクトは、ホストプラットフォームといずれかのアドオン機能またはオンボード非ＤＳＰ装置との間の直接通信を可能にして、インターフェイスによって与えられる機能を拡張する。
【００１１】
この発明の別の実施例においては、選択されたピンは完全なＤＭＡ機能を可能にするよう再定義される。
【００１２】
この発明の他の特徴および利点は、以下の詳細な説明および添付の図面をかんがみると明らかになるだろう。
【発明を実施するための最良の形態】
【００１３】
発明の詳細な説明
この発明のさまざまな実施例がここで詳細に参照される。これらの実施例の例は添付の図面に示される。この発明はこれらの実施例に関連して説明されるが、この発明がいかなる実施例にも限定されないよう意図されていることが理解されるだろう。逆に、この発明は、添付の特許請求の範囲によって規定されるこの発明の精神および範囲内に含まれ得る代替例、変形例および同等例を包含するよう意図される。以下の説明においては、さまざまな実施例を完全に理解させるために多数の特定の詳細が述べられる。しかしながら、この発明は、これらの特定の詳細のうちのいくつかまたはすべてがなくても実施可能である。他の場合には、この発明を不必要にあいまいにしないようにするために周知の処理動作は詳細には説明されない。
【００１４】
図２は、この発明のＰＶＤＭインターフェイスの実施例を示すブロック図である。図２においては、ＰＶＤＭ１０をホストプラットフォーム２０に物理的に接続するのに８０ピンコネクタが用いられる。アクセスルータのローカルなＷＡＮおよび／またはアナログポート終端に供給されるかまたは向けられる音声およびデータパケットは、１６ビット双方向パラレルバス１４を介してＰＶＤＭモジュールに渡される。このバスはまた、ホストプロセッサとＰＶＤＭモジュールとの間の制御プレーン通信に用いられる。ＰＶＤＭ側では、ＰＶＤＭパラレルインターフェイス２２によってパラレルバスを終端させる。ホストプラットフォーム側では、ホスト終端ロジック２６の一部であるホストパラレルバスインターフェイス２４によってパラレルバスを終端させる。ホスト終端ロジック２６は、ＰＶＤＭを、ホストＣＰＵ２８ならびにＷＡＮ（ワイドエリアネットワーク）およびアナログインターフェイス３０などのホストプラットフォーム上の他の装置と連結する。
【００１５】
さらに、ホストプラットフォーム側では、ホストプラットフォームＴＤＭハイウェイスイッチ３６の一部であるホストプラットフォームＴＤＭハイウェイインターフェイス３４によって、そして、ＰＶＤＭ側では、ＰＶＤＭ ＴＤＭハイウェイインターフェイス３６によって、４つのＴＤＭハイウェイバスを終端させる。
【００１６】
こうして、この実施例においては、８０ピンＰＶＤＭインターフェイスは、７つのデー
タバスに加えてシステム制御およびインターフェイス信号方式を含む。これらは以下のとおりである：
１． アドレス指定、ハンドシェイクおよび割込ロジックを含む単一の１６ビットパラレルバスインターフェイス。
【００１７】
２． 任意の双方向クロックおよびフレーム同期能力を備えた４つの独立したＴＤＭハイウェイバス。
【００１８】
３． ＪＴＡＧ（Joint Test Access Group）テストおよびエミュレーションシリアルバス。ＪＴＡＧエミュレーションバスは８０ピンエッジコネクタと別個のオンボート接続とを介してアクセス可能である。
【００１９】
４． ＰＶＤＭモジュールのための識別、構成およびデジタル署名機能に用いられるクッキーＳＰＩシリアルＥＥＰＲＯＭバス。
【００２０】
５． リセット、およびＰＶＤＭモジュール汎用チップセレクト能力を含むシステムレベル信号。
【００２１】
６． 単一の電圧入力電力に加えて、共通の電力および信号接地接続。
これらの構成要素の各々が、以下においてより詳細に説明される。
【００２２】
上述のインターフェイスは、ハードウェアＥＣＡＮ（エコーキャンセル）モジュール、ハードウェア支援型電子会議、トランスコーディングなどのためのＤＳＰファーム、ならびに異機種のＷＡＮおよびインターネットプロバイダ音声およびパケットサービスなどを処理するための多重クロックドメインサポートを含めて、実行され得る拡張されたＰＶＤＭモジュール機能を提供する。
【００２３】
図３は、ここに記載されている実施例のＰＶＤＭインターフェイスとインターフェイスするよう構成されたＤＳＰ中心のＰＶＤＭを示すブロック図である。ＤＳＰ４０ａ〜ｄは、４つのＴＤＭハイウェイ１２、専用の単方向アドレスバス４２、ＪＴＡＧバス４３、双方向パラレルバス１４、ならびにそれぞれのチップセレクト、リセットライン、割込および作動可能ライン４４、４６、４８および５０に連結される。加えて、不揮発性記憶素子５２、この実施例においてＥＥＰＲＯＭは、ＰＶＤＭを記述するモジュール識別、構成および署名情報を保持するクッキーとして機能し、ＳＰＩシリアルバス５４に連結される。
【００２４】
図３に図示のとおり、ラインはすべて、マザーボードにＰＶＤＭを接続するのに用いられるＳＩＭＭ−８０コネクタ５６において終端となる。
【００２５】
統合されたクッキーシリアルバス
この実施例においては、クッキーＳＰＩバスインターフェイスは、９３Ｃ４６シリアルＥＥＰＲＯＭまたは同等物を用いて実現される。製造、技術サポートおよびホストプロセッサではすべて、クッキーシリアルＥＥＰＲＯＭに記憶されたデータが用いられる。製造の際に、とりわけ、シリアル番号および部品番号を追跡するのに当該データが用いられる。ホストプロセッサはクッキーＥＥＰＲＯＭを用いて、製造／技術サポートに必要なデータを識別し、ＰＶＤＭモジュール内の構成パラメータおよび能力を規定し、ホストプロセッサによって用いられるＰＶＤＭモジュールタイプ識別のために固有の明確な署名を提供する。
【００２６】
この実施例においては、クッキーシリアルＥＥＰＲＯＭインターフェイスのホストプロセッサ実現例はすべて、１００Ｋｂｐｓの最も低いクッキー速度をサポートしなければな
らない。
【００２７】
ＰＶＤＭインターフェイス汎用パラレルバス
この汎用パラレル１６ビット幅データ経路通信バスは、いくつかの主要なＤＳＰベンダーのパラレルインターフェイスの使用を可能にするよう規定された。ここで記載されているインターフェイスにおいては、２つのＤＳＰベンダーのパラレルインターフェイスは、この規定されたインターフェイスと互換性のあるハードウェアであり、すなわち、テキサス・インスツルメンツ（Texas Instruments）（登録商標）のＥＨＰＩ １６ビットパラレルバス、および、モトローラ（Motorola）（登録商標）のＨＤＩ１６パラレルバスである。この実施例においては、ＥＨＰＩバスのタイミング要件は、ＨＤＩ１６バスに対応するスーパーセットを形成するよう変更される。
【００２８】
他のＤＳＰがこのパラレルバスにインターフェイスされてもよく、特定のＰＶＤＭモジュールハードウェアが、このＰＶＤＭインターフェイス汎用パラレルバスとのハードウェアインターフェイス互換性を確実にするだろう。
【００２９】
この実施例においては、この１６ビットパラレルインターフェイスはすべてのオンボードＤＳＰにバス接続され、ＤＳＰ固有のチップセレクト、ＣＳｘ、を用いて、データ転送のために正しいＤＳＰを起動させる。このパラレルバスがスレーブバスプロトコルとして実現され、ホストプラットフォームがすべての転送を開始する。バスには、パリティまたはＣＲＣハードウェアデータ完全性チェックがない。この実施例のＰＶＤＭインターフェイスパラレルバスは以下の機能を有する。
【００３０】
・ そのように実現されれば多重化されたデータ／アドレスバスとして用いることもできる１６ビット幅のデータ経路。
【００３１】
・ 内部のＤＳＰレジスタにアクセスする４ビット幅のアドレスバス。
・ 読出、書込、任意のデータ／アドレスバス多重化、データストローブ、ホスト／ＤＳＰハンドシェイク、ＤＳＰチップセレクトおよび割込機能を実行するパラレルバス制御信号。
【００３２】
・ 組合された（単一の信号）または独立した（２つの信号）伝送および／または受信ＤＭＡチャネルをサポートする２つの構成可能なホストプロセッサＤＭＡ要求信号。
【００３３】
・ ２つの規定されたバイトイネーブルピンを用いて任意に実現され得るバイト幅パラレルバスアクセス。
【００３４】
この実施例においては、パラレルバスは、テキサス・インスツルメンツ（登録商標）のエンハンスドホストポートインターフェイス（ＥＨＰＩ）バスおよびモトローラ（登録商標）の高密度インターフェイス、１６ビット（ＨＤＩ１６）の両方と互換性がある。ＰＶＤＭ １６ビット双方向パラレルバスの一部として両方のパラレルバス能力に対応するよう変更がなされた。
【００３５】
また、この実施例においては、ＰＶＤＭインターフェイスパラレルバスのタイミングおよびスイッチングの要件はＥＨＰＩバスに基づいているが、ＨＤＩ１６バスタイミングおよびスイッチング要件に対応するスーパーセットを形成するよう変更された。起動時に、ホストプロセッサ２８は、どのベンダーのＤＳＰがボード上に存在するかを判断するためにＰＶＤＭ上のオンボードクッキーＥＥＰＲＯＭを読出す。次いで、ホストは、オンボードＤＳＰと互換性のあるバスプロトコルを利用するようホスト終端ロジック２６を構成する。
【００３６】
たとえば、この実施例においては、ＨＲＤＹ−ＨＴＲＱ（ＨｏｓｔＲｅａＤＹ−ＨｏｓＴＲｅＱｕｅｓｔ）出力ＰＶＤＭインターフェイス信号は、どのベンダーＤＳＰがオンボードクッキーＥＥＰＲＯＭを介して可能化されるかに依存して機能を変更する。特に、ＨＲＤＹ機能（受信および伝送ＤＭＡスロットル制御）はＥＨＰＩベースのオンボードＤＳＰで用いられ、ＨＴＲＱ機能（独立した伝送ＤＭＡ制御）はＨＤＩ１６ベースのオンボードＤＳＰで用いられる。同様の態様では、ＨＲＲＱ（ＨｏｓｔＲｅａｄｙＲｅａｄｒｅＱｕｅｓｔ）出力ＰＶＤＭインターフェイス信号機能は、クッキーＥＥＰＲＯＭコンテンツに依存して可能化されるかまたは使用されない。ＨＲＲＱ機能は、独立した受信ＤＭＡスロットル制御を必要とするＨＤＩ１６ベースのＤＳＰで用いられ、ＨＴＲＱ機能と共に用いられなければならない。
【００３７】
この実施例においては、コネクタピン配列制約は、単一のＰＶＤＭモジュール上に位置するすべての装置を内部の１６ビットパラレルバス上で並列に接続することを必要とする。エッジコネクタピン使用を保護するよう追加のトレードオフがなされる。一例では、ホストプロセッサに戻る共通の割込ラインを実現することにより、どのパラレルバス処理要素が割込みを引起こしたか判断するためにホストプロセッサがＰＶＤＭモジュールまたは特定のＤＳＰをポーリングすることが必要とされる。
【００３８】
各ＤＳＰのための独立したチップセレクトは、どのローカル処理要素がパラレルバス上で応答するか判断するために用いられる。ＤＳＰアドレス指定機能は、アドレスバスの４ビットを用いるかまたは１６ビット双方向パラレルバス上にアドレスおよびデータ情報を多重化することによって実現され得る。アドレス指定およびレジスタの機能のための４つの別個のアドレスラインの使用に加えて、多重化されたアドレス／データモードが用いられる。というのも、これは既存の実現例と互換性があるからである。
【００３９】
１６ビットパラレルバスを介するソフトウェアインターフェイスの汎用アーキテクチャは既存のＰＶＤＭモジュールに非常に類似している。すなわち、これは、別個のチップセレクトおよび割込能力を備えたスレーブインターフェイスである。
【００４０】
ＴＤＭハイウェイ
この実施例においては、規定された４つの独立したＴＤＭデータストリームがある。各ＴＤＭハイウェイは、８ＫＨｚフレーム同期と仮定すると、８．１９２ＭＨｚビットレートで１２８のタイムスロットを実現するよう現在規定されている。設計により、ＰＶＤＭモジュールハードウェアレイアウトはすべて、ＳＩ（信号完全性）互換性分析を含めて、最大１６ＭＨｚクロック周波数までをサポートすることができなければならない。１６ＭＨｚのＴＤＭクロックレートに対するソフトウェアサポートは任意である。１６ＭＨｚのＴＤＭクロック動作に対するハードウェアサポートはホストプラットフォームには任意である。
【００４１】
ＰＶＤＭ ＴＤＭバスクロックおよびフレーム同期ラインは任意には双方向であってもよいが、通常、ホストプラットフォームからＤＳＰ中心のＰＶＤＭモジュールへの入力として実現される。この実施例においては、ホストプラットフォームがこれらのラインをＰＶＤＭモジュールとの間で双方向であり得るかのように処理することが必要とされるが、ＰＶＤＭモジュール実現例が双方向である必要はない。
【００４２】
ＴＤＭフレーム同期およびクロック信号はともにソースまたはシンクであってもよく、ＰＶＤＭモジュール上からのＬ２機能の多重クロックドメインサポートまたは終端などの、ＴＤＭバスインターフェイスにおける新しい次元を可能にし得る。
【００４３】
ＪＴＡＧテストおよびエミュレーションバス
この実施例においては、ＰＶＤＭ上のすべてのＤＳＰは、それらのＪＴＡＧポートがデイジーチェーン接続されている。デバッグは、ＰＶＤＭモジュール上のデバッグヘッダを介して、または、ホストプラットフォーム上への８０ピンＳＩＭＭコネクタを通じて達成され得る。ＪＴＡＧバスへのこれらの２つのアクセスポイントは同時に用いられる必要はない。
【００４４】
デバッグヘッダは、標準的な１４ピン０．１００”２ｘ７ヘッダ、カスタム２ｘ７エッジコネクタ、またはホストプラットフォームチームデバッグに適していると考えられる他のいずれかのカスタム接続法であってもよい。
【００４５】
ハードウェアチップセレクト
この実施例においては、ＰＶＤＭインターフェイスに含まれる固有のハードウェアチップセレクトは、他のＤＳＰセレクトラインの動作およびＰＶＤＭモジュールの標準機能を妨害することなく、ＰＶＤＭ上の任意の特別な機能またはオンボードプログラマブルデバイスへのホストプラットフォーム直接通信を可能にする。これにより、バスの既存のＤＳＰ動作機能要件を損なうことなく、ＰＶＤＭインターフェイスのバスが単一の汎用ＰＶＤＭ上での異なる非ＤＳＰの使用を同時にサポートすることが可能となる。
【００４６】
付加的な機能の例として、ＤＳＰクロックタイミング信号のスルーレートを動的に調節するためのプログラム可能なオンモジュールチップの使用が挙げられる。
【００４７】
ＤＭＡ
ここで説明されている実施例のＰＶＤＭインターフェイスは、レガシーＰＶＤＭ非同期の、単方向シングルチャネルダイレクトメモリアクセス（ＤＭＡ）転送を実現し、付加的なＤＭＡ制御ラインを用いる新しい非同期の、双方向デュアルチャネルＤＭＡ転送も実現する。
【００４８】
標準的な単方向ＤＭＡチャネルインターフェイスハードウェア出力制御ラインに加えて、付加的なハードウェア定義ＤＭＡチャネル出力制御ラインは、同じバスを用いて同時に読出および書込ＤＭＡ動作を行なうことを可能にするよう規定される。この付加的なＤＭＡチャネル制御ラインは、既存のレガシーＰＶＤＭバス定義を介する、よりインテリジェントなＤＭＡデータ転送のためのＤＭＡインターフェイスの最適化を可能にする。
【００４９】
新しいデュアルＤＭＡアドレス指定機構は、外部の直接アドレス指定されたアドレスレジスタ自動インクリメント実現例のために、埋込まれた自動インクリメントアドレス／データフレーム通信構造または別個のアドレスラインを用いることを可能にする。
【００５０】
この発明のさまざまな特徴は、ハードウェアとして、またはデジタルコンピュータによって実行されるコンピュータ読取り可能媒体に記憶されるプログラムコードとして実現され得る。コンピュータ読取り可能媒体は、とりわけ、磁気媒体、光学媒体、デジタル情報を符号化する電磁場などを含み得る。
【００５１】
この発明は、好ましい実施例に関連して記載されてきた。たとえば、上述の説明においては、ＥＨＰＩまたはＨＤＩ１６バスに対応する信号ピン機能の再定義が説明される。他のベンダープロトコルに対応する信号ラインの変更は、当業者に公知のとおりに同様に実現することができる。代替例および代用例が当業者に明らかとなるだろう。したがって、添付の特許請求の範囲に規定されている場合を除いて、この発明を限定するようには意図されない。
【図面の簡単な説明】
【００５２】
【図１】汎用レガシーＰＶＤＭインターフェイスを示すハイレベルのブロック図である。
【図２】ＰＶＤＭ／ホストプラットフォームインターフェイスの実施例を示すブロック図である。
【図３】ＰＶＤＭ／ホストインターフェイスの実施例を用いるＰＶＤＭを示す概略図である。
【技術分野】
【０００１】
発明の背景
多くのルーティングプラットフォームおよび他のネットワーク装置は、インターネットプロトコル（Ｖ／ＦｏＩＰ）および他のプロトコルを介して音声およびファックスのタイプを実現するネットワークにおいて利用される電話技術、音声、ファックスおよび他の種類のデータの処理に関する機能を実行するためにパケット音声データモジュール（ＰＶＤＭ）を利用する。ＰＶＤＭは、高速で信号処理動作を行なう専用の集積回路である１つ以上のデジタル信号プロセッサ（ＤＳＰ）を利用する。
【背景技術】
【０００２】
レガシーＰＶＤＭ／ホストプラットフォームインターフェイスは、マザーボードにおけるＰＶＤＭスロットとして物理的に実現され、たとえば７２ピンＳＩＭＭコネクタを用いる。図１は、ＰＶＤＭ／ホストプラットフォームインターフェイスを図示するハイレベルのブロック図である。ＰＶＤＭによって処理されるべきデジタルデータはＴＤＭ（時分割多重化された）バス１２を介して受信され、処理されたデータはパラレルバス１４を介して出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
異なるベンダーのデジタル信号プロセッサ（ＤＳＰ）高速パラレル通信ホストポートインターフェイス間には互換性がないので、単一のベンダーのＤＳＰのためだけにレガシーＰＶＤＭインターフェイスを設計することが以前から必要とされてきた。異なるベンダーのＤＳＰ製品が市場空間のさまざまなセグメントに適合し、ＰＶＤＭインターフェイスが単一のベンダーのほんの一部の製品ラインだけで動作することを可能にするので、レガシーインターフェイスは、たとえばアクセスルータ市場空間に関するＰＶＤＭソリューションの動作および費用効果を制限する。
【０００４】
現在、この単一ベンダーのレガシーＰＶＤＭハードウェアバス定義および機能が大抵のアクセスルータにおいて用いられて、ワイドエリアネットワーク（ＷＡＮ）インターフェイスポートからの音声、データおよびモデムアナログ信号のためのアナログ信号処理を実行する。
【０００５】
したがって、ＰＶＤＭインターフェイスの向上には、性能と市場セグメントとの適合に対して最大限の融通性を与えることが必要とされる。加えて、融通のきくインターフェイスはまた、ＰＶＤＭインターフェイスに差込まれたモジュールがエコーキャンセル、映像処理などの付加的なアドオン特有の処理を実行することを可能にするのに有利であるだろう。
【課題を解決するための手段】
【０００６】
発明の概要
この発明の一実施例においては、ＰＶＤＭハードウェアインターフェイスレベルでのマルチベンダーＤＳＰソリューションは、各ＤＳＰベンダーのための最適化されたハードウェアバス動作をサポートする。
【０００７】
この発明の別の実施例においては、パラレルバスは、さまざまなパラレルバスプロトコルを実現するよう構成され得る。実現された特定のパラレルバスプロトコルは、ＰＶＤＭ
に記憶された識別情報を読出すことによって決定される。
【０００８】
この発明の別の実施例においては、デジタル署名情報は、モジュールを明確に識別するのに用いられるモジュールに記憶される。
【０００９】
この発明の別の実施例においては、ＰＶＤＭインターフェイスは、次世代ＰＶＤＭ装置の外部のテスト容易性、拡張性、一意的な識別、一般的なアドオンアプリケーション特有の処理およびフューチャプルーフの機能を提供する。
【００１０】
この発明の別の実施例においては、インターフェイスに含まれるハードウェアチップセレクトは、ホストプラットフォームといずれかのアドオン機能またはオンボード非ＤＳＰ装置との間の直接通信を可能にして、インターフェイスによって与えられる機能を拡張する。
【００１１】
この発明の別の実施例においては、選択されたピンは完全なＤＭＡ機能を可能にするよう再定義される。
【００１２】
この発明の他の特徴および利点は、以下の詳細な説明および添付の図面をかんがみると明らかになるだろう。
【発明を実施するための最良の形態】
【００１３】
発明の詳細な説明
この発明のさまざまな実施例がここで詳細に参照される。これらの実施例の例は添付の図面に示される。この発明はこれらの実施例に関連して説明されるが、この発明がいかなる実施例にも限定されないよう意図されていることが理解されるだろう。逆に、この発明は、添付の特許請求の範囲によって規定されるこの発明の精神および範囲内に含まれ得る代替例、変形例および同等例を包含するよう意図される。以下の説明においては、さまざまな実施例を完全に理解させるために多数の特定の詳細が述べられる。しかしながら、この発明は、これらの特定の詳細のうちのいくつかまたはすべてがなくても実施可能である。他の場合には、この発明を不必要にあいまいにしないようにするために周知の処理動作は詳細には説明されない。
【００１４】
図２は、この発明のＰＶＤＭインターフェイスの実施例を示すブロック図である。図２においては、ＰＶＤＭ１０をホストプラットフォーム２０に物理的に接続するのに８０ピンコネクタが用いられる。アクセスルータのローカルなＷＡＮおよび／またはアナログポート終端に供給されるかまたは向けられる音声およびデータパケットは、１６ビット双方向パラレルバス１４を介してＰＶＤＭモジュールに渡される。このバスはまた、ホストプロセッサとＰＶＤＭモジュールとの間の制御プレーン通信に用いられる。ＰＶＤＭ側では、ＰＶＤＭパラレルインターフェイス２２によってパラレルバスを終端させる。ホストプラットフォーム側では、ホスト終端ロジック２６の一部であるホストパラレルバスインターフェイス２４によってパラレルバスを終端させる。ホスト終端ロジック２６は、ＰＶＤＭを、ホストＣＰＵ２８ならびにＷＡＮ（ワイドエリアネットワーク）およびアナログインターフェイス３０などのホストプラットフォーム上の他の装置と連結する。
【００１５】
さらに、ホストプラットフォーム側では、ホストプラットフォームＴＤＭハイウェイスイッチ３６の一部であるホストプラットフォームＴＤＭハイウェイインターフェイス３４によって、そして、ＰＶＤＭ側では、ＰＶＤＭ ＴＤＭハイウェイインターフェイス３６によって、４つのＴＤＭハイウェイバスを終端させる。
【００１６】
こうして、この実施例においては、８０ピンＰＶＤＭインターフェイスは、７つのデー
タバスに加えてシステム制御およびインターフェイス信号方式を含む。これらは以下のとおりである：
１． アドレス指定、ハンドシェイクおよび割込ロジックを含む単一の１６ビットパラレルバスインターフェイス。
【００１７】
２． 任意の双方向クロックおよびフレーム同期能力を備えた４つの独立したＴＤＭハイウェイバス。
【００１８】
３． ＪＴＡＧ（Joint Test Access Group）テストおよびエミュレーションシリアルバス。ＪＴＡＧエミュレーションバスは８０ピンエッジコネクタと別個のオンボート接続とを介してアクセス可能である。
【００１９】
４． ＰＶＤＭモジュールのための識別、構成およびデジタル署名機能に用いられるクッキーＳＰＩシリアルＥＥＰＲＯＭバス。
【００２０】
５． リセット、およびＰＶＤＭモジュール汎用チップセレクト能力を含むシステムレベル信号。
【００２１】
６． 単一の電圧入力電力に加えて、共通の電力および信号接地接続。
これらの構成要素の各々が、以下においてより詳細に説明される。
【００２２】
上述のインターフェイスは、ハードウェアＥＣＡＮ（エコーキャンセル）モジュール、ハードウェア支援型電子会議、トランスコーディングなどのためのＤＳＰファーム、ならびに異機種のＷＡＮおよびインターネットプロバイダ音声およびパケットサービスなどを処理するための多重クロックドメインサポートを含めて、実行され得る拡張されたＰＶＤＭモジュール機能を提供する。
【００２３】
図３は、ここに記載されている実施例のＰＶＤＭインターフェイスとインターフェイスするよう構成されたＤＳＰ中心のＰＶＤＭを示すブロック図である。ＤＳＰ４０ａ〜ｄは、４つのＴＤＭハイウェイ１２、専用の単方向アドレスバス４２、ＪＴＡＧバス４３、双方向パラレルバス１４、ならびにそれぞれのチップセレクト、リセットライン、割込および作動可能ライン４４、４６、４８および５０に連結される。加えて、不揮発性記憶素子５２、この実施例においてＥＥＰＲＯＭは、ＰＶＤＭを記述するモジュール識別、構成および署名情報を保持するクッキーとして機能し、ＳＰＩシリアルバス５４に連結される。
【００２４】
図３に図示のとおり、ラインはすべて、マザーボードにＰＶＤＭを接続するのに用いられるＳＩＭＭ−８０コネクタ５６において終端となる。
【００２５】
統合されたクッキーシリアルバス
この実施例においては、クッキーＳＰＩバスインターフェイスは、９３Ｃ４６シリアルＥＥＰＲＯＭまたは同等物を用いて実現される。製造、技術サポートおよびホストプロセッサではすべて、クッキーシリアルＥＥＰＲＯＭに記憶されたデータが用いられる。製造の際に、とりわけ、シリアル番号および部品番号を追跡するのに当該データが用いられる。ホストプロセッサはクッキーＥＥＰＲＯＭを用いて、製造／技術サポートに必要なデータを識別し、ＰＶＤＭモジュール内の構成パラメータおよび能力を規定し、ホストプロセッサによって用いられるＰＶＤＭモジュールタイプ識別のために固有の明確な署名を提供する。
【００２６】
この実施例においては、クッキーシリアルＥＥＰＲＯＭインターフェイスのホストプロセッサ実現例はすべて、１００Ｋｂｐｓの最も低いクッキー速度をサポートしなければな
らない。
【００２７】
ＰＶＤＭインターフェイス汎用パラレルバス
この汎用パラレル１６ビット幅データ経路通信バスは、いくつかの主要なＤＳＰベンダーのパラレルインターフェイスの使用を可能にするよう規定された。ここで記載されているインターフェイスにおいては、２つのＤＳＰベンダーのパラレルインターフェイスは、この規定されたインターフェイスと互換性のあるハードウェアであり、すなわち、テキサス・インスツルメンツ（Texas Instruments）（登録商標）のＥＨＰＩ １６ビットパラレルバス、および、モトローラ（Motorola）（登録商標）のＨＤＩ１６パラレルバスである。この実施例においては、ＥＨＰＩバスのタイミング要件は、ＨＤＩ１６バスに対応するスーパーセットを形成するよう変更される。
【００２８】
他のＤＳＰがこのパラレルバスにインターフェイスされてもよく、特定のＰＶＤＭモジュールハードウェアが、このＰＶＤＭインターフェイス汎用パラレルバスとのハードウェアインターフェイス互換性を確実にするだろう。
【００２９】
この実施例においては、この１６ビットパラレルインターフェイスはすべてのオンボードＤＳＰにバス接続され、ＤＳＰ固有のチップセレクト、ＣＳｘ、を用いて、データ転送のために正しいＤＳＰを起動させる。このパラレルバスがスレーブバスプロトコルとして実現され、ホストプラットフォームがすべての転送を開始する。バスには、パリティまたはＣＲＣハードウェアデータ完全性チェックがない。この実施例のＰＶＤＭインターフェイスパラレルバスは以下の機能を有する。
【００３０】
・ そのように実現されれば多重化されたデータ／アドレスバスとして用いることもできる１６ビット幅のデータ経路。
【００３１】
・ 内部のＤＳＰレジスタにアクセスする４ビット幅のアドレスバス。
・ 読出、書込、任意のデータ／アドレスバス多重化、データストローブ、ホスト／ＤＳＰハンドシェイク、ＤＳＰチップセレクトおよび割込機能を実行するパラレルバス制御信号。
【００３２】
・ 組合された（単一の信号）または独立した（２つの信号）伝送および／または受信ＤＭＡチャネルをサポートする２つの構成可能なホストプロセッサＤＭＡ要求信号。
【００３３】
・ ２つの規定されたバイトイネーブルピンを用いて任意に実現され得るバイト幅パラレルバスアクセス。
【００３４】
この実施例においては、パラレルバスは、テキサス・インスツルメンツ（登録商標）のエンハンスドホストポートインターフェイス（ＥＨＰＩ）バスおよびモトローラ（登録商標）の高密度インターフェイス、１６ビット（ＨＤＩ１６）の両方と互換性がある。ＰＶＤＭ １６ビット双方向パラレルバスの一部として両方のパラレルバス能力に対応するよう変更がなされた。
【００３５】
また、この実施例においては、ＰＶＤＭインターフェイスパラレルバスのタイミングおよびスイッチングの要件はＥＨＰＩバスに基づいているが、ＨＤＩ１６バスタイミングおよびスイッチング要件に対応するスーパーセットを形成するよう変更された。起動時に、ホストプロセッサ２８は、どのベンダーのＤＳＰがボード上に存在するかを判断するためにＰＶＤＭ上のオンボードクッキーＥＥＰＲＯＭを読出す。次いで、ホストは、オンボードＤＳＰと互換性のあるバスプロトコルを利用するようホスト終端ロジック２６を構成する。
【００３６】
たとえば、この実施例においては、ＨＲＤＹ−ＨＴＲＱ（ＨｏｓｔＲｅａＤＹ−ＨｏｓＴＲｅＱｕｅｓｔ）出力ＰＶＤＭインターフェイス信号は、どのベンダーＤＳＰがオンボードクッキーＥＥＰＲＯＭを介して可能化されるかに依存して機能を変更する。特に、ＨＲＤＹ機能（受信および伝送ＤＭＡスロットル制御）はＥＨＰＩベースのオンボードＤＳＰで用いられ、ＨＴＲＱ機能（独立した伝送ＤＭＡ制御）はＨＤＩ１６ベースのオンボードＤＳＰで用いられる。同様の態様では、ＨＲＲＱ（ＨｏｓｔＲｅａｄｙＲｅａｄｒｅＱｕｅｓｔ）出力ＰＶＤＭインターフェイス信号機能は、クッキーＥＥＰＲＯＭコンテンツに依存して可能化されるかまたは使用されない。ＨＲＲＱ機能は、独立した受信ＤＭＡスロットル制御を必要とするＨＤＩ１６ベースのＤＳＰで用いられ、ＨＴＲＱ機能と共に用いられなければならない。
【００３７】
この実施例においては、コネクタピン配列制約は、単一のＰＶＤＭモジュール上に位置するすべての装置を内部の１６ビットパラレルバス上で並列に接続することを必要とする。エッジコネクタピン使用を保護するよう追加のトレードオフがなされる。一例では、ホストプロセッサに戻る共通の割込ラインを実現することにより、どのパラレルバス処理要素が割込みを引起こしたか判断するためにホストプロセッサがＰＶＤＭモジュールまたは特定のＤＳＰをポーリングすることが必要とされる。
【００３８】
各ＤＳＰのための独立したチップセレクトは、どのローカル処理要素がパラレルバス上で応答するか判断するために用いられる。ＤＳＰアドレス指定機能は、アドレスバスの４ビットを用いるかまたは１６ビット双方向パラレルバス上にアドレスおよびデータ情報を多重化することによって実現され得る。アドレス指定およびレジスタの機能のための４つの別個のアドレスラインの使用に加えて、多重化されたアドレス／データモードが用いられる。というのも、これは既存の実現例と互換性があるからである。
【００３９】
１６ビットパラレルバスを介するソフトウェアインターフェイスの汎用アーキテクチャは既存のＰＶＤＭモジュールに非常に類似している。すなわち、これは、別個のチップセレクトおよび割込能力を備えたスレーブインターフェイスである。
【００４０】
ＴＤＭハイウェイ
この実施例においては、規定された４つの独立したＴＤＭデータストリームがある。各ＴＤＭハイウェイは、８ＫＨｚフレーム同期と仮定すると、８．１９２ＭＨｚビットレートで１２８のタイムスロットを実現するよう現在規定されている。設計により、ＰＶＤＭモジュールハードウェアレイアウトはすべて、ＳＩ（信号完全性）互換性分析を含めて、最大１６ＭＨｚクロック周波数までをサポートすることができなければならない。１６ＭＨｚのＴＤＭクロックレートに対するソフトウェアサポートは任意である。１６ＭＨｚのＴＤＭクロック動作に対するハードウェアサポートはホストプラットフォームには任意である。
【００４１】
ＰＶＤＭ ＴＤＭバスクロックおよびフレーム同期ラインは任意には双方向であってもよいが、通常、ホストプラットフォームからＤＳＰ中心のＰＶＤＭモジュールへの入力として実現される。この実施例においては、ホストプラットフォームがこれらのラインをＰＶＤＭモジュールとの間で双方向であり得るかのように処理することが必要とされるが、ＰＶＤＭモジュール実現例が双方向である必要はない。
【００４２】
ＴＤＭフレーム同期およびクロック信号はともにソースまたはシンクであってもよく、ＰＶＤＭモジュール上からのＬ２機能の多重クロックドメインサポートまたは終端などの、ＴＤＭバスインターフェイスにおける新しい次元を可能にし得る。
【００４３】
ＪＴＡＧテストおよびエミュレーションバス
この実施例においては、ＰＶＤＭ上のすべてのＤＳＰは、それらのＪＴＡＧポートがデイジーチェーン接続されている。デバッグは、ＰＶＤＭモジュール上のデバッグヘッダを介して、または、ホストプラットフォーム上への８０ピンＳＩＭＭコネクタを通じて達成され得る。ＪＴＡＧバスへのこれらの２つのアクセスポイントは同時に用いられる必要はない。
【００４４】
デバッグヘッダは、標準的な１４ピン０．１００”２ｘ７ヘッダ、カスタム２ｘ７エッジコネクタ、またはホストプラットフォームチームデバッグに適していると考えられる他のいずれかのカスタム接続法であってもよい。
【００４５】
ハードウェアチップセレクト
この実施例においては、ＰＶＤＭインターフェイスに含まれる固有のハードウェアチップセレクトは、他のＤＳＰセレクトラインの動作およびＰＶＤＭモジュールの標準機能を妨害することなく、ＰＶＤＭ上の任意の特別な機能またはオンボードプログラマブルデバイスへのホストプラットフォーム直接通信を可能にする。これにより、バスの既存のＤＳＰ動作機能要件を損なうことなく、ＰＶＤＭインターフェイスのバスが単一の汎用ＰＶＤＭ上での異なる非ＤＳＰの使用を同時にサポートすることが可能となる。
【００４６】
付加的な機能の例として、ＤＳＰクロックタイミング信号のスルーレートを動的に調節するためのプログラム可能なオンモジュールチップの使用が挙げられる。
【００４７】
ＤＭＡ
ここで説明されている実施例のＰＶＤＭインターフェイスは、レガシーＰＶＤＭ非同期の、単方向シングルチャネルダイレクトメモリアクセス（ＤＭＡ）転送を実現し、付加的なＤＭＡ制御ラインを用いる新しい非同期の、双方向デュアルチャネルＤＭＡ転送も実現する。
【００４８】
標準的な単方向ＤＭＡチャネルインターフェイスハードウェア出力制御ラインに加えて、付加的なハードウェア定義ＤＭＡチャネル出力制御ラインは、同じバスを用いて同時に読出および書込ＤＭＡ動作を行なうことを可能にするよう規定される。この付加的なＤＭＡチャネル制御ラインは、既存のレガシーＰＶＤＭバス定義を介する、よりインテリジェントなＤＭＡデータ転送のためのＤＭＡインターフェイスの最適化を可能にする。
【００４９】
新しいデュアルＤＭＡアドレス指定機構は、外部の直接アドレス指定されたアドレスレジスタ自動インクリメント実現例のために、埋込まれた自動インクリメントアドレス／データフレーム通信構造または別個のアドレスラインを用いることを可能にする。
【００５０】
この発明のさまざまな特徴は、ハードウェアとして、またはデジタルコンピュータによって実行されるコンピュータ読取り可能媒体に記憶されるプログラムコードとして実現され得る。コンピュータ読取り可能媒体は、とりわけ、磁気媒体、光学媒体、デジタル情報を符号化する電磁場などを含み得る。
【００５１】
この発明は、好ましい実施例に関連して記載されてきた。たとえば、上述の説明においては、ＥＨＰＩまたはＨＤＩ１６バスに対応する信号ピン機能の再定義が説明される。他のベンダープロトコルに対応する信号ラインの変更は、当業者に公知のとおりに同様に実現することができる。代替例および代用例が当業者に明らかとなるだろう。したがって、添付の特許請求の範囲に規定されている場合を除いて、この発明を限定するようには意図されない。
【図面の簡単な説明】
【００５２】
【図１】汎用レガシーＰＶＤＭインターフェイスを示すハイレベルのブロック図である。
【図２】ＰＶＤＭ／ホストプラットフォームインターフェイスの実施例を示すブロック図である。
【図３】ＰＶＤＭ／ホストインターフェイスの実施例を用いるＰＶＤＭを示す概略図である。
【特許請求の範囲】
【請求項１】
ホストプラットフォーム／ＰＶＤＭ（パケット音声データモジュール）インターフェイスであって、パケット音声データモジュールは、パラレルバスプロトコルの組のうちの１つの特定のホストパラレルバスプロトコルと互換性のある少なくとも１つのオンボードＤＳＰ（デジタル信号プロセッサ）を含み、前記インターフェイスは、
ＤＳＰのホストポートに連結されたパラレルバスと、
パラレルバスプロトコルのうちのどれがオンボードＤＳＰによって用いられるかを示す情報を保持する不揮発性メモリと、
不揮発性メモリに連結され、不揮発性メモリに保持された情報を読出すためのシリアルバスと、
パラレルバスプロトコルの組における各プロトコルを実現することができ、不揮発性メモリから情報を読出し、パラレルバスプロトコルを実現するための、不揮発性メモリによって識別され、オンボードＤＳＰによって用いられる終端ロジックとを含む、ホストプラットフォーム／ＰＶＤＭインターフェイス。
【請求項２】
オンボード構成要素の診断テストを可能にするためのテストおよびエミュレーションバスをさらに含む、請求項１に記載のインターフェイス。
【請求項３】
オンボードＤＳＰに連結された複数の時分割多重化されたバスをさらに含む、請求項２に記載のインターフェイス。
【請求項４】
ＰＶＤＭが複数のオンボードＤＳＰを含み、インターフェイスはさらに、
パラレルバスに応答するよう複数のオンボードＤＳＰのうちの特定の１つを選択するための同様の複数のＤＳＰチップセレクトと、
特別な機能を提供するＰＶＤＭに搭載された装置との通信のためのハードウェアチップセレクトとを含む、請求項１に記載のインターフェイス。
【請求項５】
前記不揮発性メモリはさらに、明確なモジュール識別のためにホストによって用いられるデジタル署名情報を保持する、請求項１に記載のインターフェイス。
【請求項６】
ホストプラットフォームおよびＰＶＤＭ（パケット音声データモジュール）をインターフェイスするための方法であって、パケット音声データモジュールは、ホストプラットフォームによって実現され得るパラレルバスプロトコルの組からの１つの特定のホストパラレルバスプロトコルと互換性のある少なくとも１つのオンボードＤＳＰ（デジタル信号プロセッサ）を含み、ＰＶＤＭは、オンボードＤＳＰの種類を識別する識別情報を保持する不揮発性メモリを含み、構成可能なパラレルバスおよびシリアルバスがホストプラットフォームおよびＰＶＤＭを連結し、ホストプラットフォーム上のホストプロセッサによって実行される前記方法は、
オンボードＤＳＰと互換性がある、パラレルバスプロトコルの組からの特定のパラレルバスプロトコルを識別するために識別情報にアクセスするようシリアルバスを介して不揮発性メモリを読出すステップと、
オンボードＤＳＰと通信するために特定のパラレルバスプロトコルを実現するようパラレルバスを構成するステップとを含む、方法。
【請求項７】
不揮発性メモリがデジタル署名情報を保持し、
デジタル署名情報を読出すステップと、
デジタル署名情報に基づいてＰＶＤＭを明確に識別するステップとを含む、請求項６に記載の方法。
【請求項８】
専用のハードウェアチップセレクトラインがホストプラットフォームをＰＶＤＭに連結し、ＰＶＤＭは非ＤＳＰモジュールを含み、前記方法はさらに、ＤＳＰチップ選択機能を妨害することなく非ＤＳＰモジュールを選択するようハードウェアチップセレクトラインを用いるステップを含む、請求項６に記載の方法。
【請求項９】
パラレルバスを構成するステップは、識別されたオンボードＤＳＰのＤＭＡ動作と互換性をもつようバスの特定のＤＭＡ制御ラインの機能を選択するステップをさらに含む、請求項６に記載の方法。
【請求項１０】
ホストプラットフォームおよびＰＶＤＭ（パケット音声データモジュール）をインターフェイスするためのシステムであって、パケット音声データモジュールは、ホストプラットフォームによって実現され得るパラレルバスプロトコルの組からの１つの特定のホストパラレルバスプロトコルと互換性のある少なくとも１つのオンボードＤＳＰ（デジタル信号プロセッサを含み、ＰＶＤＭは、オンボードＤＳＰの種類を識別する識別情報を保持する不揮発性メモリを含み、構成可能なパラレルバスおよびシリアルバスがホストプラットフォームおよびＰＶＤＭを連結し、前記システムは、
オンボードＤＳＰと互換性がある、パラレルバスプロトコルの組からの特定のパラレルバスプロトコルを識別するために識別情報にアクセスするようシリアルバスを介して不揮発性メモリを読出すための手段と、
オンボードＤＳＰと通信するために特定のパラレルバスプロトコルを実現するようパラレルバスを構成するための手段とを含む、システム。
【請求項１１】
不揮発性メモリはデジタル署名情報を保持し、
デジタル署名情報を読出すための手段と、
デジタル署名情報に基づいてＰＶＤＭを明確に識別するための手段とをさらに含む、請求項１０に記載のシステム。
【請求項１２】
専用のハードウェアチップセレクトラインがホストプラットフォームをＰＶＤＭに連結し、ＰＶＤＭは非ＤＳＰモジュールを含み、前記システムはさらに、
ＤＳＰチップ選択機能を妨害することなく非ＤＳＰモジュールを選択するようハードウェアチップセレクトラインを用いるための手段を含む、請求項１０に記載のシステム。
【請求項１３】
パラレルバスを構成するための前記手段が、識別されたオンボードＤＳＰのＤＭＡ動作と互換性をもつようバスの特定のＤＭＡ制御ラインの機能を選択するための手段をさらに含む、請求項１０に記載のシステム。
【請求項１４】
ホストプロセッサによって実行され、ホストプラットフォームおよびＰＶＤＭ（パケット音声データモジュール）をインターフェイスするためのコンピュータプログラムプロダクトであって、パケット音声データモジュールは、ホストプラットフォームによって実現され得るパラレルバスプロトコルの組からの１つの特定のホストパラレルバスプロトコルと互換性のある少なくとも１つのオンボードＤＳＰ（デジタル信号プロセッサ）を含み、ＰＶＤＭは、オンボードＤＳＰの種類を識別する識別情報を保持する不揮発性メモリを含み、構成可能なパラレルバスおよびシリアルバスがホストプラットフォームおよびＰＶＤＭを連結し、前記コンピュータプログラムプロダクトは、
コンピュータ読取り可能プログラムコードが物理的に組込まれているコンピュータ使用可能媒体を含み、前記コンピュータプログラムプロダクトはさらに、
オンボードＤＳＰと互換性がある、パラレルバスプロトコルの組からの特定のパラレルバスプロトコルを識別するために識別情報にアクセスするようシリアルバスを介して不揮発性メモリを読出すためにホストプロセッサによって実行されるコンピュータ読取り可能プログラムコードと、
オンボードＤＳＰと通信するために特定のパラレルバスプロトコルを実現するようパラレルバスを構成するためにホストプロセッサによって実行されるコンピュータ読取り可能プログラムコードとを含む、コンピュータプログラムプロダクト。
【請求項１５】
不揮発性メモリはデジタル署名情報を保持し、
ホストプロセッサによって実行され、デジタル署名情報を読出すためのコンピュータ読取り可能プログラムコードと、
ホストプロセッサによって実行され、デジタル署名情報に基づいてＰＶＤＭを明確に識別するためのコンピュータ読取り可能プログラムコードとをさらに含む、請求項１４に記載のコンピュータプログラムプロダクト。
【請求項１６】
専用のハードウェアチップセレクトラインがホストプラットフォームをＰＶＤＭに連結し、ＰＶＤＭは非ＤＳＰモジュールを含み、前記システムはさらに、
ＤＳＰチップ選択機能を妨害することなく非ＤＳＰモジュールを選択するようハードウェアチップセレクトラインを用いるための、ホストプロセッサによって実行されるコンピュータ読取り可能プログラムコードを含む、請求項１４に記載のコンピュータプログラムプロダクト。
【請求項１７】
パラレルバスを構成するための前記手段は、識別されたオンボードＤＳＰのＤＭＡ動作と互換性をもつようバスの特定のＤＭＡ制御ラインの機能を選択するための、ホストプロセッサによって実行されるコンピュータ読取り可能プログラムコードをさらに含む、請求項１４に記載のコンピュータプログラムプロダクト。
【請求項１】
ホストプラットフォーム／ＰＶＤＭ（パケット音声データモジュール）インターフェイスであって、パケット音声データモジュールは、パラレルバスプロトコルの組のうちの１つの特定のホストパラレルバスプロトコルと互換性のある少なくとも１つのオンボードＤＳＰ（デジタル信号プロセッサ）を含み、前記インターフェイスは、
ＤＳＰのホストポートに連結されたパラレルバスと、
パラレルバスプロトコルのうちのどれがオンボードＤＳＰによって用いられるかを示す情報を保持する不揮発性メモリと、
不揮発性メモリに連結され、不揮発性メモリに保持された情報を読出すためのシリアルバスと、
パラレルバスプロトコルの組における各プロトコルを実現することができ、不揮発性メモリから情報を読出し、パラレルバスプロトコルを実現するための、不揮発性メモリによって識別され、オンボードＤＳＰによって用いられる終端ロジックとを含む、ホストプラットフォーム／ＰＶＤＭインターフェイス。
【請求項２】
オンボード構成要素の診断テストを可能にするためのテストおよびエミュレーションバスをさらに含む、請求項１に記載のインターフェイス。
【請求項３】
オンボードＤＳＰに連結された複数の時分割多重化されたバスをさらに含む、請求項２に記載のインターフェイス。
【請求項４】
ＰＶＤＭが複数のオンボードＤＳＰを含み、インターフェイスはさらに、
パラレルバスに応答するよう複数のオンボードＤＳＰのうちの特定の１つを選択するための同様の複数のＤＳＰチップセレクトと、
特別な機能を提供するＰＶＤＭに搭載された装置との通信のためのハードウェアチップセレクトとを含む、請求項１に記載のインターフェイス。
【請求項５】
前記不揮発性メモリはさらに、明確なモジュール識別のためにホストによって用いられるデジタル署名情報を保持する、請求項１に記載のインターフェイス。
【請求項６】
ホストプラットフォームおよびＰＶＤＭ（パケット音声データモジュール）をインターフェイスするための方法であって、パケット音声データモジュールは、ホストプラットフォームによって実現され得るパラレルバスプロトコルの組からの１つの特定のホストパラレルバスプロトコルと互換性のある少なくとも１つのオンボードＤＳＰ（デジタル信号プロセッサ）を含み、ＰＶＤＭは、オンボードＤＳＰの種類を識別する識別情報を保持する不揮発性メモリを含み、構成可能なパラレルバスおよびシリアルバスがホストプラットフォームおよびＰＶＤＭを連結し、ホストプラットフォーム上のホストプロセッサによって実行される前記方法は、
オンボードＤＳＰと互換性がある、パラレルバスプロトコルの組からの特定のパラレルバスプロトコルを識別するために識別情報にアクセスするようシリアルバスを介して不揮発性メモリを読出すステップと、
オンボードＤＳＰと通信するために特定のパラレルバスプロトコルを実現するようパラレルバスを構成するステップとを含む、方法。
【請求項７】
不揮発性メモリがデジタル署名情報を保持し、
デジタル署名情報を読出すステップと、
デジタル署名情報に基づいてＰＶＤＭを明確に識別するステップとを含む、請求項６に記載の方法。
【請求項８】
専用のハードウェアチップセレクトラインがホストプラットフォームをＰＶＤＭに連結し、ＰＶＤＭは非ＤＳＰモジュールを含み、前記方法はさらに、ＤＳＰチップ選択機能を妨害することなく非ＤＳＰモジュールを選択するようハードウェアチップセレクトラインを用いるステップを含む、請求項６に記載の方法。
【請求項９】
パラレルバスを構成するステップは、識別されたオンボードＤＳＰのＤＭＡ動作と互換性をもつようバスの特定のＤＭＡ制御ラインの機能を選択するステップをさらに含む、請求項６に記載の方法。
【請求項１０】
ホストプラットフォームおよびＰＶＤＭ（パケット音声データモジュール）をインターフェイスするためのシステムであって、パケット音声データモジュールは、ホストプラットフォームによって実現され得るパラレルバスプロトコルの組からの１つの特定のホストパラレルバスプロトコルと互換性のある少なくとも１つのオンボードＤＳＰ（デジタル信号プロセッサを含み、ＰＶＤＭは、オンボードＤＳＰの種類を識別する識別情報を保持する不揮発性メモリを含み、構成可能なパラレルバスおよびシリアルバスがホストプラットフォームおよびＰＶＤＭを連結し、前記システムは、
オンボードＤＳＰと互換性がある、パラレルバスプロトコルの組からの特定のパラレルバスプロトコルを識別するために識別情報にアクセスするようシリアルバスを介して不揮発性メモリを読出すための手段と、
オンボードＤＳＰと通信するために特定のパラレルバスプロトコルを実現するようパラレルバスを構成するための手段とを含む、システム。
【請求項１１】
不揮発性メモリはデジタル署名情報を保持し、
デジタル署名情報を読出すための手段と、
デジタル署名情報に基づいてＰＶＤＭを明確に識別するための手段とをさらに含む、請求項１０に記載のシステム。
【請求項１２】
専用のハードウェアチップセレクトラインがホストプラットフォームをＰＶＤＭに連結し、ＰＶＤＭは非ＤＳＰモジュールを含み、前記システムはさらに、
ＤＳＰチップ選択機能を妨害することなく非ＤＳＰモジュールを選択するようハードウェアチップセレクトラインを用いるための手段を含む、請求項１０に記載のシステム。
【請求項１３】
パラレルバスを構成するための前記手段が、識別されたオンボードＤＳＰのＤＭＡ動作と互換性をもつようバスの特定のＤＭＡ制御ラインの機能を選択するための手段をさらに含む、請求項１０に記載のシステム。
【請求項１４】
ホストプロセッサによって実行され、ホストプラットフォームおよびＰＶＤＭ（パケット音声データモジュール）をインターフェイスするためのコンピュータプログラムプロダクトであって、パケット音声データモジュールは、ホストプラットフォームによって実現され得るパラレルバスプロトコルの組からの１つの特定のホストパラレルバスプロトコルと互換性のある少なくとも１つのオンボードＤＳＰ（デジタル信号プロセッサ）を含み、ＰＶＤＭは、オンボードＤＳＰの種類を識別する識別情報を保持する不揮発性メモリを含み、構成可能なパラレルバスおよびシリアルバスがホストプラットフォームおよびＰＶＤＭを連結し、前記コンピュータプログラムプロダクトは、
コンピュータ読取り可能プログラムコードが物理的に組込まれているコンピュータ使用可能媒体を含み、前記コンピュータプログラムプロダクトはさらに、
オンボードＤＳＰと互換性がある、パラレルバスプロトコルの組からの特定のパラレルバスプロトコルを識別するために識別情報にアクセスするようシリアルバスを介して不揮発性メモリを読出すためにホストプロセッサによって実行されるコンピュータ読取り可能プログラムコードと、
オンボードＤＳＰと通信するために特定のパラレルバスプロトコルを実現するようパラレルバスを構成するためにホストプロセッサによって実行されるコンピュータ読取り可能プログラムコードとを含む、コンピュータプログラムプロダクト。
【請求項１５】
不揮発性メモリはデジタル署名情報を保持し、
ホストプロセッサによって実行され、デジタル署名情報を読出すためのコンピュータ読取り可能プログラムコードと、
ホストプロセッサによって実行され、デジタル署名情報に基づいてＰＶＤＭを明確に識別するためのコンピュータ読取り可能プログラムコードとをさらに含む、請求項１４に記載のコンピュータプログラムプロダクト。
【請求項１６】
専用のハードウェアチップセレクトラインがホストプラットフォームをＰＶＤＭに連結し、ＰＶＤＭは非ＤＳＰモジュールを含み、前記システムはさらに、
ＤＳＰチップ選択機能を妨害することなく非ＤＳＰモジュールを選択するようハードウェアチップセレクトラインを用いるための、ホストプロセッサによって実行されるコンピュータ読取り可能プログラムコードを含む、請求項１４に記載のコンピュータプログラムプロダクト。
【請求項１７】
パラレルバスを構成するための前記手段は、識別されたオンボードＤＳＰのＤＭＡ動作と互換性をもつようバスの特定のＤＭＡ制御ラインの機能を選択するための、ホストプロセッサによって実行されるコンピュータ読取り可能プログラムコードをさらに含む、請求項１４に記載のコンピュータプログラムプロダクト。
【図１】
【図２】
【図３】
【図２】
【図３】
【公表番号】特表２００７−５１２７８６（Ｐ２００７−５１２７８６Ａ）
【公表日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願番号】特願２００６−５４１４９３（Ｐ２００６−５４１４９３）
【出願日】平成１６年１１月２９日（２００４．１１．２９）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０３９９４３
【国際公開番号】ＷＯ２００５／０５７３３８
【国際公開日】平成１７年６月２３日（２００５．６．２３）
【出願人】（３９８０３７２８４）シスコ テクノロジー インコーポレイテッド (15)
【Ｆターム（参考）】
【公表日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願日】平成１６年１１月２９日（２００４．１１．２９）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０３９９４３
【国際公開番号】ＷＯ２００５／０５７３３８
【国際公開日】平成１７年６月２３日（２００５．６．２３）
【出願人】（３９８０３７２８４）シスコ テクノロジー インコーポレイテッド (15)
【Ｆターム（参考）】
[ Back to top ]