液晶表示装置の駆動装置
【課題】少ない消費電力で２ラインドット反転駆動を実現することができる液晶表示装置の駆動装置を提供することを目的とする。
【解決手段】ゲートドライバ３は、奇数行目のゲートラインとその次の偶数行目のゲートラインを選択し、その奇数行目のゲートラインを選択時電位ＶＧＨに設定するタイミングから所定時間ｔ遅らせて、その偶数行目のゲートラインを選択時電位ＶＧＨに設定する。その後、ゲートドライバ３は、選択時電位ＶＧＨに設定したゲートラインの電位を非選択時電位ＶＧＬに設定する。また、ソースドライバ４は、各列の画素の極性を２行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定する。
【解決手段】ゲートドライバ３は、奇数行目のゲートラインとその次の偶数行目のゲートラインを選択し、その奇数行目のゲートラインを選択時電位ＶＧＨに設定するタイミングから所定時間ｔ遅らせて、その偶数行目のゲートラインを選択時電位ＶＧＨに設定する。その後、ゲートドライバ３は、選択時電位ＶＧＨに設定したゲートラインの電位を非選択時電位ＶＧＬに設定する。また、ソースドライバ４は、各列の画素の極性を２行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の駆動装置に関する。
【背景技術】
【０００２】
一般に、ＴＦＴ（Thin Film Transistor）を用いたアクティブマトリクス方式の液晶表示装置では、コモン電極と、マトリクス状に配置される複数の画素電極との間に液晶が挟持される。そして、コモン電極と各画素電極との間の液晶に対する印加電圧を制御することにより、所望の画像を表示する。
【０００３】
また、ＴＦＴを用いたアクティブマトリクス方式の液晶表示装置は、マトリクス状に配置された画素電極の列毎にソースラインを備え、画素電極の行毎にゲートラインを備える。そして、画素電極毎にＴＦＴが設けられる。個々の画素電極はＴＦＴに接続され、そのＴＦＴはソースラインおよびゲートラインに接続される。図９は、画素電極、ＴＦＴ、ソースラインおよびゲートラインの接続例を示す説明図である。図９では、マトリクス状に配置される複数の画素電極のうち、ｉ行目のゲートラインＧｉおよびｋ列目のソースラインＳｋに接続される画素電極を例示している。画素電極２１はＴＦＴ２２に接続され、ＴＦＴ２２はゲートラインＧｉおよびソースラインＳｋに接続される。具体的には、画素電極２１は、ＴＦＴ２２のドレイン２２ｂに接続される。そして、ＴＦＴ２２のゲート２２ａがゲートラインＧｉに接続され、ＴＦＴ２２のソース２２ｃがソースラインＳｋに接続される。図９では、１つの画素電極を図示しているが、他の画素電極におけるＴＦＴ、ゲートラインおよびソースラインの接続態様も同様である。
【０００４】
各ゲートラインは、線順次に選択され、選択されたゲートラインは、選択時電位に設定され、選択されていないゲートラインは、非選択時電位に設定される。あるゲートラインが選択されるとき、各ソースラインは、選択されたゲートラインの行の画像データに応じた電位に設定される。また、画素電極毎に配置されているＴＦＴ２２では、ゲート２２ａが選択時電位になると、ドレイン２２ｂとソース２２ｃとの間が導通状態となり、ゲート２２ａが非選択時電位になると、ドレイン２２ｂとソース２２ｃとの間が非導通状態になる。従って、選択行の各画素電極は、それぞれ、その行の画像データに応じた電位に設定される。また、液晶（図示略）を介して各画素電極と対向するコモン電極３０（図９参照）の電位も所定の電位に制御される。この結果、選択行における液晶に、その行の画像データに応じた電圧が印加される。ゲートラインを順次、選択していくことにより、画像データに応じた画像を表示することができる。以下、コモン電極の電位をＶＣＯＭと記す。
【０００５】
以下の説明において、選択時電位の値をＶＧＨと記し、非選択時電位の値をＶＧＬと記す場合がある。
【０００６】
また、コモン電極の電位よりも画素電極の電位の方が高い状態を正極性と記す。そして、コモン電極の電位よりも画素電極の電位の方が低い状態を負極性と記す。
【０００７】
正極性および負極性を切り替える態様の一例として、隣り合う列同士で極性が異なるようにしつつ、各列では２行毎に極性を切り替える態様がある。以下、この態様を、２ラインドット反転駆動と記す。図１０は、２ラインドット反転駆動における各画素の極性の例を示す。以下の説明では、液晶表示装置の観察者側から見て１番左側の列を第１列とし、左側から列を数えるものとする。図１０等の図面において、“＋”は正極性を表し、“−”は負極性を表す。２ラインドット反転駆動では、あるフレームにおいて、図１０に示すように、個々の行に着目した場合、隣り合う列毎に画素の極性を異ならせる。例えば、第１行に着目すると、第１行の各画素では、隣り合う画素同士の極性が異なっている。このように、個々の行において隣り合う画素同士の極性を異ならせるようにしつつ、各列における画素の極性を２行毎に切り替える。この結果、例えば、第１列では、第１行および第２行の画素が正極性となり、第３行および第４行の画素が負極性となる。また、例えば、第２列では、第１行および第２行の画素が負極性となり、第３行および第４行の画素が正極性となる。
【０００８】
図１１は、２ラインドット反転駆動におけるゲートラインやソースラインの電位変化の例を示すタイミングチャートである。図１１において、Ｇ１〜Ｇ４は、第１行から第４行までの各行のゲートラインを意味する。また、Ｓ１は、第１列のソースラインを意味する。図１１に示すように、ゲートラインＧ１から各ゲートラインが選択され、選択されたゲートラインは、選択時電位ＶＧＨに設定される。また、図１１に示すラッチパルス（以下、ＬＰと記す。）は、ソースラインに対する電位設定の開始タイミングを規定するパルス信号である。ＬＰの立ち下がりエッジで、各ソースラインは、選択行における各画素に応じた電位に設定される。
【０００９】
図１１に示すように、ソースラインＳ１は、第１行および第２行のゲートラインの選択期間では、コモン電極電位ＶＣＯＭよりも高い電位に設定され、第３行および第４行のゲートラインの選択期間では、コモン電極電位ＶＣＯＭよりも低い電位に設定される。以降、同様に、２行毎に、ＶＣＯＭよりも高い電位と、ＶＣＯＭよりも低い電位とに交互に切り替えられる。他の奇数番目の列のソースラインに関しても同様である。また、図１１では図示を省略しているが、偶数番目の列の各ソースラインは、第１行および第２行のゲートラインの選択期間では、ＶＣＯＭよりも低い電位に設定され、第３行および第４行のゲートラインの選択期間では、ＶＣＯＭよりも高い電位に設定される。以降、同様に、２行毎に、ＶＣＯＭよりも低い電位と、ＶＣＯＭよりも高い電位とに交互に切り替えられる。なお、ここでは、ＬＰがハイレベルのとき、各ソースラインはハイインピーダンス状態となる場合を示している。
【００１０】
このように、各ゲートラインおよび各ソースラインの電位が設定されることにより、各画素の極性は、図１０に例示するようになる。なお、次のフレームでは、各画素の極性が逆転するように、液晶表示装置は駆動される。
【００１１】
また、隣り合う列同士で極性が異なるようにしつつ、各列で１行毎に極性を切り替える態様がある。以下、この態様を、１ラインドット反転駆動と記す。図１２は、１ラインドット反転駆動における各画素の極性の例を示す。１ラインドット反転駆動では、図１２に示すように、列および行の各方向に関して、隣り合う画素同士の極性が異なる。
【００１２】
また、１ラインドット反転駆動において、ある行のゲートラインの選択期間の前に、事前にそのゲートラインの電位を選択時電位ＶＧＨに設定する駆動方法が知られている。この駆動方法は、ダブルゲート方式と呼ばれることもある。ダブルゲート方式では、例えば、第１行の選択期間において、第１行および第３行のゲートラインの電位を同時に選択時電位ＶＧＨに設定し、第３行の選択期間において、第３行および第５行のゲートラインの電位を同時に選択時電位ＶＧＨに設定する。この場合、第３行のゲートラインは、第３行のゲートライン自身の選択期間の開始前に、第１行の選択期間において、第１行とともに選択時電位ＶＧＨに設定されている。第３行以外の他の行に関しても同様である。このように、ある行のゲートラインの選択期間の前に、事前にそのゲートラインの電位を選択時電位ＶＧＨに設定することで、その行の画素に対してプリチャージを行うことができ、消費電力を少なくすることができる。
【００１３】
図１３は、１ラインドット反転駆動においてダブルゲート方式を採用した場合のゲートラインやソースラインの電位変化の例を示すタイミングチャートである。図１３に示すように、第１行のゲートラインＧ１の選択期間において、ゲートラインＧ１だけでなくゲートラインＧ３も、選択時電位ＶＧＨに設定される。ゲートラインＧ１の選択期間において、ゲートラインＧ１，Ｇ３を選択時電位ＶＧＨに設定する期間は同一である。以降、同様に、第ｎ行のゲートラインＧｎの選択期間において、ゲートラインＧｎだけでなくゲートラインＧｎ＋２も、選択時電位ＶＧＨに設定される。ゲートラインＧｎの選択期間において、ゲートラインＧｎ，Ｇｎ＋２を選択時電位ＶＧＨに設定する期間は同一である。
【００１４】
また、図１３に示すように、ソースラインＳ１は、第１行のゲートラインＧ１の選択期間では、コモン電極電位ＶＣＯＭよりも高い電位に設定され、第２行のゲートラインＧ２の選択期間では、コモン電極電位ＶＣＯＭよりも低い電位に設定される。以降、同様に、１行毎に、ＶＣＯＭよりも高い電位と、ＶＣＯＭよりも低い電位とに交互に切り替えられる。他の奇数番目の列のソースラインに関しても同様である。また、図１３では図示を省略しているが、偶数番目の列の各ソースラインは、ゲートラインＧ１の選択期間ではコモン電極電位ＶＣＯＭよりも低い電位に設定され、ゲートラインＧ２の選択期間ではコモン電極電位ＶＣＯＭよりも高い電位に設定される。以降、同様に、１行毎に、ＶＣＯＭよりも低い電位と、ＶＣＯＭよりも高い電位とに交互に切り替えられる。なお、ＬＰがハイレベルのとき、各ソースラインはハイインピーダンス状態となる。
【００１５】
このように、各ゲートラインおよび各ソースラインの電位が設定されることにより、各画素の極性は、図１２に示すようになる。また、ダブルゲート方式では、単純な線順次駆動の場合に比べて、消費電力を少なくすることができる。
【００１６】
ダブルゲート方式は、例えば、特許文献１，２等に記載されている。特許文献１では、正規オン信号の少なくとも２ライン前に予備オン信号を設定することが記載されている。正規オン信号のパルス幅と、予備オン信号のパルス幅は同一である。
【００１７】
また、特許文献２には、各ゲートラインの選択期間をＨとした場合に、第Ｎ行のゲートラインの選択期間の開始時から４Ｈ経過したときに、再度、第Ｎ行のゲートラインを選択時電位に設定することが記載されている。第Ｎ行のゲートラインを再度、選択時電位に設定する期間もＨである。さらに、特許文献２には、ソースラインの電位を２Ｈ毎に、正極性時の電位と、負極性時の電位とに切り替え、図１０に例示するような極性の切り替えを実現することが記載されている。
【００１８】
また、特許文献３には、ゲート駆動波形を２クロック以上連続させることが記載されている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開平４−６７１２２号公報（第３頁、図１）
【特許文献２】特開２００１−２４９６４３号公報（段落００１６−００２４、図４）
【特許文献３】特開２００１−１９５０４３号公報（第１頁）
【発明の概要】
【発明が解決しようとする課題】
【００２０】
２ラインドット反転駆動において、消費電力を少なく抑えられることが好ましい。
【００２１】
また、１ラインドット反転駆動においても、消費電力を少なく抑えられることが好ましい。
【００２２】
そこで、本発明は、少ない消費電力で２ラインドット反転駆動を実現することができる液晶表示装置の駆動装置を提供することを目的とする。また、少ない消費電力で１ラインドット反転駆動を実現することができる液晶表示装置の駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明による液晶表示装置の駆動装置は、マトリクス状に形成された画素の列に沿って配置されるソースラインと、マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む液晶表示装置を駆動する液晶表示装置の駆動装置であって、奇数行目のゲートラインとその次の偶数行目のゲートラインとを選択し、その奇数行目のゲートラインを選択時電位（例えば、ＶＧＨ）に設定するタイミングから第１の所定時間（例えば、ｔ）遅らせてその偶数行目のゲートラインを選択時電位に設定し、その後、その奇数行目のゲートラインを非選択時電位（例えば、ＶＧＬ）に設定するゲートドライバ（例えば、ゲートドライバ３）と、各列の画素の極性を２行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定するソースドライバ（例えば、第１の実施形態におけるソースドライバ４）とを備えることを特徴とする。
【００２４】
また、ゲートドライバに、選択するゲートラインの切り替えを指示する切替信号（例えば、第１の実施形態におけるＣＫＶ）と、選択する奇数行目のゲートラインを選択時電位にする期間を指示する奇数行用アウトプットイネーブル信号と、選択する偶数行目のゲートラインを選択時電位にする期間を指示する偶数行用アウトプットイネーブル信号とを入力し、ソースドライバに、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定することを指示するソースライン電位設定指示信号（例えば、ＬＰ）と、各列の画素の極性を２行毎に切り替えさせる極性制御信号（例えば、第１の実施形態におけるＰＯＬ２）を入力する制御手段（例えば、タイミングコントローラ２）を備え、制御手段が、切替信号として、所定の周期で第１のレベル（例えば、ハイレベル）および第２のレベル（例えば、ローレベル）となる信号をゲートドライバに入力し、切替信号を第１のレベルにするタイミングでは、ソースライン電位設定指示信号を立ち上げ、ソースライン電位設定指示信号の周期を切替信号の周期の１／２とし、切替信号の周期を２Ｈとし、第１の所定時間をｔとし、第２の所定時間をｓとしたときに、切替信号のレベルを第１のレベルにしてからＨ−ｓの期間を、奇数行目のゲートラインを選択時電位にする期間として指示する奇数行用アウトプットイネーブル信号（例えば、ＯＥｏｄｄ）と、切替信号のレベルを第１のレベルにしてからｔ経過する時点から、切替信号のレベルを第１のレベルにしてから２Ｈ−ｓ経過する時点までを、偶数行目のゲートラインを選択時電位にする期間として指示する偶数行用アウトプットイネーブル信号（例えば、ＯＥｅｖｅｎ）とをゲートドライバに入力し、ゲートドライバが、切替信号が第１のレベルに切り替えられる毎に、奇数行目のゲートラインとその次の偶数行目のゲートラインとを選択し、奇数行用アウトプットイネーブル信号に従って、選択した奇数行目のゲートラインを選択時電位とし、偶数行用アウトプットイネーブル信号に従って、選択した偶数行目のゲートラインを選択時電位とし、ソースドライバが、ソースライン電位設定指示信号の立ち下がりエッジに合わせて、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定する構成であってもよい。
【００２５】
第１の所定時間は、ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間と、ソースライン電位設定指示信号をハイレベルにする時間との和以上の時間であることが好ましい。
【００２６】
また、本発明による液晶表示装置の駆動装置は、マトリクス状に形成された画素の列に沿って配置されるソースラインと、マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む液晶表示装置を駆動する液晶表示装置の駆動装置であって、ゲートラインを選択するゲートドライバ（例えば、ゲートドライバ３ａ）と、各列の画素の極性を１行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定するソースドライバ（例えば、第２の実施形態におけるソースドライバ４）とを備え、ゲートドライバが、一のゲートラインと、当該一のゲートラインの次の次の行のゲートラインである後続ゲートラインとを選択し、その一のゲートラインを選択時電位（例えば、ＶＧＨ）に設定するタイミングから第１の所定時間（例えば、ｔ）遅らせてその後続ゲートラインを選択時電位に設定し、その一のゲートラインの次のゲートラインを選択する前に、その一のゲートラインおよび後続ゲートラインを非選択時電位（例えば、ＶＧＬ）に設定することを特徴とする。
【００２７】
また、ゲートドライバに、選択するゲートラインの切り替えを指示する切替信号（例えば、第２の実施形態におけるＣＫＶ）と、ゲートラインがゲートドライバに選択された場合に当該ゲートラインを選択時電位にする期間を指示する行毎のアウトプットイネーブル信号とを入力し、ソースドライバに、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定することを指示するソースライン電位設定指示信号（例えば、ＬＰ）と、各列の画素の極性を１行毎に切り替えさせる極性制御信号（例えば、第２の実施形態におけるＰＯＬ２）を入力する制御手段（例えば、タイミングコントローラ２ａ）を備え、制御手段が、切替信号として、所定の周期で第１のレベルおよび第２のレベルとなる信号をゲートドライバに入力し、切替信号のレベルを第１のレベルにするタイミングで、ソースライン電位設定指示信号を立ち上げ、ソースライン電位設定指示信号の周期を切替信号の周期と同じ周期とし、切替信号の周期をＨとし、第１の所定時間をｔとし、第２の所定時間をｓとしたときに、切替信号のレベルを第１のレベルにしてからＨ−ｓの期間を、ゲートドライバに選択される一のゲートラインを選択時電位にする期間として指示するアウトプットイネーブル信号と、切替信号のレベルを第１のレベルにしてからｔ経過する時点から、切替信号のレベルを第１のレベルにしてからＨ−ｓ経過する時点までを、一のゲートラインの後続ゲートラインを選択時電位にする期間として指示するアウトプットイネーブル信号とをゲートドライバに入力し、ゲートドライバが、切替信号が第１のレベルに切り替えられる毎に、選択する一のゲートラインおよび後続ゲートラインを切り替え、アウトプットイネーブル信号に従って、選択する一のゲートラインおよび後続ゲートラインを選択時電位とし、ソースドライバが、ソースライン電位設定指示信号の立ち下がりエッジに合わせて、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定する構成であってもよい。
【００２８】
第１の所定時間は、ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間と、ソースライン電位設定指示信号をハイレベルにする時間との和以上の時間であることが好ましい。
【発明の効果】
【００２９】
本発明によれば、少ない消費電力で２ラインドット反転駆動を実現することができる。また、本発明によれば、少ない消費電力で１ラインドット反転駆動を実現することができる
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施形態の液晶表示装置の駆動装置の構成例を示す説明図。
【図２】ＰＯＬ１，ＰＯＬ２の変化を示す説明図。
【図３】フレーム開始時におけるソースドライバ４へのＳＴＨおよびＣＬＫの入力タイミングを示すタイミングチャート。
【図４】ゲートドライバに入力されるＳＴＶ，ＣＫＶやゲートドライバ３の動作等を示すタイミングチャート。
【図５】素電極の電位変化等を示すタイミングチャート。
【図６】所定期間ｔの決定方法を示す説明図。
【図７】発明の第２の実施形態の液晶表示装置の駆動装置の構成例を示す説明図。
【図８】第２の実施形態の動作の例を示すタイミングチャート。
【図９】画素電極、ＴＦＴ、ソースラインおよびゲートラインの接続例を示す説明図。
【図１０】２ラインドット反転駆動における各画素の極性の例を示す模式図。
【図１１】ラインドット反転駆動におけるゲートラインやソースラインの電位変化の例を示すタイミングチャート。
【図１２】１ラインドット反転駆動における各画素の極性の例を示す模式図。
【図１３】１ラインドット反転駆動においてダブルゲート方式を採用した場合のゲートラインやソースラインの電位変化の例を示すタイミングチャート。
【発明を実施するための形態】
【００３１】
以下、本発明の実施形態を図面を参照して説明する。
【００３２】
［実施形態１］図１は、本発明の第１の実施形態の液晶表示装置の駆動装置の構成例を示す説明図である。本実施形態の駆動装置１は、ＴＦＴを用いたアクティブマトリクス方式の液晶表示装置７を駆動する。
【００３３】
液晶表示装置７は、図９に例示したように、コモン電極３０と、画素毎に配置される画素電極２１とを備える。図９では１つの画素電極を示しているが、液晶表示装置７は、マトリクス状に配置された複数の画素電極２１を備えている。さらに、液晶表示装置７は、マトリクス状に配置された複数の画素電極２１の列に沿って配置される複数のソースラインと、その複数の画素電極２１の行に沿って配置される複数のゲートラインとを備える。ここでは、ソースラインが画素電極の列毎に配置され、ゲートラインが画素電極の行毎に配置される場合を例にして説明する。すなわち、ソースラインと各列が一対一に対応し、ゲートラインと各行が一対一に対応している場合を例にして説明する。
【００３４】
また、液晶表示装置７は、図９に例示したように、個々の画素電極毎に設けられるＴＦＴ２２も備える。従って、ＴＦＴ２２と画素電極２１の組合せが、マトリクス状に配置されることになる。そして、個々のＴＦＴ２１のゲート２２ａは、そのＴＦＴが配置された行に対応するゲートラインに接続される。また、個々のＴＦＴ２１のドレイン２２ｂは、そのＴＦＴに対応する画素電極に接続される。また、個々のＴＦＴ２１のソース２２ｃは、そのＴＦＴが配置された列に対応するソースラインに接続される。
【００３５】
駆動装置１は、タイミングコントローラ２と、ゲートドライバ３と、ソースドライバ４と、コモン電極電位設定回路５とを備える。なお、液晶用電源生成回路の図示を省略している。
【００３６】
コモン電極電位設定回路５は、液晶表示装置７のコモン電極の電位を、予め定められた電位ＶＣＯＭに設定する。
【００３７】
ゲートドライバ３は、タイミングコントローラ２に従って、各ゲートラインを選択しながら走査し、選択したゲートラインの電位を選択時電位ＶＧＨに設定し、選択していないゲートラインの電位を非選択時電位ＶＧＬに設定する。ゲートラインの電位を選択時電位ＶＧＨに設定する期間を、選択時電位設定期間と記す。
【００３８】
ゲートドライバ３は、奇数番目の行のゲートラインの選択時電位設定期間を開始してから所定時間経過後に、その行の直後の偶数番目の行のゲートラインの選択時電位設定期間を開始する。以下、この所定時間をｔと記す。時間ｔは、奇数番目の行のゲートラインの選択時電位設定期間よりも短い。従って、奇数番目の行のゲートラインの選択時電位設定期間の終了前に、その次の行のゲートラインの選択時電位設定期間を開始することになり、奇数番目の行とその次の行とで、選択時電位設定期間が一部重複することになる。
【００３９】
また、ゲートドライバ３は、偶数番目の行のゲートラインの選択時電位設定期間を終了させてから、その行の直後の奇数番目の行のゲートラインの選択時電位設定期間を開始する。従って、偶数番目の行とその次の行との間では、選択時電位設定期間は重複しない。
【００４０】
ゲートドライバ３は、電位出力部３１と、出力制御部３２とを含む。
【００４１】
電位出力部３１は、各ゲートラインに対応する電位出力端を有する。そして、ｋを１以上の整数とした場合、２ｋ−１番目のゲートラインおよび２ｋ番目のゲートラインに対応する２つの電位出力端同士を組にして、２つの電位出力端の組毎に、順次、選択時電位ＶＧＨを出力する。また、選択時電位ＶＧＨを出力する電位出力端以外の電位出力端からは、非選択時電位ＶＧＬを出力する。電位出力部３１が２つの電位出力端の組からＶＧＨを出力しているということは、ゲートドライバ３が、その２つの電位出力端に対応するゲートライン（奇数行目のゲートラインおよびその次の偶数行目のゲートライン）を選択していることを意味する。また、タイミングコントローラ２は、ゲートラインを順次選択していくことを指示する制御信号（ゲートスタートパルス。以下、ＳＴＶと記す。）を電位出力部３１に入力する。本実施形態では、ＳＴＶは、電位出力部３１に、１組目の電位出力端の組（すなわち、１行目および２行目のゲートラインに対応する電位出力端の組）から選択時電位ＶＧＨを順次出力することを指示するために用いられる。電位出力部３１は、ＳＴＶおよび後述のＣＫＶに応じて、１組目の電位出力端の組から順次、電位出力端の組毎に選択時電位ＶＧＨを出力する。また、タイミングコントローラ２は、選択するゲートラインの切り替えを指示する制御信号（ゲートシフトクロック。以下、ＣＫＶと記す。）を電位出力部３１に入力する。本実施形態では、ＣＫＶは、電位出力部３１に、選択時電位ＶＧＨを出力する電位出力端の組の切り替えを指示するために用いられる。電位出力部３１は、タイミングコントローラ２から入力されるＣＫＶに応じて、選択時電位ＶＧＨを出力する電位出力端の組を切り替える。
【００４２】
出力制御部３２は、各ゲートラインに対応する電位入力端および電位出力端を有する。出力制御部３２の各電位入力端には、電位出力部３１が出力する電位が入力される。従って、１行目および２行目のゲートラインに対応する電位入力端の組から、順次、奇数番目とその次の偶数番目の電位入力端の組毎に、電位出力部３１から選択時電位ＶＧＨが入力される。また、選択時電位ＶＧＨが入力されていない電位入力端には、電位出力部３１から非選択時電位ＶＧＬが入力される。
【００４３】
出力制御部３２の電位出力端は、それぞれ、対応するゲートラインに接続されている。そして、出力制御部３２は、電位出力部３１から選択時電位ＶＧＨが入力されている２つの電位入力端に対応する電位出力端（出力制御部３２の電位出力端）から、タイミングコントローラ２から入力されるアウトプットイネーブル信号に応じて、選択時電位ＶＧＨを出力する。出力制御部３２には、選択時電位ＶＧＨが入力されている２つの電位入力端に対応する２つの電位出力端のうち、先頭から奇数番目（２ｋ−１番目）の電位出力端からの電位出力を規定するアウトプットイネーブル信号（以下、ＯＥｏｄｄと記す。）と、先頭から偶数番目（２ｋ番目）の電位出力端からの電位出力を規定するアウトプットイネーブル信号（以下、ＯＥｅｖｅｎと記す。）とが入力される。出力制御部３２は、ＯＥｏｄｄがハイレベルのとき、選択時電位ＶＧＨが入力されている２つの電位入力端に対応する２つの電位出力端のうち、先頭から奇数番目の電位出力端からＶＧＨを出力する。同様に、ＯＥｅｖｅｎがハイレベルのとき、選択時電位ＶＧＨが入力されている２つの電位入力端に対応する２つの電位出力端のうち、先頭から偶数番目の電位出力端からＶＧＨを出力する。例えば、１番目および２番目の電位入力端に電位出力部３１から選択時電位ＶＧＨが入力されているとする。このとき、出力制御部３２は、ＯＥｏｄｄがハイレベルである期間中に、１番目の電位出力端から選択時電位ＶＧＨを出力する。また、ＯＥｅｖｅｎがハイレベルである期間中に、２番目の電位出力端から選択時電位ＶＧＨを出力する。
【００４４】
また、出力制御部３２は、選択時電位ＶＧＨを出力している電位出力端以外の電位出力端からは、非選択時電位ＶＧＬを出力する。出力制御部３２の電位出力端は、それぞれ対応するゲートラインに接続されているので、各ゲートラインは、対応する出力制御部３２の電位出力端の出力電位に設定される。
【００４５】
以下、任意のｎ番目のゲートラインに対応する電位出力部３１の電位出力端をＯｎ’と記す。また、任意のｎ番目のゲートラインに対応する出力制御部３２の電位出力端をＯｎと記す。
【００４６】
ソースドライバ４は、各ソースラインに対応する電位出力端を有する。ソースドライバ４は、タイミングコントローラ２の制御に従い、画像データを取り込む。そして、ソースドライバ４は、各電位出力端に接続されている各ソースラインの電位を、選択されているゲートラインに対応する行の画素の画像データに応じた電位に設定する。具体的には、ソースドライバ４には、タイミングコントローラ２から、１行分の画像データの取り込みの開始を指示する制御信号（ソーススタートパルス。以下、ＳＴＨと記す。）と、１行内の１画素分の画像データの取り込みを指示するクロック信号（ドットクロック。以下、ＣＬＫと記す。）と、取り込み済みの画像データに応じた電位の出力を指示するＬＰ（ラッチパルス）とが入力される。ＳＴＨおよびＬＰの周期は、ＣＫＶの周期の１／２であり、ソースドライバ４は、ＬＰの立ち下がりエッジを検出すると、液晶表示装置７の各ソースラインの電位を、取り込んだ画像データに応じた電位に設定する。ただし、ここでは、ソースドライバ４が、ＬＰがハイレベルである期間中、各電位出力端をハイインピーダンス状態にする場合を例にして示す。
【００４７】
また、ソースドライバ４には、タイミングコントローラ２から、各画素の極性を規定するための２種類の制御信号（以下、ＰＯＬ１，ＰＯＬ２と記す。）が入力される。図２は、ＰＯＬ１，ＰＯＬ２の変化を示す説明図である。タイミングコントローラ２は、フレーム毎に、ＰＯＬ１をハイレベル、ローレベルに交互に切り替える（図２参照）。また、タイミングコントローラ２は、ＣＫＶの周期の２倍の周期で、ＰＯＬ２を変化させる。以下、第１の実施形態において、ＣＫＶの周期を２Ｈとする。従って、ＰＯＬ２の周期は４Ｈである。そして、タイミングコントローラ２は、２Ｈ毎に、ＰＯＬ２のレベルを、ハイレベル、ローレベルに交互に切り替える。また、タイミングコントローラ２は、フレーム内における最初のＬＰの立ち下がりエッジにおいて、ＰＯＬ２がハイレベルになるように、ＰＯＬ２を変化させる。
【００４８】
ソースドライバ４は、ＰＯＬ１，ＰＯＬ２がいずれもハイレベルであるときには、奇数番目のソースラインをコモン電極電位ＶＣＯＭよりも高い電位に設定し、偶数番目のソースラインをコモン電極電位ＶＣＯＭよりも低い電位に設定する。
【００４９】
また、ソースドライバ４は、ＰＯＬ１がハイレベルであり、ＰＯＬ２がローレベルであるときには、奇数番目のソースラインをコモン電極電位ＶＣＯＭよりも低い電位に設定し、偶数番目のソースラインをコモン電極電位ＶＣＯＭよりも高い電位に設定する。
【００５０】
また、ソースドライバ４は、ＰＯＬ１がローレベルであり、ＰＯＬ２がハイレベルであるときには、奇数番目のソースラインをコモン電極電位ＶＣＯＭよりも低い電位に設定し、偶数番目のソースラインをコモン電極電位ＶＣＯＭよりも高い電位に設定する。
【００５１】
また、ソースドライバ４は、ＰＯＬ１，ＰＯＬ２がいずれもローレベルであるときには、奇数番目のソースラインをコモン電極電位ＶＣＯＭよりも高い電位に設定し、偶数番目のソースラインをコモン電極電位ＶＣＯＭよりも低い電位に設定する。
【００５２】
２Ｈは、ＬＰの周期の２倍である。従って、各フレームにおいて、各列の画素の極性を２行毎に切り替えることになる。また、奇数番目の列と偶数番目の列の極性は必ず異なることになるので、本実施形態では、２ラインドット反転駆動を行うことになる。ＰＯＬ１がハイレベルである期間では、各画素の極性は、図１０に示す各画素の極性と同様である。また、ＰＯＬ１がローレベルである期間では、各画素の極性は、図１０に示す各画素の極性とは逆極性となる。
【００５３】
タイミングコントローラ２は、ゲートドライバ３の電位出力部３１にＳＴＶ，ＣＫＶを入力し、ゲートドライバ３の出力制御部３２にＯＥｏｄｄ，ＯＥｅｖｅｎを入力する。また、タイミングコントローラ２は、ソースドライバ４にＳＴＨ，ＣＬＫ，ＬＰ、ＰＯＬ１，ＰＯＬ２を入力する。なお、ＰＯＬ１，ＰＯＬ２に関しては、タイミングコントローラ２からＰＯＬのみをソースドライバ４に入力してもよい。すなわち、タイミングコントローラ２は、極性を制御するための信号として１つの信号（ＰＯＬと記す。）をソースドライバ４に入力してもよい。この場合、タイミングコントローラ２は、既に説明したＰＯＬ１，ＰＯＬ２のExclusive OR（ＸＯＲ）となる信号をＰＯＬとしてソースドライバ４に入力すればよい。
【００５４】
次に、動作について説明する。
図３は、フレーム開始時におけるソースドライバ４へのＳＴＨおよびＣＬＫの入力タイミングを示すタイミングチャートである。フレームの開始時に、タイミングコントローラ２は、ＳＴＨをハイレベルにする。このとき、タイミングコントローラ２は、ＬＰをローレベルに保ち、また、ゲートドライバ３に対して入力する各信号ＳＴＶ，ＣＫＶ，ＯＥｏｄｄ，ＯＥｅｖｅｎ（図３において図示せず。）もローレベルに保つ。
【００５５】
また、タイミングコントローラ２は、周期的にＣＬＫをハイレベル、ローレベルに交互に変化させる。ただし、ＳＴＨがハイレベルの期間中に、ＣＬＫの立ち上がりエッジが１回生じるように、ＣＬＫを変化させる。タイミングコントローラ２は、ＳＴＨをハイレベルにすると、ＳＴＨがハイレベルである期間中にＣＬＫをハイレベルにし、ＳＴＨをローレベルにする。ソースドライバ３は、ＳＴＨがハイレベルである期間中にＣＬＫの立ち上がりエッジを検出すると、その次のＣＬＫの立ち上がりエッジから、ＣＬＫの立ち上がりエッジを検出する毎に、１画素分ずつ画像データを取り込み、保持する（図３参照）。
【００５６】
タイミングコントローラ２は、ＣＫＶ（図３において図示せず。）の１／２の周期で、ＳＴＨをハイレベルに立ち上げる。そして、タイミングコントローラ２は、ＳＴＨの立ち下がりエッジから立ち上がりエッジまでの期間毎に、１行分の画像データをソースドライバ４に入力する。フレームの開始時には、タイミングコントローラ２は、第１行の画像データをソースドライバ４に入力する。ソースドライバ４は、タイミングコントローラ２から入力される画像データを、ＣＬＫの立ち上がりエッジ毎に、１画素分ずつ取り込み、保持する。
【００５７】
また、タイミングコントローラ２は、フレーム内で、最初にＣＫＶをハイレベルにするときに、ＬＰをハイレベルにし、そして、ローレベルに戻す。以降、タイミングコントローラ２は、ＣＫＶの１／２の周期でＬＰをハイレベルに立ち上げる。そして、タイミングコントローラ２は、ＬＰの立ち上がりエッジのタイミングを、ＣＫＶのレベル切り替えタイミングに合わせている。ソースドライバ４は、ＬＰの立ち下がりエッジを検出すると、液晶表示装置７の各ソースラインの電位を、保持している１行分の各画素の画像データに応じた電位に設定する。
【００５８】
従って、図３に示すように、１つのフレーム内において、ソースドライバ４は、最初のＳＴＨの立ち上がりエッジからＳＴＨの立ち下がりエッジまでの期間内で第１行の画像データを取り込んで保持し、フレーム内の最初のＬＰの立ち下がりエッジで、各ソースラインの電位を、第１行の各画素の画像データに応じた電位に設定する。なお、ここでは、ＰＯＬ１がハイレベルであり、各画素の極性を図１０に示すように設定する場合を例にして説明する。
【００５９】
以降、同様に、ソースドライバ４は、ＳＴＨ，ＣＬＫ，ＬＰに従って、周期的に、１行分の画像データを取り込み、各ソースラインの電位をその画像データに応じた電位に設定する動作を繰り返す。
【００６０】
図４は、ゲートドライバに入力されるＳＴＶ，ＣＫＶやゲートドライバ３の動作等を示すタイミングチャートである。また、図５は、画素電極の電位変化等を示すタイミングチャートである。
【００６１】
タイミングコントローラ２は、第１行のゲートラインから順次選択を開始させるときに、ＳＴＶをハイレベルにし、ＳＴＶがハイレベルである期間中にＣＫＶをハイレベルにし、その後、ＳＴＶをローレベルにする（図４参照）。また、タイミングコントローラ２は、このＣＫＶの立ち上がりエッジに合わせて、ソースドライバ２に対して入力するＬＰをハイレベルにする（図４参照）。ただし、ＣＫＶの立ち上がりエッジに合わせずに、数十〜数百ＣＬＫ分遅らせてＬＰをハイレベルにすることもできる。
【００６２】
ＣＫＶの周期は２Ｈであり、タイミングコントローラ２は、ＣＫＶの立ち上がりエッジから期間Ｈが経過したときに、ＣＫＶをローレベルにし、さらに期間Ｈが経過したときに、ＣＫＶを再度ハイレベルにする。タイミングコントローラ２は、以降、同様に、ＣＫＶを変化させる。
【００６３】
ゲートドライバ３の電位出力部３１（図１参照）は、ＳＴＶがハイレベルである期間中にＣＫＶの立ち上がりエッジを検出すると、１行目および２行目のゲートラインに対応する電位出力端Ｏ１’，Ｏ２’から選択時電位ＶＧＨを出力し（図４参照）、他の各電位出力端から非選択時電位ＶＧＬを出力する。以降、電位出力部３１は、ＣＫＶの立ち上がりエッジ毎に（換言すれば、２Ｈの周期で）、選択時電位ＶＧＨを出力する電位出力端の組を切り替え、奇数行に対応する電位出力端Ｏ２ｋ−１’および偶数行に対応する電位出力端Ｏ２ｋ’から選択時電位ＶＧＨを出力する。また、他の各電位出力端からは非選択時電位ＶＧＬを出力する。
【００６４】
また、タイミングコントローラ２は、ＣＫＶの立ち上がりエッジと同時に、ＯＥｏｄｄをハイレベルに立ち上げる。さらに、ＯＥｏｄｄの立ち上がりエッジから、所定時間ｔが経過したときに、ＯＥｅｖｅｎをハイレベルに立ち上げる。また、ＯＥｏｄｄの立ち上がりエッジから、期間Ｈ−ｓが経過したときに、ＯＥｏｄｄをローレベルにする。そして、ＯＥｏｄｄの立ち上がりエッジから、期間２Ｈ−ｓが経過したときに、ＯＥｅｖｅｎをローレベルにする。タイミングコントローラ２は、ＣＫＶをハイレベルに立ち上げる度に、ＯＥｏｄｄおよびＯＥｅｖｅｎをこのように変化させる。時間ｔ，ｓの長さは、予め定められている。
【００６５】
出力制御部３２は、電子出力部３１の電位出力端Ｏ１’，Ｏ２’から選択時電位ＶＧＨが入力される期間であって、ＯＥｏｄｄがハイレベルである期間中に、１行目のゲートラインに対応する電位出力端Ｏ１から選択時電位ＶＧＨを出力し、１行目のゲートラインＧ１の電位をＶＧＨに設定する。すなわち、出力制御部３２は、ＯＥｏｄｄの立ち上がりエッジからＨ−ｓの期間、ゲートラインＧ１の電位をＶＧＨに設定する（図４参照）。
【００６６】
また、出力制御部３２は、電子出力部３１の電位出力端Ｏ１’，Ｏ２’から選択時電位ＶＧＨが入力される期間であって、ＯＥｅｖｅｎがハイレベルである期間中に、２行目のゲートラインに対応する電位出力端Ｏ２から選択時電位ＶＧＨを出力し、２行目のゲートラインＧ２の電位をＶＧＨに設定する。すなわち、出力制御部３２は、ＯＥｏｄｄの立ち上がりエッジから所定時間ｔが経過する時点から、ＯＥｏｄｄの立ち上がりエッジから２Ｈ−ｓが経過する時点までの間、ゲートラインＧ２の電位をＶＧＨに設定する（図４参照）。
【００６７】
また、フレーム開始後、最初のＬＰの立ち下がりエッジを検出すると、ソースドライバ４は、各ソースラインの電位を、１行目の各画素に応じた電位に設定する。図５では、左から１番目のソースラインＳ１に対応するソースドライバ４の電位出力端の電位、および、左から１列目における第１行および第２行の画素電極の電位変化を示している。
【００６８】
フレーム開始後、最初のＬＰの立ち下がりエッジにおいて、ＰＯＬ２はハイレベルである。また、このフレームでは、ＰＯＬ１もハイレベルであるものとする。従って、ソースドライバ４は、フレーム開始後、最初のＬＰの立ち下がりエッジを検出すると、ソースラインＳ１等の左から奇数番目のソースラインの電位をＶＣＯＭより高い電位に設定する（図５参照）。また、ソースドライバ４は、左から偶数番目のソースラインの電位をＶＣＯＭより低い電位に設定する。
【００６９】
左から１列目における第１行および第２行の画素電極を例に説明すると、この２つの画素電極は、前のフレームにおいてＶＣＯＭより低い電位（図５に示す例では０Ｖ）に設定されている。なお、本例では、０Ｖ＜ＶＣＯＭ＜ＶＭＡＸであり、負極性における最大階調に対応する電位が０Ｖであり、正極性における最大階調に対応する電位がＶＭＡＸであるものとする。また、ＶＭＡＸ−ＶＣＯＭ＝ＶＣＯＭ−０である。上記のように、ソースドライバ４が、ソースラインＳ１の電位をＶＣＯＭより高い電位に設定すると、出力制御部３２が１行目のゲートラインＧ１を選択時電位ＶＧＨに設定しているので、左から１列目における第１行の画素電極はソースラインＳ１と等しい電位に変化する（図５参照）。そして、ＯＥｏｄｄの立ち上がりエッジから所定時間ｔが経過する時までには、ソースラインＳ１と等電位になっている。ＯＥｏｄｄの立ち上がりエッジからＨ−ｓが経過したときに、ゲートラインＧ１の電位は非選択時電位ＶＧＬに切り替えられるが、１列目における第１行の画素電極は、その時点における電位を維持する。
【００７０】
さらに、出力制御部３２は、電位出力端Ｏ１から選択時電位ＶＧＨを出力してから、所定時間ｔが経過したときに、電位出力端Ｏ２から選択時電位ＶＧＨを出力して、２行目のゲートラインＧ２の電位をＶＧＨにする。この結果、左から１列目における第２行の画素電極もソースラインＳ１の電位に近づくように変化していく（図５参照）。ただし、ＬＰがハイレベルになると各ソースラインはハイインピーダンス状態になるので、電位の変化が停止する。
【００７１】
ソースドライバ４は、次のＬＰの立ち下がりエッジを検出すると、各ソースラインの電位を第２行の各画素の画像データに応じた電位に設定する。このときにも、ＰＯＬ２はハイレベルであるので、ソースドライバ４は、ソースラインＳ１等の左から奇数番目のソースラインの電位をＶＣＯＭより高い電位に設定する（図５参照）。また、ソースドライバ４は、左から偶数番目のソースラインの電位をＶＣＯＭより低い電位に設定する。
【００７２】
このとき、出力制御部３２は、電位出力端Ｏ２から選択時電位ＶＧＨを出力しており、２行目のゲートラインＧ２の電位はＶＧＨである。従って、左から１列目における第２行の画素電極は、ソースラインＳ２の電位に変化していき、ソースラインＳ２と等電位になる。
【００７３】
このフレームにおいて、左から１列目における第１行および第２行の画素電極は、何れも正極性の電位（すなわち、ＶＣＯＭよりも高い電位）に設定される。そして、左から１列目における第２行の画素電極は、フレーム開始後、２回目のＬＰの立ち下がりエッジより前に、ＶＣＯＭより高い電位に向けて変化を開始し始めている。すなわち、左から１列目における第２行の画素にはプリチャージが行われている。本例では、左から１列目を例に説明したが、他の奇数番目の各列における第２行の画素にも同様に、プリチャージが行われている。また、左から偶数番目の各列では、第２行の画素電極は、ＶＣＯＭより低い電位に設定されるが、フレーム開始後、２回目のＬＰの立ち下がりエッジより前に、ＶＣＯＭより低い電位に向けて変化を開始し始めている。すなわち、偶数番目の各列でも、第２行の画素にはプリチャージが行われている。
【００７４】
以後、ＣＫＶがハイレベルに変化した場合におけるゲートドライバ３（電位出力部３１および出力制御部３２）の動作は、選択時電位ＶＧＨに設定するゲートラインを切り替える点以外は、上記の動作と同様である。従って、第３行目以降の各行の画素においても、偶数行の画素にはプリチャージが行われる。
【００７５】
このように、本実施形態によれば、偶数行目の各画素に対してプリチャージを行うので、消費電力を少なくすることができる。
【００７６】
また、本実施形態では、ＯＥｏｄｄの立ち上がりエッジから所定時間ｔが経過した時点から次のＬＰの立ち上がりエッジまでの期間Ｐ（図４参照）を、プリチャージを行う期間とする。従って、プリチャージを行う期間として、奇数行目のゲートラインの選択時電位設定期間を全て用いるわけではないので、消費電力を低減する効果を高めている。
【００７７】
すなわち、本実施形態によれば、少ない消費電力で２ラインドット反転駆動を実現することができる。
【００７８】
次に、所定期間ｔの決定方法について説明する。図６は、所定期間ｔの決定方法を示す説明図である。ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間を、Ｒとする。なお、ソースラインの電位をソースラインに対する設定電位の最大値から最小値まで変化させるのに要する時間もＲである。ソースラインに対する設定電位の最小値は、負極性における最大階調に対応する電位であり、本例では、０Ｖである。また、ソースラインに対する設定電位の最大値は、正極性における最大階調に対応する電位であり、本例では、ＶＭＡＸである。従って、本例では、ソースラインの電位を０ＶからＶＭＡＸに変化させるのに要する時間をＲとすればよい。所定時間ｔは、Ｒに、ＬＰをハイレベルにする期間Ｑを加算した値以上になるように定めればよい。すなわち、ｔ≧Ｑ＋Ｒを満たすように、ｔを決定すればよい。ＬＰは、ＯＥｏｄｄの立ち上がりエッジに合わせてハイレベルにされ、ＬＰの立ち下がりエッジから、ソースラインは画像データに応じた電位に設定される。従って、ｔ≧Ｑ＋Ｒを満たすようにｔを決定しておくことにより、所定時間ｔ以内で、負極性における任意の電位から正極性における任意の所望の電位にソースラインの電位を遷移させることができる。同様に、所定時間ｔ以内で、正極性における任意の電位から負極性における任意の所望の電位にソースラインの電位を遷移させることができる。
【００７９】
［実施形態２］第２の実施形態では、１ラインドット反転駆動を実現する駆動装置について説明する。図７は、本発明の第２の実施形態の液晶表示装置の駆動装置の構成例を示す説明図である。第１の実施形態と同様の要素については、図１と同一の符号を付し、説明を省略する。
【００８０】
液晶表示装置７は、第１の実施形態で述べた液晶表示装置７と同様である。
【００８１】
本実施形態の駆動装置１ａは、タイミングコントローラ２ａと、ゲートドライバ３ａと、ソースドライバ４と、コモン電極電位設定回路５とを備える。
【００８２】
タイミングコントローラ２ａは、ソースドライバ４にＳＴＨ，ＣＬＫ，ＬＰ，ＰＯＬ１，ＰＯＬ２を入力する。ただし、本実施形態では、ＳＴＨ，ＬＰおよびＰＯＬ２の周期は、タイミングコントローラ２ａがゲートドライバ３ａに入力するＣＫＶの周期と同じ周期である。以下、第２の実施形態において、ＣＫＶ，ＳＴＨ，ＬＰ，ＰＯＬ２の周期をＨとする。ＳＴＨ，ＣＬＫ，ＬＰ，ＰＯＬ１，ＰＯＬ２に応じたソースドライバ４の動作は、第１の実施形態と同様である。なお、ＰＯＬ１，ＰＯＬ２に関しては、タイミングコントローラ２ａからＰＯＬのみをソースドライバ４に入力してもよい。すなわち、タイミングコントローラ２ａは、極性を制御するための信号として１つの信号（ＰＯＬ）をソースドライバ４に入力してもよい。この場合、タイミングコントローラ２ａは、既に説明したＰＯＬ１，ＰＯＬ２のExclusive OR（ＸＯＲ）となる信号をＰＯＬとしてソースドライバ４に入力すればよい。
【００８３】
ゲートドライバ３ａは、奇数行目のゲートラインを選択するときには、その次の奇数行目のゲートラインも選択する。ただし、ゲートドライバ３ａは、その２本のゲートラインのうち、順番が先のゲートラインを選択時電位ＶＧＨに設定してから、所定時間ｔが経過したときに、順番が後のゲートラインを選択時電位ＶＧＨに設定する。そして、ゲートドライバ３ａは、その２本の奇数行目のゲートラインの選択を終えてから、偶数行目のゲートラインを選択する。所定時間ｔは、第１の実施形態と同様に定めておけばよい。
【００８４】
同様に、ゲートドライバ３ａは、偶数行目のゲートラインを選択するときには、その次の偶数行目のゲートラインも選択する。ただし、ゲートドライバ３ａは、その２本のゲートラインのうち、順番が先のゲートラインを選択時電位ＶＧＨに設定してから、所定時間ｔが経過したときに、順番が後のゲートラインを選択時電位ＶＧＨに設定する。ゲートドライバ３ａは、その２本の偶数行目のゲートラインの選択を終えてから、奇数行目のゲートラインを選択する。
【００８５】
従って、第２の実施形態では、奇数行目のゲートライン同士や、偶数行目のゲートライン同士で、選択時電位設定期間が重なるが、奇数行目と偶数行目では選択時電位設定期間は重ならない。
【００８６】
ゲートドライバ３ａは、電位出力部３１ａと、出力制御部３２ａとを有する。電位出力部３１ａは、各ゲートラインに対応する電位出力端を有する。そして、出力制御部３２ａは、各ゲートラインに対応する電位入力端および電位出力端を有する。出力制御部３２ａの電位入力端には、対応する電位出力部３１ａの電位出力端から出力された電位が入力される。第１の実施形態と同様に、電位出力部３１ａの電位出力端をＯｎ’と記し、出力制御部３２ａの電位出力端をＯｎと記す。
【００８７】
電位出力部３１ａは、タイミングコントローラ２ａから入力されるＳＴＶがハイレベルである期間中に、ＣＫＶの立ち上がりエッジを検出すると、１番目の電位出力端から選択時電位ＶＧＨを出力する。そして、電位出力部３１ａは、ＣＫＶの立ち上がりエッジを検出する度に、選択時電位ＶＧＨを出力する電位出力端を１つずらす。後述するように、タイミングコントローラ２ａは、フレームの冒頭でＳＴＶを２回ハイレベルにする。この２回のＳＴＶの立ち上がりエッジ間の時間間隔は、ＣＫＶの周期（Ｈ）の２倍である。従って、電位出力部３１ａは、１番目の電位出力端から順番に選択時電位ＶＧＨを出力していく動作を開始した後、その動作と合わせて、再度、１番目の電位出力端から順番に選択時電位ＶＧＨを出力していく。従って、電位出力部３１ａは、２つの電位出力端から選択時電位ＶＧＨを出力し、ＶＧＨを出力する電位出力端を順次ずらす。具体的には、電位出力部３１ａは、電位出力端Ｏ１’，Ｏ３’からＶＧＨを出力し、次に、電位出力端Ｏ２’，Ｏ４’からＶＧＨを出力し、以後、同様に、ＶＧＨを出力する電位出力端を順次ずらす。
【００８８】
また、電位出力部３１ａは、ＶＧＨを出力しない電位出力端からは、非選択時電位ＶＧＬを出力する。
【００８９】
出力制御部３２ａは、電位出力部３１ａから選択時電位ＶＧＨが入力されている２つの電位入力端に対応する電位出力端（出力制御部３２ａの電位出力端）から、タイミングコントローラ２ａから入力されるアウトプットイネーブル信号に応じて、選択時電位ＶＧＨを出力する。本実施形態では、タイミングコントローラ２ａは、出力制御部３２ａの各電位出力端に対応するアウトプットイネーブル信号を出力制御部３２ａに入力する。ｎ番目の電位出力端に対応するアウトプットイネーブル信号をＯＥｎと記す。
【００９０】
出力制御部３２ａは、奇数番目の２つの電位入力端に電位出力部３１ａからＶＧＨが入力されている場合、その２つの電位入力端に対応する２つの電位出力端から、それぞれの電位出力端に対応するアウトプットイネーブル信号がハイレベルである期間中に、ＶＧＨを出力する。例えば、２ｊ＋１番目および２ｊ＋３番目の電位入力端に電位出力部３１ａからＶＧＨが入力されている場合、２ｊ＋１番目の電位出力端からは、ＯＥ２ｊ＋１がハイレベルになっている期間中に、ＶＧＨを出力する。また、２ｊ＋３番目の電位出力端からは、ＯＥ２ｊ＋３がハイレベルになっている期間中に、ＶＧＨを出力する。なお、ｊは、０以上の整数である。
【００９１】
出力制御部３２ａは、偶数番目の２つの電位入力端に電位出力部３１ａからＶＧＨが入力されている場合、その２つの電位入力端に対応する２つの電位出力端から、それぞれの電位出力端に対応するアウトプットイネーブル信号がハイレベルである期間中に、ＶＧＨを出力する。例えば、２ｊ＋２番目および２ｊ＋４番目の電位入力端に電位出力部３１ａからＶＧＨが入力されている場合、２ｊ＋２番目の電位出力端からは、ＯＥ２ｊ＋２がハイレベルになっている期間中に、ＶＧＨを出力する。また、２ｊ＋４番目の電位出力端からは、ＯＥ２ｊ＋４がハイレベルになっている期間中に、ＶＧＨを出力する。
【００９２】
タイミングコントローラ２ａは、電位出力部３１ａにＳＴＶ，ＣＫＶを入力する。前述のように、第２の実施形態では、ＣＫＶの周期をＨとする。また、フレームの冒頭で、ＳＴＶをハイレベルにし、ローレベルに戻した後、その立ち上がりエッジから２Ｈ経過後、再度、ＳＴＶをハイレベルにし、ローレベルに戻す。そして、ＳＴＶがハイレベルである期間中に、ＣＫＶの立ち上がりエッジが１回生じるようにＣＫＶを制御する。
【００９３】
また、タイミングコントローラ２ａは、出力制御部３２ａに各アウトプットイネーブル信号を入力する。ｎ番目の電位出力端に対応するアウトプットイネーブル信号ＯＥｎを以下のように制御する。すなわち、タイミングコントローラ２ａは、電位出力部３１ａにおけるｎ−２番目の電位出力部からＶＧＨを出力させるＣＫＶの立ち上がりエッジから所定時間ｔが経過した時点で、ＯＥｎをハイレベルにし、そのＣＫＶの立ち上がりエッジからＨ−ｓが経過した時点で、ＯＥｎをローレベルにする。さらに、電位出力部３１ａにおけるｎ番目の電位出力部からＶＧＨを出力させるＣＫＶの立ち上がりエッジで、ＯＥｎをハイレベルにし、そのＣＫＶの立ち上がりエッジからＨ−ｓが経過した時点で、ＯＥｎをローレベルにする。時間ｓの長さは、予め定めておけばよい。
【００９４】
ただし、１番目の電位出力端に対応するＯＥ１に関しては、電位出力部３１ａにおける１番目の電位出力部からＶＧＨを出力させるＣＫＶの立ち上がりエッジで、ＯＥ１をハイレベルにし、そのＣＫＶの立ち上がりエッジからＨ−ｓが経過した時点で、ＯＥ１をローレベルにすればよい。また、２番目の電位出力端に対応するＯＥ２に関しては、電位出力部３１ａにおける２番目の電位出力部からＶＧＨを出力させるＣＫＶの立ち上がりエッジで、ＯＥ２をハイレベルにし、そのＣＫＶの立ち上がりエッジからＨ−ｓが経過した時点で、ＯＥ２をローレベルにすればよい。
【００９５】
また、タイミングコントローラ２ａは、ソースドライバ４にＳＴＨ，ＣＬＫ，ＬＰ，ＰＯＬ１，ＰＯＬ２を入力する。既に説明したように、ＳＴＨ，ＬＰおよびＰＯＬ２の周期は、ＣＫＶの周期Ｈと同じである。
【００９６】
次に、動作について説明する。
図８は、第２の実施形態の動作の例を示すタイミングチャートである。タイミングコントローラ２ａは、フレームの開始時にＳＴＶをハイレベルにし、ＳＴＶがハイレベルである期間中にＣＫＶをハイレベルにし、ＳＴＶをローレベルに戻す。タイミングコントローラ２ａは、Ｈ／２の時間が経過する毎に、ＣＫＶのレベルをハイレベル、ローレベルに交互に切り替える（図８参照）。この結果、ＣＫＶの周期はＨとなる。また、このとき、タイミングコントローラ２ａは、各ＯＥｎをローレベルに維持する。
【００９７】
電位出力部３１ａは、ＳＴＶがハイレベルである期間中にＣＫＶの立ち上がりエッジを検出すると、１番目の電位出力端Ｏ１’から選択時電位ＶＧＨを出力し、以降、ＣＫＶの立ち上がりエッジを検出する度に、ＶＧＨを出力する電位出力端を切り替える。
【００９８】
なお、このとき、各アウトプットイネーブル信号はローレベルなので、出力制御部３２ａの各電位出力端の出力電位はＶＧＬである。
【００９９】
タイミングコントローラ２ａは、フレームにおける最初のＳＴＶの立ち上がりエッジから２Ｈ（ＣＫＶの周期の２倍）が経過したときに、再度、ＳＴＶをハイレベルにし、ローレベルに戻す。このときにも、タイミングコントローラ２ａは、ＳＴＶがハイレベルである期間中に、ＣＫＶをハイレベルにする（図８参照）。従って、電位出力部３１ａは、ＳＴＶがハイレベルである期間中にＣＫＶの立ち上がりエッジを再度検出する。よって、電位出力部３１ａは、１番目の電位出力端Ｏ１’から選択時電位ＶＧＨを出力し、以降、ＣＫＶの立ち上がりエッジを検出する度に、ＶＧＨを出力する電位出力端を切り替える。すなわち、電位出力部３１ａは、電位出力端Ｏ１’，Ｏ３’から電位ＶＧＨを出力し、ＣＫＶの立ち上がりエッジを検出すると、電位出力端Ｏ２’，Ｏ４’から電位ＶＧＨを出力する。さらに、ＣＫＶの立ち上がりエッジを検出すると、電位出力端Ｏ３’，Ｏ５’から電位ＶＧＨを出力する。このように、電位出力部３１ａは、ＶＧＨを出力する電位出力端を順次切り替える。
【０１００】
また、タイミングコントローラ２ａは、２回目のＳＴＶのハイレベルの期間中におけるＣＫＶの立ち上がりエッジに合わせて、出力制御部３２ａの１番目の電位出力端Ｏ１に対応するＯＥ１をハイレベルにする。さらに、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジから所定時間ｔが経過したときに、出力制御部３２ａの３番目の電位出力端Ｏ３に対応するＯＥ３をハイレベルにする。そして、タイミングコントローラ２ａは、ＣＫＶの立ち上がりエッジから時間Ｈ−ｓが経過したときに、ＯＥ１およびＯＥ３をローレベルにする。
【０１０１】
従って、出力制御部３２ａは、２回目のＳＴＶのハイレベルの期間中におけるＣＫＶの立ち上がりエッジから時間Ｈ−ｓの間、電位出力端Ｏ１からＶＧＨを出力し、１行目のゲートラインＧ１の電位をＶＧＨにする。
【０１０２】
また、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジに合わせて、ＬＰをハイレベルにし、ローレベルに戻す。なお、このときまで、ＬＰはローベルに維持する。また、タイミングコントローラ２ａは、最初のＬＰの立ち上がりエッジまでにソースドライバ４が１行目の画像データの取り込みを完了するように、ＳＴＨを出力すればよい。ＳＴＨおよびＣＬＫに合わせて、ソースドライバ４が画像データを取り込む動作は、第１の実施形態と同様である。また、ＣＫＶの立ち上がりエッジに合わせずに、数十〜数百ＣＬＫ分遅らせてＬＰをハイレベルにすることもできる。
【０１０３】
ソースドライバ４は、最初のＬＰの立ち下がりエッジで、各ソースラインの電位を、１行目の各画素の画像データに応じた電位に設定する。このとき、１行目のゲートラインＧ１の電位はＶＧＨであるので、１行目の各画素電極は、それぞれ、対応する列のソースラインと等電位に変化していく。
【０１０４】
このフレームでは、ＰＯＬ１がハイレベルであり、最初のＬＰの立ち下がりエッジにおいて、ＰＯＬ２もハイレベルになっているものとする。従って、ソースドライバ４は、奇数番目のソースラインをコモン電極電位ＶＣＯＭよりも高い電位に設定し、偶数番目のソースラインをコモン電極電位ＶＣＯＭよりも低い電位に設定する。従って、１行目の画素電極のうち、奇数列目の画素電極は、ＶＣＯＭよりも高い電位に変化し、偶数列目の画素電極は、ＶＣＯＭよりも低い電位に変化する。
【０１０５】
また、各画素電極は、前のフレームとは逆極性の電位に設定されるので、ＶＣＯＭを跨いで変化する。所定時間ｔは、第１の実施形態と同様に定められているので、ＣＫＶの立ち上がりエッジから所定時間ｔが経過するまでに、１行目の各画素電極は、対応するソースラインと等電位になっている。
【０１０６】
前述のように、ＣＫＶの立ち上がりエッジから所定時間ｔが経過した時点で、タイミングコントローラ２ａは、ＯＥ３をハイレベルにする。すると、出力制御部３２ａは、３行目に対応する電位出力端Ｏ３からもＶＧＨを出力し、３行目のゲートラインＧ３の電位をＶＧＨにする。この結果、３行目の各画素電極も、対応するソースラインの電位に向けて変化し始める。タイミングコントローラ２ａは、ＣＫＶの立ち上がりエッジからＨ−ｓの時間が経過するとＯＥ３をローレベルにし、出力制御部３２ａは、電位出力端Ｏ１，Ｏ３からのＶＧＨの出力を停止する。よって、この時点まで、３行目の各画素電極の電位は変化していき、この時点で電位の変化が止まる。
【０１０７】
本実施形態では、ＰＯＬ２の周期は、ＣＫＶの周期と同じであり、各列において、奇数行の画素同士の極性は同極性であり、偶数行の画素同士の極性も同極性である。ただし、各列において、奇数行の画素と偶数行の画素とでは、逆極性になる。
【０１０８】
従って、ＯＥ３がハイレベルである期間中に、３行目の各画素電極は、本フレームにおける３行目の各画素の極性の電位に向けて変化していくことになる。すなわち、３行目の画素にプリチャージが行われることになる。
【０１０９】
続いて、電位出力部３１ａは、次のＣＫＶの立ち上がりエッジで、ＶＧＨを出力する電位出力端をＯ１’，Ｏ３’からＯ２’，Ｏ４’に切り替える。また、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジに合わせて、出力制御部３２ａの２番目の電位出力端Ｏ２に対応するＯＥ２をハイレベルにする。さらに、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジから所定時間ｔが経過したときに、出力制御部３２ａの４番目の電位出力端Ｏ４に対応するＯＥ４をハイレベルにする。そして、タイミングコントローラ２ａは、ＣＫＶの立ち上がりエッジから時間Ｈ−ｓが経過したときに、ＯＥ２およびＯＥ４をローレベルにする。
【０１１０】
出力制御部３２ａは、そのＣＫＶの立ち上がりエッジから時間Ｈ−ｓの間、電位出力端Ｏ２からＶＧＨを出力し、２行目のゲートラインＧ２の電位をＶＧＨにする。
【０１１１】
また、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジに合わせて、ＬＰをハイレベルにし、ローレベルに戻す。ソースドライバ４は、ＬＰの立ち下がりエッジで、各ソースラインの電位を、２行目の各画素の画像データに応じた電位に設定する。２行目のゲートラインＧ２の電位はＶＧＨであるので、２行目の各画素電極は、それぞれ、対応する列のソースラインと等電位に変化していく。また、このときＰＯＬ２はローレベルであるので、ソースドライバ４は、奇数番目のソースラインをコモン電極電位ＶＣＯＭよりも低い電位に設定し、偶数番目のソースラインをコモン電極電位ＶＣＯＭよりも高い電位に設定する。従って、２行目の画素電極のうち、奇数列目の画素電極は、ＶＣＯＭよりも低い電位に変化し、偶数列目の画素電極は、ＶＣＯＭよりも高い電位に変化する。第１行の画素電極と同様に、第２行の画素電極はＶＣＯＭを跨いで変化するが、ＣＫＶの立ち上がりエッジから所定時間ｔが経過するまでに、２行目の各画素電極は、対応するソースラインと等電位になっている。
【０１１２】
前述のように、ＣＫＶの立ち上がりエッジから所定時間ｔが経過した時点で、タイミングコントローラ２ａは、ＯＥ４をローレベルにする。すると、出力制御部３２ａは、４行目に対応する電位出力端Ｏ４からもＶＧＨを出力し、４行目のゲートラインＧ４の電位をＶＧＨにする。この結果、４行目の各画素電極も、対応するソースラインの電位に向けて変化し始める。タイミングコントローラ２ａは、ＣＫＶの立ち上がりエッジからＨ−ｓの時間が経過すると、電位出力端Ｏ２，Ｏ４からのＶＧＨの出力を停止する。よって、この時点まで４行目の各画素電極の電位は変化していき、この時点で、電位の変化が止まる。
【０１１３】
従って、ＯＥ４がハイレベルである期間中に、４行目の各画素電極は、本フレームにおける４行目の各画素の極性に応じた電位に変化していくことになる。すなわち、４行目の画素にプリチャージが行われることになる。
【０１１４】
さらに、電位出力部３１ａは、次のＣＫＶの立ち上がりエッジで、ＶＧＨを出力する電位出力端をＯ２’，Ｏ４’からＯ３’，Ｏ５’に切り替える。また、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジに合わせて、出力制御部３２ａの３番目の電位出力端Ｏ３に対応するＯＥ３をハイレベルにする。さらに、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジから所定時間ｔが経過したときに、出力制御部３２ａの５番目の電位出力端Ｏ５に対応するＯＥ５をハイレベルにする。そして、タイミングコントローラ２ａは、ＣＫＶの立ち上がりエッジから時間Ｈ−ｓが経過したときに、ＯＥ３およびＯＥ５をローレベルにする。
【０１１５】
そして、出力制御部３２ａは、そのＣＫＶの立ち上がりエッジから時間Ｈ−ｓの間、電位出力端Ｏ３からＶＧＨを出力し、３行目のゲートラインＧ３の電位をＶＧＨにする。
【０１１６】
また、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジに合わせて、ＬＰをハイレベルにし、ローレベルに戻す。ソースドライバ４は、ＬＰの立ち下がりエッジで、各ソースラインの電位を、３行目の各画素の画像データに応じた電位に設定する。３行目のゲートラインＧ３の電位はＶＧＨであるので、３行目の各画素電極は、それぞれ、対応する列のソースラインと等電位に変化していく。ここで、３行目の各画素は、ソースドライバ４が１行目の画像データに応じた電位を出力するときに、プリチャージされている。従って、３行目の各画素電極を、各列のソースラインと等電位にするために要する消費電力は抑えられる。
【０１１７】
また、３行目の各画素電極をプリチャージする場合と同様に、ＯＥ５がハイレベルである期間中に、５行目の各画素電極にプリチャージを行う。
【０１１８】
駆動装置１ａは、以降も、このフレーム内で同様の動作を繰り返す。
【０１１９】
このように、本実施形態では、ＣＫＶの立ち上がりエッジとともに、ｎ行目に対応するＯＥｎをハイレベルにすることにより、ゲートラインＧｎの電位をＶＧＨにする場合、ＣＫＶの立ち上がりエッジから時間ｔが経過した時に、ＯＥｎ＋２もハイレベルにすることによって、ｎ＋２行目の画素電極に対してプリチャージを行う。従って、消費電力を少なくすることができる。そして、本実施形態では、ＯＥｎをハイレベルするときに、ＯＥｎをハイレベルにする期間よりもｔ短い時間だけ、ＯＥｎ＋２をハイレベルにする。従って、消費電力を低減する効果を高めることができる。
【０１２０】
このように、本実施形態によれば、少ない消費電力で１ラインドット反転駆動を実現することができる。
【０１２１】
なお、上記の各実施形態の駆動装置によって駆動される液晶表示装置７は、横電界駆動方式の液晶表示装置であってもよい。横電界駆動方式の液晶表示装置も、列毎にソースラインを備え、行毎にゲートラインを備えている。
【産業上の利用可能性】
【０１２２】
本発明は、例えば、ＴＦＴ液晶表示装置等の駆動に好適に適用される。
【符号の説明】
【０１２３】
１，１ａ 駆動装置
２，２ａ タイミングコントローラ
３，３ａ ゲートドライバ
４ ソースドライバ
５ コモン電極電位設定回路
７ 液晶表示装置
３１，３１ａ 電位出力部
３２，３２ａ 出力制御部
【技術分野】
【０００１】
本発明は、液晶表示装置の駆動装置に関する。
【背景技術】
【０００２】
一般に、ＴＦＴ（Thin Film Transistor）を用いたアクティブマトリクス方式の液晶表示装置では、コモン電極と、マトリクス状に配置される複数の画素電極との間に液晶が挟持される。そして、コモン電極と各画素電極との間の液晶に対する印加電圧を制御することにより、所望の画像を表示する。
【０００３】
また、ＴＦＴを用いたアクティブマトリクス方式の液晶表示装置は、マトリクス状に配置された画素電極の列毎にソースラインを備え、画素電極の行毎にゲートラインを備える。そして、画素電極毎にＴＦＴが設けられる。個々の画素電極はＴＦＴに接続され、そのＴＦＴはソースラインおよびゲートラインに接続される。図９は、画素電極、ＴＦＴ、ソースラインおよびゲートラインの接続例を示す説明図である。図９では、マトリクス状に配置される複数の画素電極のうち、ｉ行目のゲートラインＧｉおよびｋ列目のソースラインＳｋに接続される画素電極を例示している。画素電極２１はＴＦＴ２２に接続され、ＴＦＴ２２はゲートラインＧｉおよびソースラインＳｋに接続される。具体的には、画素電極２１は、ＴＦＴ２２のドレイン２２ｂに接続される。そして、ＴＦＴ２２のゲート２２ａがゲートラインＧｉに接続され、ＴＦＴ２２のソース２２ｃがソースラインＳｋに接続される。図９では、１つの画素電極を図示しているが、他の画素電極におけるＴＦＴ、ゲートラインおよびソースラインの接続態様も同様である。
【０００４】
各ゲートラインは、線順次に選択され、選択されたゲートラインは、選択時電位に設定され、選択されていないゲートラインは、非選択時電位に設定される。あるゲートラインが選択されるとき、各ソースラインは、選択されたゲートラインの行の画像データに応じた電位に設定される。また、画素電極毎に配置されているＴＦＴ２２では、ゲート２２ａが選択時電位になると、ドレイン２２ｂとソース２２ｃとの間が導通状態となり、ゲート２２ａが非選択時電位になると、ドレイン２２ｂとソース２２ｃとの間が非導通状態になる。従って、選択行の各画素電極は、それぞれ、その行の画像データに応じた電位に設定される。また、液晶（図示略）を介して各画素電極と対向するコモン電極３０（図９参照）の電位も所定の電位に制御される。この結果、選択行における液晶に、その行の画像データに応じた電圧が印加される。ゲートラインを順次、選択していくことにより、画像データに応じた画像を表示することができる。以下、コモン電極の電位をＶＣＯＭと記す。
【０００５】
以下の説明において、選択時電位の値をＶＧＨと記し、非選択時電位の値をＶＧＬと記す場合がある。
【０００６】
また、コモン電極の電位よりも画素電極の電位の方が高い状態を正極性と記す。そして、コモン電極の電位よりも画素電極の電位の方が低い状態を負極性と記す。
【０００７】
正極性および負極性を切り替える態様の一例として、隣り合う列同士で極性が異なるようにしつつ、各列では２行毎に極性を切り替える態様がある。以下、この態様を、２ラインドット反転駆動と記す。図１０は、２ラインドット反転駆動における各画素の極性の例を示す。以下の説明では、液晶表示装置の観察者側から見て１番左側の列を第１列とし、左側から列を数えるものとする。図１０等の図面において、“＋”は正極性を表し、“−”は負極性を表す。２ラインドット反転駆動では、あるフレームにおいて、図１０に示すように、個々の行に着目した場合、隣り合う列毎に画素の極性を異ならせる。例えば、第１行に着目すると、第１行の各画素では、隣り合う画素同士の極性が異なっている。このように、個々の行において隣り合う画素同士の極性を異ならせるようにしつつ、各列における画素の極性を２行毎に切り替える。この結果、例えば、第１列では、第１行および第２行の画素が正極性となり、第３行および第４行の画素が負極性となる。また、例えば、第２列では、第１行および第２行の画素が負極性となり、第３行および第４行の画素が正極性となる。
【０００８】
図１１は、２ラインドット反転駆動におけるゲートラインやソースラインの電位変化の例を示すタイミングチャートである。図１１において、Ｇ１〜Ｇ４は、第１行から第４行までの各行のゲートラインを意味する。また、Ｓ１は、第１列のソースラインを意味する。図１１に示すように、ゲートラインＧ１から各ゲートラインが選択され、選択されたゲートラインは、選択時電位ＶＧＨに設定される。また、図１１に示すラッチパルス（以下、ＬＰと記す。）は、ソースラインに対する電位設定の開始タイミングを規定するパルス信号である。ＬＰの立ち下がりエッジで、各ソースラインは、選択行における各画素に応じた電位に設定される。
【０００９】
図１１に示すように、ソースラインＳ１は、第１行および第２行のゲートラインの選択期間では、コモン電極電位ＶＣＯＭよりも高い電位に設定され、第３行および第４行のゲートラインの選択期間では、コモン電極電位ＶＣＯＭよりも低い電位に設定される。以降、同様に、２行毎に、ＶＣＯＭよりも高い電位と、ＶＣＯＭよりも低い電位とに交互に切り替えられる。他の奇数番目の列のソースラインに関しても同様である。また、図１１では図示を省略しているが、偶数番目の列の各ソースラインは、第１行および第２行のゲートラインの選択期間では、ＶＣＯＭよりも低い電位に設定され、第３行および第４行のゲートラインの選択期間では、ＶＣＯＭよりも高い電位に設定される。以降、同様に、２行毎に、ＶＣＯＭよりも低い電位と、ＶＣＯＭよりも高い電位とに交互に切り替えられる。なお、ここでは、ＬＰがハイレベルのとき、各ソースラインはハイインピーダンス状態となる場合を示している。
【００１０】
このように、各ゲートラインおよび各ソースラインの電位が設定されることにより、各画素の極性は、図１０に例示するようになる。なお、次のフレームでは、各画素の極性が逆転するように、液晶表示装置は駆動される。
【００１１】
また、隣り合う列同士で極性が異なるようにしつつ、各列で１行毎に極性を切り替える態様がある。以下、この態様を、１ラインドット反転駆動と記す。図１２は、１ラインドット反転駆動における各画素の極性の例を示す。１ラインドット反転駆動では、図１２に示すように、列および行の各方向に関して、隣り合う画素同士の極性が異なる。
【００１２】
また、１ラインドット反転駆動において、ある行のゲートラインの選択期間の前に、事前にそのゲートラインの電位を選択時電位ＶＧＨに設定する駆動方法が知られている。この駆動方法は、ダブルゲート方式と呼ばれることもある。ダブルゲート方式では、例えば、第１行の選択期間において、第１行および第３行のゲートラインの電位を同時に選択時電位ＶＧＨに設定し、第３行の選択期間において、第３行および第５行のゲートラインの電位を同時に選択時電位ＶＧＨに設定する。この場合、第３行のゲートラインは、第３行のゲートライン自身の選択期間の開始前に、第１行の選択期間において、第１行とともに選択時電位ＶＧＨに設定されている。第３行以外の他の行に関しても同様である。このように、ある行のゲートラインの選択期間の前に、事前にそのゲートラインの電位を選択時電位ＶＧＨに設定することで、その行の画素に対してプリチャージを行うことができ、消費電力を少なくすることができる。
【００１３】
図１３は、１ラインドット反転駆動においてダブルゲート方式を採用した場合のゲートラインやソースラインの電位変化の例を示すタイミングチャートである。図１３に示すように、第１行のゲートラインＧ１の選択期間において、ゲートラインＧ１だけでなくゲートラインＧ３も、選択時電位ＶＧＨに設定される。ゲートラインＧ１の選択期間において、ゲートラインＧ１，Ｇ３を選択時電位ＶＧＨに設定する期間は同一である。以降、同様に、第ｎ行のゲートラインＧｎの選択期間において、ゲートラインＧｎだけでなくゲートラインＧｎ＋２も、選択時電位ＶＧＨに設定される。ゲートラインＧｎの選択期間において、ゲートラインＧｎ，Ｇｎ＋２を選択時電位ＶＧＨに設定する期間は同一である。
【００１４】
また、図１３に示すように、ソースラインＳ１は、第１行のゲートラインＧ１の選択期間では、コモン電極電位ＶＣＯＭよりも高い電位に設定され、第２行のゲートラインＧ２の選択期間では、コモン電極電位ＶＣＯＭよりも低い電位に設定される。以降、同様に、１行毎に、ＶＣＯＭよりも高い電位と、ＶＣＯＭよりも低い電位とに交互に切り替えられる。他の奇数番目の列のソースラインに関しても同様である。また、図１３では図示を省略しているが、偶数番目の列の各ソースラインは、ゲートラインＧ１の選択期間ではコモン電極電位ＶＣＯＭよりも低い電位に設定され、ゲートラインＧ２の選択期間ではコモン電極電位ＶＣＯＭよりも高い電位に設定される。以降、同様に、１行毎に、ＶＣＯＭよりも低い電位と、ＶＣＯＭよりも高い電位とに交互に切り替えられる。なお、ＬＰがハイレベルのとき、各ソースラインはハイインピーダンス状態となる。
【００１５】
このように、各ゲートラインおよび各ソースラインの電位が設定されることにより、各画素の極性は、図１２に示すようになる。また、ダブルゲート方式では、単純な線順次駆動の場合に比べて、消費電力を少なくすることができる。
【００１６】
ダブルゲート方式は、例えば、特許文献１，２等に記載されている。特許文献１では、正規オン信号の少なくとも２ライン前に予備オン信号を設定することが記載されている。正規オン信号のパルス幅と、予備オン信号のパルス幅は同一である。
【００１７】
また、特許文献２には、各ゲートラインの選択期間をＨとした場合に、第Ｎ行のゲートラインの選択期間の開始時から４Ｈ経過したときに、再度、第Ｎ行のゲートラインを選択時電位に設定することが記載されている。第Ｎ行のゲートラインを再度、選択時電位に設定する期間もＨである。さらに、特許文献２には、ソースラインの電位を２Ｈ毎に、正極性時の電位と、負極性時の電位とに切り替え、図１０に例示するような極性の切り替えを実現することが記載されている。
【００１８】
また、特許文献３には、ゲート駆動波形を２クロック以上連続させることが記載されている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開平４−６７１２２号公報（第３頁、図１）
【特許文献２】特開２００１−２４９６４３号公報（段落００１６−００２４、図４）
【特許文献３】特開２００１−１９５０４３号公報（第１頁）
【発明の概要】
【発明が解決しようとする課題】
【００２０】
２ラインドット反転駆動において、消費電力を少なく抑えられることが好ましい。
【００２１】
また、１ラインドット反転駆動においても、消費電力を少なく抑えられることが好ましい。
【００２２】
そこで、本発明は、少ない消費電力で２ラインドット反転駆動を実現することができる液晶表示装置の駆動装置を提供することを目的とする。また、少ない消費電力で１ラインドット反転駆動を実現することができる液晶表示装置の駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明による液晶表示装置の駆動装置は、マトリクス状に形成された画素の列に沿って配置されるソースラインと、マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む液晶表示装置を駆動する液晶表示装置の駆動装置であって、奇数行目のゲートラインとその次の偶数行目のゲートラインとを選択し、その奇数行目のゲートラインを選択時電位（例えば、ＶＧＨ）に設定するタイミングから第１の所定時間（例えば、ｔ）遅らせてその偶数行目のゲートラインを選択時電位に設定し、その後、その奇数行目のゲートラインを非選択時電位（例えば、ＶＧＬ）に設定するゲートドライバ（例えば、ゲートドライバ３）と、各列の画素の極性を２行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定するソースドライバ（例えば、第１の実施形態におけるソースドライバ４）とを備えることを特徴とする。
【００２４】
また、ゲートドライバに、選択するゲートラインの切り替えを指示する切替信号（例えば、第１の実施形態におけるＣＫＶ）と、選択する奇数行目のゲートラインを選択時電位にする期間を指示する奇数行用アウトプットイネーブル信号と、選択する偶数行目のゲートラインを選択時電位にする期間を指示する偶数行用アウトプットイネーブル信号とを入力し、ソースドライバに、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定することを指示するソースライン電位設定指示信号（例えば、ＬＰ）と、各列の画素の極性を２行毎に切り替えさせる極性制御信号（例えば、第１の実施形態におけるＰＯＬ２）を入力する制御手段（例えば、タイミングコントローラ２）を備え、制御手段が、切替信号として、所定の周期で第１のレベル（例えば、ハイレベル）および第２のレベル（例えば、ローレベル）となる信号をゲートドライバに入力し、切替信号を第１のレベルにするタイミングでは、ソースライン電位設定指示信号を立ち上げ、ソースライン電位設定指示信号の周期を切替信号の周期の１／２とし、切替信号の周期を２Ｈとし、第１の所定時間をｔとし、第２の所定時間をｓとしたときに、切替信号のレベルを第１のレベルにしてからＨ−ｓの期間を、奇数行目のゲートラインを選択時電位にする期間として指示する奇数行用アウトプットイネーブル信号（例えば、ＯＥｏｄｄ）と、切替信号のレベルを第１のレベルにしてからｔ経過する時点から、切替信号のレベルを第１のレベルにしてから２Ｈ−ｓ経過する時点までを、偶数行目のゲートラインを選択時電位にする期間として指示する偶数行用アウトプットイネーブル信号（例えば、ＯＥｅｖｅｎ）とをゲートドライバに入力し、ゲートドライバが、切替信号が第１のレベルに切り替えられる毎に、奇数行目のゲートラインとその次の偶数行目のゲートラインとを選択し、奇数行用アウトプットイネーブル信号に従って、選択した奇数行目のゲートラインを選択時電位とし、偶数行用アウトプットイネーブル信号に従って、選択した偶数行目のゲートラインを選択時電位とし、ソースドライバが、ソースライン電位設定指示信号の立ち下がりエッジに合わせて、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定する構成であってもよい。
【００２５】
第１の所定時間は、ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間と、ソースライン電位設定指示信号をハイレベルにする時間との和以上の時間であることが好ましい。
【００２６】
また、本発明による液晶表示装置の駆動装置は、マトリクス状に形成された画素の列に沿って配置されるソースラインと、マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む液晶表示装置を駆動する液晶表示装置の駆動装置であって、ゲートラインを選択するゲートドライバ（例えば、ゲートドライバ３ａ）と、各列の画素の極性を１行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定するソースドライバ（例えば、第２の実施形態におけるソースドライバ４）とを備え、ゲートドライバが、一のゲートラインと、当該一のゲートラインの次の次の行のゲートラインである後続ゲートラインとを選択し、その一のゲートラインを選択時電位（例えば、ＶＧＨ）に設定するタイミングから第１の所定時間（例えば、ｔ）遅らせてその後続ゲートラインを選択時電位に設定し、その一のゲートラインの次のゲートラインを選択する前に、その一のゲートラインおよび後続ゲートラインを非選択時電位（例えば、ＶＧＬ）に設定することを特徴とする。
【００２７】
また、ゲートドライバに、選択するゲートラインの切り替えを指示する切替信号（例えば、第２の実施形態におけるＣＫＶ）と、ゲートラインがゲートドライバに選択された場合に当該ゲートラインを選択時電位にする期間を指示する行毎のアウトプットイネーブル信号とを入力し、ソースドライバに、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定することを指示するソースライン電位設定指示信号（例えば、ＬＰ）と、各列の画素の極性を１行毎に切り替えさせる極性制御信号（例えば、第２の実施形態におけるＰＯＬ２）を入力する制御手段（例えば、タイミングコントローラ２ａ）を備え、制御手段が、切替信号として、所定の周期で第１のレベルおよび第２のレベルとなる信号をゲートドライバに入力し、切替信号のレベルを第１のレベルにするタイミングで、ソースライン電位設定指示信号を立ち上げ、ソースライン電位設定指示信号の周期を切替信号の周期と同じ周期とし、切替信号の周期をＨとし、第１の所定時間をｔとし、第２の所定時間をｓとしたときに、切替信号のレベルを第１のレベルにしてからＨ−ｓの期間を、ゲートドライバに選択される一のゲートラインを選択時電位にする期間として指示するアウトプットイネーブル信号と、切替信号のレベルを第１のレベルにしてからｔ経過する時点から、切替信号のレベルを第１のレベルにしてからＨ−ｓ経過する時点までを、一のゲートラインの後続ゲートラインを選択時電位にする期間として指示するアウトプットイネーブル信号とをゲートドライバに入力し、ゲートドライバが、切替信号が第１のレベルに切り替えられる毎に、選択する一のゲートラインおよび後続ゲートラインを切り替え、アウトプットイネーブル信号に従って、選択する一のゲートラインおよび後続ゲートラインを選択時電位とし、ソースドライバが、ソースライン電位設定指示信号の立ち下がりエッジに合わせて、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定する構成であってもよい。
【００２８】
第１の所定時間は、ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間と、ソースライン電位設定指示信号をハイレベルにする時間との和以上の時間であることが好ましい。
【発明の効果】
【００２９】
本発明によれば、少ない消費電力で２ラインドット反転駆動を実現することができる。また、本発明によれば、少ない消費電力で１ラインドット反転駆動を実現することができる
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施形態の液晶表示装置の駆動装置の構成例を示す説明図。
【図２】ＰＯＬ１，ＰＯＬ２の変化を示す説明図。
【図３】フレーム開始時におけるソースドライバ４へのＳＴＨおよびＣＬＫの入力タイミングを示すタイミングチャート。
【図４】ゲートドライバに入力されるＳＴＶ，ＣＫＶやゲートドライバ３の動作等を示すタイミングチャート。
【図５】素電極の電位変化等を示すタイミングチャート。
【図６】所定期間ｔの決定方法を示す説明図。
【図７】発明の第２の実施形態の液晶表示装置の駆動装置の構成例を示す説明図。
【図８】第２の実施形態の動作の例を示すタイミングチャート。
【図９】画素電極、ＴＦＴ、ソースラインおよびゲートラインの接続例を示す説明図。
【図１０】２ラインドット反転駆動における各画素の極性の例を示す模式図。
【図１１】ラインドット反転駆動におけるゲートラインやソースラインの電位変化の例を示すタイミングチャート。
【図１２】１ラインドット反転駆動における各画素の極性の例を示す模式図。
【図１３】１ラインドット反転駆動においてダブルゲート方式を採用した場合のゲートラインやソースラインの電位変化の例を示すタイミングチャート。
【発明を実施するための形態】
【００３１】
以下、本発明の実施形態を図面を参照して説明する。
【００３２】
［実施形態１］図１は、本発明の第１の実施形態の液晶表示装置の駆動装置の構成例を示す説明図である。本実施形態の駆動装置１は、ＴＦＴを用いたアクティブマトリクス方式の液晶表示装置７を駆動する。
【００３３】
液晶表示装置７は、図９に例示したように、コモン電極３０と、画素毎に配置される画素電極２１とを備える。図９では１つの画素電極を示しているが、液晶表示装置７は、マトリクス状に配置された複数の画素電極２１を備えている。さらに、液晶表示装置７は、マトリクス状に配置された複数の画素電極２１の列に沿って配置される複数のソースラインと、その複数の画素電極２１の行に沿って配置される複数のゲートラインとを備える。ここでは、ソースラインが画素電極の列毎に配置され、ゲートラインが画素電極の行毎に配置される場合を例にして説明する。すなわち、ソースラインと各列が一対一に対応し、ゲートラインと各行が一対一に対応している場合を例にして説明する。
【００３４】
また、液晶表示装置７は、図９に例示したように、個々の画素電極毎に設けられるＴＦＴ２２も備える。従って、ＴＦＴ２２と画素電極２１の組合せが、マトリクス状に配置されることになる。そして、個々のＴＦＴ２１のゲート２２ａは、そのＴＦＴが配置された行に対応するゲートラインに接続される。また、個々のＴＦＴ２１のドレイン２２ｂは、そのＴＦＴに対応する画素電極に接続される。また、個々のＴＦＴ２１のソース２２ｃは、そのＴＦＴが配置された列に対応するソースラインに接続される。
【００３５】
駆動装置１は、タイミングコントローラ２と、ゲートドライバ３と、ソースドライバ４と、コモン電極電位設定回路５とを備える。なお、液晶用電源生成回路の図示を省略している。
【００３６】
コモン電極電位設定回路５は、液晶表示装置７のコモン電極の電位を、予め定められた電位ＶＣＯＭに設定する。
【００３７】
ゲートドライバ３は、タイミングコントローラ２に従って、各ゲートラインを選択しながら走査し、選択したゲートラインの電位を選択時電位ＶＧＨに設定し、選択していないゲートラインの電位を非選択時電位ＶＧＬに設定する。ゲートラインの電位を選択時電位ＶＧＨに設定する期間を、選択時電位設定期間と記す。
【００３８】
ゲートドライバ３は、奇数番目の行のゲートラインの選択時電位設定期間を開始してから所定時間経過後に、その行の直後の偶数番目の行のゲートラインの選択時電位設定期間を開始する。以下、この所定時間をｔと記す。時間ｔは、奇数番目の行のゲートラインの選択時電位設定期間よりも短い。従って、奇数番目の行のゲートラインの選択時電位設定期間の終了前に、その次の行のゲートラインの選択時電位設定期間を開始することになり、奇数番目の行とその次の行とで、選択時電位設定期間が一部重複することになる。
【００３９】
また、ゲートドライバ３は、偶数番目の行のゲートラインの選択時電位設定期間を終了させてから、その行の直後の奇数番目の行のゲートラインの選択時電位設定期間を開始する。従って、偶数番目の行とその次の行との間では、選択時電位設定期間は重複しない。
【００４０】
ゲートドライバ３は、電位出力部３１と、出力制御部３２とを含む。
【００４１】
電位出力部３１は、各ゲートラインに対応する電位出力端を有する。そして、ｋを１以上の整数とした場合、２ｋ−１番目のゲートラインおよび２ｋ番目のゲートラインに対応する２つの電位出力端同士を組にして、２つの電位出力端の組毎に、順次、選択時電位ＶＧＨを出力する。また、選択時電位ＶＧＨを出力する電位出力端以外の電位出力端からは、非選択時電位ＶＧＬを出力する。電位出力部３１が２つの電位出力端の組からＶＧＨを出力しているということは、ゲートドライバ３が、その２つの電位出力端に対応するゲートライン（奇数行目のゲートラインおよびその次の偶数行目のゲートライン）を選択していることを意味する。また、タイミングコントローラ２は、ゲートラインを順次選択していくことを指示する制御信号（ゲートスタートパルス。以下、ＳＴＶと記す。）を電位出力部３１に入力する。本実施形態では、ＳＴＶは、電位出力部３１に、１組目の電位出力端の組（すなわち、１行目および２行目のゲートラインに対応する電位出力端の組）から選択時電位ＶＧＨを順次出力することを指示するために用いられる。電位出力部３１は、ＳＴＶおよび後述のＣＫＶに応じて、１組目の電位出力端の組から順次、電位出力端の組毎に選択時電位ＶＧＨを出力する。また、タイミングコントローラ２は、選択するゲートラインの切り替えを指示する制御信号（ゲートシフトクロック。以下、ＣＫＶと記す。）を電位出力部３１に入力する。本実施形態では、ＣＫＶは、電位出力部３１に、選択時電位ＶＧＨを出力する電位出力端の組の切り替えを指示するために用いられる。電位出力部３１は、タイミングコントローラ２から入力されるＣＫＶに応じて、選択時電位ＶＧＨを出力する電位出力端の組を切り替える。
【００４２】
出力制御部３２は、各ゲートラインに対応する電位入力端および電位出力端を有する。出力制御部３２の各電位入力端には、電位出力部３１が出力する電位が入力される。従って、１行目および２行目のゲートラインに対応する電位入力端の組から、順次、奇数番目とその次の偶数番目の電位入力端の組毎に、電位出力部３１から選択時電位ＶＧＨが入力される。また、選択時電位ＶＧＨが入力されていない電位入力端には、電位出力部３１から非選択時電位ＶＧＬが入力される。
【００４３】
出力制御部３２の電位出力端は、それぞれ、対応するゲートラインに接続されている。そして、出力制御部３２は、電位出力部３１から選択時電位ＶＧＨが入力されている２つの電位入力端に対応する電位出力端（出力制御部３２の電位出力端）から、タイミングコントローラ２から入力されるアウトプットイネーブル信号に応じて、選択時電位ＶＧＨを出力する。出力制御部３２には、選択時電位ＶＧＨが入力されている２つの電位入力端に対応する２つの電位出力端のうち、先頭から奇数番目（２ｋ−１番目）の電位出力端からの電位出力を規定するアウトプットイネーブル信号（以下、ＯＥｏｄｄと記す。）と、先頭から偶数番目（２ｋ番目）の電位出力端からの電位出力を規定するアウトプットイネーブル信号（以下、ＯＥｅｖｅｎと記す。）とが入力される。出力制御部３２は、ＯＥｏｄｄがハイレベルのとき、選択時電位ＶＧＨが入力されている２つの電位入力端に対応する２つの電位出力端のうち、先頭から奇数番目の電位出力端からＶＧＨを出力する。同様に、ＯＥｅｖｅｎがハイレベルのとき、選択時電位ＶＧＨが入力されている２つの電位入力端に対応する２つの電位出力端のうち、先頭から偶数番目の電位出力端からＶＧＨを出力する。例えば、１番目および２番目の電位入力端に電位出力部３１から選択時電位ＶＧＨが入力されているとする。このとき、出力制御部３２は、ＯＥｏｄｄがハイレベルである期間中に、１番目の電位出力端から選択時電位ＶＧＨを出力する。また、ＯＥｅｖｅｎがハイレベルである期間中に、２番目の電位出力端から選択時電位ＶＧＨを出力する。
【００４４】
また、出力制御部３２は、選択時電位ＶＧＨを出力している電位出力端以外の電位出力端からは、非選択時電位ＶＧＬを出力する。出力制御部３２の電位出力端は、それぞれ対応するゲートラインに接続されているので、各ゲートラインは、対応する出力制御部３２の電位出力端の出力電位に設定される。
【００４５】
以下、任意のｎ番目のゲートラインに対応する電位出力部３１の電位出力端をＯｎ’と記す。また、任意のｎ番目のゲートラインに対応する出力制御部３２の電位出力端をＯｎと記す。
【００４６】
ソースドライバ４は、各ソースラインに対応する電位出力端を有する。ソースドライバ４は、タイミングコントローラ２の制御に従い、画像データを取り込む。そして、ソースドライバ４は、各電位出力端に接続されている各ソースラインの電位を、選択されているゲートラインに対応する行の画素の画像データに応じた電位に設定する。具体的には、ソースドライバ４には、タイミングコントローラ２から、１行分の画像データの取り込みの開始を指示する制御信号（ソーススタートパルス。以下、ＳＴＨと記す。）と、１行内の１画素分の画像データの取り込みを指示するクロック信号（ドットクロック。以下、ＣＬＫと記す。）と、取り込み済みの画像データに応じた電位の出力を指示するＬＰ（ラッチパルス）とが入力される。ＳＴＨおよびＬＰの周期は、ＣＫＶの周期の１／２であり、ソースドライバ４は、ＬＰの立ち下がりエッジを検出すると、液晶表示装置７の各ソースラインの電位を、取り込んだ画像データに応じた電位に設定する。ただし、ここでは、ソースドライバ４が、ＬＰがハイレベルである期間中、各電位出力端をハイインピーダンス状態にする場合を例にして示す。
【００４７】
また、ソースドライバ４には、タイミングコントローラ２から、各画素の極性を規定するための２種類の制御信号（以下、ＰＯＬ１，ＰＯＬ２と記す。）が入力される。図２は、ＰＯＬ１，ＰＯＬ２の変化を示す説明図である。タイミングコントローラ２は、フレーム毎に、ＰＯＬ１をハイレベル、ローレベルに交互に切り替える（図２参照）。また、タイミングコントローラ２は、ＣＫＶの周期の２倍の周期で、ＰＯＬ２を変化させる。以下、第１の実施形態において、ＣＫＶの周期を２Ｈとする。従って、ＰＯＬ２の周期は４Ｈである。そして、タイミングコントローラ２は、２Ｈ毎に、ＰＯＬ２のレベルを、ハイレベル、ローレベルに交互に切り替える。また、タイミングコントローラ２は、フレーム内における最初のＬＰの立ち下がりエッジにおいて、ＰＯＬ２がハイレベルになるように、ＰＯＬ２を変化させる。
【００４８】
ソースドライバ４は、ＰＯＬ１，ＰＯＬ２がいずれもハイレベルであるときには、奇数番目のソースラインをコモン電極電位ＶＣＯＭよりも高い電位に設定し、偶数番目のソースラインをコモン電極電位ＶＣＯＭよりも低い電位に設定する。
【００４９】
また、ソースドライバ４は、ＰＯＬ１がハイレベルであり、ＰＯＬ２がローレベルであるときには、奇数番目のソースラインをコモン電極電位ＶＣＯＭよりも低い電位に設定し、偶数番目のソースラインをコモン電極電位ＶＣＯＭよりも高い電位に設定する。
【００５０】
また、ソースドライバ４は、ＰＯＬ１がローレベルであり、ＰＯＬ２がハイレベルであるときには、奇数番目のソースラインをコモン電極電位ＶＣＯＭよりも低い電位に設定し、偶数番目のソースラインをコモン電極電位ＶＣＯＭよりも高い電位に設定する。
【００５１】
また、ソースドライバ４は、ＰＯＬ１，ＰＯＬ２がいずれもローレベルであるときには、奇数番目のソースラインをコモン電極電位ＶＣＯＭよりも高い電位に設定し、偶数番目のソースラインをコモン電極電位ＶＣＯＭよりも低い電位に設定する。
【００５２】
２Ｈは、ＬＰの周期の２倍である。従って、各フレームにおいて、各列の画素の極性を２行毎に切り替えることになる。また、奇数番目の列と偶数番目の列の極性は必ず異なることになるので、本実施形態では、２ラインドット反転駆動を行うことになる。ＰＯＬ１がハイレベルである期間では、各画素の極性は、図１０に示す各画素の極性と同様である。また、ＰＯＬ１がローレベルである期間では、各画素の極性は、図１０に示す各画素の極性とは逆極性となる。
【００５３】
タイミングコントローラ２は、ゲートドライバ３の電位出力部３１にＳＴＶ，ＣＫＶを入力し、ゲートドライバ３の出力制御部３２にＯＥｏｄｄ，ＯＥｅｖｅｎを入力する。また、タイミングコントローラ２は、ソースドライバ４にＳＴＨ，ＣＬＫ，ＬＰ、ＰＯＬ１，ＰＯＬ２を入力する。なお、ＰＯＬ１，ＰＯＬ２に関しては、タイミングコントローラ２からＰＯＬのみをソースドライバ４に入力してもよい。すなわち、タイミングコントローラ２は、極性を制御するための信号として１つの信号（ＰＯＬと記す。）をソースドライバ４に入力してもよい。この場合、タイミングコントローラ２は、既に説明したＰＯＬ１，ＰＯＬ２のExclusive OR（ＸＯＲ）となる信号をＰＯＬとしてソースドライバ４に入力すればよい。
【００５４】
次に、動作について説明する。
図３は、フレーム開始時におけるソースドライバ４へのＳＴＨおよびＣＬＫの入力タイミングを示すタイミングチャートである。フレームの開始時に、タイミングコントローラ２は、ＳＴＨをハイレベルにする。このとき、タイミングコントローラ２は、ＬＰをローレベルに保ち、また、ゲートドライバ３に対して入力する各信号ＳＴＶ，ＣＫＶ，ＯＥｏｄｄ，ＯＥｅｖｅｎ（図３において図示せず。）もローレベルに保つ。
【００５５】
また、タイミングコントローラ２は、周期的にＣＬＫをハイレベル、ローレベルに交互に変化させる。ただし、ＳＴＨがハイレベルの期間中に、ＣＬＫの立ち上がりエッジが１回生じるように、ＣＬＫを変化させる。タイミングコントローラ２は、ＳＴＨをハイレベルにすると、ＳＴＨがハイレベルである期間中にＣＬＫをハイレベルにし、ＳＴＨをローレベルにする。ソースドライバ３は、ＳＴＨがハイレベルである期間中にＣＬＫの立ち上がりエッジを検出すると、その次のＣＬＫの立ち上がりエッジから、ＣＬＫの立ち上がりエッジを検出する毎に、１画素分ずつ画像データを取り込み、保持する（図３参照）。
【００５６】
タイミングコントローラ２は、ＣＫＶ（図３において図示せず。）の１／２の周期で、ＳＴＨをハイレベルに立ち上げる。そして、タイミングコントローラ２は、ＳＴＨの立ち下がりエッジから立ち上がりエッジまでの期間毎に、１行分の画像データをソースドライバ４に入力する。フレームの開始時には、タイミングコントローラ２は、第１行の画像データをソースドライバ４に入力する。ソースドライバ４は、タイミングコントローラ２から入力される画像データを、ＣＬＫの立ち上がりエッジ毎に、１画素分ずつ取り込み、保持する。
【００５７】
また、タイミングコントローラ２は、フレーム内で、最初にＣＫＶをハイレベルにするときに、ＬＰをハイレベルにし、そして、ローレベルに戻す。以降、タイミングコントローラ２は、ＣＫＶの１／２の周期でＬＰをハイレベルに立ち上げる。そして、タイミングコントローラ２は、ＬＰの立ち上がりエッジのタイミングを、ＣＫＶのレベル切り替えタイミングに合わせている。ソースドライバ４は、ＬＰの立ち下がりエッジを検出すると、液晶表示装置７の各ソースラインの電位を、保持している１行分の各画素の画像データに応じた電位に設定する。
【００５８】
従って、図３に示すように、１つのフレーム内において、ソースドライバ４は、最初のＳＴＨの立ち上がりエッジからＳＴＨの立ち下がりエッジまでの期間内で第１行の画像データを取り込んで保持し、フレーム内の最初のＬＰの立ち下がりエッジで、各ソースラインの電位を、第１行の各画素の画像データに応じた電位に設定する。なお、ここでは、ＰＯＬ１がハイレベルであり、各画素の極性を図１０に示すように設定する場合を例にして説明する。
【００５９】
以降、同様に、ソースドライバ４は、ＳＴＨ，ＣＬＫ，ＬＰに従って、周期的に、１行分の画像データを取り込み、各ソースラインの電位をその画像データに応じた電位に設定する動作を繰り返す。
【００６０】
図４は、ゲートドライバに入力されるＳＴＶ，ＣＫＶやゲートドライバ３の動作等を示すタイミングチャートである。また、図５は、画素電極の電位変化等を示すタイミングチャートである。
【００６１】
タイミングコントローラ２は、第１行のゲートラインから順次選択を開始させるときに、ＳＴＶをハイレベルにし、ＳＴＶがハイレベルである期間中にＣＫＶをハイレベルにし、その後、ＳＴＶをローレベルにする（図４参照）。また、タイミングコントローラ２は、このＣＫＶの立ち上がりエッジに合わせて、ソースドライバ２に対して入力するＬＰをハイレベルにする（図４参照）。ただし、ＣＫＶの立ち上がりエッジに合わせずに、数十〜数百ＣＬＫ分遅らせてＬＰをハイレベルにすることもできる。
【００６２】
ＣＫＶの周期は２Ｈであり、タイミングコントローラ２は、ＣＫＶの立ち上がりエッジから期間Ｈが経過したときに、ＣＫＶをローレベルにし、さらに期間Ｈが経過したときに、ＣＫＶを再度ハイレベルにする。タイミングコントローラ２は、以降、同様に、ＣＫＶを変化させる。
【００６３】
ゲートドライバ３の電位出力部３１（図１参照）は、ＳＴＶがハイレベルである期間中にＣＫＶの立ち上がりエッジを検出すると、１行目および２行目のゲートラインに対応する電位出力端Ｏ１’，Ｏ２’から選択時電位ＶＧＨを出力し（図４参照）、他の各電位出力端から非選択時電位ＶＧＬを出力する。以降、電位出力部３１は、ＣＫＶの立ち上がりエッジ毎に（換言すれば、２Ｈの周期で）、選択時電位ＶＧＨを出力する電位出力端の組を切り替え、奇数行に対応する電位出力端Ｏ２ｋ−１’および偶数行に対応する電位出力端Ｏ２ｋ’から選択時電位ＶＧＨを出力する。また、他の各電位出力端からは非選択時電位ＶＧＬを出力する。
【００６４】
また、タイミングコントローラ２は、ＣＫＶの立ち上がりエッジと同時に、ＯＥｏｄｄをハイレベルに立ち上げる。さらに、ＯＥｏｄｄの立ち上がりエッジから、所定時間ｔが経過したときに、ＯＥｅｖｅｎをハイレベルに立ち上げる。また、ＯＥｏｄｄの立ち上がりエッジから、期間Ｈ−ｓが経過したときに、ＯＥｏｄｄをローレベルにする。そして、ＯＥｏｄｄの立ち上がりエッジから、期間２Ｈ−ｓが経過したときに、ＯＥｅｖｅｎをローレベルにする。タイミングコントローラ２は、ＣＫＶをハイレベルに立ち上げる度に、ＯＥｏｄｄおよびＯＥｅｖｅｎをこのように変化させる。時間ｔ，ｓの長さは、予め定められている。
【００６５】
出力制御部３２は、電子出力部３１の電位出力端Ｏ１’，Ｏ２’から選択時電位ＶＧＨが入力される期間であって、ＯＥｏｄｄがハイレベルである期間中に、１行目のゲートラインに対応する電位出力端Ｏ１から選択時電位ＶＧＨを出力し、１行目のゲートラインＧ１の電位をＶＧＨに設定する。すなわち、出力制御部３２は、ＯＥｏｄｄの立ち上がりエッジからＨ−ｓの期間、ゲートラインＧ１の電位をＶＧＨに設定する（図４参照）。
【００６６】
また、出力制御部３２は、電子出力部３１の電位出力端Ｏ１’，Ｏ２’から選択時電位ＶＧＨが入力される期間であって、ＯＥｅｖｅｎがハイレベルである期間中に、２行目のゲートラインに対応する電位出力端Ｏ２から選択時電位ＶＧＨを出力し、２行目のゲートラインＧ２の電位をＶＧＨに設定する。すなわち、出力制御部３２は、ＯＥｏｄｄの立ち上がりエッジから所定時間ｔが経過する時点から、ＯＥｏｄｄの立ち上がりエッジから２Ｈ−ｓが経過する時点までの間、ゲートラインＧ２の電位をＶＧＨに設定する（図４参照）。
【００６７】
また、フレーム開始後、最初のＬＰの立ち下がりエッジを検出すると、ソースドライバ４は、各ソースラインの電位を、１行目の各画素に応じた電位に設定する。図５では、左から１番目のソースラインＳ１に対応するソースドライバ４の電位出力端の電位、および、左から１列目における第１行および第２行の画素電極の電位変化を示している。
【００６８】
フレーム開始後、最初のＬＰの立ち下がりエッジにおいて、ＰＯＬ２はハイレベルである。また、このフレームでは、ＰＯＬ１もハイレベルであるものとする。従って、ソースドライバ４は、フレーム開始後、最初のＬＰの立ち下がりエッジを検出すると、ソースラインＳ１等の左から奇数番目のソースラインの電位をＶＣＯＭより高い電位に設定する（図５参照）。また、ソースドライバ４は、左から偶数番目のソースラインの電位をＶＣＯＭより低い電位に設定する。
【００６９】
左から１列目における第１行および第２行の画素電極を例に説明すると、この２つの画素電極は、前のフレームにおいてＶＣＯＭより低い電位（図５に示す例では０Ｖ）に設定されている。なお、本例では、０Ｖ＜ＶＣＯＭ＜ＶＭＡＸであり、負極性における最大階調に対応する電位が０Ｖであり、正極性における最大階調に対応する電位がＶＭＡＸであるものとする。また、ＶＭＡＸ−ＶＣＯＭ＝ＶＣＯＭ−０である。上記のように、ソースドライバ４が、ソースラインＳ１の電位をＶＣＯＭより高い電位に設定すると、出力制御部３２が１行目のゲートラインＧ１を選択時電位ＶＧＨに設定しているので、左から１列目における第１行の画素電極はソースラインＳ１と等しい電位に変化する（図５参照）。そして、ＯＥｏｄｄの立ち上がりエッジから所定時間ｔが経過する時までには、ソースラインＳ１と等電位になっている。ＯＥｏｄｄの立ち上がりエッジからＨ−ｓが経過したときに、ゲートラインＧ１の電位は非選択時電位ＶＧＬに切り替えられるが、１列目における第１行の画素電極は、その時点における電位を維持する。
【００７０】
さらに、出力制御部３２は、電位出力端Ｏ１から選択時電位ＶＧＨを出力してから、所定時間ｔが経過したときに、電位出力端Ｏ２から選択時電位ＶＧＨを出力して、２行目のゲートラインＧ２の電位をＶＧＨにする。この結果、左から１列目における第２行の画素電極もソースラインＳ１の電位に近づくように変化していく（図５参照）。ただし、ＬＰがハイレベルになると各ソースラインはハイインピーダンス状態になるので、電位の変化が停止する。
【００７１】
ソースドライバ４は、次のＬＰの立ち下がりエッジを検出すると、各ソースラインの電位を第２行の各画素の画像データに応じた電位に設定する。このときにも、ＰＯＬ２はハイレベルであるので、ソースドライバ４は、ソースラインＳ１等の左から奇数番目のソースラインの電位をＶＣＯＭより高い電位に設定する（図５参照）。また、ソースドライバ４は、左から偶数番目のソースラインの電位をＶＣＯＭより低い電位に設定する。
【００７２】
このとき、出力制御部３２は、電位出力端Ｏ２から選択時電位ＶＧＨを出力しており、２行目のゲートラインＧ２の電位はＶＧＨである。従って、左から１列目における第２行の画素電極は、ソースラインＳ２の電位に変化していき、ソースラインＳ２と等電位になる。
【００７３】
このフレームにおいて、左から１列目における第１行および第２行の画素電極は、何れも正極性の電位（すなわち、ＶＣＯＭよりも高い電位）に設定される。そして、左から１列目における第２行の画素電極は、フレーム開始後、２回目のＬＰの立ち下がりエッジより前に、ＶＣＯＭより高い電位に向けて変化を開始し始めている。すなわち、左から１列目における第２行の画素にはプリチャージが行われている。本例では、左から１列目を例に説明したが、他の奇数番目の各列における第２行の画素にも同様に、プリチャージが行われている。また、左から偶数番目の各列では、第２行の画素電極は、ＶＣＯＭより低い電位に設定されるが、フレーム開始後、２回目のＬＰの立ち下がりエッジより前に、ＶＣＯＭより低い電位に向けて変化を開始し始めている。すなわち、偶数番目の各列でも、第２行の画素にはプリチャージが行われている。
【００７４】
以後、ＣＫＶがハイレベルに変化した場合におけるゲートドライバ３（電位出力部３１および出力制御部３２）の動作は、選択時電位ＶＧＨに設定するゲートラインを切り替える点以外は、上記の動作と同様である。従って、第３行目以降の各行の画素においても、偶数行の画素にはプリチャージが行われる。
【００７５】
このように、本実施形態によれば、偶数行目の各画素に対してプリチャージを行うので、消費電力を少なくすることができる。
【００７６】
また、本実施形態では、ＯＥｏｄｄの立ち上がりエッジから所定時間ｔが経過した時点から次のＬＰの立ち上がりエッジまでの期間Ｐ（図４参照）を、プリチャージを行う期間とする。従って、プリチャージを行う期間として、奇数行目のゲートラインの選択時電位設定期間を全て用いるわけではないので、消費電力を低減する効果を高めている。
【００７７】
すなわち、本実施形態によれば、少ない消費電力で２ラインドット反転駆動を実現することができる。
【００７８】
次に、所定期間ｔの決定方法について説明する。図６は、所定期間ｔの決定方法を示す説明図である。ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間を、Ｒとする。なお、ソースラインの電位をソースラインに対する設定電位の最大値から最小値まで変化させるのに要する時間もＲである。ソースラインに対する設定電位の最小値は、負極性における最大階調に対応する電位であり、本例では、０Ｖである。また、ソースラインに対する設定電位の最大値は、正極性における最大階調に対応する電位であり、本例では、ＶＭＡＸである。従って、本例では、ソースラインの電位を０ＶからＶＭＡＸに変化させるのに要する時間をＲとすればよい。所定時間ｔは、Ｒに、ＬＰをハイレベルにする期間Ｑを加算した値以上になるように定めればよい。すなわち、ｔ≧Ｑ＋Ｒを満たすように、ｔを決定すればよい。ＬＰは、ＯＥｏｄｄの立ち上がりエッジに合わせてハイレベルにされ、ＬＰの立ち下がりエッジから、ソースラインは画像データに応じた電位に設定される。従って、ｔ≧Ｑ＋Ｒを満たすようにｔを決定しておくことにより、所定時間ｔ以内で、負極性における任意の電位から正極性における任意の所望の電位にソースラインの電位を遷移させることができる。同様に、所定時間ｔ以内で、正極性における任意の電位から負極性における任意の所望の電位にソースラインの電位を遷移させることができる。
【００７９】
［実施形態２］第２の実施形態では、１ラインドット反転駆動を実現する駆動装置について説明する。図７は、本発明の第２の実施形態の液晶表示装置の駆動装置の構成例を示す説明図である。第１の実施形態と同様の要素については、図１と同一の符号を付し、説明を省略する。
【００８０】
液晶表示装置７は、第１の実施形態で述べた液晶表示装置７と同様である。
【００８１】
本実施形態の駆動装置１ａは、タイミングコントローラ２ａと、ゲートドライバ３ａと、ソースドライバ４と、コモン電極電位設定回路５とを備える。
【００８２】
タイミングコントローラ２ａは、ソースドライバ４にＳＴＨ，ＣＬＫ，ＬＰ，ＰＯＬ１，ＰＯＬ２を入力する。ただし、本実施形態では、ＳＴＨ，ＬＰおよびＰＯＬ２の周期は、タイミングコントローラ２ａがゲートドライバ３ａに入力するＣＫＶの周期と同じ周期である。以下、第２の実施形態において、ＣＫＶ，ＳＴＨ，ＬＰ，ＰＯＬ２の周期をＨとする。ＳＴＨ，ＣＬＫ，ＬＰ，ＰＯＬ１，ＰＯＬ２に応じたソースドライバ４の動作は、第１の実施形態と同様である。なお、ＰＯＬ１，ＰＯＬ２に関しては、タイミングコントローラ２ａからＰＯＬのみをソースドライバ４に入力してもよい。すなわち、タイミングコントローラ２ａは、極性を制御するための信号として１つの信号（ＰＯＬ）をソースドライバ４に入力してもよい。この場合、タイミングコントローラ２ａは、既に説明したＰＯＬ１，ＰＯＬ２のExclusive OR（ＸＯＲ）となる信号をＰＯＬとしてソースドライバ４に入力すればよい。
【００８３】
ゲートドライバ３ａは、奇数行目のゲートラインを選択するときには、その次の奇数行目のゲートラインも選択する。ただし、ゲートドライバ３ａは、その２本のゲートラインのうち、順番が先のゲートラインを選択時電位ＶＧＨに設定してから、所定時間ｔが経過したときに、順番が後のゲートラインを選択時電位ＶＧＨに設定する。そして、ゲートドライバ３ａは、その２本の奇数行目のゲートラインの選択を終えてから、偶数行目のゲートラインを選択する。所定時間ｔは、第１の実施形態と同様に定めておけばよい。
【００８４】
同様に、ゲートドライバ３ａは、偶数行目のゲートラインを選択するときには、その次の偶数行目のゲートラインも選択する。ただし、ゲートドライバ３ａは、その２本のゲートラインのうち、順番が先のゲートラインを選択時電位ＶＧＨに設定してから、所定時間ｔが経過したときに、順番が後のゲートラインを選択時電位ＶＧＨに設定する。ゲートドライバ３ａは、その２本の偶数行目のゲートラインの選択を終えてから、奇数行目のゲートラインを選択する。
【００８５】
従って、第２の実施形態では、奇数行目のゲートライン同士や、偶数行目のゲートライン同士で、選択時電位設定期間が重なるが、奇数行目と偶数行目では選択時電位設定期間は重ならない。
【００８６】
ゲートドライバ３ａは、電位出力部３１ａと、出力制御部３２ａとを有する。電位出力部３１ａは、各ゲートラインに対応する電位出力端を有する。そして、出力制御部３２ａは、各ゲートラインに対応する電位入力端および電位出力端を有する。出力制御部３２ａの電位入力端には、対応する電位出力部３１ａの電位出力端から出力された電位が入力される。第１の実施形態と同様に、電位出力部３１ａの電位出力端をＯｎ’と記し、出力制御部３２ａの電位出力端をＯｎと記す。
【００８７】
電位出力部３１ａは、タイミングコントローラ２ａから入力されるＳＴＶがハイレベルである期間中に、ＣＫＶの立ち上がりエッジを検出すると、１番目の電位出力端から選択時電位ＶＧＨを出力する。そして、電位出力部３１ａは、ＣＫＶの立ち上がりエッジを検出する度に、選択時電位ＶＧＨを出力する電位出力端を１つずらす。後述するように、タイミングコントローラ２ａは、フレームの冒頭でＳＴＶを２回ハイレベルにする。この２回のＳＴＶの立ち上がりエッジ間の時間間隔は、ＣＫＶの周期（Ｈ）の２倍である。従って、電位出力部３１ａは、１番目の電位出力端から順番に選択時電位ＶＧＨを出力していく動作を開始した後、その動作と合わせて、再度、１番目の電位出力端から順番に選択時電位ＶＧＨを出力していく。従って、電位出力部３１ａは、２つの電位出力端から選択時電位ＶＧＨを出力し、ＶＧＨを出力する電位出力端を順次ずらす。具体的には、電位出力部３１ａは、電位出力端Ｏ１’，Ｏ３’からＶＧＨを出力し、次に、電位出力端Ｏ２’，Ｏ４’からＶＧＨを出力し、以後、同様に、ＶＧＨを出力する電位出力端を順次ずらす。
【００８８】
また、電位出力部３１ａは、ＶＧＨを出力しない電位出力端からは、非選択時電位ＶＧＬを出力する。
【００８９】
出力制御部３２ａは、電位出力部３１ａから選択時電位ＶＧＨが入力されている２つの電位入力端に対応する電位出力端（出力制御部３２ａの電位出力端）から、タイミングコントローラ２ａから入力されるアウトプットイネーブル信号に応じて、選択時電位ＶＧＨを出力する。本実施形態では、タイミングコントローラ２ａは、出力制御部３２ａの各電位出力端に対応するアウトプットイネーブル信号を出力制御部３２ａに入力する。ｎ番目の電位出力端に対応するアウトプットイネーブル信号をＯＥｎと記す。
【００９０】
出力制御部３２ａは、奇数番目の２つの電位入力端に電位出力部３１ａからＶＧＨが入力されている場合、その２つの電位入力端に対応する２つの電位出力端から、それぞれの電位出力端に対応するアウトプットイネーブル信号がハイレベルである期間中に、ＶＧＨを出力する。例えば、２ｊ＋１番目および２ｊ＋３番目の電位入力端に電位出力部３１ａからＶＧＨが入力されている場合、２ｊ＋１番目の電位出力端からは、ＯＥ２ｊ＋１がハイレベルになっている期間中に、ＶＧＨを出力する。また、２ｊ＋３番目の電位出力端からは、ＯＥ２ｊ＋３がハイレベルになっている期間中に、ＶＧＨを出力する。なお、ｊは、０以上の整数である。
【００９１】
出力制御部３２ａは、偶数番目の２つの電位入力端に電位出力部３１ａからＶＧＨが入力されている場合、その２つの電位入力端に対応する２つの電位出力端から、それぞれの電位出力端に対応するアウトプットイネーブル信号がハイレベルである期間中に、ＶＧＨを出力する。例えば、２ｊ＋２番目および２ｊ＋４番目の電位入力端に電位出力部３１ａからＶＧＨが入力されている場合、２ｊ＋２番目の電位出力端からは、ＯＥ２ｊ＋２がハイレベルになっている期間中に、ＶＧＨを出力する。また、２ｊ＋４番目の電位出力端からは、ＯＥ２ｊ＋４がハイレベルになっている期間中に、ＶＧＨを出力する。
【００９２】
タイミングコントローラ２ａは、電位出力部３１ａにＳＴＶ，ＣＫＶを入力する。前述のように、第２の実施形態では、ＣＫＶの周期をＨとする。また、フレームの冒頭で、ＳＴＶをハイレベルにし、ローレベルに戻した後、その立ち上がりエッジから２Ｈ経過後、再度、ＳＴＶをハイレベルにし、ローレベルに戻す。そして、ＳＴＶがハイレベルである期間中に、ＣＫＶの立ち上がりエッジが１回生じるようにＣＫＶを制御する。
【００９３】
また、タイミングコントローラ２ａは、出力制御部３２ａに各アウトプットイネーブル信号を入力する。ｎ番目の電位出力端に対応するアウトプットイネーブル信号ＯＥｎを以下のように制御する。すなわち、タイミングコントローラ２ａは、電位出力部３１ａにおけるｎ−２番目の電位出力部からＶＧＨを出力させるＣＫＶの立ち上がりエッジから所定時間ｔが経過した時点で、ＯＥｎをハイレベルにし、そのＣＫＶの立ち上がりエッジからＨ−ｓが経過した時点で、ＯＥｎをローレベルにする。さらに、電位出力部３１ａにおけるｎ番目の電位出力部からＶＧＨを出力させるＣＫＶの立ち上がりエッジで、ＯＥｎをハイレベルにし、そのＣＫＶの立ち上がりエッジからＨ−ｓが経過した時点で、ＯＥｎをローレベルにする。時間ｓの長さは、予め定めておけばよい。
【００９４】
ただし、１番目の電位出力端に対応するＯＥ１に関しては、電位出力部３１ａにおける１番目の電位出力部からＶＧＨを出力させるＣＫＶの立ち上がりエッジで、ＯＥ１をハイレベルにし、そのＣＫＶの立ち上がりエッジからＨ−ｓが経過した時点で、ＯＥ１をローレベルにすればよい。また、２番目の電位出力端に対応するＯＥ２に関しては、電位出力部３１ａにおける２番目の電位出力部からＶＧＨを出力させるＣＫＶの立ち上がりエッジで、ＯＥ２をハイレベルにし、そのＣＫＶの立ち上がりエッジからＨ−ｓが経過した時点で、ＯＥ２をローレベルにすればよい。
【００９５】
また、タイミングコントローラ２ａは、ソースドライバ４にＳＴＨ，ＣＬＫ，ＬＰ，ＰＯＬ１，ＰＯＬ２を入力する。既に説明したように、ＳＴＨ，ＬＰおよびＰＯＬ２の周期は、ＣＫＶの周期Ｈと同じである。
【００９６】
次に、動作について説明する。
図８は、第２の実施形態の動作の例を示すタイミングチャートである。タイミングコントローラ２ａは、フレームの開始時にＳＴＶをハイレベルにし、ＳＴＶがハイレベルである期間中にＣＫＶをハイレベルにし、ＳＴＶをローレベルに戻す。タイミングコントローラ２ａは、Ｈ／２の時間が経過する毎に、ＣＫＶのレベルをハイレベル、ローレベルに交互に切り替える（図８参照）。この結果、ＣＫＶの周期はＨとなる。また、このとき、タイミングコントローラ２ａは、各ＯＥｎをローレベルに維持する。
【００９７】
電位出力部３１ａは、ＳＴＶがハイレベルである期間中にＣＫＶの立ち上がりエッジを検出すると、１番目の電位出力端Ｏ１’から選択時電位ＶＧＨを出力し、以降、ＣＫＶの立ち上がりエッジを検出する度に、ＶＧＨを出力する電位出力端を切り替える。
【００９８】
なお、このとき、各アウトプットイネーブル信号はローレベルなので、出力制御部３２ａの各電位出力端の出力電位はＶＧＬである。
【００９９】
タイミングコントローラ２ａは、フレームにおける最初のＳＴＶの立ち上がりエッジから２Ｈ（ＣＫＶの周期の２倍）が経過したときに、再度、ＳＴＶをハイレベルにし、ローレベルに戻す。このときにも、タイミングコントローラ２ａは、ＳＴＶがハイレベルである期間中に、ＣＫＶをハイレベルにする（図８参照）。従って、電位出力部３１ａは、ＳＴＶがハイレベルである期間中にＣＫＶの立ち上がりエッジを再度検出する。よって、電位出力部３１ａは、１番目の電位出力端Ｏ１’から選択時電位ＶＧＨを出力し、以降、ＣＫＶの立ち上がりエッジを検出する度に、ＶＧＨを出力する電位出力端を切り替える。すなわち、電位出力部３１ａは、電位出力端Ｏ１’，Ｏ３’から電位ＶＧＨを出力し、ＣＫＶの立ち上がりエッジを検出すると、電位出力端Ｏ２’，Ｏ４’から電位ＶＧＨを出力する。さらに、ＣＫＶの立ち上がりエッジを検出すると、電位出力端Ｏ３’，Ｏ５’から電位ＶＧＨを出力する。このように、電位出力部３１ａは、ＶＧＨを出力する電位出力端を順次切り替える。
【０１００】
また、タイミングコントローラ２ａは、２回目のＳＴＶのハイレベルの期間中におけるＣＫＶの立ち上がりエッジに合わせて、出力制御部３２ａの１番目の電位出力端Ｏ１に対応するＯＥ１をハイレベルにする。さらに、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジから所定時間ｔが経過したときに、出力制御部３２ａの３番目の電位出力端Ｏ３に対応するＯＥ３をハイレベルにする。そして、タイミングコントローラ２ａは、ＣＫＶの立ち上がりエッジから時間Ｈ−ｓが経過したときに、ＯＥ１およびＯＥ３をローレベルにする。
【０１０１】
従って、出力制御部３２ａは、２回目のＳＴＶのハイレベルの期間中におけるＣＫＶの立ち上がりエッジから時間Ｈ−ｓの間、電位出力端Ｏ１からＶＧＨを出力し、１行目のゲートラインＧ１の電位をＶＧＨにする。
【０１０２】
また、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジに合わせて、ＬＰをハイレベルにし、ローレベルに戻す。なお、このときまで、ＬＰはローベルに維持する。また、タイミングコントローラ２ａは、最初のＬＰの立ち上がりエッジまでにソースドライバ４が１行目の画像データの取り込みを完了するように、ＳＴＨを出力すればよい。ＳＴＨおよびＣＬＫに合わせて、ソースドライバ４が画像データを取り込む動作は、第１の実施形態と同様である。また、ＣＫＶの立ち上がりエッジに合わせずに、数十〜数百ＣＬＫ分遅らせてＬＰをハイレベルにすることもできる。
【０１０３】
ソースドライバ４は、最初のＬＰの立ち下がりエッジで、各ソースラインの電位を、１行目の各画素の画像データに応じた電位に設定する。このとき、１行目のゲートラインＧ１の電位はＶＧＨであるので、１行目の各画素電極は、それぞれ、対応する列のソースラインと等電位に変化していく。
【０１０４】
このフレームでは、ＰＯＬ１がハイレベルであり、最初のＬＰの立ち下がりエッジにおいて、ＰＯＬ２もハイレベルになっているものとする。従って、ソースドライバ４は、奇数番目のソースラインをコモン電極電位ＶＣＯＭよりも高い電位に設定し、偶数番目のソースラインをコモン電極電位ＶＣＯＭよりも低い電位に設定する。従って、１行目の画素電極のうち、奇数列目の画素電極は、ＶＣＯＭよりも高い電位に変化し、偶数列目の画素電極は、ＶＣＯＭよりも低い電位に変化する。
【０１０５】
また、各画素電極は、前のフレームとは逆極性の電位に設定されるので、ＶＣＯＭを跨いで変化する。所定時間ｔは、第１の実施形態と同様に定められているので、ＣＫＶの立ち上がりエッジから所定時間ｔが経過するまでに、１行目の各画素電極は、対応するソースラインと等電位になっている。
【０１０６】
前述のように、ＣＫＶの立ち上がりエッジから所定時間ｔが経過した時点で、タイミングコントローラ２ａは、ＯＥ３をハイレベルにする。すると、出力制御部３２ａは、３行目に対応する電位出力端Ｏ３からもＶＧＨを出力し、３行目のゲートラインＧ３の電位をＶＧＨにする。この結果、３行目の各画素電極も、対応するソースラインの電位に向けて変化し始める。タイミングコントローラ２ａは、ＣＫＶの立ち上がりエッジからＨ−ｓの時間が経過するとＯＥ３をローレベルにし、出力制御部３２ａは、電位出力端Ｏ１，Ｏ３からのＶＧＨの出力を停止する。よって、この時点まで、３行目の各画素電極の電位は変化していき、この時点で電位の変化が止まる。
【０１０７】
本実施形態では、ＰＯＬ２の周期は、ＣＫＶの周期と同じであり、各列において、奇数行の画素同士の極性は同極性であり、偶数行の画素同士の極性も同極性である。ただし、各列において、奇数行の画素と偶数行の画素とでは、逆極性になる。
【０１０８】
従って、ＯＥ３がハイレベルである期間中に、３行目の各画素電極は、本フレームにおける３行目の各画素の極性の電位に向けて変化していくことになる。すなわち、３行目の画素にプリチャージが行われることになる。
【０１０９】
続いて、電位出力部３１ａは、次のＣＫＶの立ち上がりエッジで、ＶＧＨを出力する電位出力端をＯ１’，Ｏ３’からＯ２’，Ｏ４’に切り替える。また、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジに合わせて、出力制御部３２ａの２番目の電位出力端Ｏ２に対応するＯＥ２をハイレベルにする。さらに、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジから所定時間ｔが経過したときに、出力制御部３２ａの４番目の電位出力端Ｏ４に対応するＯＥ４をハイレベルにする。そして、タイミングコントローラ２ａは、ＣＫＶの立ち上がりエッジから時間Ｈ−ｓが経過したときに、ＯＥ２およびＯＥ４をローレベルにする。
【０１１０】
出力制御部３２ａは、そのＣＫＶの立ち上がりエッジから時間Ｈ−ｓの間、電位出力端Ｏ２からＶＧＨを出力し、２行目のゲートラインＧ２の電位をＶＧＨにする。
【０１１１】
また、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジに合わせて、ＬＰをハイレベルにし、ローレベルに戻す。ソースドライバ４は、ＬＰの立ち下がりエッジで、各ソースラインの電位を、２行目の各画素の画像データに応じた電位に設定する。２行目のゲートラインＧ２の電位はＶＧＨであるので、２行目の各画素電極は、それぞれ、対応する列のソースラインと等電位に変化していく。また、このときＰＯＬ２はローレベルであるので、ソースドライバ４は、奇数番目のソースラインをコモン電極電位ＶＣＯＭよりも低い電位に設定し、偶数番目のソースラインをコモン電極電位ＶＣＯＭよりも高い電位に設定する。従って、２行目の画素電極のうち、奇数列目の画素電極は、ＶＣＯＭよりも低い電位に変化し、偶数列目の画素電極は、ＶＣＯＭよりも高い電位に変化する。第１行の画素電極と同様に、第２行の画素電極はＶＣＯＭを跨いで変化するが、ＣＫＶの立ち上がりエッジから所定時間ｔが経過するまでに、２行目の各画素電極は、対応するソースラインと等電位になっている。
【０１１２】
前述のように、ＣＫＶの立ち上がりエッジから所定時間ｔが経過した時点で、タイミングコントローラ２ａは、ＯＥ４をローレベルにする。すると、出力制御部３２ａは、４行目に対応する電位出力端Ｏ４からもＶＧＨを出力し、４行目のゲートラインＧ４の電位をＶＧＨにする。この結果、４行目の各画素電極も、対応するソースラインの電位に向けて変化し始める。タイミングコントローラ２ａは、ＣＫＶの立ち上がりエッジからＨ−ｓの時間が経過すると、電位出力端Ｏ２，Ｏ４からのＶＧＨの出力を停止する。よって、この時点まで４行目の各画素電極の電位は変化していき、この時点で、電位の変化が止まる。
【０１１３】
従って、ＯＥ４がハイレベルである期間中に、４行目の各画素電極は、本フレームにおける４行目の各画素の極性に応じた電位に変化していくことになる。すなわち、４行目の画素にプリチャージが行われることになる。
【０１１４】
さらに、電位出力部３１ａは、次のＣＫＶの立ち上がりエッジで、ＶＧＨを出力する電位出力端をＯ２’，Ｏ４’からＯ３’，Ｏ５’に切り替える。また、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジに合わせて、出力制御部３２ａの３番目の電位出力端Ｏ３に対応するＯＥ３をハイレベルにする。さらに、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジから所定時間ｔが経過したときに、出力制御部３２ａの５番目の電位出力端Ｏ５に対応するＯＥ５をハイレベルにする。そして、タイミングコントローラ２ａは、ＣＫＶの立ち上がりエッジから時間Ｈ−ｓが経過したときに、ＯＥ３およびＯＥ５をローレベルにする。
【０１１５】
そして、出力制御部３２ａは、そのＣＫＶの立ち上がりエッジから時間Ｈ−ｓの間、電位出力端Ｏ３からＶＧＨを出力し、３行目のゲートラインＧ３の電位をＶＧＨにする。
【０１１６】
また、タイミングコントローラ２ａは、そのＣＫＶの立ち上がりエッジに合わせて、ＬＰをハイレベルにし、ローレベルに戻す。ソースドライバ４は、ＬＰの立ち下がりエッジで、各ソースラインの電位を、３行目の各画素の画像データに応じた電位に設定する。３行目のゲートラインＧ３の電位はＶＧＨであるので、３行目の各画素電極は、それぞれ、対応する列のソースラインと等電位に変化していく。ここで、３行目の各画素は、ソースドライバ４が１行目の画像データに応じた電位を出力するときに、プリチャージされている。従って、３行目の各画素電極を、各列のソースラインと等電位にするために要する消費電力は抑えられる。
【０１１７】
また、３行目の各画素電極をプリチャージする場合と同様に、ＯＥ５がハイレベルである期間中に、５行目の各画素電極にプリチャージを行う。
【０１１８】
駆動装置１ａは、以降も、このフレーム内で同様の動作を繰り返す。
【０１１９】
このように、本実施形態では、ＣＫＶの立ち上がりエッジとともに、ｎ行目に対応するＯＥｎをハイレベルにすることにより、ゲートラインＧｎの電位をＶＧＨにする場合、ＣＫＶの立ち上がりエッジから時間ｔが経過した時に、ＯＥｎ＋２もハイレベルにすることによって、ｎ＋２行目の画素電極に対してプリチャージを行う。従って、消費電力を少なくすることができる。そして、本実施形態では、ＯＥｎをハイレベルするときに、ＯＥｎをハイレベルにする期間よりもｔ短い時間だけ、ＯＥｎ＋２をハイレベルにする。従って、消費電力を低減する効果を高めることができる。
【０１２０】
このように、本実施形態によれば、少ない消費電力で１ラインドット反転駆動を実現することができる。
【０１２１】
なお、上記の各実施形態の駆動装置によって駆動される液晶表示装置７は、横電界駆動方式の液晶表示装置であってもよい。横電界駆動方式の液晶表示装置も、列毎にソースラインを備え、行毎にゲートラインを備えている。
【産業上の利用可能性】
【０１２２】
本発明は、例えば、ＴＦＴ液晶表示装置等の駆動に好適に適用される。
【符号の説明】
【０１２３】
１，１ａ 駆動装置
２，２ａ タイミングコントローラ
３，３ａ ゲートドライバ
４ ソースドライバ
５ コモン電極電位設定回路
７ 液晶表示装置
３１，３１ａ 電位出力部
３２，３２ａ 出力制御部
【特許請求の範囲】
【請求項１】
マトリクス状に形成された画素の列に沿って配置されるソースラインと、前記マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む液晶表示装置を駆動する液晶表示装置の駆動装置であって、
奇数行目のゲートラインとその次の偶数行目のゲートラインとを選択し、前記奇数行目のゲートラインを選択時電位に設定するタイミングから第１の所定時間遅らせて前記偶数行目のゲートラインを選択時電位に設定し、その後、前記奇数行目のゲートラインを非選択時電位に設定するゲートドライバと、
各列の画素の極性を２行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定するソースドライバとを備える
ことを特徴とする液晶表示装置の駆動装置。
【請求項２】
ゲートドライバに、選択するゲートラインの切り替えを指示する切替信号と、選択する奇数行目のゲートラインを選択時電位にする期間を指示する奇数行用アウトプットイネーブル信号と、選択する偶数行目のゲートラインを選択時電位にする期間を指示する偶数行用アウトプットイネーブル信号とを入力し、ソースドライバに、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定することを指示するソースライン電位設定指示信号と、各列の画素の極性を２行毎に切り替えさせる極性制御信号を入力する制御手段を備え、
前記制御手段は、
前記切替信号として、所定の周期で第１のレベルおよび第２のレベルとなる信号をゲートドライバに入力し、
前記切替信号を第１のレベルにするタイミングでは、ソースライン電位設定指示信号を立ち上げ、ソースライン電位設定指示信号の周期を前記切替信号の周期の１／２とし、
前記切替信号の周期を２Ｈとし、前記第１の所定時間をｔとし、第２の所定時間をｓとしたときに、前記切替信号のレベルを第１のレベルにしてからＨ−ｓの期間を、奇数行目のゲートラインを選択時電位にする期間として指示する奇数行用アウトプットイネーブル信号と、前記切替信号のレベルを第１のレベルにしてからｔ経過する時点から、前記切替信号のレベルを第１のレベルにしてから２Ｈ−ｓ経過する時点までを、偶数行目のゲートラインを選択時電位にする期間として指示する偶数行用アウトプットイネーブル信号とをゲートドライバに入力し、
ゲートドライバは、
前記切替信号が第１のレベルに切り替えられる毎に、奇数行目のゲートラインとその次の偶数行目のゲートラインとを選択し、前記奇数行用アウトプットイネーブル信号に従って、選択した奇数行目のゲートラインを選択時電位とし、前記偶数行用アウトプットイネーブル信号に従って、選択した偶数行目のゲートラインを選択時電位とし、
ソースドライバは、ソースライン電位設定指示信号の立ち下がりエッジに合わせて、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定する
請求項１に記載の液晶表示装置の駆動装置。
【請求項３】
前記第１の所定時間は、ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間と、ソースライン電位設定指示信号をハイレベルにする時間との和以上の時間である
請求項２に記載の液晶表示装置の駆動装置。
【請求項４】
マトリクス状に形成された画素の列に沿って配置されるソースラインと、前記マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む液晶表示装置を駆動する液晶表示装置の駆動装置であって、
ゲートラインを選択するゲートドライバと、
各列の画素の極性を１行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定するソースドライバとを備え、
ゲートドライバは、一のゲートラインと、当該一のゲートラインの次の次の行のゲートラインである後続ゲートラインとを選択し、前記一のゲートラインを選択時電位に設定するタイミングから第１の所定時間遅らせて前記後続ゲートラインを選択時電位に設定し、前記一のゲートラインの次のゲートラインを選択する前に、前記一のゲートラインおよび前記後続ゲートラインを非選択時電位に設定する
ことを特徴とする液晶表示装置の駆動装置。
【請求項５】
ゲートドライバに、選択するゲートラインの切り替えを指示する切替信号と、ゲートラインがゲートドライバに選択された場合に当該ゲートラインを選択時電位にする期間を指示する行毎のアウトプットイネーブル信号とを入力し、ソースドライバに、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定することを指示するソースライン電位設定指示信号と、各列の画素の極性を１行毎に切り替えさせる極性制御信号を入力する制御手段を備え、
前記制御手段は、
前記切替信号として、所定の周期で第１のレベルおよび第２のレベルとなる信号をゲートドライバに入力し、
前記切替信号のレベルを第１のレベルにするタイミングで、ソースライン電位設定指示信号を立ち上げ、ソースライン電位設定指示信号の周期を前記切替信号の周期と同じ周期とし、
前記切替信号の周期をＨとし、前記第１の所定時間をｔとし、第２の所定時間をｓとしたときに、前記切替信号のレベルを第１のレベルにしてからＨ−ｓの期間を、ゲートドライバに選択される一のゲートラインを選択時電位にする期間として指示するアウトプットイネーブル信号と、前記切替信号のレベルを第１のレベルにしてからｔ経過する時点から、前記切替信号のレベルを第１のレベルにしてからＨ−ｓ経過する時点までを、前記一のゲートラインの後続ゲートラインを選択時電位にする期間として指示するアウトプットイネーブル信号とをゲートドライバに入力し、
ゲートドライバは、
前記切替信号が第１のレベルに切り替えられる毎に、選択する一のゲートラインおよび後続ゲートラインを切り替え、アウトプットイネーブル信号に従って、選択する一のゲートラインおよび後続ゲートラインを選択時電位とし、
ソースドライバは、ソースライン電位設定指示信号の立ち下がりエッジに合わせて、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定する
請求項４に記載の液晶表示装置の駆動装置。
【請求項６】
前記第１の所定時間は、ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間と、ソースライン電位設定指示信号をハイレベルにする時間との和以上の時間である
請求項５に記載の液晶表示装置の駆動装置。
【請求項１】
マトリクス状に形成された画素の列に沿って配置されるソースラインと、前記マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む液晶表示装置を駆動する液晶表示装置の駆動装置であって、
奇数行目のゲートラインとその次の偶数行目のゲートラインとを選択し、前記奇数行目のゲートラインを選択時電位に設定するタイミングから第１の所定時間遅らせて前記偶数行目のゲートラインを選択時電位に設定し、その後、前記奇数行目のゲートラインを非選択時電位に設定するゲートドライバと、
各列の画素の極性を２行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定するソースドライバとを備える
ことを特徴とする液晶表示装置の駆動装置。
【請求項２】
ゲートドライバに、選択するゲートラインの切り替えを指示する切替信号と、選択する奇数行目のゲートラインを選択時電位にする期間を指示する奇数行用アウトプットイネーブル信号と、選択する偶数行目のゲートラインを選択時電位にする期間を指示する偶数行用アウトプットイネーブル信号とを入力し、ソースドライバに、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定することを指示するソースライン電位設定指示信号と、各列の画素の極性を２行毎に切り替えさせる極性制御信号を入力する制御手段を備え、
前記制御手段は、
前記切替信号として、所定の周期で第１のレベルおよび第２のレベルとなる信号をゲートドライバに入力し、
前記切替信号を第１のレベルにするタイミングでは、ソースライン電位設定指示信号を立ち上げ、ソースライン電位設定指示信号の周期を前記切替信号の周期の１／２とし、
前記切替信号の周期を２Ｈとし、前記第１の所定時間をｔとし、第２の所定時間をｓとしたときに、前記切替信号のレベルを第１のレベルにしてからＨ−ｓの期間を、奇数行目のゲートラインを選択時電位にする期間として指示する奇数行用アウトプットイネーブル信号と、前記切替信号のレベルを第１のレベルにしてからｔ経過する時点から、前記切替信号のレベルを第１のレベルにしてから２Ｈ−ｓ経過する時点までを、偶数行目のゲートラインを選択時電位にする期間として指示する偶数行用アウトプットイネーブル信号とをゲートドライバに入力し、
ゲートドライバは、
前記切替信号が第１のレベルに切り替えられる毎に、奇数行目のゲートラインとその次の偶数行目のゲートラインとを選択し、前記奇数行用アウトプットイネーブル信号に従って、選択した奇数行目のゲートラインを選択時電位とし、前記偶数行用アウトプットイネーブル信号に従って、選択した偶数行目のゲートラインを選択時電位とし、
ソースドライバは、ソースライン電位設定指示信号の立ち下がりエッジに合わせて、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定する
請求項１に記載の液晶表示装置の駆動装置。
【請求項３】
前記第１の所定時間は、ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間と、ソースライン電位設定指示信号をハイレベルにする時間との和以上の時間である
請求項２に記載の液晶表示装置の駆動装置。
【請求項４】
マトリクス状に形成された画素の列に沿って配置されるソースラインと、前記マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む液晶表示装置を駆動する液晶表示装置の駆動装置であって、
ゲートラインを選択するゲートドライバと、
各列の画素の極性を１行毎に切り替えるとともに、隣り合う列の画素の極性を逆極性としながら、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定するソースドライバとを備え、
ゲートドライバは、一のゲートラインと、当該一のゲートラインの次の次の行のゲートラインである後続ゲートラインとを選択し、前記一のゲートラインを選択時電位に設定するタイミングから第１の所定時間遅らせて前記後続ゲートラインを選択時電位に設定し、前記一のゲートラインの次のゲートラインを選択する前に、前記一のゲートラインおよび前記後続ゲートラインを非選択時電位に設定する
ことを特徴とする液晶表示装置の駆動装置。
【請求項５】
ゲートドライバに、選択するゲートラインの切り替えを指示する切替信号と、ゲートラインがゲートドライバに選択された場合に当該ゲートラインを選択時電位にする期間を指示する行毎のアウトプットイネーブル信号とを入力し、ソースドライバに、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定することを指示するソースライン電位設定指示信号と、各列の画素の極性を１行毎に切り替えさせる極性制御信号を入力する制御手段を備え、
前記制御手段は、
前記切替信号として、所定の周期で第１のレベルおよび第２のレベルとなる信号をゲートドライバに入力し、
前記切替信号のレベルを第１のレベルにするタイミングで、ソースライン電位設定指示信号を立ち上げ、ソースライン電位設定指示信号の周期を前記切替信号の周期と同じ周期とし、
前記切替信号の周期をＨとし、前記第１の所定時間をｔとし、第２の所定時間をｓとしたときに、前記切替信号のレベルを第１のレベルにしてからＨ−ｓの期間を、ゲートドライバに選択される一のゲートラインを選択時電位にする期間として指示するアウトプットイネーブル信号と、前記切替信号のレベルを第１のレベルにしてからｔ経過する時点から、前記切替信号のレベルを第１のレベルにしてからＨ−ｓ経過する時点までを、前記一のゲートラインの後続ゲートラインを選択時電位にする期間として指示するアウトプットイネーブル信号とをゲートドライバに入力し、
ゲートドライバは、
前記切替信号が第１のレベルに切り替えられる毎に、選択する一のゲートラインおよび後続ゲートラインを切り替え、アウトプットイネーブル信号に従って、選択する一のゲートラインおよび後続ゲートラインを選択時電位とし、
ソースドライバは、ソースライン電位設定指示信号の立ち下がりエッジに合わせて、各ソースラインの電位を１行分の各画素の画像データに応じた電位に設定する
請求項４に記載の液晶表示装置の駆動装置。
【請求項６】
前記第１の所定時間は、ソースラインの電位をソースラインに対する設定電位の最小値から最大値まで変化させるのに要する時間と、ソースライン電位設定指示信号をハイレベルにする時間との和以上の時間である
請求項５に記載の液晶表示装置の駆動装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−２４２７６１（Ｐ２０１２−２４２７６１Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１１５１４２（Ｐ２０１１−１１５１４２）
【出願日】平成２３年５月２３日（２０１１．５．２３）
【出願人】（０００１０３７４７）京セラディスプレイ株式会社 (843)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月２３日（２０１１．５．２３）
【出願人】（０００１０３７４７）京セラディスプレイ株式会社 (843)
【Ｆターム（参考）】
[ Back to top ]